TWI593948B

TWI593948B - 具有複合腔體的壓力感測器及其製造方法

Info

Publication number: TWI593948B
Application number: TW104135977A
Authority: TW
Inventors: 范成至
Original assignee: 李美燕
Priority date: 2015-11-02
Filing date: 2015-11-02
Publication date: 2017-08-01
Also published as: TW201716760A; CN106644247A

Description

具有複合腔體的壓力感測器及其製造方法

本發明是有關於一種壓力感測器及其製造方法，且特別是有關於一種具有複合腔體的壓力感測器及其製造方法。

壓力感測器可以用來偵測流體壓力的大小，也可以用來偵測氣壓的大小，氣體壓力感測是工業應用最廣且十分重要的技術，目前已有許多不同類型的產品，其中如布爾登(Bourdon)管型氣壓計、簧片變形計(diaphragm-typestrain gauge)等。這些傳統的壓力感測器皆是以氣壓差來產生原件上的相對物理變形或位移量，進而計算轉換成流體壓力的大小，也可以用來偵測氣壓的大小，傳統的氣壓感測器體積龐大而且精確度不高，大部分應用於工業界例如氣體管路壓力的監控。

為此，一種利用微機電技術(MEMS)製作的壓阻(piezo-resistive)式壓力感測器因應而生，其可以達到微小化及更高的精度，例如達到100Pa~10Pa的精度。但是，利用壓阻效應感測技術，對於溫度是敏感的，量測精度因此受限，可應用於胎壓感測(約100Pa的靈敏度)，或血壓偵測(約10Pa的靈敏度)，但卻不適合應用在譬如手機的移動裝置上來量測高度(小於1Pa的靈敏度)，這應用可以讓使用者將2D GPS定位擴展至3D定位，透過應用程式完成各種新型的應用，例如室內導航(in-door navigation)。

另外，亦有電容式壓力感測器，但是這種感測器通常會受到寄生電容的影響。為解決此問題，通常需要將電容式壓力感測器設計成單石體(monolithic)的結構，才能提供優於壓阻式感測器的精度。

再者，將壓力感測器電連接到電路板時，其封裝基板與焊接電路板之間利用表面安裝技術製程(Surface Mount Technology(SMT)process)所導致的熱應力也會干擾量測的精度，以上問題都是本發明欲解決的問題。

因此，本發明之一個目的是提供一種具有複合腔體的壓力感測器及其製造方法，藉由增大壓力感測器內的腔體的容積，並使腔體維持在接近真空的壓力，來提高感測結果，降低溫度變化對於感測結果的影響。

本發明之另一目的是提供一種具有複合腔體的壓力感測器及其製造方法，可以有效阻絕電路板焊接的應力傳達至壓力感測單元。

本發明之又另一目的是提供一種具有複合腔體的壓力感測器及其製造方法，可以利用晶圓級封裝技術來製作，藉以提高產能，降低製造成本。

為達上述目的，本發明提供一種壓力感測器，至少包含：一基底結構，具有一感測電路；一第一電極板，形成於基底結構上或之中；以及一蓋體結構，設置於第一電極板的上方，其中一腔體形成於蓋體結構與第一電極板之間，蓋體結構具有一第二電極板，蓋體結構受到一流體的壓力而變形，進而改變第二電極板與第一電極板之間的距離，感測電路藉由感測第一電極板與第二電極板之間的電容值變化來感測壓力變化，其中腔體包含：一中間腔，位於第一電極板與第二電極板之間；及至少一外圍腔，位於中間腔周圍，外圍腔的高度大於中間腔的高度。

於上述壓力感測器中，基底結構包含：一基板，感測電路形成於基板中；以及一連線層，位於基板與第一電極板之間，並將感測電路電連接至第一電極板。基底結構更包含一絕緣層，形成於連線層及第一電極板上，其中第二電極板透過中間腔以及絕緣層來與第一電極板相對。

於上述壓力感測器中，蓋體結構之一截面包含：兩個支撐結構，設置於基底結構上；以及至少兩個彎折結構，具有兩個分別連接至兩個支撐結構的第一端，以及兩個共同連接至第二電極板之第二端。各支撐結構包含：一第一接合層，位於基底結構上；及一第二接合層，接合至第一接合層上。各支撐結構更包含一多晶矽層，位於第二接合層上，其中第二電極板與多晶矽層具有相同材料，並位於同一平面上。

於上述壓力感測器中，第二電極板具有暴露至流體之一上表面及暴露至腔體之一下表面。

於上述壓力感測器中，蓋體結構之一截面包含：兩個垂直支撐結構，設置於基底結構上；以及一個水平支撐結構，設置於兩個垂直支撐結構上，第二電極板設置於水平支撐結構之一下表面上。各垂直支撐結構包含：一第一接合層，位於基底結構上；一第二接合層，接合至第一接合層上；及一第一多晶矽層，位於第二接合層上。各平支撐結構包含：一第二多晶矽層，位於第一多晶矽層上。

於上述壓力感測器中，更包含：一輸入輸出結構，設置於基底結構上，並位於蓋體結構的周圍。輸入輸出結構具有一應力緩衝結構，垂直連接至基底結構，並可於水平方向變形，以吸收外來的應力。輸入輸出結構包含：一第一接合層，位於基底結構上；一第二接合層，接合至第一接合層上；一個半導體層，半導體層位於第二接合層上方；以及多個焊墊，位於半導體層上。此外，外圍腔的高度與中間腔的高度的比值介於10與30之間，第二電極板的最小厚度介於2至5微米之間。

為達上述目的，本發明提供一種壓力感測器的製造方法，包含以下步驟：提供一第一電極結構，具有多個第一接合層、一第一電極板及一感測電路，感測電路電連接至第一電極板；提供一第二電極結構，具有多個第二接合層以及一第二電極板；將此等第一接合層與此等第二接合層接合在一起；移除第二電極結構的一部分，藉以形成一蓋體結構於第一電極板的上方，其中一腔體形成於蓋體結構與第一電極板之間，蓋體結構具有第二電極板，蓋體結構受到一流體的壓力而變形，進而改變第二電極板與第一電極板之間的距離，感測電路藉由感測第一電極板與第二電極板之間的電容值變化來感測壓力變化。腔體包含：一中間腔，位於第一電極板與第二電極板之間；及一外圍腔，位於中間腔周圍，並且不位於第一電極板與第二電極板之間，外圍腔的高度大於中間腔的高度。

於上述製造方法中，移除第二電極結構的一部分的步驟包含：於第二電極結構之一第一表面上形成多個焊墊；於第二電極結構之第一表面以及此等焊墊上形成一上絕緣層；移除部分的上絕緣層，以露出此等焊墊；以上絕緣層作為遮罩來蝕刻第二電極結構的一個半導體層，蝕刻停止於第二電極結構的一下絕緣層上；以及移除露出的下絕緣層，以形成蓋體結構與位於蓋體結構周圍的一輸入輸出結構。

於上述製造方法中，移除第二電極結構的一部分的步驟更包含：移除半導體層的另一部分以及第二電極板上的下絕緣層，以露出第二電極板。

於上述製造方法中，提供第二電極結構的步驟包含：於一個半導體基板上形成一圖案化的絕緣層；於圖案化的絕緣層上形成一第二多晶矽層；於第二多晶矽層上形成一圖案化的犧牲絕緣層；於圖案化的犧牲絕緣層上形成一第一多晶矽層；於第一多晶矽層上形成此等第二接合層；以及移除部分的半導體基板，以形成一溝槽來露出犧牲絕緣層，溝槽作為腔體的一部分。

藉由本發明的上述實施例，可以藉由增大壓力感測器內的腔體的容積，並使腔體維持在接近真空的壓力，來提高感測結果，降低溫度變化對於感測結果的影響。另外，藉由應力阻絕結構，可以有效阻絕電路板焊接的應力傳達至壓力感測單元。再者，這種壓力感測器可以利用晶圓級封裝技術來製作，藉以提高產能，降低製造成本。

為讓本發明之上述內容能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。

D‧‧‧距離

G‧‧‧間隙

H42‧‧‧高度

H44‧‧‧高度

P‧‧‧壓力

T‧‧‧最小厚度

10‧‧‧基底結構

11‧‧‧基板

12‧‧‧感測電路

13‧‧‧連線層

14‧‧‧絕緣層

20‧‧‧第一電極板

30‧‧‧蓋體結構

31‧‧‧支撐結構

31A‧‧‧第一接合層

31B‧‧‧第二接合層

31C‧‧‧多晶矽層

31C'‧‧‧第一多晶矽層

32‧‧‧第二電極板

33‧‧‧彎折結構

33'‧‧‧水平支撐結構

33A‧‧‧第一端

33A'‧‧‧第二多晶矽層

33B‧‧‧第二端

33B'‧‧‧絕緣層

33C'‧‧‧犧牲絕緣層

36‧‧‧絕緣層

40‧‧‧腔體

42‧‧‧中間腔

44‧‧‧外圍腔

44A‧‧‧第一部分

44B‧‧‧第二部分

44C‧‧‧第三部分

44D‧‧‧第四部分

44E‧‧‧第五部分

50‧‧‧輸入輸出結構

51‧‧‧支撐結構

51A‧‧‧第一接合層

51B‧‧‧第二接合層

51C‧‧‧多晶矽層

52‧‧‧下絕緣層

53‧‧‧半導體層

54‧‧‧上絕緣層

55‧‧‧焊墊

60‧‧‧電路板

65‧‧‧錫球

100‧‧‧壓力感測器

101‧‧‧半導體基板

102‧‧‧絕緣層

103‧‧‧第二電極層

105‧‧‧溝槽

106‧‧‧腔體

107‧‧‧腔體

110‧‧‧第一電極結構

120‧‧‧第二電極結構

121‧‧‧第一表面

130‧‧‧半導體基板

131‧‧‧溝槽

321‧‧‧上表面

322‧‧‧下表面

331'‧‧‧下表面

圖1A顯示依據本發明第一實施例的壓力感測器的示意圖。

圖1B顯示依據本發明第一實施例的壓力感測器與電路板結合的示意圖。

圖1C顯示依據本發明第一實施例的壓力感測器的俯視示意圖。

圖1D顯示依據本發明第一實施例的壓力感測器的輸入輸出結構的俯視示意圖。

圖2A至圖2F以及圖3A至圖3F顯示依據本發明第一實施例的壓力感測器的製造方法的各步驟的結構示意圖。

圖4A至圖4F以及圖5A至圖5F顯示依據本發明第二實施例的壓力感測器的製造方法的各步驟的結構示意圖。

圖6A至圖6G顯示適用於本發明各實施例的第一電極結構的多個例子的示意圖。

圖7A至圖7G以及圖8A至圖8D顯示依據本發明第三實施例的壓力感測器的製造方法的各步驟的結構示意圖。

圖9顯示依據本發明第四實施例的壓力感測器的局部示意剖面圖。

本發明的實施例提供一種具有複合腔體的壓力感測器及其製造方法，藉由增大壓力感測器內的腔體的容積，並使腔體維持在接近真空的壓力，來提高感測結果，降低溫度變化對於感測結果的影響。另外本發明的感測器，係以電容感測為原理，相較於壓阻式的感測方式，更進一步降低溫度效應，並且為一種單石體(monolithic)電容壓力感測器，有效降低寄生電容，提高感測精度。另外，本發明提供了一種應力阻絕結構，可以有效阻絕包括元件製造時或者與電路板焊接過程中的熱殘留應力傳達至電容壓力感測單元。再者，本發明更提供一種晶圓級封裝技術，來降低感測器的幾何尺寸並且可以降低製造成本。最後，本發明的晶圓級封裝技術更可以提供一種熱應力阻絕結構，當感測器焊接(譬如使用SMT)於一電路板上時，該過程(包括SMT 焊料，例如錫膏/錫球的施加或形成)所產生的熱殘餘應力，可以被有效阻絕。

圖1A顯示依據本發明第一實施例的壓力感測器的示意圖。如圖1A所示，本實施例之壓力感測器100至少包含一基底結構10、一第一電極板20以及一蓋體結構30。

基底結構10具有一感測電路12。第一電極板20形成於基底結構10上。蓋體結構30設置於第一電極板20的上方。一腔體40形成於蓋體結構30與第一電極板20之間，蓋體結構30具有一第二電極板32，蓋體結構30受到一流體的壓力P而變形，進而改變第二電極板32與第一電極板20之間的距離D，感測電路12藉由感測第一電極板20與第二電極板32之間的電容值變化來感測壓力變化。

腔體40於製造時設計維持於一低壓的狀態，接近高真空狀態，但是由於製造完成後的放氣(outgassing)效應仍會存在有一些氣體，該殘留氣體會由熱漲冷縮原理，而對量測造成影響。為此，本發明發明有別於傳統的平行板電容壓力感測器設計(其僅有類似圖1A的中間腔42)，本發明有複合式腔體40設計，腔體40包含一中間腔42及一外圍腔44。中間腔42位於第一電極板20與第二電極板32之間。外圍腔44位於中間腔42周圍，並且不位於第一電極板20與第二電極板32之間，外圍腔44的高度H44大於中間腔42的高度H42(其通常為感測電容間隙)。外圍腔44的數量可以是一個或多個(參見圖9的說明)。高度H44與高度H42的比值大約在5與50之間，較佳是在10與30之間。這種複合腔體的設計有兩個優點，說明如下，其一是可以維持低的距離D，以提高電容感測靈敏度，並且不易受放氣(outgassing)效應改變腔體氣壓的影響(如傳統單一平行板腔體，如果降低D，則體積變小，放氣效應將更明顯)，維持壓力感測器100不易受到環境溫度變化(氣體熱漲冷縮)的影響而產生感測值的差異。

已知理想氣體方程式為pV=nRT，其中p為理想氣體的壓力，V為理想氣體的體積，n為氣體物質的量，T為理想氣體的熱力學溫度，R為理想氣體常數。因此，本發明的複合腔體加大了V，相較於傳統單一平行板腔體，可以得到更低的p，所以溫度效應造成的熱漲冷縮對本發明複合腔體感測器的影響較低。

於本實施例中，基底結構10包含一基板11以及一連線層13。感測電路12形成於基板11中。連線層13包含導體連接線及層間介電層(Inter-Layer Dielectric,ILD)或金屬層間介電層(Inter-Metal Dielectric,IMD)，主要是提供電連接的功能。連線層13位於基板11與第一電極板20之間，並將感測電路12電連接至第一電極板20，熟悉積體電路技術者當知悉此一基底結構可以利用例如習知的CMOS技術，亦或者其他習知的半導體積體電路製造技術來製作。

此外，本實施例的基底結構10更包含一絕緣層14，形成於連線層13及第一電極板20上，其中第二電極板32透過中間腔42以及絕緣層14來與第一電極板20相對。因此，本實施例的距離D大於高度H42。

此外，如圖1A所示，蓋體結構30之一示意截面包含兩個支撐結構31以及至少兩個彎折結構33(以蓋體結構30的立體圖來看，實際為一密封的3D結構，藉由支撐結構31的環狀布局而形成一密閉的真空空間)。彎折結構33在本實施例中為一個倒U形結構。兩個支撐結構31設置於基底結構10上。各彎折結構33的材料為半導體材料，譬如是矽。兩個彎折結構33具有兩個分別連接至兩個支撐結構 31的第一端33A，以及兩個共同連接至第二電極板32之第二端33B。值得注意的是，在實體上，支撐結構31可以是單一結構，譬如是一個矩形環、圓形環、橢圓形環或其他的環狀結構。此外，彎折結構33也可以是單一或多個環狀結構，是因為在截面的呈現上會呈現兩個或多個結構。

各支撐結構31包含一第一接合層31A、一第二接合層31B及一多晶矽層31C。第一接合層31A位於基底結構10上。第二接合層31B接合至第一接合層31A上。第一接合層31A與第二接合層31B的材料可以是選自於鋁、銅、鍺、金、錫、銦、矽等等所組成的群組。舉例而言，第一接合層31A的材料為鋁，而第二接合層31B的材料為鍺，其中鋁和鍺可以在約420℃形成共晶接合(eutectic bonding)，並且這兩種材料與CMOS製程相容，更適合應用於本實施例具有積體電路整合的設計。多晶矽層31C位於第二接合層31B上。於本實施例中，第二電極板32與多晶矽層31C具有相同材料，譬如是多晶矽，並位於同一平面上，可以於製作時同時完成。另外有種情況，多晶矽層31C不是必要的，多晶矽本身就可以是第二接合層31B的材料，而此時第一接合層31A可以是金(Au)。另外值得注意的是，本發明的多晶矽層及各彎折結構33的材料為半導體材料，以及半導體層53(說明於後)的半導體材料都是具有高導電性及低阻值特性，因此在本發明中，半導體材料本身就可以做為導電連接，這也是本發明的特色之一，藉由高導電的半導體材料取代傳統金屬的電性連接，才能構成本發明所提出的結構設計，也可以藉此節省多餘的製程，降低成本。

另一方面，第二電極板32具有暴露至流體之一上表面321及暴露至腔體40之一下表面322。在本實施力中該倒U型僅顯示單一彎折的蓋體結構30，但是本發明是可以延伸到更多重的彎折結構。如此，可以形成多重彎折的蓋體結構30，讓蓋體結構30在受微小壓力變化時也會有所改變，提高感測靈敏度，可以參見圖9的說明。

圖1B顯示依據本發明第一實施例的壓力感測器與電路板結合的示意圖。如圖1A與圖1B所示，壓力感測器100更包含一輸入輸出結構50，設置於基底結構10上，並位於蓋體結構30的周圍。

輸入輸出結構50包含一第一接合層51A、一第二接合層51B、一多晶矽層51C、一下絕緣層52、一個半導體層53、一上絕緣層54以及多個焊墊55。第一接合層51A位於基底結構10上。第二接合層51B接合至第一接合層51A上。多晶矽層51C位於第二接合層51B上。下絕緣層52局部包圍多晶矽層51C，但是下絕緣層52並非是必要元件，亦可不存在於其他實施例中。半導體層53位於下絕緣層52與多晶矽層51C上。在多晶矽層31C不存在的上述情況下，多晶矽層51C也不存在。此時，多晶矽本身就可以是第二接合層51B的材料，而此時第一接合層51A可以是金(Au)，於此情況下，半導體層53位於第二接合層51B上方。上絕緣層54位於半導體層53上，但是上絕緣層54並非是必要元件，亦可不存在於其他實施例中。焊墊55位於半導體層53上，熟悉該技藝的人當熟知包括上絕緣層54及焊墊55並不限定於單一材料，其可以為複合層，例如為了製作錫球65於其上，焊墊可以是鎳(Ni)、銅(Cu)、鈀(Pd)、Au等的組合。於本實施例中，第一接合層51A、第二接合層51B與多晶矽層51C的材料分別與第一接合層31A、第二接合層31B與多晶矽層31C相同。

壓力感測器最終是要電連接至電路板，因此，亦可以將電路板視為是壓力感測器100的一部分。因此，壓力感測器100更包含一電路板60，設置於輸入輸出結構50上，並電連接至輸入輸出結構50，電路板60與蓋體結構30之間具有一間隙G。於本實施例中，電路板60透過多個錫球65電連接至輸入輸出結構50。於其他實施例中，亦可以透過打線接合的方式達成電連接。

圖1C顯示依據本發明第一實施例的壓力感測器的俯視示意圖。圖1D顯示依據本發明第一實施例的壓力感測器的輸入輸出結構的俯視示意圖。圖1A的剖面結構相當於是從圖1C的基底結構10的對角線所剖出(尺寸上不作特別限制)。如圖1C與圖1D所示，壓力感測器具有譬如四個輸入輸出結構50，各輸入輸出結構50藉由譬如四個多晶矽層51C、第一接合層51A及第二接合層51B(及相關的電路單元，圖中未示)電性連結於於基底結構10上，同時向上透過高導電性的半導體層53電性連結至輸入輸出結構50，當然也可以透過標準的半導體製程的導線(譬如是多重連續彎折的導線)或導體層來實施，於此不再贅述。多晶矽層51C與半導體層53(或透過設計可以只有半導體層53)可以被等效成彈簧結構或是緩衝結構，亦即多晶矽層51C與半導體層53被垂直蝕刻成具有應力緩衝的結構，而位於該應力緩衝結構的一端為固定於基底結構10上方的支撐結構51，另一端則是懸浮於基底結構10上方的輸入輸出結構50(其間隙約相同於H42(也可以由設計微調之)，應力緩衝結構垂直連接至基底結構10，並可於水平方向變形，以吸收外來的應力。如此，在焊墊55被焊接至電路板時，熱應力會被彈簧結構或是緩衝結構隔絕在外，而不會傳遞到基底結構10，至此可以發現，本發明提供了兩種應力削減結構，其一為彎折結構33可以削減製程中及支撐結構31接合過程中的熱殘餘應力對第二電極板32的影響，另外一種結構就是具有應力緩衝結構的輸入輸出結構50，削減SMT過程中對基底結構10的應力影響，結合兩者可以完成最完美的高靈敏度電容式壓力感測器，並且這樣的結構製程都是藉由晶圓級製造方式完成的，而不是單一元件的製造，這種晶圓級感測元件製造同時完成晶圓級封裝技術(元件51至55)，也是本發明重要特色，不僅節省了封裝成本，也讓元件尺寸大幅縮小(因為採用晶圓級晶片封裝(Wafer Level Chip Seale Package,WLCSP))，適合未來輕薄短小應用的需求。

換言之，輸入輸出結構50透過支撐結構51而在Z方向(垂直於X方向與Y方向)連結至基底結構10，多晶矽層51C與半導體層53被蝕刻成具有削薄的彈性結構(該彈性結構在圖1D中僅為說明的一種實施例，任何形狀結構都不受限)而連接至基底結構10，使得該削薄的彈性結構有在X方向與Y方向彈性移動的特性，提供應力緩衝的效果，有效阻絕熱殘餘應力對基底結構10的影響。

圖2A至圖2F以及圖3A至圖3F顯示依據本發明第一實施例的壓力感測器的製造方法的各步驟的結構示意圖。壓力感測器100的製造方法，包含以下步驟。

如圖2A至圖2F所示，提供一第二電極結構120，具有多個第二接合層51B以及一第二電極板32。詳言之，提供一個半導體基板101，譬如是矽基板，如圖2A所示。然後，在半導體基板101上形成一個圖案化的絕緣層102，譬如是二氧化矽層但不限定於此，如圖2B所示。接著，如圖2C所示，在絕緣層102以及半導體基板101上形成一個第二電極層103，譬如是導電多晶矽層，當然也可以包含一化學機械研磨(Chemical-Mechanical Polishing,CMP)製程以控制該多晶矽層表面的平坦，最後位於該絕緣層102上方的多晶矽層的厚度(相當於是第二電極板32的最小厚度T(參見圖1A))介於1至10um(微米)間，較佳實施例為2至5um之間，第二電極板32為第二電極層103的一部分。然後，如圖2D所示，在第二電極層103上形成多個第二接合層51B、31B。接著，如圖2E所示，移除一部分的第二電極層103，以露出部分的絕緣層102。然後，如圖2F所示，移除另一部分的第二電極層103，以露出部分的絕緣層102，以形成一溝槽105，該溝槽105的深度介於5至50um間，較佳實施例為20至40um。

如圖3A與圖1A所示，提供一第一電極結構110，具有多個第一接合層31A/51A、一第一電極板20及一感測電路12，感測電路12電連接至第一電極板20。在本實施例中，第一電極板20也可以是設置於絕緣層14上方，且其材料可以為一另外的導電材料，例如氮化鈦(TiN)、鈦(Ti)、Au等等。

如圖3B所示，將此等第一接合層51A與此等第二接合層51B接合在一起，以形成多個腔體106、107及40。值得注意的是，本發明係為一晶圓製造流程，亦即複數個相同的第一電極結構110與多個第二電極結構120一起接合，同時達成晶圓級的元件製造，以及晶圓級的封裝，降低製造成本，這樣的設計及製造是從未出現的，也是本發明的另一特色。

如圖3C至圖3F與圖1A所示，移除第二電極結構120的一部分，藉以形成一蓋體結構30於第一電極板20的上方，其中腔體40形成於蓋體結構30與第一電極板20之間，蓋體結構30具有第二電極板32，蓋體結構30受到一流體的壓力P而變形，進而改變第二電極板32與第一電極板20之間的距離D，感測電路12藉由感測第一電極板20與第二電極板22之間的電容值來感測距離D，來感測壓力變化。

詳言之，如圖3C所示，將半導體基板101磨薄到一定的厚度。然後，如圖3D所示，於第二電極結構120之一第一表面121上形成多個焊墊55，然後，於第二電極結構120之第一表面121以及此等焊墊55上形成一上絕緣層54，接著，移除部分的上絕緣層54，以露出此等焊墊55。然後，如圖3E所示，以上絕緣層54作為遮罩來蝕刻第二電極結構120的半導體基板101，蝕刻停止於第二電極結構120的絕緣層102(對應至圖1A的下絕緣層52)上。接著，如圖3F所示，移除露出的絕緣層102，以形成蓋體結構30與位於蓋體結構30周圍的輸入輸出結構50，此時腔體107已經被破壞掉，腔體106也被打通成非密閉空間。圖3F的結構即可作為壓力感測器。於此情況下，兩個彎折結構33結合形成一E形結構，E形結構與第二電極板32之間的空間填滿一絕緣層36。

但是，移除第二電極結構120的一部分的步驟可以更包含移除半導體基板101的另一部分，甚至是第二電極板32上的絕緣層102，以露出第二電極板32，如圖1A所示。當然，於另一例子中，第二電極板32上的絕緣層102亦可被保留。

圖4A至圖4F以及圖5A至圖5F顯示依據本發明第二實施例的壓力感測器的製造方法的各步驟的結構示意圖。本實施例係類似於第一實施例，不同之處在於絕緣層102的圖案不同，而造就不同的壓力感測器的結構。

如圖4A至圖4F所示，提供一第二電極結構120，具有多個第二接合層51B以及一第二電極板32。詳言之，提供一個半導體基板101，譬如是矽基板，如圖4A所示。然後，在半導體基板101上形成一個圖案化的絕緣層102，譬如是二氧化矽層，如圖4B所示。接著，如圖4C所示，在絕緣層102以及半導體基板101上形成一個第二電極層103，譬如是多晶矽層，第二電極板32為第二電極層103的一部分。然後，如圖4D所示，在第二電極層103上形成多個第二接合層51B。接著，如圖4E所示，移除一部分的第二電極層103，以露出部分的絕緣層102。然後，如圖4F所示，移除另一部分的第二電極層103，以露出部分的絕緣層102，以形成一溝槽105。

如圖5A與圖1A所示，提供一第一電極結構110，此類似於第一實施例，不再贅述。

如圖5B所示，將此等第一接合層51A與此等第二接合層51B接合在一起，以形成多個腔體106、107及40。值得注意的是，可以將多個第一電極結構110與多個第二電極結構120一起接合，達成晶圓級的封裝，降低製造成本。

如圖5C至圖5F所示，移除第二電極結構120的一部分，藉以形成一蓋體結構30於第一電極板20的上方，其中腔體40形成於蓋體結構30與第一電極板20之間，蓋體結構30具有第二電極板32，蓋體結構30受到一流體的壓力P而變形，進而改變第二電極板32與第一電極板20之間的距離D，感測電路12藉由感測第一電極板20與第二電極板32之間的電容值來感測距離D，來感測壓力變化。

詳言之，如圖5C所示，將半導體基板101磨薄到一定的厚度。然後，如圖5D所示，蝕刻第二電極結構120的半導體基板101，蝕刻停止於第二電極結構120的絕緣層102上。接著，如圖5E所示，移除露出的絕緣層102，以形成蓋體結構30與位於蓋體結構30周圍的一殘留結構109，此時腔體107與106已經被破壞掉。圖5E的結構即可作為壓力感測器。但是，可以更移除半導體基板101的另一部分以及絕緣層102，以露出第二電極板32，如圖5F所示。

圖6A至圖6G顯示適用於本發明各實施例的第一電極結構110的多個例子的示意圖。如圖3A所示，第一電極結構110的第一接合層51A與第一電極板20是位於不同的平面上，且第一電極板20被絕緣層14所覆蓋。如圖6A所示，第一接合層51A與第一電極板20位於同一平面上，可以是由最頂層的金屬所製成，於此情況下，第一電極板20是形成於基底結構10之中。如圖6B所示，第一電極板20與第一接合層51A都是位於絕緣層14上，在如此所製造出的壓力感測器100中，第一電極板20直接暴露至腔體40中。如圖6C所示，第一電極板20'與第一接合層51A位於同一平面上，但是第一電極板20'的材料(譬如是TiN)不同於第一接合層51A的材料(譬如是鋁(A1))。圖6A至圖6C適用於圖3A至圖3F的製程。圖6D至圖6G適用於圖5A至圖5F的製程。圖6D的結構類似於圖6A，圖6E的結構類似於圖3A，圖6F的結構類似於圖6B，圖6G的結構類似於圖6C，不同之處僅在於兩側的第一接合層51A的初始圖案。

圖7A至圖7G以及圖8A至圖8D顯示依據本發明第三實施例的壓力感測器的製造方法的各步驟的結構示意圖。本實施例係類似於第一實施例，不同之處在於提供第二電極結構120的步驟如下。

如圖7A與圖7B所示，於一個半導體基板130上形成一圖案化的絕緣層33B'。如圖7C所示，於圖案化的絕緣層33B'上形成一第二多晶矽層33A'，並於第二多晶矽層33A'上形成一圖案化的犧牲絕緣層33C'。如圖7D所示，於圖案化的犧牲絕緣層33C'上形成一第一多晶矽層31C'。如圖7E所示，於第一多晶矽層31C'上形成此等第二接合層51B、31B。如圖7F所示，移除部分的半導體基板130，以形成一溝槽131來露出犧牲絕緣層33C'，溝槽131作為腔體40的一部分。如圖7G所示，移除溝槽131中的部分的犧牲絕緣層33C'。值得注意的是，可以使用乾蝕刻技術來移除半導體基板130及犧牲絕緣層33C'，以形成溝槽131。或者，亦可使用濕蝕刻技術來移除半導體基板130及犧牲絕緣層33C'，以形成溝槽131，於此情況下，溝槽131中不存在有犧牲絕緣層33C'。

然後，如圖8A所示，提供一個第一電極結構110，類似於圖3A與圖5A。如圖8B所示，將第一電極結構110與第二電極結構120接合在一起，類似於圖3B與圖5B。然後，可將第二電極結構120磨薄後形成上絕緣層54與焊墊55，類似於圖3D。接著，移除第二電極結構120的一部分，類似於圖3E與圖3F，以形成圖8D的結構。

如圖8D所示，蓋體結構30'之一截面包含兩個垂直支撐結構31似及一個水平支撐結構33'。兩個垂直支撐結構31'設置於基底結構10上。水平支撐結構33'設置於兩個垂直支撐結構31'上，第二電極板32'設置於水平支撐結構33'之一下表面331'上。

各垂直支撐結構31'包含一第一接合層31A'、一第二接合層31B'及一第一多晶矽層31C'。第一接合層31A'位於基底結構10上。第二接合層31B'接合至第一接合層31A'上。第一多晶矽層31C'位於第二接合層31B'上。

水平支撐結構33'包含一第二多晶矽層33A'及一絕緣層33B'。第二多晶矽層33A'位於第一多晶矽層31C'上。絕緣層33B'位於第二多晶矽層33A'上。然而，本發明並未受限於此，絕緣層33B'亦可於最後被去除。輸入輸出結構50'設置於基底結構10上，並位於蓋體結構30的周圍，類似於圖1A的輸入輸出結構50。

圖9顯示依據本發明第四實施例的壓力感測器的局部示意剖面圖。如圖9所示，彎折結構33為一個連續的多重彎折結構，使得外圍腔44具有不同於圖1的形狀，因此，外圍腔44可以被分為第一部分44A、第二部分44B、第三部分44C、第四部分44D及第五部分44E。因此，可以將外圍腔視為是一個或多個。如此可以得到更加的感測靈敏度及應力阻絕效果。這種結構亦可以被應用至圖8D的結構，於此不再贅述。

在較佳實施例之詳細說明中所提出之具體實施例僅用以方便說明本發明之技術內容，而非將本發明狹義地限制於上述實施例，在不超出本發明之精神及以下申請專利範圍之情況，所做之種種變化實施，皆屬於本發明之範圍。