TWI590593B

TWI590593B - 數位至類比轉換器電路、用於產生高頻發送訊號之裝置及方法、及數位至類比轉換之方法

Info

Publication number: TWI590593B
Application number: TW104127016A
Authority: TW
Inventors: 佛朗茲庫特納; 安東尼帕薩瑪尼; 大衛龐頓
Original assignee: 英特爾智財公司
Priority date: 2014-09-25
Filing date: 2015-08-19
Publication date: 2017-07-01
Also published as: DE102014113922B4; CN105471434B; US9571120B2; CN105471434A; CN108390674B; DE102014113922A1; CN108390674A; TW201631901A; US20160094235A1

Description

數位至類比轉換器電路、用於產生高頻發送訊號之裝置及方法、及數位至類比轉換之方法

本案關於數位訊號到類比訊號的轉換，特別是數位至類比轉換器電路，用於產生高頻發送訊號的裝置和方法和數位至類比轉換的方法。

射頻(Radio frequency；RF)輸出訊號可以極性架構或同相和正交(in-phase and quadrature；IQ)架構產生的。例如，極性射頻數位至類比轉換器(Radio frequency digital to analog converter；RFDAC)可以使用所有單元，以產生輸出訊號。極性RFDAC可能遭受非均勻分佈，並且多數的位元，例如位元(f)可以是在，例如它們被不需要的那裡。

IQ發送器陣容有兩個DAC，一個用於同相I路徑，和一個用於正交Q路徑。IQ結構可以很簡單，但可能遭受較低的效率和較低的輸出功率。人們希望改善發送器效率。

100‧‧‧數位至類比轉換器電路

101‧‧‧數位至類比轉換器單元

102‧‧‧控制電路

103‧‧‧數位訊號

200‧‧‧DAC電路

203‧‧‧數位訊號

205‧‧‧振盪器電路

206‧‧‧類比高頻訊號

207‧‧‧類比單元輸出訊號

208‧‧‧放大器

209‧‧‧加總電路

211‧‧‧DAC電路輸出端子

252‧‧‧圓、軌跡

253‧‧‧十字

255‧‧‧點

300‧‧‧DAC電路

302‧‧‧控制電路

312‧‧‧第一行解碼器電路

313‧‧‧第二行解碼器電路

314‧‧‧第一列解碼器電路

315‧‧‧第二列解碼器電路

316‧‧‧第一行碼

317‧‧‧第二行碼

318‧‧‧最重要位元

319‧‧‧最重要位元

321‧‧‧XOR或OR或AND閘

322‧‧‧第一列碼

323‧‧‧第二列碼

324‧‧‧重要位元

325‧‧‧重要位元

326‧‧‧最後一行訊號

327‧‧‧最後一行訊號

328‧‧‧第一填充方向

329‧‧‧第二填充方向

350‧‧‧陣列細分

352‧‧‧軌跡

354‧‧‧點

400‧‧‧數位至類比轉換器電路

431‧‧‧第一NOR閘

432‧‧‧第二NOR閘

433‧‧‧第三NOR閘

434‧‧‧NAND閘

435‧‧‧DAC單一元件

456‧‧‧局部活動電路

441‧‧‧第一NAND閘

442‧‧‧第二NAND閘

443‧‧‧第三NAND閘

444‧‧‧NOR閘

445‧‧‧DAC單一元件

456‧‧‧控制電路

500‧‧‧曲線圖

510‧‧‧使用率

520‧‧‧整體效率

600‧‧‧DAC電路

601‧‧‧控制電路

603‧‧‧數位訊號

605‧‧‧振盪器電路

606‧‧‧類比輸出訊號

700‧‧‧裝置

701‧‧‧數位至類比轉換器單元

702‧‧‧上轉換模組

703‧‧‧數位訊號

757‧‧‧訊號轉換器

810‧‧‧星象圖

820‧‧‧星象圖

830‧‧‧星象圖

840‧‧‧星象圖

859‧‧‧原始星象正方形、星象圖

861‧‧‧星象圖

874‧‧‧新星象正方形

900‧‧‧裝置

962‧‧‧轉換校正電路

1000‧‧‧DAC電路

1063‧‧‧選擇電路

1064‧‧‧IQ

1065‧‧‧OR閘

1066‧‧‧資訊訊號

1067‧‧‧振盪器訊號

1068‧‧‧AND閘

1069‧‧‧可切換電容元件

1100‧‧‧數位至類比轉換器電路

1101‧‧‧數位至類比轉換器單元

1102‧‧‧控制電路

1171‧‧‧第一時鐘訊號

1172‧‧‧第二時鐘訊號

1200‧‧‧數位至類比轉換裝置

1201‧‧‧數位至類比轉換器單元

1202‧‧‧操作

1203‧‧‧數位訊號

1300‧‧‧發送器

1304‧‧‧基帶處理模組

1305‧‧‧振盪器電路

1306‧‧‧高頻發送訊號

1308‧‧‧功率放大器

1310‧‧‧裝置

1373‧‧‧天線模組

1400‧‧‧行動裝置

1410‧‧‧發送器或收發器

1420‧‧‧基帶處理模組

1430‧‧‧電源單元

1500‧‧‧方法

1510‧‧‧控制

1520‧‧‧控制

1600‧‧‧方法

1610‧‧‧產生

1620‧‧‧產生

1700‧‧‧方法

1710‧‧‧控制

1720‧‧‧控制

p1‧‧‧第一相位分量

P2‧‧‧第二相位分量

一些實施例的裝置和/或方法僅通過例子的方式，並參考附圖將在下面描述，其中圖1示出數位至類比轉換器電路的示意圖；圖2A示出進一步的數位至類比轉換器電路的示意圖；圖2B示出了由數位至類比轉換器電路產生的正規化軌跡的軌跡的示意圖；圖3A示出進一步的數位至類比轉換器電路的示意圖；圖3B示出數位至類比轉換器電路的陣列細分和輸入數據的示意圖；圖4示出數位至類比轉換器電路的局部啟動電路的示意圖；圖5示出數位至類比轉換器效率曲線的曲線圖；圖6示出進一步的數位至類比轉換器電路的示意圖；圖7示出用於產生高頻發送訊號的裝置的示意圖；圖8A到8C示出用於實現數位至類比轉換器電路的星象圖的示意圖；圖9示出用於產生高頻發送訊號的進一步裝置的示意圖；圖10示出數位至類比轉換器電路的局部啟動電路的示意圖；圖11示出進一步的數位至類比轉換器電路的示意圖；圖12示出數位至類比轉換裝置的示意圖；圖13示出發送器電路的示意圖；圖14示出行動裝置的方塊圖；圖15示出用於數位至類比訊號轉換的方法的流程圖；圖16示出用於產生高頻發送訊號的方法的流程圖；和圖17示出用於數位至類比訊號轉換的進一步方法的流程圖。

【發明內容及實施方式】

各種例子現在將參照其中一些實施例示出在附圖中更加全面地描述。在圖中，厚度的線、層和/或區域可以放大以清楚。

因此，雖然實施例能夠有各種修改和備選形式，在附圖中的示例性的例子將於此進行詳細說明。然而，應該理解，沒有意圖限制例子至所揭示的特定形式，而是相反地，例子是涵蓋落在本揭示的範圍之內的所有修改、等同物和替代物。在整個附圖的描述中，相同的數字指代相同或類似的元件。

應該理解的是，當元件被稱為“連接”或“耦合”到另一元件時，它可以直接連接或耦合到另一元件或中間元件可以存在。相反地，當元件被稱為被“直接連接”或“直接耦合”到另一元件時，不存在中間元件。用於描述元件之間的關係的其他詞語應當以類似的方式(例如，“之間”與“直接之間”，“相鄰”與“直接相鄰”等)被解釋。

這裡使用的術語僅是為了描述示例性的例子的目的，而不是意圖限制性的。如本文所用，單數形式“一”，“一個”和“該”也意圖包括複數形式，除非上下文清楚地另外指明。將進一步理解，術語“包含”，和/或“包括”，在此使用時，規範所陳述的特徵、整體、步驟、操作、元件和/或部件的存在，但不排除一個或多個其它特徵、整數、步驟、操作、元件、部件和/或它們的組的存在或添加。

除非另有定義，否則這裡使用的所有術語(包括技術和科學術語)具有如由其例子所屬技術領域中具有通常知識者能夠理解之相同的含義。將進一步理解，例如那些在常用詞典中定義的術語，應該被解釋為具有與它們在相關領域的上下文一致的含義，除非這裡明確地如此被解釋定義，並且不會以理想化或過於正式的意義。

在下文中，在無線或行動通訊系統中使用的裝置有關的裝置(例如，行動裝置、手機、基站)或部件(例如發送器、收發器)的各種實例。

行動通訊系統可以是，例如，對應於由第三代合作夥伴計劃(3GPP)標準化的行動通訊系統中之一者，例如行動通訊系統(Global System for Mobile Communications；GSM)、用於GSM演進的增強型數據速率(Enhanced Data rates for GSM Evolution；EDGE)、GSM EDGE射頻存取網路(GSM EDGE Radio Access Network；GERAN)、高速封包存取(High Speed Packet Access；HSPA)、地面無線存取網路(Universal Terrestrial Radio Access Network；UTRAN)或演進地面無線存取網路(Evolved UTRAN；E-UTRAN)、長期演進(Long Term Evolution；LTE)或先進LTE(LTE-Advanced；LTE-A)，或具有不同標準的行動通訊系統，例如，全球互通微波接取(Worldwide Interoperability for Microwave Access；WIMAX)IEEE802.16或無線局域網(Wireless Local Area Network；WLAN)IEEE802.11，基於時分多址(Time Division Multiple Access；TDMA)、頻分多址(Frequency Division Multiple Access；FDMA)、正交頻分多址(Orthogonal Frequency Division Multiple Access；OFDMA)、碼分多址(Code Division Multiple Access；CDMA)等的一般任何系統。術語行動通訊系統和行動通訊網路可以同義地使用。

行動通訊系統可以包括多個發送點或基站收發器可操作以行動收發器通訊射頻訊號。在這些例子中，行動通訊系統可以包括行動收發器、中繼站收發器和基站收發器。中繼站收發器和基站收發器可以由一個或多個中央單元和一個或多個遠程單元所組成。

行動收發器或行動裝置可對應於智慧型手機、手機、用戶裝置(User Equipment；UE)、膝上型計算機、筆記型計算機、個人計算機、個人數位助理(Personal Digital Assistant；PDA)、通用序列匯流排(Universal Serial Bus；USB)-條、平板計算機、車等。行動收發器或端子也可以稱為符合3GPP術語的UE或用戶。基站收發器可以位於網路或系統的固定或靜止部分中。基站收發器可以對應於遠程射頻頭、發送點、存取點、巨集單元、小單元、微單元、微微單元、毫微微單元、metro單元等。術語小單元可能指比巨集單元更小的任何單元，即微單元、微微單元、毫微微單元，或metro單元。此外，毫微微單元被認為比微微單元更小，其被認為是比微單元更小。基站收發器可以是有線網路的無線界面，它使射頻訊號的發送和接收能到UE、行動收發器或中繼收發器。這樣的射頻訊號可以遵守例如，由3GPP所標準化的，或通常符合上述列出的系統一個或更多者之射頻訊號。因此，基站收發器可以對應於NodeB、eNodeB、BTS、存取點等。中繼站收發器可以對應於基站收發器和行動站收發器之間的通訊路徑中的中間網路節點。中繼站的收發器可以分別轉發從行動收發器接收的訊號到基站收發器，從基站收發器接收到的訊號到行動站收發器。

行動通訊系統可以是蜂窩式。術語單元是指分別由發送點、遠程單元、遠程頭、遠程射頻頭、基站收發器、中繼收發器或NodeB、eNodeB提供射頻服務的覆蓋區。術語單元和基站收發器可以同義地使用。在一些例子中，單元可以對應於扇區。例如，扇區可使用扇區天線來實現，它們提供了用於覆蓋基站收發器或遠程單元附近的角部的特徵。在一些例子中，基站收發器或遠程單元可以，例如，操作分別覆蓋120°扇區(在三個單元的情況下)、60°(在六個單元的情況下)之三個或六個單元。同樣地，中繼收發器可以建立在其覆蓋區域中的一個或多個單元。一種行動收發器可以註冊或與至少一個單元相關聯，即它可以被關聯到單元，使得數據能夠在網路和在使用專用信道、鏈路或連接的相關單元的覆蓋區域中的行動裝置之間進行交換。因此，行動收發器可以寄存或與中繼站或基站收發器直接地或間接地相關聯，其中間接登記或關聯可以是經過一個或多個中繼的收發器。

圖1根據一例子示出數位至類比轉換器電路100的示意圖。數位至類比轉換器電路100包括多個數位至類比轉換器單元101。數位至類比轉換器電路100還包括控制電路102，配置為基於包含將在第一時間間隔期間被發送的資訊之數位訊號103的第一相位分量p1和基於包含將在第二時間間隔期間被發送的資訊之該數位訊號103的第二相位分量p2而控制該複數個數位至類比轉換器單元101的一數位至類比轉換器單元的操作。

由於多個數位至類比轉換器(DAC)單元中的DAC單元被配置成基於在第一時間間隔期間的第一相位分量並基於在第二時間間隔期間的第二相位分量操作，單個DAC單元可產生基於多個數位訊號的不同相位分量，例如類比單元輸出訊號。換句話說，例如，也常可以使用單個DAC單元用來產生基於該數位訊號的第一相位分量和數位訊號的第二相位分量的類比單元輸出訊號。例如，可以實現更高的效率和更小的DAC面積用於相同的解析度和改善的線性度。例如，DAC電路的最小總尺寸(例如，在DAC陣列中的DAC單元的總數)可以減小。

例如，多個數位至類比轉換器單元101的每個數位至類比轉換器單元可以被分配至多個單元列的單元列和多個單元行的單元行。例如，DAC電路100可以包括單元的陣列。例如，多個數位至類比轉換器單元101被以單一個陣列(例如，一個二維陣列)佈置。

所述多個數位至類比轉換器單元101每個數位至類比轉換器單元可以通過由控制電路102(該控制電路的如局部啟動控制電路)控制各個切換元件(例如晶體管)來啟動或去啟動。此外，多個數位至類比轉換器單元101每個數位至類比轉換器單元可以包括可可切換電流源或可可切換電容元件或其他類型的單位元件以產生單元類比輸出訊號。

例如，DAC電路100可被配置成轉換多位元的數位訊號103為例如，類比訊號。存在於多位元數位訊號的位元數可以對應於例如，類比訊號變化所在之間的多個離散值的數。存在的位元數越大，離散值的類比訊號的數目越大。例如，對於5伏(Volt；V)的系統，8位元數位訊號可表示256(即，2⁸)個不同的電壓值；其中，電壓值範圍以254的電壓步階在從最小0V至最大5V的之間中。每個電壓步階可以與相鄰電壓的步階以例如，5/255V間隔開。通過變化供給至DAC電路的多位元輸入訊號，由DAC電路輸出的類比訊號可以以分段連續的方式變化，並且仍然稱為類比訊號，因為其類比性質。如由DAC電路提供的類比訊號可以是電壓訊號，也被稱為在電壓域中的訊號，或電流訊號，也被稱為在電流域訊號。

例如，多個DAC單元101的DAC單元可以各自包括電流源或可切換電容元件，以產生具有第一類比輸出狀態或第二類比輸出狀態的單元類比輸出訊號。例如，陣列內的多個DAC單元101的每個可以包括各自的電流源或可基於例如，從控制電路101(例如，解碼器電路)各自的控制訊號被選擇性地觸發之電容元件。例如，控制訊號可基於該數位訊號103，以使得能夠提供電流到DAC電路100的輸出端的電流源的數目可以在給定時間對應數位訊號103的數位值。為了限制故障和其它定時缺陷，控制電路可以以例如，LO輸入訊號上接收的局部振盪器訊號LO而調變一個或多個這些控制訊號。

例如，控制電路102可以被配置基於該數位訊號103的第一相位分量，p1，以及基於數位訊號103的第二相位分量，p2，來控制多個數位至類比轉換器單元101的每個DAC單元的操作。換句話說，多個數位至類比轉換器單元101中的至少一個DAC單元的活動在第一時間間隔期間取決於數位訊號103的第一相位分量，p1，並且在第二時間間隔期間取決於數位訊號103的第二相位分量，p2。例如，控制電路102可被配置成基於在第一時間間隔期間之數位訊號103的第一相位分量p1和基於在第二時間間隔期間之該數位訊號103的第二相位分量p2而通過選擇性地觸發各自的電流源或電容元件來控制多個DAC單元101的個體(或每個)的DAC單元的操作。在這種方式中，DAC電路100和DAC單元(例如，DAC電路的個體的DAC單元)可以在不同的時間間隔期間被分配給至數位訊號103的不同相位分量。

控制電路102可以包括電路，被配置來逐個啟動和去啟動多個數位至類比轉換器單元101的每個DAC單元。

該數位訊號可以是基帶域內的複數值訊號。該數位訊號可包括兩個相位分量(例如同相位分量和正交相位分量)或多於兩個相位分量(多相位訊號)。例如，基帶域的基帶頻率可以是500MHz以下(例如低於300MHz或200MHz以下，例如為100MHz和200MHz之間)。在一些例子中，該數位訊號可以是基帶訊號。在一些例子中，該數位訊號可以是已被，例如，上轉換或上採樣(例如，至約1.2GHz)和/或過濾之基帶訊號。在一些例子中，該數位訊號可以是包括將被發送資訊的發送訊號。

數位訊號可包括在不同的時間間隔將被發送的不同資訊。例如，第一時間間隔和第二時間間隔可以是用於發送不同符號的符號時間間隔。符號可以關於在表示將被發送的位元序列之星象圖(例如，16-QAM、64-QAM)中的星象點。

數位至類比轉換器電路100可以輸出類比高頻訊號。例如，該數位至類比轉換器電路100可以藉由加總多個數位至類比轉換器單元的類比單元輸出訊號以提供類比高頻訊號。例如，類比高頻訊號可以是以500MHz和20GHz之間的頻率的射頻域中的訊號。例如，射頻頻帶可以位於700MHz的和1GHz之間，1.7GHz和1.9GHz和/或2.5GHz和2.7GHz之間。

DAC單元可以被配置在第一時間間隔和第二時間間隔期間產生類比單元輸出訊號。例如，DAC單元可以在第一時間間隔期間基於數位訊號103的第一相位分量p1產生類比單元輸出訊號和在第二時間間隔期間基於數位訊號103的第二相位分量p2產生類比單元輸出訊號。

例如，在第一時間間隔期間產生的類比單元輸出訊號相對於在第二時間間隔期間產生的類比單元輸出訊號可具有相等的頻率和預定義相位偏移。例如，該DAC單元可以被配置基於在第一時間間隔期間的第一振盪器訊號以產生類比單元輸出訊號和基於在第二時間間隔期間的第二振盪器訊號以產生類比單元輸出訊號。例如，第一振盪器訊號和第二振盪器訊號相對於彼此可以具有預定義的相位偏移。

例如，DAC電路100可以是測溫編碼為基礎的數位至類比轉換器電路。這種一來，可以提供非常線性的DAC。可替換地，DAC電路100可以是二進位編碼為基礎的數位至類比轉換器電路。

例如，示於圖1的DAC電路可以是DAC電路的動態IQ架構，其可以更高的效率和更小的DAC面積用於相同的解析度和改善的線性度的形式而比其它IQ實現進行得更好。動態IQ架構可以提供良好的效率、面積和輸出功率，以及數位鎖相迴路(Digital phase locked loop circuit；DPLL)或類似例如，降解可避免極性系統或架構的效率之時鐘調變器。

圖2A根據一例子示出進一步的數位至類比轉換器電路200的示意圖。

該DAC電路200可以類似於如上所述，例如，關於圖1的DAC電路。DAC電路200可包括多個DAC單元101和類似於例如，關於圖1描述的控制電路之控制電路(控制路)。

該DAC電路200可耦合到基帶處理器模組，配置以提供包括或包含將被發送到DAC電路200的資訊的數位訊號103(例如，基帶訊號)，DAC電路200代表單元控制(例如CTRL#1、CTRL#i、CTRL# n)。例如，該數位訊號103可提供數位訊號的第一相位分量和數位訊號的第二相位分量至多個DAC的單元101。例如，該數位訊號的第一相位分量和數位訊號的第二相位分量中的每一個包括包含例如，要發送的資訊多位元數位訊號的至少一部分。例如，該數位訊號的第一相位分量可以是數位訊號的同相位(In phase；I)分量和例如，數位訊號的第二相位分量可以是數位訊號的正交(Quadrature；Q)分量。

DAC電路200的控制電路可以包括振盪器電路205(例如，局部振盪器或時鐘CLK)，配置成產生第一振盪器訊號ICLK和第二振盪器訊號QCLK。例如，第一振盪器訊號ICLK和第二振盪器訊號QCLK可以具有相同的頻率。第一振盪器訊號ICLK和第二振盪器訊號QCLK的頻率可以代表載頻，以被用於發送要發送的資訊。例如，第一振盪器訊號ICLK和第二振盪器訊號QCLK可以具有預定義的相位偏移。例如，對於發送數位訊號的同相位分量(I)和數位訊號的正交(Q)分量，相對於ICLK之QCLK預定義的相位偏移可以是90°。例如，在其它例子中，預定義相位偏移不必限於90°，而可以是另一預定義的值，例如30°、45°、60°，或75°。例如，ICLK或QCLK可以被饋送到例如，單個RF-DAC的每個DAC單元。例如，ICLK和QCLK中的至少一個可以被饋送到例如，單個RF-DAC的每個DAC單元。

在本例示的例子中，示意圖示出了I和Q訊號可以被提供到DAC每個單元之動態IQ RFDAC的概念方塊圖。例如，兩個訊號可在LO頻率被路由在整個DAC陣列上。例如，振盪器電路205可以被配置為提供所述第一振盪器訊號(例如ICLK)和第二振盪器訊號(例如QCLK)到複數個DAC單元101的各個DAC單元之每一者。在其它例子中，I時鐘(例如ICLK)或Q時鐘(例如QCLK)只有一個可以獨立地饋送到單一動態RF-DAC的每個DAC單元。

該控制電路可被配置成通過產生一個或多個控制訊號而控制多個DAC單元101的個體(或每個)的DAC單元的操作，所述控制訊號，例如，其可以選擇性地觸發個體DAC單元的各自的電流源、電容元件或放大器208以產生類比單元輸出訊號207。DAC電路的控制電路可以包括或耦合到局部啟動控制電路，例如，其可以位於各DAC單元中。例如，每個DAC單元可包括例如，局部啟動控制電路，配置成控制DAC單元的啟動。例如，局部啟動控制電路可以被配置為在第一時間間隔期間基於數位訊號203的第一相位分量和在第二時間間隔期間基於數位訊號203的第二相位分量觸發個體的DAC單元的各電流源或電容元件。此外，例如，局部啟動控制電路可被配置成選擇在第一時間間隔期間的第一振盪器訊號(例如ICLK)和在第二時間間隔期間的第二振盪信號(例如QCLK)。

各DAC單元可以被配置以產生類比單元輸出訊號207。例如，在第一時間間隔期間，類比單元輸出訊號207可以基於該數位訊號的第一相位分量和第一振盪器訊號。在第二時間間隔期間，類比單元輸出訊號207可以基於該數位訊號的第二相位分量和，例如第二時間間隔期間的第二振盪器訊號。可選地，控制電路可被配置通過連接DAC單元的振盪器訊號輸入或DAC單元的局部啟動控制電路至恆定基準電位(例如地)而去啟動DAC單元。例如，去啟動DAC單元不貢獻於DAC電路的輸出訊號。

該DAC電路200可以包括例如加總電路209，用於加總(或增加)的類比單元輸出訊號以獲得類比高頻訊號。DAC電路200可以被配置通過加總多個數位至類比轉換器單元101的類比單元輸出訊號207以提供類比高頻訊號206。類比高頻訊號206可以是例如，由DAC電路200在DAC電路輸出端子211的輸出。類比高頻訊號206可以通過功率放大器被放大以產生高頻發送訊號，其可被提供給要發送的天線模組。

對於DAC的最重要的性能度量可以包括例如，效率、面積、解析度和線性度。例如，DAC電路200也可以通過在一個單一的動態的DAC中組合兩個DAC而改善效率、面積，和具有相同解析度的線性度。該DAC電路200可以改善效率、面積，和具有相同解析度的線性度。

例如，即使也可能被應用到基帶DAC，圖2a 中所述例子可以是基於RF-DAC。例如，圖2A示出了動態同相和正交射頻數位至類比轉換器電路(IQ RF-DAC)的實施，如動態IQ發送陣容的方塊圖。

圖2B示出了由動態RF-DAC，例如(DAC電路200)產生的正規化有用軌跡的軌跡252的示意圖250。例如，在軌跡圖上的點255示出軌跡的軌跡252內的可能的操作點，並十字253示出了未使用點的一個例子。

在OFDM系統中，例如，WiFi和LTE，符號可能由前端轉換為軌跡，然後饋送到I和Q的DAC。例如，用於OFDM系統的所有的軌跡可以在複數平面上之圓252之內，因此從來沒有I和Q的訊號點組合在複數平面上的圓252外被使用過。例如，施加到IQ符號之OFDM調變可以在發送之前隨機化它們的相位，從而產生圓上的點。

DAC電路200可以是動態的RF DAC，例如，用於無線局域網路或WiFi訊號(例如，80MHz的54Mbps的Wi Fi訊號)。例如，單個動態RF-DAC可能能夠通過根據需要動態地分配單元到I或Q的相位而採取兩個I和Q訊號在輸入端和直接產生的RF輸出。動態RF-DAC單元的總數目可被選擇，以便如圖2B所示只覆蓋在複數平面上之有用軌跡，從而最小化單元的架空。作為一個例子，例如，點i=1，q=1不一定必要，因為它位於圓外。然後，例如，該陣列可以尺寸化以成具有足夠的單元以覆蓋，，且無需額外的單元，置於圓252內的所有點可以被覆蓋藉由動態地重新分配一個不同的時鐘到陣列的所有單元。例如，單元的架空的最小化可以使“動態RF-DAC”更有效率和更小的相對於常規IQ TX陣容。

在DAC電路200可以於可被優化之動態RF-DAC中結合兩個IQ的DAC，以產生唯一有用的軌跡，例如，如那些位於圓252之內。通過避免圓外的複數平面的未使用的區域，可以達成例如，相對於其它IQ佈置更高的效率和更低的面積佔有率。

更多的細節和態樣以與上文或下文描述的例子關連(例如，數位至類比轉換器電路、數位訊號、該數位訊號的第一相位分量、該數位訊號的第二相位分量、數位至類比轉換器單元、控制電路、發送器，和類比輸出訊號)而被提及。示於圖2A和2B的例子可以包括對應於與如上(例如，圖1)或下面(例如，圖3A至圖17)所提出的概念或所述的一個或多個例子關連提到的一個或多個態樣之一個或多個任選附加的特徵。

圖3A為根據一例子之數位至類比轉換器電路300的示意圖。

例如，DAC電路300(例如，RFDAC)可以是類似於關於例如，圖1和圖2A的上述DAC電路。例如，DAC電路300可包括多個DAC單元101。例如，DAC電路300可以是測溫編碼為基礎的DAC。例如，解碼器控制電路可被配置成基於測溫編碼用於啟動DAC單元的測溫編碼而產生之行碼和列碼。例如，DAC電路300可以形成在半導體晶片上，並且可以包括測溫DAC陣列。例如，RFDAC可以佈置作為測溫單元的矩陣。

DAC電路300還可以包括控制電路302，配置為基於包含將在第一時間間隔期間被發送的資訊之數位訊號103的第一相位分量和基於包含將在第二時間間隔期間被發送的資訊之該數位訊號103的第二相位分量而控制多個DAC單元的一個DAC單元的操作。

例如，控制電路302可包括一個解碼器控制電路(例如，解碼器)。例如，解碼器控制電路可包括第一行解碼器電路312和第二行解碼器電路313。例如，解碼器控制電路還可以包括第一列解碼器電路314和第二列解碼器電路315。

例如，DAC電路300的控制電路302可以被配置為控制一行數位至類比轉換器單元的行操作模式。例如，解碼器控制電路可被配置為基於自該數位訊號的該第一相位分量的至少部分導出的第一行碼316(例如，測溫碼)和基於自該數位訊號的該第二相位分量的至少部分導出的第二行碼317(例如，測溫碼)而控制一行數位至類比轉換器單元的行操作模式。

例如，第一行解碼器電路312可以被配置來基於數位訊號的第一相位分量的至少一部分導出第一行碼316。例如，第二行解碼器電路313可以被配置來基於數位訊號的第二相位分量的至少一部分導出第二行碼317。例如，第一行解碼器電路312可以被配置來基於數位訊號的第一相位分量的最重要位元318導出第一行碼316。例如，第二行解碼器電路313可以被配置來基於數位訊號的第二相位分量的最重要位元319導出第二行碼317。

例如，局部啟動控制電路可以位於每個DAC單元中並且可以基於行的操作模式被配置成控制數位至類比轉換器單元的活動。例如，每個DAC單元可具有控制訊號以確定，例如，單元是否具有要由局部啟動控制電路或局部解碼器被導通或截止。如果數位至類比轉換器的單元被啟動，局部啟動控制電路可以被配置為以振盪器訊號的頻率而切換DAC單元。

例如，振盪器訊號可被動態地在陣列的行解碼器中選擇。兩行解碼器都可以使用。例如，振盪器電路可以被耦合到第一行解碼器電路312和第二行解碼器電路313。例如，第一行解碼器電路312可以被配置為控制由振盪器電路提供的第一振盪器訊號的選擇。例如，第二行解碼器313可以被配置為控制由振盪器電路提供的第二振盪器訊號的選擇。例如，在頂部上的行解碼器(例如，第一行解碼器電路312)可以是負責I時鐘，而在底部上的行解碼器(如第二行解碼器313)，是負責Q時鐘。

基於由第一和第二行解碼器電路312、313所提供的第一行碼(例如第一相位分量的最重要位元的預定數量的溫度計編碼表示或二進位編碼表示)和第二行碼 (例如第二相位分量的最重要位元的預定數量的溫度計編碼表示或二進位編碼表示)，對於陣列的每個相應行的行操作模式可以被識別。例如，第一振盪器訊號或第二振盪器訊號可以基於所識別的行操作模式被複用至相應的行。例如，振盪器電路可以被配置為提供該第一振盪器訊號至在第一行操作模式中操作的一行數位至類比轉換器單元和提供該第二振盪器訊號至在第二行操作模式中操作的一行數位至類比轉換器單元。例如，振盪器電路可以被配置在第一時間間隔提供第一振盪器訊號至多個DAC單元101的DAC單元和在第二時間間隔提供第二振盪器訊號至該DAC單元。例如，第一振盪器訊號和第二振盪器信號只有一個可以在一個時間間隔期間路由到每一行。例如，每行在一個時間間隔期間可以被指定為I或Q行中的一個。例如，每行解碼器(例如，第一和第二行解碼器電路312、313)可提供其時鐘(無論是I或Q)僅用於活性行。例如，該指定可以，通過例如，一個或多個數位閘被實現。例如，解碼器控制電路可以包括與多個單元行的單元行相關聯的XOR閘321(或OR閘或AND閘)。例如，XOR閘321(或OR閘或AND閘)可以被耦合到第一行解碼器電路312和第二行解碼器電路313。例如，XOR或OR或AND閘321可經配置以輸出行控制訊號，其基於第一行碼或第二行碼指示行作為I或Q行。例如，XOR閘或OR閘，或AND閘的輸出訊號可以指示單元行的行操作模式。

例如，第一行解碼器電路312可轉換第一相位分量的最重要位元的預定數目N成測溫編碼位元的預定數目M。第一行解碼器可以進一步提供時鐘訊號給單元的每一行。第一行解碼器只提供用於活動行的時鐘訊號；它不提供任何時鐘用於無活動行。由第一行解碼器提供的時鐘可以是例如，I時鐘(ICLK)。此外，第二行解碼器電路313可轉換第二相位分量的最重要位元的預定數目N成測溫編碼位元的預定數目M。第二行解碼器可以進一步提供時鐘訊號給單元的每一行。第二行解碼器只提供用於活動行的時鐘訊號；它不提供任何時鐘為無活動的行。由第二行解碼器提供的時鐘可以是例如，Q時鐘(QCLK)。此外，例如，可以通過使用XOR閘321從第一行解碼器312接收一個時鐘訊號和從第二行解碼器313一個時鐘訊號可以產生每行單元中的時鐘訊號。例如，可以通過使用XOR閘接收由在XOR的第一輸入的第一行解碼器電路312提供的最後時鐘(第M個時鐘)和由在XOR的第二輸入的第二行解碼器電路313提供的第一時鐘由設置來產生最後一行的單元的時鐘。

例如，圖3A可顯示動態DAC作為溫度計編碼單元和時鐘多路複用的陣列的實現。例如，I和Q時鐘可被多路複用在行解碼器中和每行僅有一個時鐘訊號可被饋送到陣列。例如，由於振盪器訊號(例如，I和Q時鐘)可以在行解碼器(例如第一行解碼器電路312和第二行解碼器電路313)中被多路複用和每行僅有一個時鐘訊號可被饋送到陣列，代替I和Q時鐘被饋送到每一個單元，例如，在整個DAC陣列(如圖2A中所示)上路由在LO頻率的兩個訊號可以被避免。由於在解碼器中實現的時鐘的動態重新配置，例如，每行僅有一個高頻時鐘線可以被饋送到陣列。

圖3B根據一例子示出數位至類比轉換器電路的陣列細分350和輸入數據的示意圖。例如，輸入數據(例如，訊號)可以被提供到或饋送到陣列用於一使用例。

位於在DAC單元中的局部啟動控制電路可以被配置為控制一行DAC單元中的DAC轉換器單元的啟動。例如，位於在DAC單元中的局部啟動控制電路可以被配置為基於例如，行操作模式而控制DAC單元的啟動。例如，在一行中所有的DAC單元，例如，可以操作在相同的操作模式中。

例如，第一行解碼器電路312可以被配置為從在預定的第一填充方向328中的陣列中的第一預定起始行提供第一行碼。例如，第二行解碼器電路312可以被配置為從在預定的第二填充方向329中的陣列中的第二預定起始行提供第二行碼。例如，在頂部上的解碼器(例如，第一行解碼器312)可以從左到右導通I行，而在底部上的解碼器(例如，第二行解碼器313)可以從右到左導通Q行。例如，該陣列可以由測溫單元來實現，並且部分地由I時鐘單元(從左到右)和Q時鐘單元(從右到左)填充，作為用於位於軌跡352的軌跡內的點354。

DAC單元的啟動可以取決於最後一行的識別。例如，除了DAC單元在個別的操作模式(例如，c5和c8)下所操作的識別之最後一行外，每個先前(非最後一個)行(例如c1至c4和c9至c10)中的所有DAC單元可以被啟動。例如，在位於非最後一行的DAC單元中的局部啟動控制電路可以被配置為在行中的所有DAC的單元上切換。換句話說，例如，位於在先前行的DAC單元中的局部啟動控制電路可以被配置為基於行操作模式控制數位至類比轉換器單元的啟動而不考慮第一列碼或第二列碼。

對於最後一行(例如c5和c8)，例如，單元必須被逐個導通。例如，解碼器控制電路可被配置以提供指示在第一行操作模式中操作的數位至類比轉換器單元之最後一行c5的最後一行訊號326(例如最後行I)和指示在第二行操作模式中操作的數位至類比轉換器單元之最後一行c8的最後一行訊號327(例如最後行Q)。

局部啟動控制電路可以被配置為基於(或通過考慮)行碼和第一列碼322和第二列碼323中的至少一個而控制在最後一行中的數位至類比轉換器單元的啟動。例如，對於在第一行的操作模式中操作的DAC單元的最後一行c5，局部啟動控制電路可以考慮第一行碼316和第一列碼322。例如，對於在第二行的操作模式中操作的DAC單元的最後一行c8，局部啟動控制電路可以考慮第二行碼317和第二列碼323。

第一列解碼器電路314可以被配置為例如，基於數位訊號的第一相位分量的至少一部分導出第一列碼322。第二列解碼器電路可以被配置為例如，基於數位訊號的第二相位分量的至少一部分導出第二列碼323。例如，第一列解碼器電路314可以被配置為基於數位訊號的第一相位分量的至少重要位元324導出第一列碼322。第二列解碼器電路315可以被配置基於數位訊號的第二相位分量的至少重要位元325導出第二列碼323。

對於最後的I和最後Q行中，例如，可以將單元逐個導通，以確保I和Q粒度。“最後行I”和“最後行Q”訊號對於I和Q區域的最後一行可以是活動的。當“最後行I”(或“最後行Q”)對於一行是活動的時，如果“列I”(“列Q”)訊號被啟動，則該單元可以是活動的；否則所述單元是截止。由兩個獨立的列解碼器限定的I和Q區域的粒度產生“列I”和“列Q”訊號。例如，兩個列解碼器的輸出線可以被路由在整個陣列上。

例如，可以實現更高的效率和更小的DAC面積用於相同的解析度和改善的線性度。例如，DAC電路的最小總尺寸(例如，在DAC陣列中的DAC單元的總數)可以減小。此外，例如，由於振盪器訊號可以在解碼器電路中被多路複用，每行僅一個時鐘訊號可以被提供至該陣列，而不是多個時鐘被提供給每個單元，因此降低了電路的複雜性。

例如，從左側和從頂部來的所有訊號可以是低頻率訊號，其可能在基帶數據速率改變。另一方面，I和Q時鐘可以是高頻訊號。自I和Q時鐘之間的選擇可以在行解碼器中進行，例如，只有一個高頻時鐘訊號被路由到一整行的單元。因此，對每個單元，僅需要一個時鐘線，從而避免相比在圖2A描述的DAC電路之雙時鐘線的路由。由於緊密佈局，DAC電路300可以具有更小的區域，在陣列單元之間的匹配可能得到改善而導致改善整體線性。

DAC電路300可以包括位於在該第一行操作模式中操作的該最後一行數位至類比轉換器單元和在該第二行操作模式中操作的該最後一行數位至類比轉換器單元之間的至少一個非活動行(例如c6，c7)的數位至類比轉換器單元。例如，陣列的尺寸可確保始終有I相位陣列區域和Q的相位陣列區域之間的分離的行，例如然後，只有I和Q時鐘之間的一個可以是在單個行上活動的。因此，例如，兩個行解碼器的輸出可以經由XOR或OR閘組合行方向。例如，那麼只有I和Q時鐘之間的一個被提供給行。

更多的細節和態樣以與上文或下文描述的例子關連(例如，數位至類比轉換器電路、數位訊號、該數位訊號的第一相位分量、該數位訊號的第二相位分量、數位至類比轉換器單元、控制電路、列和行解碼器、第一和第二行碼和第一和第二列碼、發送器，和類比輸出訊號) 而被提及。示於圖3A和3B的例子可以包括對應於與如上(例如，圖1至2B)或下面(例如，圖4至圖17)所提出的概念或所述的一個或多個例子關連提到的一個或多個態樣之一個或多個任選附加的特徵。

圖4根據一例子示出數位至類比轉換器電路400的局部啟動電路456的示意圖。

局部啟動控制電路456的局部解碼器邏輯可以是簡單和小型。例如，高頻時鐘可以由NAND或NOR閘被閘控。局部啟動控制電路456可以被配置為輸出一對差分訊號(例如，圖3A中示出的OUTx和OUT，或如Vo+和Vo-)。例如，第一輸出訊號OUTx可基於第一對輸入訊號(例如LAST COL I和ROWix)和第二對輸入訊號(例如LAST COL Q和ROW qx)。例如，第二輸出訊號OUT可基於進一步的第一對輸入訊號(例如LAST COL I x和RowI)和進一步的第二對輸入訊號(例如LAST COL Qx和ROWq)。

例如，訊號LAST COL I可以是指示指定在第一行模式(例如作為一個I行)中操作之最後一行的最後一行訊號。例如，訊號LAST COL Q可以是指示指定在第二行模式(例如作為一個Q行)中操作之最後一行的最後一行訊號。例如，訊號ROWi可基於在第一列碼。例如，訊號ROWq可基於第二列碼。例如，訊號OUT可基於類比單元輸出訊號。訊號LAST COL Ix、LAST COL Qx、ROWix、ROWqx和OUTx可以分別代表訊號LAST COL I、LAST COL Q、ROWi、ROWq和OUT的補碼。

例如，局部啟動控制電路456可以包括第一NOR閘431和例如，第二NOR閘432。例如，第一NOR閘431可以被配置接收在其第一輸入端子的LAST COL I訊號和在其第二輸入端子的ROWix訊號。例如，第二NOR閘432可以被配置成接收在其第一輸入端子的LAST COL Q訊號和在其第二輸入端子的ROWqx訊號。局部啟動控制電路456可以進一步包括第三NOR閘433。第三NOR閘433可以被配置為從在其第一輸入端子的第一NOR閘431接收輸出訊號，並例如，從在其第二輸入端的第二NOR閘432接收輸出訊號。局部啟動控制電路456還可以包括NAND閘434。NAND閘434可以被配置在其第一輸入端子接收來自第三NOR閘433的輸出訊號和在其第二輸入端子接收時鐘訊號CLKx，例如。局部啟動控制電路456還可以包括例如，DAC單一元件435。該DAC單一元件435可以是例如，電流源或電壓源或電容器，被配置為從NAND閘434接收輸出訊號和例如，在其輸出端輸出高頻類比輸出訊號OUTx。

另外或替代地，例如，局部啟動控制電路456可以包括第一NAND閘441和第二NAND閘442。例如，第一NAND閘441可以被配置接收在其第一輸入端子的LAST COL Ix訊號和在其第二輸入端子的ROWi訊號。例如，第二NAND閘442可以被配置接收在其第一輸入端子的LAST COL Qx的訊號和在其第二輸入端子的 ROWq訊號。例如，局部啟動控制電路456可以進一步包括第三NAND閘443。例如，第三NAND閘443可以被配置在其第一輸入端子接收來自第一NAND閘441的輸出訊號和在其第二輸入端子從該第二NAND閘442的輸出訊號。例如，局部啟動控制電路456可進一步包括NOR閘444。例如，NOR閘444可以被配置在其第一輸入端子接收來自第三NAND閘443的輸出訊號和在其第二輸入端子接收時鐘訊號CLK。例如，局部啟動控制電路456還可以包括DAC單一元件445。例如，該DAC單一元件445可以是電流源或電壓源或電容器，例如，被配置為從NOR閘444接收輸出訊號和在其輸出端輸出高頻類比輸出訊號OUT。

例如，圖4示出了包括局部啟動控制電路456或局部解碼器的動態DAC電路400的溫度計單元。局部啟動控制電路456可以是，例如在電流DAC(I-DAC)的和/或電容DAC的(C-DAC)中使用的DAC的微分單元的局部解碼器。例如，DAC電路400可以類似於上述，例如關於圖1至圖3B的DAC電路。

更多的細節和態樣以與上文或下文描述的例子關連(例如，數位至類比轉換器電路、局部啟動電路、數位訊號、該數位訊號的第一相位分量、該數位訊號的第二相位分量、數位至類比轉換器單元、控制電路、列和行解碼器、第一和第二行碼和第一和第二列碼、發送器，和類比輸出訊號)而被提及。示於圖4的例子可以包括對應於與如上(例如，圖1至3B)或下面(例如，圖5至圖17)所提出的概念或所述的一個或多個例子關連提到的一個或多個態樣之一個或多個任選附加的特徵。

圖5根據一例子示出數位至類比轉換器效率曲線的曲線圖500。例如，圖5示出具有1024單元之用於RF-DAC的RF-DAC效率曲線，(於額定角落和T=27°之電路暫態擬真)為例。

使用率可以被定義為使用的單元佔總的DAC的單元數的數量。如果使用所有單元，RF-DAC轉換器的效率可以是在最大值，即，使用率=1或100%,，然後由於截止未使用的單元的增加而減小為較低碼。

曲線圖500示出x軸上的使用率510和在y軸上的整體效率520的曲線圖。取效率曲線作為參考，單個操作點，例如，i=1，q=0(在圖2B中的點255)可以被考慮。

使用經典的IQ的DAC，(其中，將DAC被分成兩方塊，例如用於I的512單元和用於Q的512單元)，I DAC是完全導通而Q DAC被完全截止，即，例如，只有一半的單元被導通，而一半的單元是截止。例如，50%的DAC使用率可以實現。

對於動態IQ的DAC(例如根據各種實施例在此描述的DAC電路)，DAC用於單元，而其餘的單元為截止。例如，70%的DAC使用率可以實現。

例如，在極性DAC架構中，所有的單元為導通，因此，可能導致100%的DAC使用率。然而，例如，極性的DAC需要相位調變時鐘。例如，在這個訊號產生中的功率損失對整個系統的效率具有負面影響。出於同樣的操作點，例如，相比於經典的IQ的效率，動態的IQ的效率得到改進並接近極性的DAC的效率，而不需要相位調變時鐘。

對於相同的峰值輸出功率，不同的IQ發送器的實現可能有可能軌跡的不同的DAC大小和覆蓋範圍。例如，經典的IQ實現可以擁有最大的佔有面積，因此為目前最糟糕的效率。根據各種例子的實施，上述DAC電路比經典的IQ需要少30%的面積，從而比經典的IQ實現提高了工作效率。極性比經典的IQ少50%的面積，但需要數位PLL或等同操作(因為它需要相位調變時鐘)，這降低了發送器的效率。

例如，為了以輸出電壓/電流(如圖2B所示)的形式之射線=1產生複數平面中的圓內的任何軌跡，對於動態IQ陣列所必需的單元的確切量可以計算如下：

例如，讓i將被發送的複數輸出訊號的同相位分量和q是要被發送的複數輸出訊號的正交相位分量，那麼為了產生圓內的所有點，圓的方程式是必須保持。

i ²+q ²<1 (方程式1)

例如，通過尺寸s _a的陣列讓所產生的最大值輸出是a。動態IQ電路可以覆蓋每一個點，其中i+q<a，其中s _a是動態陣列的尺寸。為了完成方程式1，可能有必要覆蓋在圓的周長上的所有點。

i=sin(θ)

q=cos(θ)

其中，θ[0°：90°]。

在這種特殊情況下，例如，具有單個重構陣列，可能有必要的是i+q=sin(θ)+cos(θ)<a。

例如，sin(θ)+cos(θ)的最大值發生在θ=45°，並且在這一點上，。

為了簡單起見，讓陣列的尺寸s _a直接以比例常數為1與a成正比。因此，例如，最小的總動態IQ尺寸。因此，例如，單一的動態陣列的尺寸可以是。

相同的分析可以用於在IQ陣列和極性陣列來完成。例如，對於相同的輸出功率，分析給出了經典的IQ陣列的大小必須是2，和例如，極性陣列的尺寸必須是1。對於相同輸出功率的不同的IQ發送器的實現之間的DAC面積可以比較。例如，相比於經典的IQ用單個I陣列和單個Q陣列，這裡在例子中所描述的DAC陣列的大小是從2減少到。相比較而言，例如，極性結構可具有1的陣列尺寸，但可能需要例如，時鐘調變器。

更多的細節和態樣以與上文或下文描述的例子關連(例如，數位至類比轉換器電路、數位訊號、該數位訊號的第一相位分量、該數位訊號的第二相位分量、數位至類比轉換器單元、控制電路、列和行解碼器、第一和第二行碼和第一和第二列碼、發送器，和類比輸出訊號)而被提及。示於圖5的例子可以包括對應於與如上(例如，圖1至4)或下面(例如，圖6至圖17)所提出的概念或所述的一個或多個例子關連提到的一個或多個態樣之一個或多個任選附加的特徵。

圖6根據一例子示出數位至類比轉換器電路600的示意圖。DAC電路600可以類似於上述，例如關於圖1至5，的DAC電路。

DAC電路600可以包括多相單個陣列數位至類比轉換器電路。例如，DAC電路600還可以包括振盪器電路605，被配置為產生多個時鐘訊號(例如CLK CLKi、CLKn)。例如，單個DAC單元可用於接收多個相位分量，並基於與多個不同的時鐘相位混合的多相位分量而產生類比輸出訊號606。

例如，DAC電路600可包括多個DAC單元，例如，DAC單元陣列601。DAC電路600還可以包括控制電路，配置成控制所述多個DAC單元601中的一個的DAC單元的操作的基於包含要發送的資訊的數位訊號603的一個或多個相位分量。一個或多個相位分量可以基於數位訊號的不同的相位偏移。例如，除了或除同相和正交相位訊號之外，可以接收例如，其它相位分量(例如0°、90°、180°、270°)，每個DAC單元可以在不同的時間間隔期間接收數位訊號603中的一個或多個不同的相位分量。

例如，DAC電路600可以適用於過度採樣的DAC。例如，當在不同的相鄰相位運行多個DAC被使用時，那麼DAC增加數目以系統增加的採樣頻率而回報。例如，這是交錯DAC的概念。例如，該動態RF-DAC實現可以被推廣到單個DAC，其中多個相位可以被動態地饋送至其單元中，而不需要建立單獨的DAC用於必需被內插的每個相位。一旦有若干(n個)相位是可用的，例如，以n倍其採樣頻率操作的DAC可能由於過採樣而建立。例如，因為一個單一的動態陣列可以是足夠，通過使用動態DAC電路，可避免建立n個陣列的麻煩。

更多的細節和態樣以與上文或下文描述的例子關連(例如，數位至類比轉換器電路、局部啟動電路、數位訊號、該數位訊號的第一相位分量、該數位訊號的第二相位分量、數位至類比轉換器單元、控制電路、列和行解碼器、第一和第二行碼和第一和第二列碼、發送器，和類比輸出訊號)而被提及。示於圖6的例子可以包括對應於與如上(例如，圖1至5)或下面(例如，圖6至圖17)所提出的概念或所述的一個或多個例子關連提到的一個或多個態樣之一個或多個任選附加的特徵。

圖7根據一例子示出用於產生高頻發送訊號的裝置700的示意圖。

裝置700可包括多個數位至類比轉換器單元 701。裝置700還可以包括訊號轉換器757，配置為產生數位訊號703的第一適應相位分量(例如I’)和第二適應相位分量(例如Q’)，該數位訊號703包含將被發送且可藉由包含數位訊號703的第一(例如I)和第二(例如Q)輸入相位分量之旋轉轉換而導出的資訊。裝置700還可以包括上轉換模組702，配置為基於該數位訊號的該第一適應相位分量和該第二適應相位分量而產生高頻發送訊號。

由於裝置的實施，該裝置基於從旋轉轉換而導出的數位訊號的第一適應相位分量和第二適應相位分量而產生高頻發送訊號，假設相同的矽區和以多些效率，輸出功率可以增加(例如加倍)。例如，所有的單元可用於產生DAC電路的輸出，使得未使用的單元的數目可以減少，例如。

該上轉換模組702可以包括類似於以上例如，關於圖1至6描述的DAC的電路之DAC電路。例如，該上轉換模組702可以包括IQ DAC電路，其可以被建構，使得單元可(各)被啟動作為I或Q單元。例如，數位數據的預處理可以通過45度的旋轉來進行。可以產生第一適應相位分量(例如I’)和第二適應相位分量(例如Q’)，例如，其中I和Q分別是數位訊號的第一輸入相位分量和第二輸入相位分量。例如，可以根據預定義旋轉偏移的適配或星象圖的旋轉來生產第一適應相位分量(例如I’)和第二適應相位分量(例如Q’)。例如，原始星象圖可以是表示數位訊號703的第一(例如I)和第二(例如Q)輸入相位分量的相位和振幅的星象圖。

根據下列關係，第一適應相位分量和第二適應相位分量可與第一輸入相位分量和第二輸入相位分量有關：I’=I+Q和Q’=-I+Q。例如，該訊號轉換器757可以被配置為分別基於(或藉由執行)數位訊號703的第一(例如I)和第二(例如Q)輸入相位分量的旋轉轉換而產生包含將被發送的資訊之數位訊號703的第一適應相位分量(例如I’)和第二適應相位分量(例如Q’)。

此外，例如，若產生一個負的值，用於校正的值的數位數據的校正可進行。此外，例如，用於I和Q之間的時間延遲的數位數據的校正可以進行。例如，線和行解碼器可以被用於產生用於單元的合適的訊號。

更多的細節和態樣以與上文或下文描述的例子關連(例如，數位至類比轉換器電路、訊號轉換器、局部啟動電路、數位訊號、該數位訊號的第一相位分量、該數位訊號的第二相位分量、數位至類比轉換器單元、控制電路、列和行解碼器、第一和第二行碼和第一和第二列碼、發送器，和類比輸出訊號)而被提及。示於圖7的例子可以包括對應於與如上(例如，圖1至6)或下面(例如，圖8A至圖17)所提出的概念或所述的一個或多個例子關連提到的一個或多個態樣之一個或多個任選附加的特徵。

例如，圖8A到8C示出如何通過旋轉轉換而導出的第一適應相位分量和第二適應相位分量可以被用於增加範圍和輸出功率。

圖8A根據一例子示出增加用於IQ DAC的輸出功率的示意圖。

例如，IQ星象圖810可以是原始星象圖。例如，IQ星象圖820示出了可以通過再使用DAC來實現的增加範圍(如從星象圖859到星象圖861中增加範圍所示)。例如，可以使用所有單元用於以IQ DAC產生輸出。如果I和Q DAC可以以未使用的單元也可以產生其他DAC的訊號的這樣一種方式而建立，輸出功率可以被增加。例如，如果Q DAC(例如僅用於Q訊號使用的單元)還可以遞送I訊號，用於I的輸出功率可加倍。然而，輸出功率會產生在不需要它的地方。為了使輸出功率要產生在所需要的地方，例如，星象圖可以以45度旋轉。

圖8B根據一例子示出旋轉星象圖830的示意圖。

數學上旋轉可以由以下的公式進行：x’=x cos φ+y sin φ和y’=-x sin φ+y cos φ

對於一個45度的偏移，這可以簡化為： I’=0.707(I+Q)和Q’=0.707(-I+Q)

增益可以被校正以從原始星象正方形859到新星象正方形874增加功率，從而使I’=I+Q和Q’=-I+Q

例如，增益校正可以由轉換校正電路進行。

例如，通過這樣做，所有訊號可以以一個45度的偏移發送。例如，這個恆定相移是允許的，因為它可能與具有改變發送器和接收器之間的距離λ/8相同的功效。

例如，這樣的旋轉變換可由訊號轉換器757進行。例如，本文所描述的旋轉變換不應被看作是在極坐標圖的旋轉，或者從IQ到極性的轉換。

圖8C根據一例子示出星象圖840的示意圖。

例如，旋轉後，原來的輸入值的範圍可以完全適合於新的DAC。假設一個10位元DAC(每個I和Q的輸入值是0到1023)，以下值可被獲得。

計算I’=I+Q和Q’=-I+Q可以是相對簡單的。例如，如果由局部振盪器(LO)的反轉產生負的值，此後該數據可以用於校正的選通點而校正。這種校正可以通過一個可切換的全通濾波器或通過內插器做到，如果符號為負的，其從一個樣本計算¼和從下一個樣本計算¾，而如果符號為正的，其從兩者的樣本計算1/2。

更多的細節和態樣以與上文或下文描述的例子關連(例如，數位至類比轉換器電路、局部啟動電路、數位訊號、該數位訊號的第一相位分量、該數位訊號的第二相位分量、數位至類比轉換器單元、控制電路、列和行解碼器、第一和第二行碼和第一和第二列碼、發送器，和類比輸出訊號)而被提及。示於圖8的例子可以包括對應於與如上(例如，圖1至7)或下面(例如，圖9至圖17)所提出的概念或所述的一個或多個例子關連提到的一個或多個態樣之一個或多個任選附加的特徵。

另外或替代地，前面所述DAC的電路中的任何一個(例如，100、200、300、400、600、700)還可以包括例如，訊號轉換器電路，配置為產生數位訊號的第一適應相位分量和第二適應相位分量，該數位訊號包含將被發送且可藉由數位訊號的第一和第二輸入相位分量之旋轉轉換而導出的資訊。例如，數位至類比轉換器單元可配置以基於在第一時間間隔期間的第一適應相位分量和基於在第二時間間隔期間的第二適應相位分量而產生類比單元輸出訊號。相對於下面進一步的例子，進一步說明這樣的訊號轉換器。

例如，圖9根據一例子示出用於產生高頻發送訊號的進一步裝置900的示意圖。該裝置900可以類似於上面，例如，關於圖7描述的裝置。

類似於裝置相對於圖7所描述，裝置900可以包括訊號轉換器757和上轉換模組702。例如，該裝置900可包括該控制電路包含解碼器控制電路，配置為控制一行數位至類比轉換器單元的行操作模式。用於產生用於單元的適當的訊號。例如，上轉換模組可包括具有改進的效率和輸出功率的RFDAC。

例如，該裝置900可以包括轉換校正電路962，配置為基於該第一適應相位分量和該第二適應相位分量的值而校正該第一適應相位分量I’和該第二適應相位分量Q’的至少一者的符號誤差。

例如，如果產生負值，轉換校正電路962可以被配置為提供用於校正的值的數位數據的校正。例如，轉換校正電路962可配置以提供用於I和Q之間的時間延遲之數位數據的校正。例如，如果由局部振盪器(Local oscillator；LO)的反轉產生負值，轉換校正電路962可配置以校正用於校正的選通點之數據。例如，轉換校正電路962可以包括一個可切換的全通濾波器或內插器，配置為，例如，如果符號為負的，其從第一適應相位分量計算¼和從第二適應相位分量計算¾，而如果符號為正的，其從兩者的適應相位分量計算1/2。

假設相同的矽面積和具有更高的效率，包括上轉換模組(例如，包括DAC電路)的裝置900可以提供高達輸出功率的兩倍。例如，效率可能因為有了DAC電路而沒有適應相位分量而改善，產生0°或90°度輸出訊號並且只有一個DAC可以產生輸出訊號。通過加總，輸出訊號功率被電荷再分配浪費。例如，有了類似於在裝置900中實現的前述例子之DAC電路，整個電容器網路可以產生0°或90°度的輸出訊號。

更多的細節和態樣以與上文或下文描述的例子關連(例如，數位至類比轉換器電路、訊號轉換器、轉換校正電路、局部啟動電路、數位訊號、該數位訊號的第一相位分量、該數位訊號的第二相位分量、數位至類比轉換器單元、控制電路、列和行解碼器、第一和第二行碼和第一和第二列碼、發送器，和類比輸出訊號)而被提及。示於圖9的例子可以包括對應於與如上(例如，圖1至8)或下面(例如，圖10至圖17)所提出的概念或所述的一個或多個例子關連提到的一個或多個態樣之一個或多個任選附加的特徵。

本文所描述的例子，參考陣列的列和行，每一者具有相應的列解碼器電路和行解碼器電路。可以理解，在替代例子中，相對於行和行解碼器電路所描述的特徵可以以列和行解碼器實現，相反地，相對於和關於列和行解碼器所描述的特徵可以在例如，行和行解碼器中實施。例如，相對於列和行中描述的特徵可以彼此交換。

例如，在替代例子中，列(或線)的控制訊號可與LO訊號進行調變，而不是行的控制訊號。例如，在替代佈置中，LO訊號可以被提供給列(或線)解碼器，使得至少一個列(或線)溫度計控制訊號為LO調變。例如，在其它的替代佈置中，列的操作模式可以被確定，而不是或除了例如，行操作模式之外。這些替代安排適用於上面和下面描述的例子。圖10示出這樣的例子。

圖10根據一例子示出數位至類比轉換器電路1000的局部啟動電路的示意圖。例如，該DAC裝置1000可以類似於例如，關於圖1至9之上述DAC的電路。

例如，DAC電路1000可以包括一個溫度計或測溫編碼DAC電路。在一些實例中，例如，在將溫度計編碼的DAC中之每個單元可以包括至少5個連接到一個線(或列)和行解碼器。

例如，DAC電路1000可以是DAC單元的控制電路。例如，DAC單元1000的控制電路可以包括選擇電路1063，配置成根據訊號的IQ 1064切換操作模式之間的DAC單元，例如第一操作模式(用於I)和第二操作模式(用於Q)之間。例如，選擇電路1063可以位於DAC單元的局部啟動電路中。例如，從列(line_I或line_Q)的資訊可以是邏輯“OR”通過被耦合到選擇電路1063的至少一個OR閘1065與資訊訊號1066上的行組合。例如，如果至少一個OR閘1065的輸出訊號是“1”，單元可以被啟動。例如，該至少一個OR閘1065的輸出訊號可以是“AND”通過至少一個AND閘1068與對應於由選擇電路1063(例如I時鐘或Q時鐘)選擇的操作模式的振盪器訊號1067組合。例如，AND閘1068，OR閘1065和選擇電路1063可以位於DAC單元的局部啟動電路中。例如，該DAC單元可以包括可可切換電流源或可可切換電容元件1069，配置為基於從線的資訊產生類比輸出訊號(例如電流訊號)。

例如，可以進行切換I和Q的功能之間的單元用於完整的線(或列)。例如，如果是工作為I或Q單元，一個訊號可以是告訴單元的IQ。例如，有了此資訊，單元從線(或列)解碼器中選擇資訊。例如，由此產生的線資訊可能是與資訊上的行結合之邏輯“or”。如果這個OR的輸出是“1”，單元被啟動。例如，這個啟動訊號可以是結合LO的邏輯“AND”和行訊號。例如，此LO可以是用於I調變的時鐘訊號或用於Q的90度偏移時鐘。

DAC單元的複雜性可以比分離的I和Q DAC的單元的複雜性高，並且解碼器和訊號路徑中的邏輯可以是更複雜的。然而，新的DAC可以以高得多的效率，例如輸出功率的兩倍而遞送。

更多的細節和態樣以與上文或下文描述的例子關連(例如，數位至類比轉換器電路、局部啟動電路、數位訊號、該數位訊號的第一相位分量、該數位訊號的第二相位分量、數位至類比轉換器單元、控制電路、列和行解碼器、第一和第二行碼和第一和第二列碼、發送器，和類比輸出訊號)而被提及。示於圖10的例子可以包括對應於與如上(例如，圖1至9)或下面(例如，圖11至圖17)所提出的概念或所述的一個或多個例子關連提到的一個或多個態樣之一個或多個任選附加的特徵。

圖11根據一例子示出進一步的數位至類比轉換器電路1100的示意圖。

數位至類比轉換器電路1100可以包括複數個數位至類比轉換器單元1101。數位至類比轉換電路1100還可以包括控制電路1102，配置為基於在第一時間間隔期間具有第一振盪頻率的第一時鐘訊號1171和基於在第二時間間隔期間具有第二振盪頻率的第二時鐘訊號1172而控制該複數個數位至類比轉換器單元1101的一數位至類比轉換器單元的操作。

例如，由於數位至類比轉換器(DAC)單元可被配置基於在第一時間間隔期間具有第一振盪頻率的第一時鐘訊號和基於在第二時間間隔期間具有第二振盪頻率的第二時鐘訊號而控制數位至類比轉換器單元來操作，單個DAC單元可接收，例如，數位的數位訊號的局部振盪器訊號的多個振盪頻率。例如，可以實現更高的效率和更小的DAC面積用於相同的解析度和改善的線性度。

控制電路1102可以被配置為基於包含將在第一時間間隔和第二時間間隔期間被發送的資訊之數位訊號的相同相位分量而控制該數位至類比轉換器單元的該操作。例如，DAC單元可以被配置為基於在第一時間間隔和第二時間間隔期間之數位訊號的相同相位分量提供類比輸出訊號。然而，例如，類比輸出訊號可以是基於在第一時間間隔期間具有第一振盪頻率的第一時鐘訊號和基於在第二時間間隔期間具有第二振盪頻率的第二時鐘訊號。

在一個例子中，DAC電路1100可以被配置為基於包含將被發送的資訊之數位訊號的兩或更多相位分量而提供類比高頻訊號。例如，DAC電路1100可包括第一多個DAC單元和第二多個DAC單元。例如，第一多個DAC單元可以被配置成接收數位訊號的第一相位分量和第二多個DAC單元被配置成接收數位訊號的第二相位分量。例如，第一多個DAC單元和第二多個DAC單元中的每個可以被配置成接收多個具有不同的時鐘頻率的時鐘訊號，並且基於具有不同的時鐘頻率的時鐘訊號產生類比輸出訊號。

在一個例子中，由第一多個DAC單元接收到的多個時鐘訊號可以具有與由第二多個DAC單元接收的多個時鐘訊號相同的頻率。

在另一個例子中，由第一多個DAC單元接收的多個時鐘訊號可具有與由第二多個DAC單元接收的多個時鐘訊號不同的頻率。

更多的細節和態樣以與上文或下文描述的例子關連(例如，數位至類比轉換器電路、局部啟動電路、數位訊號、(例如，數位訊號、該數位訊號的相位分量、數位至類比轉換器單元、第一和第二時鐘訊號、控制電路、列和行解碼器、第一和第二行碼和第一和第二列碼、發送器，和類比輸出訊號)而被提及。示於圖11的例子可以包括對應於與如上(例如，圖1至10)或下面(例如，圖12至圖17)所提出的概念或所述的一個或多個例子關連提到的一個或多個態樣之一個或多個任選附加的特徵。

圖12根據一例子示出包含複數個數位至類比轉換器單元1201之數位至類比轉換裝置1200的示意圖。例如，該DAC裝置1200可以類似於例如，關於圖1至10之上述DAC的電路。

數位至類比轉換裝置1200包括用於控制操作1202的裝置，配置為基於包含將在第一時間間隔期間被發送的資訊之數位訊號1203的第一相位分量p1和基於包含將在第二時間間隔期間被發送的資訊之該數位訊號1203的第二相位分量p2而控制複數個數位至類比轉換器單元1201的數位至類比轉換器單元的操作。

例如，用於控制操作1202的裝置可以包括用於控制行操作模式的裝置，配置為控制一行數位至類比轉換器單元的行操作模式。用於控制操作1202的裝置可以包括用於控制活動的裝置，配置為控制在一行數位至類比轉換器單元中的一數位至類比轉換器單元的活動。

替代地，數位至類比轉換裝置1200還可以包括例如，用於產生適應相位分量的裝置，配置為產生數位訊號的第一適應相位分量和第二適應相位分量，該數位訊號包含將被發送且可藉由包含數位訊號的第一和第二輸入相位分量之旋轉轉換而導出的資訊。例如，數位至類比轉換器單元可配置以基於在第一時間間隔期間的第一適應相位分量和基於在第二時間間隔期間的第二適應相位分量而產生類比單元輸出訊號。

更多的細節和態樣以與上文或下文描述的例子關連(例如，數位訊號、該數位訊號的第一相位分量、該數位訊號的第二相位分量，和數位至類比轉換器單元)而被提及。示於圖12的例子可以包括對應於與如上(例如，圖1至11)或下面(例如，圖13至圖17)所提出的概念或所述的一個或多個例子關連提到的一個或多個態樣之一個或多個任選附加的特徵。

圖13根據一例子示出發送器電路1300的示意圖。

發送器1300可以包括基帶處理模組1304，配置成提供數位訊號的第一相位分量(例如，I)和數位訊號的第二相位分量(例如Q)。

例如，發送器1300可以包括DAC電路或用於產生高頻發送訊號的裝置1310。DAC電路1310可以類似於上述DAC電路，例如關於圖1至12。例如，用於產生高頻發送訊號的裝置可以類似於例如，關於圖7至9上面描述的裝置。

例如，DAC電路1310可以被配置為加總數位至類比轉換器單元的類比單元輸出訊號，以產生類比的高頻發送訊號1306。DAC電路1310可以被配置為基於多個數位至類比轉換器單元的類比單元輸出訊號產生類比高頻發送訊號，並提供該高頻發送訊號1306至天線模組1373。

例如，發送器可包括功率放大器1308，其配置為放大所述高頻發送訊號1306，並提供該高頻發送訊號至天線模組1373。

例如，DAC電路1310可包括控制電路和類似於相對於前面的例子描述的DAC的多個DAC單元。

例如，DAC電路1310可以被耦合到基帶處理模組1304(例如，數位前端電路)，其中將被發送的訊號可以在基帶處理模組1304被數位化處理。基帶處理模組1304可以包括DSP電路和可以被配置為提供含有將被發送(例如，數位發送訊號)到DAC電路的資訊的數位訊號。例如，數位前端電路1304可以提供數位訊號的第一相位分量和數位訊號的第二相位分量至例如，多個DAC單元。DAC電路1310可以將數位訊號轉換為類比訊號，(例如，類比電流訊號)，並且還可以與局部振盪器(LO)訊號混合數位訊號和/或類比訊號，以輸出混合的類比訊號。

例如，該數位訊號的第一相位分量和數位訊號的第二相位分量中的每一個包括包含將被發送的資訊之多位元數位訊號的至少一部分。例如，該數位訊號的第一相位分量可以是數位訊號的同相位分量(I)和例如，數位訊號的第二相位分量可以是數位訊號的正交(Q)分量。例如，該示意圖可能顯示動態的IQ發送器陣容的方塊圖。

例如，該DAC電路可以包括輸入、列和行解碼器、單元陣列，和輸出。行和列解碼器可以以列和行溫度計編碼控制訊號的形式而提供控制訊號。至少一個控制訊號可基於LO訊號進行調變。例如，在行解碼器中的同步電路可以調變提供到基於局部振盪器(LO)訊號的單元陣列的行控制訊號。

DAC電路的控制電路可以包括振盪器電路1305(例如，局部振盪器或時鐘CLK)，配置成產生第一振盪器訊號ICLK和第二振盪器訊號QCLK。例如，振盪器電路可以被配置為提供在第一時間間隔期間的多個DAC單元中的一個DAC單元的第一振盪器訊號和在第二時間間隔期間到DAC單元的第二振盪器訊號。

例如，第一振盪器訊號ICLK和第二振盪器訊號QCLK可以具有相同的頻率。第一振盪器訊號ICLK和第二振盪器訊號QCLK的頻率可以代表要被使用來發送將被發送的資訊之載頻。第一振盪器訊號ICLK可以具有預定義的相位偏移和第二振盪器訊號QCLK。例如，用於發送數位訊號的同相位分量(I)和數位訊號的正交(Q)分量，預定義的相位偏移可以是，例如，90°。

該輸入可以接收多位元數位訊號，例如，其可以是以八位元訊號(例如B0至B7)的形式。位元B0至B3，其可能是最不重要的四個位元，並且可以被饋送到溫度計列解碼器；和位元B4至B7，其可能是最重要四個位元，可被饋送到溫度計行解碼器。溫度計解碼器控制單元陣列。當由控制訊號從解碼器啟動，單元陣列的每個單元內的電流源可以輸出預定的電流。例如，由單元輸出的預定電流是與每個其他單元相同的。從任何個體啟動的單元之這些電流可被加總，以產生類比輸出訊號。

陣列中的啟動單元的數目可以取決於八位元值B0至B7和/或其他決定。例如，如果0000-0000(對應於零的十進位值)的數位值被設定為B0~B7和施加到輸入，在單元陣列中沒有單元被啟動，並例如，在輸出上的輸出電流為零。如果所有的位元被設定(即，B0~B7被設定為1111-1111的數位值，對應於255的十進位值)，單元陣列中的單元中的預定數目可以被啟動，以產生輸出訊號，其可以比如，單個單元的輸出強256倍。

例如，功率放大器1308可放大該混合的類比訊號，以提供經放大的混合的類比訊號，其可以被提供給芯片外天線模組用於無線發送。

更多的細節和態樣以與上文或下文描述的例子關連(例如，數位至類比轉換器電路、數位訊號、數位至類比轉換器單元，和發送器)而被提及。示於圖13的例子可以包括對應於與如上(例如，圖1至12)或下面(例如，圖14至圖17)所提出的概念或所述的一個或多個例子關連提到的一個或多個態樣之一個或多個任選附加的特徵。

一些例子關於發送器或收發器，包括基帶處理模組，根據前述或下述例子之任一者的數位至類比轉換器電路或用於產生高頻發送訊號的裝置，以及功率放大器。基帶處理模組配置為提供數位訊號的第一相位分量和數位訊號的第二相位分量。此外，數位至類比轉換器電路或用於產生高頻發送訊號的裝置配置為產生類比高頻發送訊號。此外，功率放大器配置為放大所述高頻發送訊號，並提供該高頻發送訊號至天線模組。

例如，發送器或收發器可以是OFDM發送器或收發器。

更多的細節和態樣以與上文或下文描述的例子關連(例如，數位至類比轉換器電路、數位訊號、數位至類比轉換器單元，和發送器)而被提及。發送器和收發器可以包括對應於與如上(例如，圖1至圖17)所提出的概念或所述的一個或多個例子關連提到的一個或多個態樣之一個或多個任選附加的特徵。

圖14示出行動裝置1400的示意圖。行動裝置包括數位至類比轉換器電路(如於圖1至13描述的100、200、300、400、600、700、900、1000、1100或數位至類比轉換裝置1200)，用於發送器或收發器1410內的數位至類比轉換。此外，行動裝置1410包括一基帶處理模組1420用於產生將被發送和/或處理基帶接收訊號的至少該數位(例如，基帶)訊號。此外，行動裝置1400包括以供電供給至少發送器或收發器1410和基帶處理模組1420的電源單元1430。

進一步例子關於行動裝置(例如，手機、平板電腦或膝上型電腦)，其包括上述發送器或收發器。行動裝置或行動端子可以被用於在行動通訊系統中進行通訊。

在一些實例中，手機可以包括發送器或收發器，包括根據如上所提出的概念或所述的一個或多個例子之數位至類比轉換器電路。

更多的細節和態樣以與上文或下文描述的例子關連(例如，數位至類比轉換器電路、數位訊號、該數位訊號的第一相位分量、該數位訊號的第二相位分量、數位至類比轉換器單元、控制電路、列和行解碼器、第一和第二行碼和第一和第二列碼、發送器，和類比輸出訊號)而被提及。示於圖14的例子可以包括對應於與如上(例如，圖1至13)或下面(例如，圖15至圖17)所提出的概念或所述的一個或多個例子關連提到的一個或多個態樣之一個或多個任選附加的特徵。

圖15根據一例子示出用於數位至類比訊號轉換的方法1500的流程圖。

該方法1500包括基於包含在第一時間間隔期間將被發送的資訊的數位訊號的第一相位分量類比轉換單元而控制1510數位至類比轉換器單元的第一操作。

該方法1500還包括基於包含在第二時間間隔期間將被發送的資訊的數位訊號的第二相位分量類比轉換單元而控制1520數位至類比轉換器單元的第二操作。

例如，由於數位至類比轉換器單元的操作基於數位訊號的第一相位分量和第二相位分量，可以實現更高的效率和更小的DAC面積用於相同的解析度和改善的線性度。例如，DAC電路的最小總尺寸(例如，在DAC陣列中的DAC單元的總數)可以減小。

例如，該方法1500可以進一步包括基於自該數位訊號的該第一相位分量的至少部分導出的第一行碼和基於自該數位訊號的該第二相位分量的至少部分導出的第二行碼而控制一行數位至類比轉換器單元的行操作模式。

例如，該方法1500可以進一步包括提供基於在第一行操作模式中操作的最後一行數位至類比轉換器單元的最後一行訊號和基於在第二行操作模式中操作的最後一行數位至類比轉換器單元的第二最後一行訊號。

例如，該方法1500可以進一步包括基於該數位訊號的該第一相位分量的至少部分而導出該第一列碼，和基於該數位訊號的該第二相位分量的至少部分而導出該第二列碼。

例如，方法1500可以進一步包括基於行操作模式和第一列碼和第二列碼的至少一個或不考慮第一列碼或第二列碼而控制數位至類比轉換器單元的行中數位至類比轉換器單元的啟動。

例如，方法1500可以進一步包括在第一時間間隔和第二時間間隔期間產生類比單元輸出訊號，其中在第一時間間隔期間產生的類比單元輸出訊號相對於在第二時間間隔期間產生的類比單元輸出訊號具有相等的頻率和預定義的相位偏移。

更多的細節和態樣以與上文或下文描述的例子關連(例如，數位訊號、該數位訊號的第一相位分量、該數位訊號的第二相位分量、數位至類比轉換器單元、第一和第二行碼和第一和第二列碼，和類比輸出訊號)而被提及。示於圖15的例子可以包括對應於與如上(例如，圖1至圖14)或下面(例如，圖16至圖17)所提出的概念或所述的一個或多個例子關連提到的一個或多個態樣之一個或多個任選附加的特徵。

圖16根據一例子示出用於產生高頻發送訊號的方法的流程圖。

該方法1600包括產生1610數位訊號的第一適應相位分量和第二適應相位分量，該數位訊號包含將被發送且可藉由數位訊號的第一和第二輸入相位分量之旋轉轉換而導出的資訊。

該方法1600更包括基於該數位訊號的該第一適應相位分量和該第二適應相位分量而產生1620高頻發送訊號。

例如，由於數位訊號的該第一適應相位分量和該第二適應相位分量的產生，並且基於數位訊號的該第一適應相位分量和該第二適應相位分量產生高頻發送訊號，輸出功率可假設相同的矽面積，並以多效率來增加 (例如，加倍)。

例如，該方法1600可以進一步包括提供基於該第一適應相位分量和該第二適應相位分量的值而校正該第一適應相位分量和該第二適應相位分量的至少一者的誤差。

例如，方法1600可以進一步包括加總數位至類比轉換器單元的類比單元輸出訊號以產生類比高頻發送訊號。

例如，方法1600可以進一步包括放大高頻發送訊號。

例如，方法1600可以進一步包括提供高頻發送訊號到天線模組。

更多的細節和態樣以與上文或下文描述的例子關連(例如，數位訊號、該數位訊號的第一和第二相位分量、該數位訊號的第一和第二適應相位分量、數位至類比轉換器單元、第一和第二行碼和第一和第二列碼，和類比輸出訊號)而被提及。示於圖16的例子可以包括對應於與如上(例如，圖1至圖15)或下面(例如，圖17)所提出的概念或所述的一個或多個例子關連提到的一個或多個態樣之一個或多個任選附加的特徵。

圖17根據一例子示出用於數位至類比訊號轉換的進一步方法的流程圖1700。

方法1700包括基於在第一時間間隔期間具有第一振盪頻率的第一時鐘訊號而控制1710數位至類比轉換器單元的操作。

方法1700進一步包括基於在第二時間間隔期間具有第二振盪頻率的第二時鐘訊號而控制1720數位至類比轉換器單元的操作。

例如，由於基於在第一時間間隔期間具有第一振盪頻率的第一時鐘訊號和在第二時間間隔期間具有第二振盪頻率的第二時鐘訊號之數位至類比轉換器單元的操作，可以實現用於相同的解析度和改善的線性度之更高的效率和更小的DAC面積。例如，DAC電路的最小總尺寸(例如，在DAC陣列中的DAC單元的總數)可以減小。

例如，方法1700可以進一步包括基於包含將被發送的資訊之數位訊號的兩或更多相位分量而提供類比高頻訊號。

例如，方法1700可以進一步包括基於包含將在第一時間間隔和第二時間間隔期間被發送的資訊之數位訊號的相同相位分量而控制該數位至類比轉換器單元的該操作。

更多的細節和態樣以與上文或下文描述的例子關連(例如，數位訊號、該數位訊號的相位分量、數位至類比轉換器單元，以及第一和第二時鐘訊號)而被提及。示於圖16的例子可以包括對應於與如上(例如，圖1至圖16)或下面所提出的概念或所述的一個或多個例子關連提到的一個或多個態樣之一個或多個任選附加的特徵。

各個實施例關於一種機器可讀儲存媒體，包括程式碼，當被執行時，使機器執行方法1500、1600或1700。

各個實施例關於一種計算機程式，具有程式代碼，當計算機在計算機或處理器上執行時，用於執行方法1500、1600或1700。

各個實施例關於包括機器可讀指令之機器可讀儲存器，在被執行時，實施一種方法1500、1600或1700或實現DAC電路100、200、300、400、600、700、900、1000或1100或數位至類比轉換裝置1200。

各種例子關於到動態多相DAC架構。例如，各種例子關於數位至類比轉換器，如IQ的DAC，具有改進的效率、線性度。各種例子是指能以高容積架構製造，並且其可以在計算機系統體系的結構特徵與界面中實施和高容積製成的DAC裝置。各種實例關於IA(輸入架構)、裝置(如晶體管)和相關的製程，如MOS和/或CMOS。

各種例子關於具有改進的效率和輸出功率之IQ的RFDAC。各種例子關於改進用於無線裝置之發送器。極性架構目前用於蜂窩發送器，而IQ架構用於WIFI。例如，IQ因為不需要調變的時鐘而是更簡單的，並且因此沒有必要的調變的相位鎖定迴路(Phase locked loop；PLL)或數位時鐘(Digital time clock；DTC)。各種例子改進IQ的效率至極性的水平，從而減少具有低效率的IQ之任何缺點。例如，複雜性被轉移到數位處理，並在現代技術中是簡單的。

各種例子可以以相關裝置來實現，如數位至類比轉換器(DAC)，例如實施12或13位元，大於200 MSPS(mega samples per second；每秒百萬個樣本)；大於14位元和大於20 MSPS之DAC；大於10或11位元和大於300 MSPS之DAC；和大於12或13位元和大於125 MSPS之DAC；例如，各種例子可以以相關裝置來實現，如3GPP LTE中的UE數據機。

於所提議的DAC比較中，例如，極性射頻數位至類比轉換器(Radio frequency digital to analog converter；RFDAC)可以使用所有單元，以產生輸出訊號。例如，極性RFDAC可能遭受非均勻分佈，並且多數位元，例如位元(f)可以是在它們被不需要之處。正交幅度調變(Quadrature amplitude modulation；QAM)可類似於在幅度或半徑(r)和相位(f)的測溫代碼。誤差向量幅度(Error vector magnitude；EVM)可以通過在最大r值的誤差被定義。例如，r位元的數量可以等於1.4×I(同相)。f位元的數量可以等於2 p×I(例如，其可以是大於或等於3位元以上)。與數位控制振盪器(Digital control oscillator；DCO)的調頻(Frequency modulation；fm)相關的挑戰可以存在。例如，每個週期的最大相位跳越可通過的最大調諧範圍(<20%)而限制。例如，在過零期間所犯的誤差，例如千兆赫GHz的跳躍)可能會導致在符號的誤差。

IQ調變可以利用有限的DAC單元量以產生輸出訊號。例如，相較於提出的DAC，其它IQ發送器陣容可以具有兩個DAC，一個用於同相I路徑，和一個用於正交Q路徑。IQ架構可以很簡單，但可能遭受較低的效率和較低的輸出功率。這樣做的原因可能是，例如，由於在IQ調變器被從兩個數位至類比轉換器DAC建立，一個DAC(例如，具有512+5個單元的I陣列)可用於同相(I)和其它的DAC(例如，具有512+5單元的Q陣列)可以用於正交(Q)，其輸出被加總出來。IQ調變器可以使用數目有限的DAC-單元，以產生輸出訊號。例如，基於用於IQ的DAC的IQ星象圖，當Q為最大值且I為0時，僅在Q DAC被使用。例如，如果I是在最大值而Q是0，只有I DAC被使用。在RFDAC中，用於I和Q訊號鏈中的DAC可以直接在RF域中產生類比訊號。因此，例如，I加Q之加總後的複合訊號可以準備發送。例如，如果需要的話，該訊號在走到天線之前，最終可以被功率放大器PA放大。

在下面的例子中關於進一步的例子。例子1是一種數位至類比轉換器電路，包含複數個數位至類比轉換器單元和控制電路，該控制電路配置為基於包含將在第一時間間隔期間被發送的資訊之數位訊號的第一相位分量和基於包含將在第二時間間隔期間被發送的資訊之該數位訊號的第二相位分量而控制該複數個數位至類比轉換器單元的一數位至類比轉換器單元的操作。

在例子2中，例子1的標的可以任選地包括該複數個數位至類比轉換器單元的每個數位至類比轉換器單元被分配至複數個單元列的單元列和複數個單元行的單元行。

在例子3中，例子1或2的標的可以任選地包括該控制電路，其包含解碼器控制電路，配置為控制一行數位至類比轉換器單元的行操作模式。

在例子4中，例子3的標的可以任選地包括該解碼器控制電路，其配置為基於自該數位訊號的該第一相位分量的至少部分導出的第一行碼和基於自該數位訊號的該第二相位分量的至少部分導出的第二行碼而控制一行數位至類比轉換器單元的該行操作模式。

在例子5中，例子4的標的可以任選地包括該解碼器控制電路，其包含第一行解碼器電路，配置為基於該數位訊號的該第一相位分量的至少部分而導出該第一行碼，和第二行解碼器電路，配置為基於該數位訊號的該第二相位分量的至少部分而導出該第二行碼。

在例子6中，例子5的標的可以任選地包括該第一行解碼器電路，其配置為基於該數位訊號的該第一相位分量的最重要位元而導出該第一行碼，和包括該第二行解碼器電路，其配置為基於該數位訊號的該第二相位分量的最重要位元而導出該第二行碼。

在例子7中，例子5或6的標的可以任選地包括該解碼器控制電路，其包括與複數個單元行的一單元行相關聯之XOR閘或OR閘，其中，該XOR閘或OR閘耦合到該第一行解碼器電路和該第二行解碼器電路，其中該XOR閘或OR閘的輸出訊號指示該單元行的行操作模式。

在例子8中，例子3~7之一者的標的可以任選地包括該解碼器控制電路，其配置為提供指示在第一行操作模式中操作的最後一行數位至類比轉換器單元的最後一行訊號和指示在第二行操作模式中操作的最後一行數位至類比轉換器單元的最後一行訊號。

在例子9中，例子3~8之一者的標的可以任選地包括位於在該第一行操作模式中操作的該最後一行數位至類比轉換器單元和在該第二行操作模式中操作的該最後一行數位至類比轉換器單元之間的至少一個非活動行的數位至類比轉換器單元。

在例子10中，例子1~9之一者的標的可以任選地包括該控制電路，其更包含第一列解碼器電路，配置為基於該數位訊號的該第一相位分量的至少部分而導出該第一列碼，和第二列解碼器電路，配置為基於該數位訊號的該第二相位分量的至少部分而導出該第二列碼。

在例子11中，例子1~10之一者的標的可以任選地包括該控制電路，其包含局部啟動控制電路，配置為控制在一行數位至類比轉換器單元中的一數位至類比轉換器單元的活動。

在例子12中，例子11的標的可以任選地包括該局部啟動控制電路，其配置為基於該行操作模式和該第一列碼和該第二列碼中的至少一個或不考慮該第一列碼和該第二列碼而控制該數位至類比轉換器單元的活動。

在例子13中，例子11或12的標的可以任選地包括：若該數位至類比轉換器單元被啟動，該局部啟動控制電路配置為以振盪器訊號的頻率來切換該數位至類比轉換器單元。

在例子14中，前述例子之任一者的標的可以任選地包括該控制電路，其包含振盪器電路，配置為產生第一振盪器訊號和第二振盪器訊號，其中該第一振盪器訊號和該第二振盪器訊號包含代表將用以發送該將被發送的資訊之載頻的相同頻率，並包含預定義相位偏移。

在例子15中，例子14的標的可以任選地包括該振盪器電路，其配置為提供該第一振盪器訊號至在第一行操作模式中操作的一行數位至類比轉換器單元和提供該第二振盪器訊號至在第二行操作模式中操作的一行數位至類比轉換器單元。

在例子16中，前述例子之任一者的標的可以任選地包括該複數個數位至類比轉換器單元的該等數位至類比轉換器單元，其各包含可切換電流源或可切換電容元件以製造具有第一類比輸出狀態或第二類比輸出狀態之單元類比輸出訊號。

在例子17中，前述例子之任一者的標的可以任選地包括數位至類比轉換器單元，其被配置為在第一時間間隔和第二時間間隔期間產生類比單元輸出訊號，其中在第一時間間隔期間產生的類比單元輸出訊號相對於在第二時間間隔期間產生的類比單元輸出訊號具有相等的頻率和預定義的相位偏移。

在例子18中，例子17的標的可以任選地包括數位至類比轉換器單元，其被配置為基於在第一時間間隔的第一振盪器訊號產生類比單元輸出訊號和基於在第二時間間隔期間的第二振盪器訊號產生類比單元輸出訊號，其中第一振盪器訊號和第二振盪器訊號包含預定義的相位偏移。

在例子19中，前述例子之任一者的標的可以任選地包括該數位訊號的第一相位分量是該數位訊號的同相位分量且該數位訊號的第二相位分量為該數位訊號的正交分量。

在例子20中，前述例子之任一者的標的可以任選地包括訊號轉換器電路，其配置為產生數位訊號的第一適應相位分量和第二適應相位分量，該數位訊號包含將被發送且可藉由包含數位訊號的第一和第二輸入相位分量之旋轉轉換而導出的資訊，和數位至類比轉換器單元可配置以基於在第一時間間隔期間的第一適應相位分量和基於在第二時間間隔期間的第二適應相位分量而產生類比單元輸出訊號。

在例子21中，前述例子之任一者的標的可以任選地包括或是為測溫編碼為基礎的數位至類比轉換器電路。

在例子22中，前述例子之任一者的標的可以任選地包括數位至類比轉換器電路，配置以藉由加總多個數位至類比轉換器單元的類比單元輸出訊號以提供類比高頻訊號。

在例子23中，前述例子之任一者的標的可以任選地包括多個數位至類比轉換器單元被以單一個陣列佈置。

例子24是一種用於產生高頻發送訊號的裝置，包含：訊號轉換器，配置為產生數位訊號的第一適應相位分量和第二適應相位分量，該數位訊號包含將被發送且可藉由包含數位訊號的第一和第二輸入相位分量之旋轉轉換而導出的資訊；和上轉換模組，配置為基於該數位訊號的該第一適應相位分量和該第二適應相位分量而產生高頻發送訊號。

在例子25中，例子24的標的可以任選地包括上轉換模組包含如例子1~23之一者的數位至類比轉換器電路。

在例子26中，例子24或25的標的可以任選地包括轉換校正電路，配置為基於該第一適應相位分量和該第二適應相位分量的值而校正該第一適應相位分量和該第二適應相位分量的至少一者的符號誤差。

在例子27中，例子25或26的標的可以任選地包括該控制電路，其包含解碼器控制電路，配置為控制一行數位至類比轉換器單元的行操作模式。

例子28是一種數位至類比轉換器電路，包含複數個數位至類比轉換器單元和控制電路，該控制電路配置為基於在第一時間間隔期間具有第一振盪頻率的第一時鐘訊號和在第二時間間隔期間具有第二振盪頻率的第二時鐘訊號而控制該複數個數位至類比轉換器單元的一數位至類比轉換器單元的操作。

在例子29中，例子28的標的可以任選地包括配置為基於包含將被發送的資訊之數位訊號的兩或更多相位分量而提供類比高頻訊號。

在例子30中，例子28或29的標的可以任選地包括該控制電路，配置為基於包含將在第一時間間隔和第二時間間隔期間被發送的資訊之數位訊號的相同相位分量而控制該數位至類比轉換器單元的該操作。

例子31是一種數位至類比訊號轉換裝置，包含複數個數位至類比轉換器單元，數位至類比訊號轉換裝置包含用於控制操作的裝置，配置為基於包含將在第一時間間隔期間被發送的資訊之數位訊號的第一相位分量和基於包含將在第二時間間隔期間被發送的資訊之該數位訊號的第二相位分量而控制數位至類比轉換器單元的數位至類比轉換器單元的操作。

在例子32中，例子31的標的可以任選地包括用於控制操作的裝置，包含用於控制行操作模式的裝置，配置為控制一行數位至類比轉換器單元的行操作模式。

在例子33中，例子31或32的標的可以任選地包括用於控制操作的裝置，包含用於控制活動的裝置，配置為控制在一行數位至類比轉換器單元中的一數位至類比轉換器單元的活動。

在例子34中，例子31~33之任一者的標的可以任選地包括用於產生適應相位分量的裝置，配置為產生數位訊號的第一適應相位分量和第二適應相位分量，該數位訊號包含將被發送且可藉由包含數位訊號的第一和第二輸入相位分量之旋轉轉換而導出的資訊，其中該數位至類比轉換器單元配置以基於在第一時間間隔期間的第一適應相位分量和基於在第二時間間隔期間的第二適應相位分量而產生類比單元輸出訊號。

例子35是一種發送器，包括基帶處理模組，配置為提供數位訊號的第一相位分量和數位訊號的第二相位分量，根據前述例子之任一者的數位至類比轉換器電路或用於產生高頻發送訊號的裝置，配置為加總產生類比高頻發送訊號，以及功率放大器，配置為放大所述高頻發送訊號，並提供該高頻發送訊號至天線模組。

例子36是一種發送器或收發器，包括根據前述例子之任一者的數位至類比轉換器電路或用於產生高頻發送訊號的裝置，配置為基於多個數位至類比轉換器單元的類比單元輸出訊號產生類比高頻發送訊號，並提供該高頻發送訊號至天線模組。

例子37是一種行動裝置，包括根據例子36之發送器或收發器。

例子38是一種手機，包括根據例子36之發送器或收發器。

例子39是一種數位至類比訊號轉換的方法，該方法包含基於包含將在第一時間間隔期間被發送的資訊之數位訊號的第一相位分量而控制一數位至類比轉換器單元的第一操作；和基於包含將在第二時間間隔期間被發送的資訊之該數位訊號的第二相位分量而控制該數位至類比轉換器單元的第二操作。

在例子40中，例子39的標的可以任選地包括基於自該數位訊號的該第一相位分量的至少部分導出的第一行碼和基於自該數位訊號的該第二相位分量的至少部分導出的第二行碼而控制一行數位至類比轉換器單元的行操作模式。

在例子41中，例子39或40的標的可以任選地包括提供指示在第一行操作模式中操作的最後一行數位至類比轉換器單元的最後一行訊號和指示在第二行操作模式中操作的最後一行數位至類比轉換器單元的第二最後一行訊號。

在例子42中，例子39~41之一者的標的可以任選地包括基於該數位訊號的該第一相位分量的至少部分而導出該第一列碼，和基於該數位訊號的該第二相位分量的至少部分而導出該第二列碼。

在例子43中，例子42的標的可以任選地包括基於行操作模式和第一列碼和第二列碼的至少一個或不考慮第一列碼或第二列碼而控制數位至類比轉換器單元的行中數位至類比轉換器單元的啟動。

在例子44中，例子39至43之任一者的標的可以任選地包括在第一時間間隔和第二時間間隔期間產生類比單元輸出訊號，其中在第一時間間隔期間產生的類比單元輸出訊號相對於在第二時間間隔期間產生的類比單元輸出訊號具有相等的頻率和預定義的相位偏移。

例子45是一種用於產生高頻發送訊號的方法，該方法包含產生數位訊號的第一適應相位分量和第二適應相位分量，該數位訊號包含將被發送且可藉由包含數位訊號的第一和第二輸入相位分量之旋轉轉換而導出的資訊；和基於該數位訊號的該第一適應相位分量和該第二適應相位分量而產生高頻發送訊號。

在例子46中，例子45的標的可以任選地包括基於該第一適應相位分量和該第二適應相位分量的值而校正該第一適應相位分量和該第二適應相位分量的至少一者的符號誤差。

在例子47中，例子45或46的標的可以任選地包括加總數位至類比轉換器單元的類比單元輸出訊號以產生類比高頻發送訊號，放大高頻發送訊號，並提供高頻發送訊號到天線模組。

例子48是一種數位至類比訊號轉換的方法，該方法包含基於在第一時間間隔期間具有第一振盪頻率的第一時鐘訊號和在第二時間間隔期間具有第二振盪頻率的第二時鐘訊號而控制數位至類比轉換器單元的操作。

在例子49中，例子48的標的可以任選地包括配置為基於包含將被發送的資訊之數位訊號的兩或更多相位分量而提供類比高頻訊號。

在例子50中，例子49的標的可以任選地包括基於包含將在第一時間間隔和第二時間間隔期間被發送的資訊之數位訊號的相同相位分量而控制該數位至類比轉換器單元的該操作。

例子51是一種機器可讀儲存媒體，包括程式碼，當被執行時，使機器執行的例子39~50之一的方法。

例子52是一種機器可讀儲存器，包括機器可讀指令，當被執行時，實施在任何前面的例子的方法或實現的裝置。

例子53是一種計算機程式，具有程式代碼，當計算機在計算機或處理器上執行時，用於執行的例子39~50之一的方法。

例子可以進一步提供一種計算機程式，具有程式代碼，當計算機程式在計算機或處理器上執行時，用於執行上述方法之一。發明所屬技術領域中具有通常知識者將容易地認識到，上述各種方法的步驟可以由程式化的計算機來執行。在此，一些例子也意在涵蓋程式儲存裝置，例如，數位數據儲存媒體，其為機器或計算機可讀和編碼機器可執行的或計算機可執行的指令的程式，其中所述指令執行一些或所有上述的方法的動作。程式儲存裝置可以是，例如，數位記憶體，磁儲存媒體，如磁盤和磁帶，硬驅動器，或光學可讀數位數據儲存媒體。這些例子還旨在涵蓋程式化來執行上述方法的動作的計算機或程式化來執行上述方法的動作之(場)可程式化邏輯陣列((F)PLA)或(場)可程式化閘陣列((F)PGA)。

說明書和附圖僅僅是說明本發明的原理。因此，將理解的是，儘管本文沒有明確地描述或示出，本領域的技術人員將能夠設計體現本公開的原理並包括在其精神和範圍之內之各種佈置。此外，這裡列舉的所有例子都主要旨在明確是僅用於教學目的，以幫助讀者理解本公開的原理和發明人提供(多個)的概念，以促進本領域，並且應被解釋為不限於這些具體引用的示例和條件。而且，所有在這裡敘述的原則、方面和本公開的實施例，以及其具體實例，都意在包括其等同物。

表示為“用於...的裝置，”(執行特定功能)的功能塊應被理解為包括分別被配置為執行特定功能的電路之功能塊。因此，“用於...的裝置”可能也被理解為“被配置成或適於...的裝置”。因此，配置為執行特定功能的裝置並不意味著這種裝置(在給定的時刻)必然執行該功能。

在圖中示出的各種元件的功能，包括標記為“裝置”、“用於提供傳感器訊號的裝置”、“用於產生發送訊號的裝置”等的任何功能塊，也可以通過使用專用硬體來提供，如“訊號提供者”、“訊號處理單元”、“處理器”、“控制器”等等以及結合適當的軟體而能夠執行軟體的硬體。此外，本文描述為“裝置”的任何實體，可以對應於或被實現為“一個或多個模組”、“一個或多個裝置”、“一個或多個單元”等。當可由處理器提供時，則這些功能由單個專用處理器、由單個共享處理器，或由多個單獨的處理器提供，其中一些可以是共享的。此外，明確使用的術語“處理器”或“控制器”不應被解釋為專指能夠執行軟體的硬體，並且可以隱含地包括，但不限於，數位訊號處理器(DSP)硬體、網路處理器、專用應用集成電路(ASIC)、現場可程式化閘陣列(FPGA)、用於儲存軟體的唯讀記憶體(ROM)、隨機存取記憶體(RAM)，和非易失性儲存器。其他的硬體、常規和/或定制的，也可以被包括。

應當由本領域技術人員中可以理解，任何方塊圖代表本文說明性電路的實施公開內容的原理的概念圖。同樣，將理解，任何流程表、流程圖、狀態轉換圖、偽代碼等表示各種處理，無論這樣的計算機或處理器是否被明確示出，其可以在計算機可讀媒體中實質被表示，並且由計算機或處理器執行。

此外，下面的申請專利範圍由此被結合到實施方式中，其中每個申請專利範圍可能自己作為一個單獨的例子。當每個申請專利範圍可能自己作為一個單獨的例子時，應注意的是，雖然申請專利範圍附屬項可以在申請專利範圍提到與一種或多種其它申請專利範圍的特定組合，其它的例子還可以包括附屬項和其它的各申請專利範圍附屬項或獨立項的標的組合。除非被指出的特定組合不被期望，這樣的組合在本文中提出的。此外，即使這申請專利範圍不直接變成申請專利範圍附屬項或獨立項，它的目的是還包括申請專利範圍至任何其它申請專利範圍獨立項的特徵。

它還應當指出的是，在說明書或申請專利範圍中所揭示的方法可以由具有用於執行上述每種方法的各自動作的裝置來實現。

另外，也可以理解，在說明書或申請專利範圍中揭示的多個動作或功能的公開內容可能不被解釋為在特定的順序之內。因此，多種動作或功能的揭示不會限制這些至特定的順序，除非這種動作或功能是由於技術原因而不可互換的。此外，在一些例子中單一的動作可以包括或可分成多個子動作。除非明確地排除在外，這樣的子動作可以被包括並且是這個單一動作的揭示的一部分。