TWI589110B - System controller and method for regulating a power conversion system - Google Patents

System controller and method for regulating a power conversion system Download PDF

Info

Publication number
TWI589110B
TWI589110B TW104101330A TW104101330A TWI589110B TW I589110 B TWI589110 B TW I589110B TW 104101330 A TW104101330 A TW 104101330A TW 104101330 A TW104101330 A TW 104101330A TW I589110 B TWI589110 B TW I589110B
Authority
TW
Taiwan
Prior art keywords
signal
threshold
input signal
time
controller
Prior art date
Application number
TW104101330A
Other languages
English (en)
Other versions
TW201622331A (zh
Inventor
ya-ming Cao
Zheng-Lan Xia
Yuan Lin
Qiang Luo
lie-yi Fang
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Publication of TW201622331A publication Critical patent/TW201622331A/zh
Application granted granted Critical
Publication of TWI589110B publication Critical patent/TWI589110B/zh

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)
  • Dc-Dc Converters (AREA)

Description

用於調節電源變換系統的系統控制器和方法
本發明針對積體電路。更具體地，本發明提供了具有輸出檢測和同步整流機制的系統和方法。僅作為示例，本發明已被應用於電源變換系統。但應認識到，本發明具有更廣泛的適用範圍。
第1圖是示出了傳統反激式電源變換系統的簡化圖。該電源變換系統100包括：初級繞組110、次級繞組112、功率開關120、電流感測電阻器122、整流二極體124、電容器126、隔離回饋元件128、以及控制器102。控制器102包括：欠壓鎖定元件104、脈波寬度調變發生器106、柵極驅動器108、前沿消隱(LEB)元件116、以及過流保護(OCP)元件114。例如，功率開關120是雙極型電晶體。在另一示例中，功率開關120是場效應電晶體。
電源變換系統100實現了包括初級繞組110和次級繞組112的變壓器以使初級側上的AC輸入電壓190和次級側上的輸出電壓192相隔離。隔離回饋元件128處理關於輸出電壓192的資訊並生成回饋信號136。控制器102接收回饋信號136並生成柵極驅動信號(Gate)130，以接通和關斷功率開關120，從而調節輸出電壓192。例如，隔離回饋元件128包括：誤差放大器、補償網路、和光耦合器。
雖然反激式電源變換系統100可被用於輸出電壓調節，但是在沒有高成本的附加電路的情況下，電源變換系統100經常不能獲得好的輸出電流控制。此外，在次級側中所需的輸出電流感測電阻器通常降低了電 源變換系統100的效率。
第2A圖是示出了另一傳統反激式電源變換系統的簡化圖。該電源變換系統200包括：系統控制器202、初級繞組210、次級繞組212、輔助繞組214、功率開關220、電流感測電阻器230、兩個整流二極體260和262、兩個電容器264和266、以及兩個電阻器268和270。例如，功率開關220是雙極型電晶體。在另一示例中，功率開關220是MOS電晶體。
關於輸出電壓250的資訊可通過輔助繞組214提取以便調節輸出電壓250。當功率開關220閉合(例如，接通)時，能量被儲存在包括初級繞組210和次級繞組212的變壓器中。然後，當功率開關220斷開(例如，關斷)時，儲存的能量被釋放到次級側，並且輔助繞組214的電壓映射次級側上的輸出電壓。系統控制器202接收指示流過初級繞組210的初級電流276的電流感測信號272，和關於次級側的退磁過程的回饋信號274。例如，功率開關220的開關週期包括功率開關220閉合(例如，接通)的接通時間段和功率開關220斷開(例如，關斷)的關斷時間段。
第2B圖是以斷續傳導模式(DCM)操作的反激式電源變換系統200的簡化傳統時序圖。波形292將輔助繞組214的電壓254表示為時間的函數，而波形294將流過次級繞組212的次級電流278表示為時間的函數。
例如，如第2B圖所示，功率開關220的開關週期Ts開始於時刻t0，結束於時刻t3，接通時間段Ton開始於時刻t0，結束於時刻t1，退磁時段Tdemag開始於時刻t1，結束於時刻t2，關斷時間段Toff開始於時刻t1，結束於時刻t3。在另一示例中，t0 t1 t2 t3。在DCM中，關斷時間段Toff大大長於退磁時段Tdemag。
在退磁時段Tdemag期間，功率開關220保持斷開，初級電流276保持在低值(例如，接近零)。次級電流278從值296(例如，在t1處)下降，如波形294所示。退磁過程在次級電流278具有低值298(例如，接近零)的時刻t2結束。次級電流278在開關週期的剩餘部分保持在低值298處。下一個 開關週期直到退磁過程完成之後的一段時間(例如，在t3處)才開始。
如第1圖和第2A圖所示，電源變換系統100和電源變換系統200的每個電源變換系統在次級側使用整流二極體(例如，第1圖中的整流二極體124和第2A圖中的整流二極體260)來整流。整流二極體的正向電壓通常在0.3V-0.8V的範圍內。該正向電壓在操作中經常導致顯著的功率損耗，從而導致電源變換系統的低效。例如，當電源變換系統具有5V/1A的輸出電平時，具有0.3V-0.4V的正向電壓的整流二極體在滿載(例如，1A)下導致大約0.3W-0.4W的功率損耗。系統效率的降低大約是4%-6%。
此外，為了使電源變換系統200獲得較低的待機功率損耗，開關頻率經常保持較低以降低無載或輕載條件下的開關損耗。但是，當電源變換系統200從無載/輕載條件變為滿載條件時，輸出電壓250可能突然下降，並且該電壓下降可能不會被系統控制器202立刻檢測到，因為系統控制器202只在每個開關週期的退磁過程中能夠經常檢測輸出電壓。因此，電源變換系統200的動態性能在無載/輕載條件下的低開關頻率處經常不能令人滿意。例如，電源變換系統200具有5V/1A的輸出電平，並且輸出電容器264具有1000μF的電容。在無載/輕載條件下，開關頻率是1kHz，對應於1ms的開關週期。如果輸出負載從無載/輕載條件(例如，0A)變為滿載條件(例如，1A)，則輸出電壓250下降1V(例如，從5V到4V)，這在某些應用中經常是不能接受的。
因此，提高用於電源變換系統的整流和輸出檢測的技術是高度渴求的。
本發明針對積體電路。更具體地，本發明提供了具有輸出檢測和同步整流機制的系統和方法。僅作為示例，本發明已被應用於電源變換系統。但應認識到，本發明具有更廣泛的適用範圍。
根據一個實施例，用於調節電源變換系統的系統控制器包括第一控制器端子和第二控制器端子。該系統控制器被配置為在第一控制器端子接收至少輸入信號，並且基於至少與該輸入信號相關聯的資訊，在第二控制器端子生成柵極驅動信號以接通或關斷電晶體從而影響與電源變換系統的次級繞組相關聯的電流。該系統控制器還被配置為：如果輸入信號大於第一閾值，則生成處於第一邏輯電平的柵極驅動信號以關斷電晶體，而如果輸入信號從大於第二閾值的第一值變為小於第二閾值的第二值，則將柵極驅動信號從第一邏輯電平變為第二邏輯電平以接通電晶體。
根據另一實施例，用於調節電源變換系統的系統控制器包括第一控制器端子和第二控制器端子。該系統控制器被配置為在第一控制器端子接收至少輸入信號，該輸入信號正比於與電源變換系統的次級繞組相關聯的輸出電壓，並且基於至少與輸入信號相關聯的資訊，在第二控制器端子生成柵極驅動信號以接通或關斷電晶體從而影響與電源變換系統的次級繞組相關聯的電流。該系統控制器還被配置為：只有輸入信號從大於第一閾值的第一值變為小於第一閾值的第二值時，才生成柵極驅動信號的脈衝以在與該脈衝相關聯的脈衝時段期間接通電晶體。
根據另一實施例，用於調節電源變換系統的系統控制器包括第一比較器、信號檢測器和驅動元件。第一比較器被配置為接收輸入信號，並基於至少與輸入信號相關聯的資訊輸出第一比較信號。信號檢測器被配置為接收輸入信號，並基於至少與輸入信號相關聯的資訊輸出第一檢測信號。驅動元件被配置為基於至少與第一比較信號和第一檢測信號相關聯的資訊輸出柵極驅動信號以接通或關斷電晶體從而影響與電源變換系統的次級繞組相關聯的電流。比較器還被配置為確定輸入信號是否大於第一閾值。信號檢測器還被配置為確定輸入信號是否從大於第二閾值的第一值變為小於第二閾值的第二值。驅動元件還被配置為：如果第一比較信號指示輸入信號大於第一閾值，則生成處於第一邏輯電平的柵極驅動信號以關斷 電晶體，而如果第一檢測信號指示輸入信號從大於第二閾值的第一值變為小於第二閾值的第二值，則將柵極驅動信號從第一邏輯電平變為第二邏輯電平以接通電晶體。
在一個實施例中，用於調節電源變換系統的系統控制器包括比較器、脈衝信號發生器和驅動元件。比較器被配置為接收輸入信號，並基於至少與輸入信號相關聯的資訊輸出比較信號。脈衝信號發生器被配置為接收至少比較信號，並基於至少與該比較信號相關聯的資訊生成脈衝信號。驅動元件被配置為接收脈衝信號，並基於至少與該脈衝信號相關聯的資訊生成柵極驅動信號以接通或關斷電晶體從而影響與電源變換系統的次級繞組相關聯的電流。比較器還被配置為確定輸入信號是大於還是小於閾值。脈衝信號發生器還被配置為：只有在比較信號指示輸入信號從大於閾值的第一值變為小於閾值的第二值時，才生成脈衝信號的第一脈衝。驅動元件還被配置為：回應於脈衝信號的第一脈衝，生成柵極驅動信號的第二脈衝以在與第二脈衝相關聯的脈衝時段中接通電晶體。
在另一實施例中，用於調節電源變換系統的方法包括：接收至少輸入信號，處理與該輸入信號相關聯的資訊，並基於至少與該輸入信號相關聯的資訊生成柵極驅動信號以接通或關斷電晶體從而影響與電源變換系統的次級繞組相關聯的電流。基於至少與該輸入信號相關聯的資訊生成柵極驅動信號以接通或關斷電晶體從而影響與電源變換系統的次級繞組相關聯的電流的過程包括：如果輸入信號大於第一閾值，則生成處於第一邏輯電平的柵極驅動信號以關斷電晶體，而如果輸入信號從大於第二閾值的第一值變為小於第二閾值的第二值，則將柵極驅動信號從第一邏輯電平變為第二邏輯電平以接通電晶體。
在另一實施例中，用於調節電源變換系統的方法包括：接收至少輸入信號，該輸入信號正比於與電源變換系統的次級繞組相關聯的輸出電壓，處理與該輸入信號相關聯的資訊，並基於至少與該輸入信號相關 聯的資訊生成柵極驅動信號以接通或關斷電晶體從而影響與電源變換系統的次級繞組相關聯的電流。基於至少與該輸入信號相關聯的資訊生成柵極驅動信號以接通或關斷電晶體從而影響與電源變換系統的次級繞組相關聯的電流的過程包括：只有在輸入信號從大於第一閾值的第一值變為小於第一閾值的第二值時，才生成柵極驅動信號的脈衝以在與該脈衝相關聯的脈衝時段期間接通電晶體。
在另一實施例中，用於調節電源變換系統的方法包括：接收輸入信號，處理與輸入信號相關聯的資訊，並確定輸入信號是否大於第一閾值。該方法還包括：基於至少與輸入信號相關聯的資訊生成比較信號，確定輸入信號是否從大於第二閾值的第一值變為小於第二閾值的第二值，並基於至少與輸入信號相關聯的資訊生成檢測信號。此外，該方法包括：基於至少與比較信號和檢測信號相關聯的資訊輸出柵極驅動信號以接通或關斷電晶體從而影響與電源變換系統的次級繞組相關聯的電流。基於至少與比較信號和檢測信號相關聯的資訊輸出柵極驅動信號以接通或關斷電晶體從而影響與電源變換系統的次級繞組相關聯的電流的過程包括：如果比較信號指示輸入信號大於第一閾值，則生成處於第一邏輯電平的柵極驅動信號以關斷電晶體，而如果檢測信號指示輸入信號從大於第二閾值的第一值變為小於第二閾值的第二值，則將柵極驅動信號從第一邏輯電平變為第二邏輯電平以接通電晶體。
在另一實施例中，用於調節電源變換系統的方法包括：接收輸入信號，處理與輸入信號相關聯的資訊，並確定輸入信號是大於還是小於閾值。該方法還包括：基於至少與第一輸入信號相關聯的資訊生成比較信號，接收比較信號，並處理與比較信號相關聯的資訊。此外，該方法包括：基於至少與比較信號相關聯的資訊生成脈衝信號，接收脈衝信號，處理與該脈衝信號相關聯的資訊，並基於至少與該脈衝信號相關聯的資訊生成柵極驅動信號以接通或關斷電晶體從而影響與電源變換系統的次級繞組 相關聯的電流。基於至少與比較信號相關聯的資訊生成脈衝信號的過程包括：只有比較信號指示輸入信號從大於閾值的第一值變為小於閾值的第二值時，才生成脈衝信號的第一脈衝。基於至少與該脈衝信號相關聯的資訊生成柵極驅動信號以接通或關斷電晶體從而影響與電源變換系統的次級繞組相關聯的電流的過程包括：回應於脈衝信號的第一脈衝，生成柵極驅動信號的第二脈衝以在與第二脈衝相關聯的脈衝時段期間接通電晶體。
根據另一實施例，用於調節電源變換系統的系統控制器包括第一控制器端子和第二控制器端子。此外，該系統控制器被配置為在第一控制器端子接收輸入信號，並且至少部分基於該輸入信號，在第二控制器端子生成驅動信號以接通或關斷電晶體從而影響與電源變換系統的次級繞組相關聯的電流。此外，該系統控制器還被配置為：確定該輸入信號在第一時刻是否大於第一閾值；回應於該輸入信號被確定為在第一時刻大於第一閾值，確定該輸入信號在第二時刻是否小於第二閾值；並且回應於該輸入信號被確定為在第二時刻小於第二閾值，將第二控制器端子處的驅動信號從第一邏輯電平變為第二邏輯電平。此外，第二時刻在第一時刻之後。
根據另一實施例，用於調節電源變換系統的系統控制器包括第一控制器端子和第二控制器端子。此外，該系統控制器被配置為在第一控制器端子接收輸入信號，並且至少部分基於該輸入信號，在第二控制器端子生成驅動信號以接通或關斷電晶體，以影響與電源變換系統的次級繞組相關聯的電流。此外，該系統控制器還被配置為：確定該輸入信號是否在比預定持續時間更長的時間段內保持大於第一閾值，並且回應於該輸入信號被確定為在比預定持續時間更長的時間段內保持大於第一閾值，確定該輸入信號在該時間段之後的某時刻是否小於第二閾值。此外，該系統控制器還被配置為：回應於該輸入信號被確定為在該時刻小於第二閾值，將第二控制器端子處的驅動信號從第一邏輯電平變為第二邏輯電平。
根據另一實施例，用於調節電源變換系統的系統控制器包括 第一控制器端子和第二控制器端子。此外，該系統控制器被配置為在第一控制器端子接收輸入信號，並且至少部分基於該輸入信號，在第二控制器端子生成驅動信號以接通或關斷電晶體從而影響與電源變換系統的次級繞組相關聯的電流。此外，該系統控制器還被配置為：確定從該輸入信號變得大於第一閾值的第一時刻到該輸入信號變得小於第二閾值的第二時刻的時間間隔是否比預定持續時間長，並且回應於該時間間隔被確定為比預定持續時間長，確定該輸入信號在該時間間隔之後的某時刻是否小於第三閾值。此外，該系統控制器還被配置為：回應於該輸入信號被確定為在該時刻小於第三閾值，將第二控制器端子處的驅動信號從第一邏輯電平變為第二邏輯電平。
根據另一實施例，用於調節電源變換系統的系統控制器包括第一控制器端子和第二控制器端子。此外，該系統控制器被配置為在第一控制器端子接收輸入信號，並且至少部分基於該輸入信號，在第二控制器端子生成驅動信號以接通或關斷電晶體從而影響與電源變換系統的次級繞組相關聯的電流。此外，該系統控制器還被配置為：確定該輸入信號是否大於第一閾值；確定該輸入信號是否在比第一預定持續時間更長的時間段內保持大於第二閾值；並且確定從該輸入信號變得大於第三閾值的第一時刻到該輸入信號變得小於第四閾值的第二時刻的時間間隔是否比第二預定持續時間長。此外，該系統控制器還被配置為：回應於該輸入信號被確定為大於第一閾值、該輸入信號被確定為在比第一預定持續時間更長的時間段內保持大於第二閾值、或該時間間隔被確定為比第二預定持續時間長，確定該輸入信號是否小於第五閾值，並且回應於該輸入信號被確定為小於第五閾值，將第二控制器端子處的驅動信號從第一邏輯電平變為第二邏輯電平。
根據另一實施例，用於調節電源變換系統的方法包括：接收輸入信號，處理與該輸入信號相關聯的資訊，並至少部分基於該輸入信號 生成驅動信號以接通或關斷電晶體從而影響與電源變換系統的次級繞組相關聯的電流。此外，處理與該輸入信號相關聯的資訊包括：確定該輸入信號在第一時刻是否大於第一閾值。此外，至少部分基於該輸入信號生成驅動信號以接通或關斷電晶體從而影響與電源變換系統的次級繞組相關聯的電流包括：回應於該輸入信號被確定為在第一時刻大於第一閾值，確定該輸入信號在第二時刻是否小於第二閾值，並且回應於該輸入信號被確定為在第二時刻小於第二閾值，將驅動信號從第一邏輯電平變為第二邏輯電平。此外，第二時刻在第一時刻之後。
根據另一實施例，用於調節電源變換系統的方法包括：接收輸入信號，處理與該輸入信號相關聯的資訊，並至少部分基於該輸入信號生成驅動信號以接通或關斷電晶體從而影響與電源變換系統的次級繞組相關聯的電流。此外，處理與該輸入信號相關聯的資訊包括：確定該輸入信號是否在比預定持續時間更長的時間段內保持大於第一閾值。此外，至少部分基於該輸入信號生成驅動信號以接通或關斷電晶體從而影響與電源變換系統的次級繞組相關聯的電流包括：回應於該輸入信號被確定為在比預定持續時間更長的時間段內保持大於第一閾值，確定該輸入信號在該時間段之後的某時刻是否小於第二閾值，並且回應於該輸入信號被確定為在該時刻小於第二閾值，將驅動信號從第一邏輯電平變為第二邏輯電平。
根據另一實施例，用於調節電源變換系統的方法包括：接收輸入信號，處理與該輸入信號相關聯的資訊，並至少部分基於該輸入信號生成驅動信號以接通或關斷電晶體從而影響與電源變換系統的次級繞組相關聯的電流。此外，處理與該輸入信號相關聯的資訊包括：確定從該輸入信號變得大於第一閾值的第一時刻到該輸入信號變得小於第二閾值的第二時刻的時間間隔是否比預定持續時間長。此外，至少部分基於該輸入信號生成驅動信號以接通或關斷電晶體從而影響與電源變換系統的次級繞組相關聯的電流包括：回應於該時間間隔被確定為比預定持續時間長，確定該 輸入信號在該時間間隔之後的某時刻是否小於第三閾值，並且回應於該輸入信號被確定為在該時刻小於第三閾值，將驅動信號從第一邏輯電平變為第二邏輯電平。
根據另一實施例，用於調節電源變換系統的方法包括：接收輸入信號，處理與該輸入信號相關聯的資訊，並至少部分基於該輸入信號生成驅動信號以接通或關斷電晶體從而影響與電源變換系統的次級繞組相關聯的電流。此外，處理與該輸入信號相關聯的資訊包括：確定該輸入信號是否大於第一閾值；確定該輸入信號是否在比第一預定持續時間更長的時間段內保持大於第二閾值；以及確定從該輸入信號變得大於第三閾值的第一時刻到該輸入信號變得小於第四閾值的第二時刻的時間間隔是否比第二預定持續時間長。此外，至少部分基於該輸入信號生成驅動信號以接通或關斷電晶體從而影響與電源變換系統的次級繞組相關聯的電流包括：回應於該輸入信號被確定為大於第一閾值，該輸入信號被確定為在比第一預定持續時間更長的時間段內保持大於第二閾值，或該時間間隔被確定為比第二預定持續時間長，確定該輸入信號是否小於第五閾值，並且回應於該輸入信號被確定為小於第五閾值，將驅動信號從第一邏輯電平變為第二邏輯電平。
取決於實施例，可以實現一個或多個有益效果。參考以下的具體描述和附圖能夠全面地領會本發明的這些有益效果和各種附加的目的、特徵以及優點。
100,200,300,400‧‧‧電源變換系統
102,302,402‧‧‧控制器
104‧‧‧欠壓鎖定元件
106‧‧‧脈波寬度調變發生器
108‧‧‧柵極驅動器
110,210,304,404‧‧‧初級繞組
112,212,306,406‧‧‧次級繞組
114‧‧‧過流保護(OCP)元件
116‧‧‧前沿消隱(LEB)元件
120,220,330,430‧‧‧功率開關
122,230,328,428‧‧‧電流感測電阻器
124,260,262‧‧‧整流二極體
126,264,266,312,380,412,476,478‧‧‧電容器
128‧‧‧隔離回饋元件
130‧‧‧柵極驅動信號(Gate)
136,274,360,460‧‧‧回饋信號
190‧‧‧AC輸入電壓
192,250,350,450‧‧‧輸出電壓
202‧‧‧系統控制器
214,324‧‧‧輔助繞組
254‧‧‧電壓
268,270,314,316,318,322,326,414,416,418,470,472‧‧‧電阻器
272‧‧‧電流感測信號
276‧‧‧初級電流
278,352,452‧‧‧次級電流
292,294,502,504,506,508,510,512,514,702,704,706,708,710,712,802,808,810,902,908,910,1002,1008,1010‧‧‧波形
296,518,524,525,526,529,714,718,720,726,728,818,819,826,827,918,919,926,927,1018,1019,1026,1027‧‧‧值
298,516,520,522,534,716‧‧‧低值
301,401‧‧‧整流電路
308,408‧‧‧次級控制器
310,410‧‧‧電晶體
320,420,474‧‧‧二極體
351‧‧‧輸出端
362,388,462,488‧‧‧電壓信號
364,390,392,394,396,398,464‧‧‧端子
366,466,650,658,660,670,672,676,678,682,684,1107,1111,1115,1158,1172,1176,1178,1182,1184,1216,1222,1226,1232,1236,1242,1252‧‧‧信號
368,468‧‧‧溝道電流
370,480‧‧‧體二極體電流
372‧‧‧地電壓
374‧‧‧體二極體
424‧‧‧第一輔助繞組
425‧‧‧第二輔助繞組
528,828,928,1028,1109‧‧‧第一閾值電壓
530,830,930,1030,1113‧‧‧第二閾值電壓
602,1102‧‧‧鉗位元元件
604,1104‧‧‧補償元件
606,1106‧‧‧上升沿檢測元件
608,624,1124,1210,1220,1230,1240‧‧‧比較器
610,1110‧‧‧下降沿檢測元件
612,1112‧‧‧時序控制器
614,1114‧‧‧邏輯控制元件
616,1116‧‧‧柵極驅動器
618,1118‧‧‧輕載檢測器
620,1120‧‧‧信號發生器
622,1122‧‧‧振盪器
626,1126‧‧‧參考信號發生器
628,1128‧‧‧欠壓鎖定元件
652,680,1180‧‧‧參考信號
722‧‧‧第三閾值電壓
724‧‧‧第四閾值電壓
730‧‧‧脈衝
829,1218‧‧‧第一參考電壓
929,1228‧‧‧第二參考電壓
1029,1238‧‧‧第三參考電壓
1031,1248‧‧‧第四參考電壓
1174‧‧‧時鐘信號
1224‧‧‧消抖元件
1234‧‧‧計時器元件
1250‧‧‧或閘
1300‧‧‧方法
1310,1320,1322,1324,1330,1340‧‧‧過程
第1圖是示出了傳統反激式電源變換系統的簡化圖。
第2A圖是示出了另一傳統反激式電源變換系統的簡化圖。
第2B圖是以斷續傳導模式(DCM)操作的、如第2A圖所示的反激式電源變換系統的簡化傳統時序圖。
第3A圖是根據本發明的實施例示出了具有整流電路的電源變換系統的簡化圖。
第3B圖是根據本發明的另一實施例示出了具有整流電路的電源變換系統的簡化圖。
第4圖是根據本發明的實施例，以斷續傳導模式(DCM)操作的、如第3A圖所示的電源變換系統的簡化時序圖。
第5圖是根據本發明的實施例，示出了作為如第3A圖所示的電源變換系統的一部分的次級控制器的某些元件的簡化圖。
第6圖是根據本發明的實施例，包括如第5圖所示的次級控制器並且以斷續傳導模式(DCM)進行操作的、如第3A圖所示的電源變換系統的簡化時序圖。
第7圖是根據本發明的另一實施例，以斷續傳導模式(DCM)操作的、如第3A圖所示的電源變換系統300的簡化時序圖。
第8圖是根據本發明的另一實施例，以斷續傳導模式(DCM)操作的、如第3A圖所示的電源變換系統300的簡化時序圖。
第9圖是根據本發明的另一實施例，以斷續傳導模式(DCM)操作的、如第3A圖所示的電源變換系統300的簡化時序圖。
第10圖是根據本發明的另一實施例，示出了作為電源變換系統300的一部分的次級控制器308的某些元件的簡化圖。
第11圖是根據本發明的一個實施例，示出了用於使能作為電源變換系統300的一部分的次級控制器308的下降沿檢測元件1110的方法的簡化圖。
本發明針對積體電路。更具體地，本發明提供了具有輸出檢測和同步整流機制的系統和方法。僅作為示例，本發明已被應用於電源變換系統。但應認識到，本發明具有更廣泛的適用範圍。
第3A圖是根據本發明的實施例示出了具有整流電路的電源變換系統的簡化圖。該圖僅僅是示例，其不應當不當地限制申請專利範圍的範疇。本領域的普通技術人員將認識到許多變更、替換和修改。電源變換系統300包括：控制器302，初級繞組304，次級繞組306，輔助繞組324，整流電路301，二極體320，電流感測電阻器328，電容器312和380，電阻器314,316,322和326，以及功率開關330。整流電路301包括：次級控制器308、電阻器318和電晶體310。次級控制器308包括端子390,392,394,396和398。例如，電晶體310是MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)。在另一示例中，功率開關330是電晶體。
根據一個實施例，當功率開關330閉合(例如，接通)時，能量被儲存在包括初級繞組304和次級繞組306的變壓器中。例如，當功率開關330斷開(例如，關斷)時，儲存的能量被轉移到次級側，並且輔助繞組324的電壓映射次級側上的輸出電壓350。在另一示例中，控制器302從包括電阻器322和326的分壓器接收用於輸出電壓調節的回饋信號360。在另一示例中，在能量轉移的過程(例如，退磁過程)中，電晶體310被接通，並且次級電流352的至少一部分流過電晶體310。在另一示例中，電晶體310的導通電阻非常小(例如，在幾十毫歐的範圍內)。在另一示例中，當導通時，電晶體310上的電壓下降遠遠小於整流二極體(例如，整流二極體124或整流二極體260)上的電壓下降，因此電源變換系統300的功率損耗與電源變換系統100或電源變換系統200相比大大降低。
根據另一實施例，在能量轉移過程(例如，退磁過程)的結束處，次級電流352具有低值(例如，幾乎為零)。例如，電晶體310被關斷以防止剩餘電流從端子392通過電晶體310流到地。在另一示例中，當電晶 體310接通時，功率開關330保持關斷(例如，斷開)。在另一示例中，次級控制器308接收指示電晶體310的端子364(例如，電晶體310的汲極端)處的電壓的電壓信號362(例如，VDR)，並且(例如，在端子G2處)提供信號366以驅動電晶體310。
如上面所討論的和在這裡進一步強調的那樣，第3A圖僅僅是示例，其不應當不當地限制申請專利範圍的範疇。本領域的普通技術人員將認識到許多變更、替換和修改。例如，控制器302和次級控制器308在不同的晶片上。在另一示例中，次級控制器308和電晶體310在不同的晶片上，該不同晶片是多晶片封裝的部分。在另一示例中，次級控制器308和電晶體310集成在同一晶片上。
第3B圖是根據本發明的另一實施例示出了具有整流電路的電源變換系統的簡化圖。該圖僅僅是示例，其不應當不當地限制申請專利範圍的範疇。本領域的普通技術人員將認識到許多變更、替換和修改。電源變換系統400包括：控制器402，初級繞組404，次級繞組406，第一輔助繞組424，第二輔助繞組425，整流電路401，二極體420和474，電容器412,476和478，電流感測電阻器428，電阻器414,416,470和472，以及功率開關430。整流電路401包括：次級控制器408、電阻器418和電晶體410。例如，電晶體410是MOSFET。在另一示例中，功率開關430是電晶體。在另一示例中，整流電路401與整流電路301相同。
根據一個實施例，當功率開關430閉合(例如，接通)時，能量被儲存在包括初級繞組404和次級繞組406的變壓器中。例如，當功率開關430斷開(例如，關斷)時，儲存的能量被轉移到次級側，並且第二輔助繞組425的電壓映射次級側上的輸出電壓450。在另一示例中，控制器402從包括電阻器470和472的分壓器接收用於輸出電壓調節的回饋信號460。在另一示例中，在能量轉移的過程(例如，退磁過程)中，電晶體410被接通，並且次級電流452的至少一部分流過電晶體410。在另一示例中，電晶體410 的導通電阻非常小(例如，在幾十毫歐的範圍內)。
根據另一實施例，在能量轉移過程(例如，退磁過程)的結束處，次級電流452具有低值(例如，幾乎為零)。例如，電晶體410被關斷以防止反向電流從輸出端通過電晶體410流到地。在另一示例中，當電晶體410接通時，功率開關430保持關斷(例如，斷開)。在另一示例中，次級控制器408(例如，在端子DR處)接收指示電晶體410的端子464(例如，電晶體410的汲極端)處的電壓的電壓信號462，並且(例如，在端子G2處)提供信號466以驅動電晶體410。
如上面所討論的和在這裡進一步強調的那樣，第3B圖僅僅是示例，其不應當不當地限制申請專利範圍的範疇。本領域的普通技術人員將認識到許多變更、替換和修改。例如，控制器402和次級控制器408在不同的晶片上。在另一示例中，次級控制器408和電晶體410在不同的晶片上，該不同晶片是多晶片封裝的部分。在另一示例中，次級控制器408和電晶體410集成在同一晶片上。
第4圖是根據本發明的實施例，以斷續傳導模式(DCM)操作的、如第3A圖所示的電源變換系統300的簡化時序圖。該圖僅僅是示例，其不應當不當地限制申請專利範圍的範疇。本領域的普通技術人員將認識到許多變更、替換和修改。例如，波形502將功率開關330接通或關斷表示為時間的函數，波形504將次級電流352表示為時間的函數，而波形506將回饋信號360表示為時間的函數。此外，波形508將電壓信號362(例如，在端子DR處)表示為時間的函數，波形510將信號366(例如，在端子G2處)表示為時間的函數，波形512將流過電晶體310的溝道電流368表示為時間的函數，而波形514將流過電晶體310的體二極體(例如，寄生二極體)的體二極體電流370表示為時間的函數。
例如，功率開關330的開關週期包括功率開關330閉合(例如，接通)的接通時間段和功率開關330斷開(例如，關斷)的關斷時間段。 在另一示例中，如第4圖所示，功率開關330的接通時間段(例如，Ton)開始於時刻t4，結束於時刻t5，功率開關330的關斷時間段(例如，Toff)開始於時刻t5，結束於時刻t10。與包括初級繞組304和次級繞組306相關聯的退磁時段(例如，Tdemag)開始於時刻t5，結束於時刻t9。在另一示例中，t4t5t6t7t8t9。
根據一個實施例，在接通時間段(例如，Ton)期間，功率開關330閉合(例如，接通)，如波形502所示，能量被儲存在包括初級繞組304和次級繞組306的變壓器中。例如，次級電流352具有低值516(例如，幾乎為零)，如波形504所示。在另一示例中，由次級控制器308接收的電壓信號362(例如，VDR)具有高於零的值518(例如，如波形508所示)。在另一示例中，信號366處於邏輯低電平(例如，如波形510所示)，並且電晶體310關斷。在另一示例中，在接通時間段(例如，Ton)期間，溝道電流368具有低值520(例如，幾乎為零，如波形512所示)，並且體二極體電流370具有低值522(例如，幾乎為零，如波形514所示)。
根據另一實施例，在接通時間段的結束處(例如，在t5處)，功率開關330斷開(例如，關斷)，如波形502所示，並且能量被轉移到次級側。例如，次級電流352從低值516增大到值524(例如，在t5處)，如波形504所示。在另一示例中，電壓信號362(例如，VDR)從值518減小到值526(例如，如波形508所示)。在另一示例中，值526低於第一閾值電壓528(例如，Vth1)和第二閾值電壓530(例如，Vth2)二者。在另一示例中，第一閾值電壓528(例如，Vth1)和第二閾值電壓530(例如，Vth2)二者均低於地電壓372(例如，零伏)。在另一示例中，電晶體310的體二極體開始導通，並且體二極體電流370從值522增加到值529(例如，如波形514所示)。此後，信號366從邏輯低電平變為邏輯高電平(例如，在t6處，如波形510所示)，並且在某些實施例中，電晶體310被接通。例如，溝道電流368從低值520增加到值525(例如，在t6處，如波形512所示)。在另一示例中，在電壓信號 362(例如，VDR)從值518減小到值526的時刻與信號366從邏輯低電平變為邏輯高電平的時刻之間存在延時(例如，Td)。在另一示例中，該延時(例如，Td)為零。
根據另一實施例，在退磁時段(例如，Tdemag)中，功率開關330保持斷開(例如，關斷)，如波形502所示。例如，次級電流352從值524下降，如波形504所示。在另一示例中，如果電壓信號362(例如，VDR)大於第一閾值電壓528(例如，在t7處，如波形508所示)，則信號366從邏輯高電平變為邏輯低電平(例如，如波形510所示)。在另一示例中，電壓信號362(例如，VDR)再次下降為變得低於第一閾值信號528(例如，在t8處，如波形508所示)。在另一示例中，電晶體310被關斷，並且溝道電流368減小到低值534(例如，幾乎為零，如波形512所示)。在另一示例中，體二極體電流370流過電晶體310的體二極體，並減小到低值(例如，在t9處幾乎為零，如波形514所示)。在另一示例中，退磁時段在時刻t9結束。在另一示例中，緊接時刻t9，電壓信號362增加，如波形508的上升沿所示，並且該上升沿即使被檢測到也不會被用於確定電源變換系統300的開關頻率(例如，負載條件)。在另一示例中，次級電流352等於溝道電流368和體二極體電流370的和。因此，在某些實施例中，波形512(例如，在t5和t9之間)的一部分和波形514(例如，在t5和t9之間)的一部分的結合等於波形504(例如，在t5和t9之間)的一部分。
根據本發明的另一實施例，第4圖是以斷續傳導模式(DCM)操作的示於第3B圖中的電源變換系統400的簡化時序圖。例如，波形502將功率開關430接通或關斷表示為時間的函數，波形504將次級電流452表示為時間的函數，而波形506將回饋信號460表示為時間的函數。此外，波形508將電壓信號462(例如，在端子DR處)表示為時間的函數，波形510將信號466(例如，在端子G2處)表示為時間的函數，波形512將流過電晶體410的溝道電流468表示為時間的函數，而波形514將流過電晶體410的體二極體 (例如，寄生二極體)的體二極體電流480表示為時間的函數。
如上面所討論的和在這裡進一步強調的那樣，第4圖僅僅是示例，其不應當不當地限制申請專利範圍的範疇。本領域的普通技術人員將認識到許多變更、替換和修改。例如，以其他模式(例如，准諧振模式)操作的、示於第3A圖中的電源變換系統300或示於第3B圖中的電源變換系統400也能夠實現第4圖所示的方案。
在某些實施例中，如第4圖所示的方案是以連續傳導模式實現的。例如，如果次級控制器308檢測到電壓信號362(例如，VDR)的下降沿，則次級控制器308改變信號366以接通電晶體310。在另一示例中，控制器302在退磁時段結束(例如，次級電流352大於零)之前接通電晶體310，並且作為回應，電壓信號362(例如，VDR)增大。在另一示例中，次級控制器308檢測到電壓信號362的上升沿，並且改變信號366以關斷電晶體310。
第5圖是根據本發明的實施例，示出了作為電源變換系統300的一部分的次級控制器308的某些元件的簡化圖。該圖僅僅是示例，其不應當不當地限制申請專利範圍的範疇。本領域的普通技術人員將認識到許多變更、替換和修改。次級控制器308包括：鉗位元元件602、補償元件(offset component)604、上升沿檢測元件606、比較器608和624、下降沿檢測元件610、時序控制器612、邏輯控制元件614、柵極驅動器616、輕載檢測器618、信號發生器620、振盪器622、欠壓鎖定元件628、以及參考信號發生器626。例如，次級控制器308的一些元件被用於同步整流，包括：鉗位元元件602、補償元件604、上升沿檢測元件606、比較器608、下降沿檢測元件610、時序控制器612、邏輯控制元件614、以及柵極驅動器616。在另一示例中，次級控制器308的某些元件被用於輸出電壓檢測和控制，包括：輕載檢測器618、信號發生器620、振盪器622、參考信號發生器626、邏輯控制元件614、以及柵極驅動器616。在另一示例中，次級控制器308中用於輸出電壓檢測和控制的元件和次級控制器308中用於同步整流的元件被集成在同一晶片 上。
第6圖是根據本發明的實施例，包括如第5圖所示的次級控制器308並且以斷續傳導模式(DCM)進行操作的電源變換系統300的簡化時序圖。該圖僅僅是示例，其不應當不當地限制申請專利範圍的範疇。本領域的普通技術人員將認識到許多變更、替換和修改。例如，波形702將功率開關330接通或關斷表示為時間的函數，波形704將回饋信號360表示為時間的函數，而波形706將電壓信號362(例如，在端子390處)表示為時間的函數。此外，波形708將信號366(例如，在端子392處)表示為時間的函數，波形710將流過電晶體310的溝道電流368表示為時間的函數，而波形712將指示輸出電壓350的電壓信號388(例如，在端子398處)表示為時間的函數。
根據一個實施例，鉗位元元件602從端子390(例如，端子DR)接收電壓信號362(例如，VDR)。例如，上升沿檢測元件606、比較器608和下降沿檢測元件610接收信號658，該信號658等於由補償元件604修改的電壓信號362。在另一示例中，上升沿檢測元件606、比較器608和下降沿檢測元件610基於至少與信號658相關聯的資訊分別輸出信號670,660和650。在另一示例中，時序控制器612接收信號670,660和650，並向邏輯控制元件614輸出信號672以便驅動電晶體310。在一些實施例中，補償元件604被省去。
根據另一實施例，在時刻t16之前，電源變換系統300在無載/輕載條件下，並且電源變換系統300的開關頻率保持較低(例如，低於閾值)。例如，在接通時間段(例如，在時刻t11和時刻t12之間)中，功率開關330閉合(例如，接通)，如波形702所示，並且能量被儲存在包括初級繞組304和次級繞組306的變壓器中。在另一示例中，電壓信號362(例如，在端子DR處)具有值714(例如，如波形706所示)，並且被鉗位元元件602鉗位元。在另一示例中，信號366(例如，在端子G2處)處於邏輯低電平(例如，如波形708所示)，並且電晶體310關斷。在另一示例中，在接通時間段 (例如，Ton)中，溝道電流368具有低值716(例如，幾乎為零，如波形710所示)。在另一示例中，電壓信號388(例如，Vs)具有值718(例如，如波形712所示)。
根據另一實施例，在接通時間段的結束處(例如，在t12處)，功率開關330斷開(例如，關斷)，如波形702所示，並且能量被轉移到次級側。例如，電壓信號362從值714減小到值720(例如，如波形706所示)。在另一示例中，值720低於第三閾值電壓722(例如，Vth3)和第四閾值電壓724(例如，Vth4)二者。在另一示例中，第三閾值電壓722(例如，Vth3)和第四閾值電壓724(例如，Vth4)二者均低於地電壓372。在另一示例中，電晶體310的體二極體開始導通，並且體二極體電流370在大小上增加。此後，信號366從邏輯低電平變為邏輯高電平(例如，在t13處，如波形708所示)，並且在某些實施例中，電晶體310被接通。例如，第三閾值電壓722(例如，Vth3)和第四閾值電壓724(例如，Vth4)分別與第一閾值電壓528和第二閾值電壓530相同。
根據另一實施例，當電壓信號362從值714減小到值720(例如，如波形706所示)時，下降沿檢測元件610檢測到電壓信號362的下降，並且改變信號650以接通電晶體310。例如，作為回應，溝道電流368從低值716增大到值726(例如，在t13處，如波形710所示)。在另一示例中，電晶體310的汲極端和源極端之間的電壓下降基於以下公式確定：V DS_M2=-I sec ×R ds_on (公式1)其中，VDS_M2表示電晶體310的汲極端和源極端之間的電壓下降，Isec表示次級電流352，而Rds_on表示電晶體310的導通電阻。
根據某些實施例，因為電晶體310的導通電阻非常小，所以電晶體310的汲極端和源極端之間的電壓下降的大小遠遠小於整流二極體(例如，整流二極體124或整流二極體260)的正向電壓。例如，當次級電流352變得很小(例如，接近零)時，電晶體310的汲極端和源極端之間的 電壓下降在大小上變得非常小，並且電壓信號362在大小上非常小。在另一示例中，如果信號658在大小上大於參考信號652，則比較器608改變信號660以關斷電晶體310。在另一示例中，信號366從邏輯高電平變為邏輯低電平(例如，在t14處，如波形708所示)，並且電晶體310關斷。在另一示例中，電晶體310的體二極體再次開始導通，並且體二極體電流370在大小上減小(例如，最終在t15處達到幾乎為零)。因此，在一些實施例中，能量被完全傳遞到輸出。
在一個實施例中，次級控制器308通過電壓信號388(例如，Vs)連續監測輸出電壓350。例如，比較器624接收參考信號680和電壓信號388(例如，Vs)，並且輸出信號682。在另一示例中，輕載檢測器618從振盪器622接收時鐘信號並且從時序控制器612接收信號676。在另一示例中，信號676指示電壓信號362中的某些開關事件(例如，上升沿或下降沿)。在另一示例中，輕載檢測器618輸出指示電源變換系統300的開關頻率的信號678。在另一示例中，信號發生器620接收信號678和信號682，並向邏輯控制元件614輸出信號684以影響電晶體310的狀態。
在另一實施例中，如果輸出電壓350在任意條件下(例如，當輸出負載條件從無載/輕載條件變為滿載條件時(例如，在t16和t17之間))下降到低於閾值電平，則輸出電壓350減小(例如，低於閾值電平)。例如，如果電壓信號388(例如，Vs)從在大小上大於參考信號680的第一值變為在大小上低於參考信號680的第二值(例如，在t16處，如波形712所示)，則比較器624在信號682中生成脈衝以便在短時間段內接通電晶體310。在一些實施例中，如果信號678指示電源變換系統300在無載/輕載條件下，則信號發生器620在信號684中輸出脈衝，並且作為回應，柵極驅動器616在信號366中生成脈衝730(例如，如波形708所示)。例如，電壓信號362(例如，在端子DR處)減小到值728(例如，在t16和t17之間，如波形706所示)。在另一示例中，在與信號366中的脈衝730相關聯的脈衝時段期間，電晶體310被 接通，並且溝道電流368以不同方向(例如，從輸出電容器312通過電晶體310到地)流動，如波形710所示。在另一示例中，回饋信號360在大小上增加，並形成脈衝(例如，在t16和t17之間，如波形704所示)。根據某些實施例，控制器302檢測到回饋信號360的脈衝，並且作為回應，增大初級繞組304的峰值電流和開關頻率以便向次級側傳遞更多的能量。例如，輸出電壓350和電壓信號388最終在大小上增加(例如，在t18處，如波形712所示)。
如上面所討論的和在這裡進一步強調的那樣，第5圖和第6圖僅僅是示例，其不應當不當地限制申請專利範圍的範疇。本領域的普通技術人員將認識到許多變更、替換和修改。例如，次級控制器408與第5圖所示的次級控制器308相同。
在某些實施例中，第6圖是包括次級控制器408並且以斷續傳導模式(DCM)進行操作的電源變換系統400的簡化時序圖。例如，波形702將功率開關430接通或關斷表示為時間的函數，波形704將回饋信號460表示為時間的函數，而波形706將電壓信號462表示為時間的函數。此外，波形708將信號466表示為時間的函數，波形710將流過電晶體410的溝道電流468表示為時間的函數，而波形712將指示輸出電壓450的電壓信號488表示為時間的函數。
在一些實施例中，以其他模式(例如，連續傳導模式和臨界傳導模式(例如，准諧振模式))操作的作為電源變換系統300的一部分的次級控制器308或作為電源變換系統400的一部分的次級控制器408也可實現如第5圖和第6圖所示的方案。
根據另一實施例，用於調節電源變換系統的系統控制器包括第一控制器端子和第二控制器端子。該系統控制器被配置為在第一控制器端子接收至少輸入信號，並且基於至少與該輸入信號相關聯的資訊，在第二控制器端子生成柵極驅動信號以接通或關斷電晶體從而影響與電源變換系統的次級繞組相關聯的電流。該系統控制器還被配置為：如果輸入信號 大於第一閾值，則生成處於第一邏輯電平的柵極驅動信號以關斷電晶體，而如果輸入信號從大於第二閾值的第一值變為小於第二閾值的第二值，則將柵極驅動信號從第一邏輯電平變為第二邏輯電平以接通電晶體。例如，該系統根據第3A圖、第3B圖、第4圖、第5圖、和/或第6圖實現。
根據另一實施例，用於調節電源變換系統的系統控制器包括第一控制器端子和第二控制器端子。該系統控制器被配置為在第一控制器端子接收至少輸入信號，該輸入信號正比於與電源變換系統的次級繞組相關聯的輸出電壓，並且基於至少與輸入信號相關聯的資訊，在第二控制器端子生成柵極驅動信號以接通或關斷電晶體從而影響與電源變換系統的次級繞組相關聯的電流。該系統控制器還被配置為：只有輸入信號從大於第一閾值的第一值變為小於第一閾值的第二值時，才生成柵極驅動信號的脈衝以在與該脈衝相關聯的脈衝時段期間接通電晶體。例如，至少根據第3A圖、第3B圖、第5圖、和/或第6圖來實現該系統。
根據另一實施例，用於調節電源變換系統的系統控制器包括第一比較器、信號檢測器和驅動元件。第一比較器被配置為接收輸入信號，並基於至少與輸入信號相關聯的資訊輸出第一比較信號。信號檢測器被配置為接收輸入信號，並基於至少與輸入信號相關聯的資訊輸出第一檢測信號。驅動元件被配置為基於至少與第一比較信號和第一檢測信號相關聯的資訊輸出柵極驅動信號以接通或關斷電晶體從而影響與電源變換系統的次級繞組相關聯的電流。比較器還被配置為確定輸入信號是否大於第一閾值。信號檢測器還被配置為確定輸入信號是否從大於第二閾值的第一值變為小於第二閾值的第二值。驅動元件還被配置為：如果第一比較信號指示輸入信號大於第一閾值，則生成處於第一邏輯電平的柵極驅動信號以關斷電晶體，而如果第一檢測信號指示輸入信號從大於第二閾值的第一值變為小於第二閾值的第二值，則將柵極驅動信號從第一邏輯電平變為第二邏輯電平以接通電晶體。例如，該系統根據第3A圖、第3B圖、第4圖、第5圖、 和/或第6圖實現。
在一個實施例中，用於調節電源變換系統的系統控制器包括比較器、脈衝信號發生器和驅動元件。比較器被配置為接收輸入信號，並基於至少與輸入信號相關聯的資訊輸出比較信號。脈衝信號發生器被配置為接收至少比較信號，並基於至少與該比較信號相關聯的資訊生成脈衝信號。驅動元件被配置為接收脈衝信號，並基於至少與該脈衝信號相關聯的資訊生成柵極驅動信號以接通或關斷電晶體從而影響與電源變換系統的次級繞組相關聯的電流。比較器還被配置為確定輸入信號是大於還是小於閾值。脈衝信號發生器還被配置為：只有在比較信號指示輸入信號從大於閾值的第一值變為小於閾值的第二值時，才生成脈衝信號的第一脈衝。驅動元件還被配置為：回應於脈衝信號的第一脈衝，生成柵極驅動信號的第二脈衝以在與第二脈衝相關聯的脈衝時段中接通電晶體。例如，至少根據第3A圖、第3B圖、第5圖、和/或第6圖來實現該系統。
在另一實施例中，用於調節電源變換系統的方法包括：接收至少輸入信號，處理與該輸入信號相關聯的資訊，並基於至少與該輸入信號相關聯的資訊生成柵極驅動信號以接通或關斷電晶體從而影響與電源變換系統的次級繞組相關聯的電流。基於至少與該輸入信號相關聯的資訊生成柵極驅動信號以接通或關斷電晶體從而影響與電源變換系統的次級繞組相關聯的電流的過程包括：如果輸入信號大於第一閾值，則生成處於第一邏輯電平的柵極驅動信號以關斷電晶體，而如果輸入信號從大於第二閾值的第一值變為小於第二閾值的第二值，則將柵極驅動信號從第一邏輯電平變為第二邏輯電平以接通電晶體。例如，該方法根據第3A圖、第3B圖、第4圖、第5圖、和/或第6圖實現。
在另一實施例中，用於調節電源變換系統的方法包括：接收至少輸入信號，該輸入信號正比於與電源變換系統的次級繞組相關聯的輸出電壓，處理與該輸入信號相關聯的資訊，並基於至少與該輸入信號相關 聯的資訊生成柵極驅動信號以接通或關斷電晶體從而影響與電源變換系統的次級繞組相關聯的電流。基於至少與該輸入信號相關聯的資訊生成柵極驅動信號以接通或關斷電晶體從而影響與電源變換系統的次級繞組相關聯的電流的過程包括：只有在輸入信號從大於第一閾值的第一值變為小於第一閾值的第二值時，才生成柵極驅動信號的脈衝以在與該脈衝相關聯的脈衝時段期間接通電晶體。例如，至少根據第3A圖、第3B圖、第5圖、和/或第6圖來實現該方法。
在另一實施例中，用於調節電源變換系統的方法包括：接收輸入信號，處理與輸入信號相關聯的資訊，並確定輸入信號是否大於第一閾值。該方法還包括：基於至少與輸入信號相關聯的資訊生成比較信號，確定輸入信號是否從大於第二閾值的第一值變為小於第二閾值的第二值，並基於至少與輸入信號相關聯的資訊生成檢測信號。此外，該方法包括：基於至少與比較信號和檢測信號相關聯的資訊輸出柵極驅動信號以接通或關斷電晶體從而影響與電源變換系統的次級繞組相關聯的電流。基於至少與比較信號和檢測信號相關聯的資訊輸出柵極驅動信號以接通或關斷電晶體從而影響與電源變換系統的次級繞組相關聯的電流的過程包括：如果比較信號指示輸入信號大於第一閾值，則生成處於第一邏輯電平的柵極驅動信號以關斷電晶體，而如果檢測信號指示輸入信號從大於第二閾值的第一值變為小於第二閾值的第二值，則將柵極驅動信號從第一邏輯電平變為第二邏輯電平以接通電晶體。例如，該方法根據第3A圖、第3B圖、第4圖、第5圖、和/或第6圖實現。
在另一實施例中，用於調節電源變換系統的方法包括：接收輸入信號，處理與輸入信號相關聯的資訊，並確定輸入信號是大於還是小於閾值。該方法還包括：基於至少與第一輸入信號相關聯的資訊生成比較信號，接收比較信號，並處理與比較信號相關聯的資訊。此外，該方法包括：基於至少與比較信號相關聯的資訊生成脈衝信號，接收脈衝信號，處 理與該脈衝信號相關聯的資訊，並基於至少與該脈衝信號相關聯的資訊生成柵極驅動信號以接通或關斷電晶體從而影響與電源變換系統的次級繞組相關聯的電流。基於至少與比較信號相關聯的資訊生成脈衝信號的過程包括：只有比較信號指示輸入信號從大於閾值的第一值變為小於閾值的第二值時，才生成脈衝信號的第一脈衝。基於至少與該脈衝信號相關聯的資訊生成柵極驅動信號以接通或關斷電晶體從而影響與電源變換系統的次級繞組相關聯的電流的過程包括：回應於脈衝信號的第一脈衝，生成柵極驅動信號的第二脈衝以在與第二脈衝相關聯的脈衝時段期間接通電晶體。例如，至少根據第3A圖、第3B圖、第5圖、和/或第6圖來實現該方法。
第7圖是根據本發明的另一實施例，以斷續傳導模式(DCM)操作的、如第3A圖所示的電源變換系統300的簡化時序圖。該圖僅僅是示例，其不應當不當地限制申請專利範圍的範疇。本領域的普通技術人員將認識到許多變更、替換和修改。例如，波形802將功率開關330接通或關斷表示為時間的函數，波形808將電壓信號362(例如，在端子DR處的VDR)表示為時間的函數，而波形810將信號366(例如，在端子G2處)表示為時間的函數。
如第7圖所示，根據一些實施例，次級控制器308在端子390處接收電壓信號362(例如，VDR)，並確定電壓信號362是否超出第一參考電壓829(例如，Vref1)。例如，第一參考電壓829(例如，Vref1)高於第一閾值電壓828(例如，Vth1)，並且第一閾值電壓828(例如，Vth1)高於第二閾值電壓830(例如，Vth2)。在另一示例中，第一參考電壓829(例如，Vref1)高於地電壓372(例如，零伏)，並且第一閾值電壓828(例如，Vth1)和第二閾值電壓830(例如，Vth2)二者均低於地電壓372(例如，零伏)。在另一示例中，第一參考電壓829(例如，Vref1)大約等於15V。
在一個實施例中，如果電壓信號362被次級控制器308確定為超出第一參考電壓829，則次級控制器308回應於電壓信號362(例如，VDR) 從高於第一參考電壓829的值減小到低於第一閾值電壓828(例如，Vth1)和第二閾值電壓830(例如，Vth2)二者的值，將信號366從邏輯低電平變為邏輯高電平以便接通電晶體310。在另一實施例中，如果電壓信號362未被次級控制器308確定為超出第一參考電壓829，則即使電壓信號362(例如，VDR)減小到低於第一閾值電壓828(例如，Vth1)和第二閾值電壓830(例如，Vth2)二者的值，次級控制器308也不會將信號366從邏輯低電平變為邏輯高電平，從而電晶體310保持關斷。
例如，功率開關330的開關週期包括功率開關330閉合(例如，接通)的接通時間段和功率開關330斷開(例如，關斷)的關斷時間段。在另一示例中，如第7圖所示，功率開關330的接通時間段(例如，Ton)開始於時刻t24，結束於時刻t25，功率開關330的關斷時間段(例如，Toff)開始於時刻t25，結束於時刻t30。在另一示例中，與包括初級繞組304和次級繞組306的變壓器相關聯的退磁時段(例如，Tdemag)開始於時刻t25，結束於時刻t30或時刻t30之前。在另一示例中，t24t25t30。
在一個實施例中，在接通時間段(例如，Ton)中，功率開關330閉合(例如，接通)，如波形802所示，並且能量被儲存在包括初級繞組304和次級繞組306的變壓器中。例如，次級電流352具有低值(例如，幾乎為零)。在另一示例中，由次級控制器308接收的電壓信號362(例如，VDR)具有高於零的值818(例如，如波形808所示)。在另一示例中，信號366處於邏輯低電平(例如，如波形810所示)，並且電晶體310關斷。在另一示例中，在接通時間段(例如，Ton)中，電晶體310的溝道電流368具有低值(例如，幾乎為零)，並且電晶體310的體二極體電流370具有低值(例如，幾乎為零)。
在另一實施例中，在接通時間段的結束處(例如，在時刻t25處)，功率開關330斷開(例如，關斷)，如波形802所示，並且能量被轉移到次級側。例如，次級電流352增大(例如，在時刻t25處)。在另一示例中， 電壓信號362(例如，VDR)從值818減小到值826(例如，如波形808所示)。在另一示例中，值826低於第一閾值電壓828(例如，Vth1)和第二閾值電壓830(例如，Vth2)二者。在另一示例中，第一閾值電壓828(例如，Vth1)和第二閾值電壓830(例如，Vth2)二者均低於地電壓372(例如，零伏)。在另一示例中，第一閾值電壓828(例如，Vth1)大約等於-300mV，並且第二閾值電壓830(例如，Vth2)大約等於-10mV。在另一示例中，電晶體310的體二極體374開始導通，並且體二極體374的體二極體電流370增大。
根據某些實施例，次級控制器308在端子390處接收電壓信號362(例如，VDR)，並確定電壓信號362是否超出第一參考電壓829(例如，Vref1)。在一個實施例中，第一參考電壓829(例如，Vref1)高於第一閾值電壓828(例如，Vth1)，並且第一閾值電壓828(例如，Vth1)高於第二閾值電壓830(例如，Vth2)。例如，第一參考電壓829(例如，Vref1)大約等於15V。在另一實施例中，如果電壓信號362(例如，值818)已被確定為超出第一參考電壓829(例如，在時刻t24和時刻t25之間，如波形808所示)，則次級控制器308回應於電壓信號362(例如，VDR)從高於第一參考電壓829的值(例如，值818)減小到低於第一閾值電壓828(例如，Vth1)和第二閾值電壓830(例如，Vth2)二者的值(例如，值826)，將信號366從邏輯低電平變為邏輯高電平(例如，在時刻t25處，如波形810所示，或在時刻t25之後的時刻)以便接通電晶體310。在另一實施例中，如果電壓信號362(例如，值818)已被確定為超出第一參考電壓829(例如，在時刻t24和時刻t25之間，如波形808所示)，則次級控制器308回應於電壓信號362(例如，VDR)從高於第一參考電壓829的值(例如，值818)減小到低於第二閾值電壓830(例如，Vth2)的值(例如，值826)，將信號366從邏輯低電平變為邏輯高電平(例如，在時刻t25處，如波形810所示，或在時刻t25之後的時刻)以便接通電晶體310。
例如，在電壓信號362(例如，VDR)從值818減小到值826 的時刻與信號366從邏輯低電平變為邏輯高電平的時刻之間存在延時(例如，Td)。在另一示例中，該延時(例如，Td)為零。在另一示例中，在電晶體310接通之後，電晶體310的溝道電流368增大。在另一示例中，次級電流352等於溝道電流368和體二極體電流370的和。
在另一實施例中，如果電壓信號362未被確定為超出第一參考電壓829，則不管電壓信號362(例如，VDR)是否減小到低於第一閾值電壓828(例如，Vth1)和第二閾值電壓830(例如，Vth2)二者的值，次級控制器308都將信號366保持在邏輯低電平以保持電晶體310關斷。在另一實施例中，如果電壓信號362未被確定為超出第一參考電壓829，則不管電壓信號362(例如，VDR)是否減小到低於第二閾值電壓830(例如，Vth2)的值，次級控制器308都將信號366保持在邏輯低電平以保持電晶體310關斷。
根據一個實施例，在退磁時段期間，功率開關330保持斷開(例如，關斷)，如波形802所示。例如，次級電流352減小。在另一示例中，如果電壓信號362(例如，VDR)變得大於第一閾值電壓828(例如，如波形808所示)，則信號366從邏輯高電平變為邏輯低電平(例如，如波形810所示)。在另一示例中，電晶體310被關斷，並且電晶體310的溝道電流368減小到低值(例如，幾乎為零)。在另一示例中，電晶體310的體二極體電流370流過電晶體310的體二極體374，然後減小到低值。在另一示例中，退磁時段在時刻t30之前結束。在另一示例中，緊接退磁時段的結束，電壓信號362增大到值819，如波形808的上升沿所示。
根據一些實施例，次級控制器308在端子390處接收電壓信號362(例如，VDR)，並確定電壓信號362是否超出第一參考電壓829(例如，Vref1)。在一個實施例中，第一參考電壓829(例如，Vref1)高於第一閾值電壓828(例如，Vth1)，並且第一閾值電壓828(例如，Vth1)高於第二閾值電壓830(例如，Vth2)。例如，第一參考電壓829(例如，Vref1)大約等 於15V。在另一實施例中，如果電壓信號362(例如，值819)未被確定為超出第一參考電壓829(例如，在時刻t25之後但在時刻t30之前，如波形808所示)，則即使電壓信號362(例如，VDR)減小到低於第一閾值電壓828(例如，Vth1)和第二閾值電壓830(例如，Vth2)二者的值(例如，值827)，次級控制器308也不會將信號366從邏輯低電平變為邏輯高電平，從而電晶體310保持關斷。
根據本發明的另一實施例，第7圖是以斷續傳導模式(DCM)操作的如第3B圖所示的電源變換系統400的簡化時序圖。例如，波形802將功率開關430接通或關斷表示為時間的函數，波形808將電壓信號462(例如，在端子DR處)表示為時間的函數，而波形810將信號466(例如，在端子G2處)表示為時間的函數。
如先前討論的那樣，在一個實施例中，如果電壓信號362(例如，VDR)變得大於第一閾值電壓828(例如，如波形808所示)，則信號366從邏輯高電平變為邏輯低電平(例如，如波形810所示)，以便關斷電晶體310。例如，電晶體310這樣的硬關斷(hard turn-off)經常在電晶體310的汲極處產生振鈴(ringing)，因為包括初級繞組304和次級繞組306的變壓器中剩餘的能量通過電晶體310的寄生體二極體374散出，並與電晶體310的寄生電容器及變壓器的電感器產生共振。在另一示例中，這些共振振鈴(例如，如波形808所示在時刻t30之前的振鈴)可達到低於第一閾值電壓828(例如，Vth1)和第二閾值電壓830(例如，Vth2)二者的值(例如，值827)。
同樣如先前討論的那樣，在另一實施例中，次級控制器308確定電壓信號362(例如，VDR)是否超出第一參考電壓829(例如，Vref1)，並基於該確定的結果，還決定是否回應於電壓信號362(例如，VDR)減小到低於第一閾值電壓828(例如，Vth1)和第二閾值電壓830(例如，Vth2)二者的值而關斷電晶體310。例如，如果初級側上的AC輸入電壓具有大的振幅，則電壓信號362的值818高於電壓信號362的值819，如波形808所示；因 此，第一參考電壓829(例如，Vref1)可被選擇為小於值818但大於值819，以便避免通過共振振鈴(例如，如波形808所示在時刻t30之前的振鈴)誤觸發次級控制器308。在另一示例中，該誤觸發可導致次級側整流器的不同步和輸出電壓350的不穩定性。
如上面所討論的和在這裡進一步強調的那樣，第7圖僅僅是示例，其不應當不當地限制申請專利範圍的範疇。本領域的普通技術人員將認識到許多變更、替換和修改。例如，以其他模式(例如，連續傳導模式和臨界傳導模式(例如，准諧振模式))操作的、如第3A圖所示的電源變換系統300或如第3B圖所示的電源變換系統400也可實現如第7圖所示的方案。
根據某些實施例，如第7圖所示的方案在連續傳導模式下實現。在一個實施例中，如果電壓信號362被次級控制器308確定為超出第一參考電壓829，則次級控制器308回應於電壓信號362(例如，VDR)從高於第一參考電壓829的值減小到低於第一閾值電壓828(例如，Vth1)和第二閾值電壓830(例如，Vth2)二者的值，將信號366從邏輯低電平變為邏輯高電平以便接通電晶體310。在另一實施例中，如果電壓信號362未被次級控制器308確定為超出第一參考電壓829，則即使電壓信號362(例如，VDR)減小到低於第一閾值電壓828(例如，Vth1)和第二閾值電壓830(例如，Vth2)二者的值，次級控制器308也不會將信號366從邏輯低電平變為邏輯高電平，從而電晶體310保持關斷。在另一實施例中，控制器302在退磁時段結束之前接通電晶體310(例如，控制器302在次級電流352下降到零之前接通電晶體310)，並且作為回應，電壓信號362(例如，VDR)增大。在另一示例中，次級控制器308檢測到電壓信號362的上升沿，並改變信號366以關斷電晶體310。
第8圖是根據本發明的另一實施例，以斷續傳導模式(DCM)操作的、如第3A圖所示的電源變換系統300的簡化時序圖。該圖僅僅是示 例，其不應當不當地限制申請專利範圍的範疇。本領域的普通技術人員將認識到許多變更、替換和修改。例如，波形902將功率開關330接通或關斷表示為時間的函數，波形908將電壓信號362(例如，在端子DR處的VDR)表示為時間的函數，而波形910將信號366(例如，在端子G2處)表示為時間的函數。
如第8圖所示，根據一些實施例，次級控制器308在端子390處接收電壓信號362(例如，VDR)，並確定電壓信號362是否超出第二參考電壓929(例如，Vref2)。在一個實施例中，如果電壓信號362被確定為超出第二參考電壓929(例如，Vref2)，則次級控制器308進一步確定電壓信號362保持超出第二參考電壓929(例如，Vref2)的持續時間，並確定該持續時間是否比第一閾值時間段(例如，Tth1)長。例如，第二參考電壓929(例如，Vref2)低於第7圖所示的第一參考電壓829(例如，Vref1)。在另一示例中，第二參考電壓929(例如，Vref2)高於地電壓372(例如，零伏)，並且第一閾值電壓928(例如，Vth1)和第二閾值電壓930(例如，Vth2)二者均低於地電壓372(例如，零伏)。
在另一實施例中，如果電壓信號362保持超出第二參考電壓929(例如，Vref2)的持續時間被確定為比第一閾值時間段(例如，Tth1)長，則次級控制器308回應於電壓信號362(例如，VDR)從高於第二參考電壓929的值減小到低於第一閾值電壓928(例如，Vth1)和第二閾值電壓930(例如，Vth2)二者的值，將信號366從邏輯低電平變為邏輯高電平以接通電晶體310。在另一實施例中，如果電壓信號362保持超出第二參考電壓929(例如，Vref2)的持續時間未被確定為比第一閾值時間段(例如，Tth1)長，則即使電壓信號362(例如，VDR)減小到低於第一閾值電壓928(例如，Vth1)和第二閾值電壓930(例如，Vth2)二者的值，次級控制器308也不會將信號366從邏輯低電平變為邏輯高電平，從而電晶體310保持關斷。
例如，功率開關330的開關週期包括功率開關330閉合(例 如，接通)的接通時間段和功率開關330斷開(例如，關斷)的關斷時間段。在另一示例中，如第8圖所示，功率開關330的接通時間段(例如，Ton)開始於時刻t34，結束於時刻t35，功率開關330的關斷時間段(例如，Toff)開始於時刻t35，結束於時刻t40。在另一示例中，與包括初級繞組304和次級繞組306的變壓器相關聯的退磁時段(例如，Tdemag)開始於時刻t35，結束於時刻t40或時刻t40之前。在另一示例中，t34t35t40。
在一個實施例中，在接通時間段(例如，Ton)期間，功率開關330閉合(例如，接通)，如波形902所示，並且能量被儲存在包括初級繞組304和次級繞組306的變壓器中。例如，次級電流352具有低值(例如，幾乎為零)。在另一示例中，由次級控制器308接收的電壓信號362(例如，VDR)具有高於零的值918(例如，如波形908所示)。在另一示例中，信號366處於邏輯低電平(例如，如波形910所示)，並且電晶體310關斷。在另一示例中，在接通時間段(例如，Ton)期間，電晶體310的溝道電流368具有低值(例如，幾乎為零)，並且電晶體310的體二極體電流370具有低值(例如，幾乎為零)。
在另一實施例中，在接通時間段的結束處(例如，在時刻t35處)，功率開關330斷開(例如，關斷)，如波形902所示，並且能量被轉移到次級側。例如，次級電流352增大(例如，在時刻t35處)。在另一示例中，電壓信號362(例如，VDR)從值918減小到值926(例如，如波形908所示)。在另一示例中，值926低於第一閾值電壓928(例如，Vth1)和第二閾值電壓930(例如，Vth2)二者。在另一示例中，第一閾值電壓928(例如，Vth1)和第二閾值電壓930(例如，Vth2)二者均低於地電壓372(例如，零伏)。在另一示例中，第一閾值電壓928(例如，Vth1)大約等於-300mV，並且第二閾值電壓930(例如，Vth2)大約等於-10mV。在另一示例中，電晶體310的體二極體374開始導通，並且體二極體374的體二極體電流370增大。
根據某些實施例，次級控制器308在端子390處接收電壓信號 362(例如，VDR)，並確定電壓信號362是否超出第二參考電壓929(例如，Vref2)。在一個實施例中，如果電壓信號362被確定為超出(例如，在時刻t34處)第二參考電壓929(例如，Vref2)，則次級控制器308進一步確定電壓信號362保持超出第二參考電壓929(例如，Vref2)的持續時間(例如，從時刻t34到時刻t35的持續時間TA)，並確定該持續時間(例如，持續時間TA)是否比第一閾值時間段(例如，Tth1)長。例如，第二參考電壓929(例如，Vref2)低於第7圖所示的第一參考電壓829(例如，Vref1)。在另一實施例中，如果該持續時間(例如，持續時間TA)被確定為比第一閾值時間段(例如，Tth1)長，則次級控制器308回應於電壓信號362(例如，VDR)從高於第二參考電壓929的值(例如，值918)減小到低於第一閾值電壓928(例如，Vth1)和第二閾值電壓930(例如，Vth2)二者的值(例如，值926)，將信號366從邏輯低電平變為邏輯高電平(例如，在時刻t35處，如波形910所示，或在t35之後的某個時刻)以便接通電晶體310。在另一實施例中，如果該持續時間(例如，持續時間TA)被確定為比第一閾值時間段(例如，Tth1)長，則次級控制器308回應於電壓信號362(例如，VDR)從高於第二參考電壓929的值(例如，值918)減小到低於第二閾值電壓930(例如，Vth2)的值(例如，值926)，將信號366從邏輯低電平變為邏輯高電平(例如，在時刻t35處，如波形910所示，或在t35之後的某個時刻)以便接通電晶體310。
例如，持續時間TA比第一閾值時間段Tth1長。在另一示例中，第一閾值電壓928(例如，Vth1)與第7圖所示的第一閾值電壓828(例如，Vth1)相同，並且第二閾值電壓930(例如，Vth2)與第7圖所示的第二閾值電壓830(例如，Vth2)相同。在另一示例中，在電壓信號362(例如，VDR)從值918減小到值926的時刻與信號366從邏輯低電平變為邏輯高電平的時刻之間存在延時(例如，Td)。在另一示例中，該延時(例如，Td)為零。
在另一示例中，在電晶體310接通以後，電晶體310的溝道電流368增大。在另一實施例中，次級電流352等於溝道電流368和體二極體電流370的和。
在另一實施例中，如果持續時間(例如，持續時間TA)未被確定為比第一閾值時間段(例如，Tth1)長，則不管電壓信號362(例如，VDR)是否減小到低於第一閾值電壓928(例如，Vth1)和第二閾值電壓930(例如，Vth2)二者的值，次級控制器308都將信號366保持在邏輯低電平以保持電晶體310關斷。在另一實施例中，如果持續時間(例如，持續時間TA)未被確定為比第一閾值時間段(例如，Tth1)長，則不管電壓信號362(例如，VDR)是否減小到低於第二閾值電壓930(例如，Vth2)的值，次級控制器308都將信號366保持在邏輯低電平以保持電晶體310關斷。
根據一個實施例，在退磁時段期間，功率開關330保持斷開(例如，關斷)，如波形902所示。例如，次級電流352減小。在另一示例中，如果電壓信號362(例如，VDR)變為大於第一閾值電壓928(例如，如波形908所示)，則信號366從邏輯高電平變為邏輯低電平(例如，如波形910所示)。在另一示例中，電晶體310被關斷，並且電晶體310的溝道電流368減小到低值(例如，幾乎為零)。在另一示例中，電晶體310的體二極體電流370流過電晶體310的體二極體374，然後減小到低值。在另一示例中，退磁時段在時刻t40之前結束。在另一示例中，緊接退磁時段的結束，電壓信號362增大到值919，如波形908的上升沿所示。
根據某些實施例，次級控制器308在端子390處接收電壓信號362(例如，VDR)，並確定電壓信號362是否超出第二參考電壓929(例如，Vref2)。在一個實施例中，如果電壓信號362被確定為超出(例如，在時刻t36處)第二參考電壓929(例如，Vref2)，則次級控制器308進一步確定電壓信號362保持超出第二參考電壓929(例如，Vref2)的持續時間(例如，從時刻t36到時刻t37的持續時間TB)，並確定該持續時間(例如，持續時間 TB)是否比第一閾值時間段(例如，Tth1)長。在另一實施例中，如果持續時間(例如，持續時間TB)未被確定為比第一閾值時間段(例如，Tth1)長，則即使電壓信號362(例如，VDR)減小到低於第一閾值電壓928(例如，Vth1)和第二閾值電壓930(例如，Vth2)二者的值(例如，值927)，次級控制器308也不會將信號366從邏輯低電平變為邏輯高電平，從而電晶體310保持關斷。例如，持續時間TB比第一閾值時間段Tth1短。
根據本發明的另一實施例，第8圖是以斷續傳導模式(DCM)操作的如第3B圖所示的電源變換系統400的簡化時序圖。例如，波形902將功率開關430接通或關斷表示為時間的函數，波形908將電壓信號462(例如，在端子DR處)表示為時間的函數，而波形910將信號466(例如，在端子G2處)表示為時間的函數。
如先前討論的那樣，在一個實施例中，如果電壓信號362(例如，VDR)變得大於第一閾值電壓928(例如，如波形908所示)，則信號366從邏輯高電平變為邏輯低電平(例如，如波形910所示)，以便關斷電晶體310。例如，電晶體310這樣的硬關斷經常在電晶體310的汲極處產生振鈴，因為包括初級繞組304和次級繞組306的變壓器中剩餘的能量通過電晶體310的寄生體二極體374散出，並與電晶體310的寄生電容器及變壓器的電感器產生共振。在另一示例中，這些共振振鈴(例如，如波形908所示在時刻t40之前的振鈴)可達到低於第一閾值電壓928(例如，Vth1)和第二閾值電壓930(例如，Vth2)二者的值(例如，值927)。
同樣如先前討論的那樣，在另一實施例中，次級控制器308確定電壓信號362保持超出第二參考電壓929(例如，Vref2)的持續時間是否比第一閾值時間段(例如，Tth1)長。例如，基於該確定的結果，次級控制器308還決定是否回應於電壓信號362(例如，VDR)減小到低於第一閾值電壓928(例如，Vth1)和第二閾值電壓930(例如，Vth2)二者的值而關斷電晶體310。
在另一示例中，如果初級側上的AC輸入電壓具有小的振幅，則電壓信號362的值918和電壓信號362的值919近似相等，如波形908所示；因此，選擇小於值918但大於值919的第一參考電壓829(例如，Vref1)的值是困難的，但是第二參考電壓929(例如，Vref2)的值可被選擇為使得電壓信號362保持超出第二參考電壓929(例如，Vref2)的持續時間可被用於避免被共振振鈴(例如，如波形908所示在時刻t40之前的振鈴)誤觸發次級控制器308。在另一示例中，該誤觸發可導致次級側整流器的不同步和輸出電壓350的不穩定性。
如上面所討論的和在這裡進一步強調的那樣，第8圖僅僅是示例，其不應當不當地限制申請專利範圍的範疇。本領域的普通技術人員將認識到許多變更、替換和修改。例如，以其他模式(例如，連續傳導模式和臨界傳導模式(例如，准諧振模式))操作的、如第3A圖所示的電源變換系統300或如第3B圖所示的電源變換系統400也可實現如第8圖所示的方案。
根據某些實施例，如第8圖所示的方案在連續傳導模式下實現。在一個實施例中，如果電壓信號362保持超出第二參考電壓929(例如，Vref2)的持續時間被確定為比第一閾值時間段(例如，Tth1)長，則次級控制器308回應於電壓信號362(例如，VDR)從高於第二參考電壓929的值減小到低於第一閾值電壓928(例如，Vth1)和第二閾值電壓930(例如，Vth2)二者的值，將信號366從邏輯低電平變為邏輯高電平以便接通電晶體310。在另一實施例中，如果電壓信號362保持超出第二參考電壓929(例如，Vref2)的持續時間未被確定為比第一閾值時間段(例如，Tth1)長，則即使電壓信號362(例如，VDR)減小到低於第一閾值電壓928(例如，Vth1)和第二閾值電壓930(例如，Vth2)二者的值，次級控制器308也不會將信號366從邏輯低電平變為邏輯高電平，從而電晶體310保持關斷。在另一實施例中，控制器302在退磁時段結束之前接通電晶體310(例如，控制器302 在次級電流352下降到零之前接通電晶體310)，並且作為回應，電壓信號362(例如，VDR)增大。在另一示例中，次級控制器308檢測到電壓信號362的上升沿，並改變信號366以關斷電晶體310。
根據一些實施例，如第8圖所示，次級控制器308在端子390處接收電壓信號362(例如，VDR)，並確定電壓信號362是否低於第一參考電壓829(例如，Vref1)但超出第二參考電壓929(例如，Vref2)。在一個實施例中，如果電壓信號362被確定為低於第一參考電壓829(例如，Vref1)但超出第二參考電壓929(例如，Vref2)，則次級控制器308進一步確定電壓信號362保持低於第一參考電壓829(例如，Vref1)但超出第二參考電壓929(例如，Vref2)的持續時間，並確定該持續時間是否比第一閾值時間段(例如，Tth1)長。在另一實施例中，如果電壓信號362保持低於第一參考電壓829(例如，Vref1)但超出第二參考電壓929(例如，Vref2)的持續時間被確定為比第一閾值時間段(例如，Tth1)長，則次級控制器308回應於電壓信號362(例如，VDR)從高於第二參考電壓929的值減小到低於第一閾值電壓928(例如，Vth1)和第二閾值電壓930(例如，Vth2)二者的值，將信號366從邏輯低電平變為邏輯高電平以便接通電晶體310。在另一實施例中，如果電壓信號362保持低於第一參考電壓829(例如，Vref1)但超出第二參考電壓929(例如，Vref2)的持續時間未被確定為比第一閾值時間段(例如，Tth1)長，則即使電壓信號362(例如，VDR)減小到低於第一閾值電壓928(例如，Vth1)和第二閾值電壓930(例如，Vth2)二者的值，次級控制器308也不會將信號366從邏輯低電平變為邏輯高電平，從而電晶體310保持關斷。
第9圖是根據本發明的另一實施例，以斷續傳導模式(DCM)操作的、如第3A圖所示的電源變換系統300的簡化時序圖。該圖僅僅是示例，其不應當不當地限制申請專利範圍的範疇。本領域的普通技術人員將認識到許多變更、替換和修改。例如，波形1002將功率開關330接通或關斷 表示為時間的函數，波形1008將電壓信號362(例如，在端子DR處的VDR)表示為時間的函數，而波形1010將信號366(例如，在端子G2處)表示為時間的函數。
如第9圖所示，次級控制器308在端子390處接收電壓信號362(例如，VDR)，並確定從電壓信號362超出第三參考電壓1029(例如，Vref3)的時刻到電壓信號362下降到低於第四參考電壓1031(例如，Vref4)的時刻的持續時間，並進一步確定該持續時間是否比第二閾值時間段(例如，Tth2)長。在一個實施例中，如果該持續時間被確定為比第二閾值時間段(例如，Tth2)長，則次級控制器308回應於電壓信號362(例如，VDR)從高於第三參考電壓1029的值減小到低於第一閾值電壓1028(例如，Vth1)和第二閾值電壓1030(例如，Vth2)二者的值，將信號366從邏輯低電平變為邏輯高電平以便接通電晶體310。在另一實施例中，如果該持續時間未被確定為比第二閾值時間段(例如，Tth2)長，則即使電壓信號362(例如，VDR)減小到低於第一閾值電壓1028(例如，Vth1)和第二閾值電壓1030(例如，Vth2)二者的值，次級控制器308也不會將信號366從邏輯低電平變為邏輯高電平，從而電晶體310保持關斷。
例如，功率開關330的開關週期包括功率開關330閉合(例如，接通)的接通時間段和功率開關330斷開(例如，關斷)的關斷時間段。在另一示例中，如第9圖所示，功率開關330的接通時間段(例如，Ton)開始於時刻t44，結束於時刻t45，或開始於時刻t50，結束於時刻t51。在另一示例中，如第9圖所示，功率開關330的關斷時間段(例如，Toff)開始於時刻t45，結束於時刻t50。在另一示例中，與包括初級繞組304和次級繞組306的變壓器相關聯的退磁時段(例如，Tdemag)開始於時刻t45，結束於時刻t50或時刻t50之前。在另一示例中，t44t45t50t51。
在一個實施例中，在接通時間段(例如，Ton)期間，功率開關330閉合(例如，接通)，如波形1002所示，並且能量被儲存在包括初 級繞組304和次級繞組306的變壓器中。例如，次級電流352具有低值(例如，幾乎為零)。在另一示例中，由次級控制器308接收的電壓信號362(例如，VDR)具有高於零的值1018(例如，如波形1008所示)。在另一示例中，信號366處於邏輯低電平(例如，如波形1010所示)，並且電晶體310關斷。在另一示例中，在接通時間段(例如，Ton)期間，電晶體310的溝道電流368具有低值(例如，幾乎為零)，並且電晶體310的體二極體電流370具有低值(例如，幾乎為零)。
在另一實施例中，在接通時間段的結束處(例如，在時刻t45處或在時刻t51處)，功率開關330斷開(例如，關斷)，如波形1002所示，並且能量被轉移到次級側。例如，次級電流352增大(例如，在時刻t45處或在時刻t51處)。在另一示例中，電壓信號362(例如，VDR)從值1018減小到值1026(例如，如波形1008所示)。在另一示例中，值1026低於第一閾值電壓1028(例如，Vth1)和第二閾值電壓1030(例如，Vth2)二者。在另一示例中，第一閾值電壓1028(例如，Vth1)和第二閾值電壓1030(例如，Vth2)二者均低於地電壓372(例如，零伏)。在另一示例中，第一閾值電壓1028(例如，Vth1)大約等於-300mV，並且第二閾值電壓1030(例如，Vth2)大約等於-10mV。在另一示例中，電晶體310的體二極體374開始導通，並且體二極體374的體二極體電流370增大。
根據一些實施例，次級控制器308在端子390處接收電壓信號362(例如，VDR)，並確定從電壓信號362超出第三參考電壓1029(例如，Vref3)的時刻(例如，時刻t46)到電壓信號362下降到低於第四參考電壓1031(例如，Vref4)的時刻(例如，時刻t47)的持續時間(例如，持續時間TC)，並進一步確定該持續時間(例如，持續時間TC)是否比第二閾值時間段(例如，Tth2)長。例如，第四參考電壓1031(例如，Vref4)低於第三參考電壓1029(例如，Vref3)，第三參考電壓1029(例如，Vref3)低於第7圖所示的第一參考電壓829(例如，Vref1)，也低於第8圖所示的第二 參考電壓929(例如，Vref2)。在另一示例中，第三參考電壓1029(例如，Vref3)高於第四參考電壓1031(例如，Vref4)，第四參考電壓1031(例如，Vref4)高於第一閾值電壓1028(例如，Vth1)，而第一閾值電壓1028(例如，Vth1)高於第二閾值電壓1030(例如，Vth2)。在另一示例中，第三參考電壓1029(例如，Vref3)和第四參考電壓1031(例如，Vref4)二者均高於地電壓372(例如，零伏)，而第一閾值電壓1028(例如，Vth1)和第二閾值電壓1030(例如，Vth2)二者均低於地電壓372(例如，零伏)。在另一示例中，持續時間TC比第二閾值時間段Tth2短。
在一個實施例中，如果持續時間(例如，持續時間TC)未被確定為比第二閾值時間段(例如，Tth2)長，則即使電壓信號362(例如，VDR)減小到低於第一閾值電壓1028(例如，Vth1)和第二閾值電壓1030(例如，Vth2)二者的值(例如，值1027)，次級控制器308也不會將信號366從邏輯低電平變為邏輯高電平，從而電晶體310保持關斷。例如，第一閾值電壓1028(例如，Vth1)與已經在第8圖中示出的第一閾值電壓928(例如，Vth1)相同，也與第7圖所示的第一閾值電壓828(例如，Vth1)相同。在另一示例中，第二閾值電壓1030(例如，Vth2)與第8圖所示的第二閾值電壓930(例如，Vth2)相同，也與第7圖所示的第二閾值電壓830(例如，Vth2)相同。
根據某些實施例，次級控制器308在端子390處接收電壓信號362(例如，VDR)，並確定從電壓信號362超出第三參考電壓1029(例如，Vref3)的時刻(例如，時刻t48)到電壓信號362下降到低於第四參考電壓1031(例如，Vref4)的時刻(例如，時刻t51)的持續時間(例如，持續時間TD)，並進一步確定該持續時間(例如，持續時間TD)是否比第二閾值時間段(例如，Tth2)長。在一個實施例中，如果持續時間(例如，持續時間TD)被確定為比第二閾值時間段(例如，Tth2)長，則次級控制器308回應於電壓信號362(例如，VDR)從高於第三參考電壓1029的值(例如， 值1018)減小到低於第一閾值電壓1028(例如，Vth1)和第二閾值電壓1030(例如，Vth2)二者的值(例如，值1026)，將信號366從邏輯低電平變為邏輯高電平(例如，在時刻t51處，如波形1010所示，或在t51之後的某個時刻)以便接通電晶體310。在另一實施例中，如果持續時間(例如，持續時間TD)被確定為比第二閾值時間段(例如，Tth2)長，則次級控制器308回應於電壓信號362(例如，VDR)從高於第三參考電壓1029的值(例如，值1018)減小到低於第二閾值電壓1030(例如，Vth2)的值(例如，值1026)，將信號366從邏輯低電平變為邏輯高電平(例如，在時刻t51處，如波形1010所示，或在t51之後的某個時刻)以便接通電晶體310。
例如，持續時間TD比第二閾值時間段Tth2長。在另一示例中，在電壓信號362(例如，VDR)從值1018減小到值1026的時刻與信號366從邏輯低電平變為邏輯高電平的時刻之間存在延時(例如，Td)。在另一示例中，該延時(例如，Td)為零。在另一實施例中，在電晶體310接通以後，電晶體310的溝道電流368增大。在另一實施例中，次級電流352等於溝道電流368和體二極體電流370的和。
在另一實施例中，如果持續時間(例如，持續時間TD)未被確定為比第二閾值時間段(例如，Tth2)長，則不管電壓信號362(例如，VDR)是否減小到低於第一閾值電壓1028(例如，Vth1)和第二閾值電壓1030(例如，Vth2)二者的值，次級控制器308都將信號366保持在邏輯低電平以保持電晶體310關斷。在另一實施例中，如果持續時間(例如，持續時間TD)未被確定為比第二閾值時間段(例如，Tth2)長，則不管電壓信號362(例如，VDR)是否減小到低於第二閾值電壓1030(例如，Vth2)的值，次級控制器308都將信號366保持在邏輯低電平以保持電晶體310關斷。
根據一個實施例，在退磁時段期間，功率開關330保持斷開(例如，關斷)，如波形1002所示。例如，次級電流352減小。在另一示例中，如果電壓信號362(例如，VDR)變得大於第一閾值電壓1028(例如， 如波形1008所示)，則信號366從邏輯高電平變為邏輯低電平(例如，如波形1010所示)。在另一示例中，電晶體310被關斷，並且電晶體310的溝道電流368減小到低值(例如，幾乎為零)。在另一示例中，電晶體310的體二極體電流370流過電晶體310的體二極體374，然後減小到低值。在另一示例中，退磁時段開始於時刻t45，而在時刻t50之前結束，或開始於時刻t51。在另一示例中，緊接退磁時段的結束，電壓信號362增大到值1019，如波形1008的上升沿所示。
根據本發明的另一實施例，第9圖是以斷續傳導模式(DCM)操作的如第3B圖所示的電源變換系統400的簡化時序圖。例如，波形1002將功率開關430接通或關斷表示為時間的函數，波形1008將電壓信號462(例如，在端子DR處)表示為時間的函數，而波形1010將信號466(例如，在端子G2處)表示為時間的函數。
如先前討論的那樣，在一個實施例中，如果電壓信號362(例如，VDR)變得大於第一閾值電壓1028(例如，如波形1008所示)，則信號366從邏輯高電平變為邏輯低電平(例如，如波形1010所示)從而關斷電晶體310。例如，電晶體310這樣的硬關斷經常在電晶體310的汲極處產生振鈴，因為包括初級繞組304和次級繞組306的變壓器中剩餘的能量通過電晶體310的寄生體二極體374散出，並與電晶體310的寄生電容器及變壓器的電感器產生共振。在另一示例中，這些共振振鈴(例如，如波形1008所示在時刻t50之前的振鈴)可達到低於第一閾值電壓1028(例如，Vth1)和第二閾值電壓1030(例如，Vth2)二者的值(例如，值1027)。
同樣如先前討論的那樣，在另一實施例中，次級控制器308確定從電壓信號362超出第三參考電壓1029(例如，Vref3)的時刻到電壓信號362下降到低於第四參考電壓1031(例如，Vref4)的時刻的持續時間是否比第二閾值時間段(例如，Tth2)長。例如，基於該確定的結果，次級控制器308進一步決定是否回應於電壓信號362(例如，VDR)減小到低於第一 閾值電壓1028(例如，Vth1)和第二閾值電壓1030(例如，Vth2)二者的值而關斷電晶體310。在另一示例中，如果電源變換系統300處於輕載或無載條件下，則持續時間TA(例如，Ton)可變得比第一閾值時間段(例如，Tth1)短，從而導致錯過脈衝觸發(pulse firing)和/或不同步，但是這樣的共振振鈴模式可被檢測，如第9圖所示。
如上面所討論的和在這裡進一步強調的那樣，第9圖僅僅是示例，其不應當不當地限制申請專利範圍的範疇。本領域的普通技術人員將認識到許多變更、替換和修改。例如，以其他模式(例如，連續傳導模式和臨界傳導模式(例如，准諧振模式))操作的、如第3A圖所示的電源變換系統300或如第3B圖所示的電源變換系統400也可實現如第9圖所示的方案。
根據某些實施例，如第9圖所示的方案在連續傳導模式下實現。在一個實施例中，如果從電壓信號362超出第三參考電壓1029(例如，Vref3)的時刻到電壓信號362下降到低於第四參考電壓1031(例如，Vref4)的時刻的持續時間被確定為比第二閾值時間段(例如，Tth2)長，則次級控制器308回應於電壓信號362(例如，VDR)從高於第三參考電壓1029的值減小到低於第一閾值電壓1028(例如，Vth1)和第二閾值電壓1030(例如，Vth2)二者的值，將信號366從邏輯低電平變為邏輯高電平以便接通電晶體310。在另一實施例中，如果從電壓信號362超出第三參考電壓1029(例如，Vref3)的時刻到電壓信號362下降到低於第四參考電壓1031(例如，Vref4)的時刻的持續時間未被確定為比第二閾值時間段(例如，Tth2)長，則即使電壓信號362(例如，VDR)減小到低於第一閾值電壓1028(例如，Vth1)和第二閾值電壓1030(例如，Vth2)二者的值，次級控制器308也不會將信號366從邏輯低電平變為邏輯高電平，從而電晶體310保持關斷。在另一實施例中，控制器302在退磁時段結束之前接通電晶體310(例如，控制器302在次級電流352下降到零之前接通電晶體310)，並且作為回應，電壓信號362 (例如，VDR)增大。在另一示例中，次級控制器308檢測到電壓信號362的上升沿，並改變信號366以關斷電晶體310。
根據某些實施例，如第9圖所示，次級控制器308在端子390處接收電壓信號362(例如，VDR)，確定從電壓信號362低於第一參考電壓829(例如，Vref1)和第二參考電壓929(例如，Vref1)二者但超出第三參考電壓1029(例如，Vref3)的時刻到電壓信號362下降到低於第四參考電壓1031(例如，Vref4)的時刻的持續時間，並進一步確定該持續時間是否比第二閾值時間段(例如，Tth2)長。例如，Vref1>Vref2>Vref3>Vref4。在一個實施例中，如果該持續時間被確定為比第二閾值時間段(例如，Tth2)長，則次級控制器308回應於電壓信號362(例如，VDR)從高於第三參考電壓1029的值減小到低於第一閾值電壓1028(例如，Vth1)和第二閾值電壓1030(例如，Vth2)二者的值，將信號366從邏輯低電平變為邏輯高電平以便接通電晶體310。在另一實施例中，如果該持續時間未被確定為比第二閾值時間段(例如，Tth2)長，則即使電壓信號362(例如，VDR)減小到低於第一閾值電壓1028(例如，Vth1)和第二閾值電壓1030(例如，Vth2)二者的值，次級控制器308也不會將信號366從邏輯低電平變為邏輯高電平，從而電晶體310保持關斷。
第10圖是根據本發明的另一實施例，示出了作為電源變換系統300的一部分的次級控制器308的某些元件的簡化圖。該圖僅僅是示例，其不應當不當地限制申請專利範圍的範疇。本領域的普通技術人員將認識到許多變更、替換和修改。次級控制器308包括：鉗位元元件1102，補償元件1104，上升沿檢測元件1106，比較器1124,1210,1220,1230和1240，下降沿檢測元件1110，時序控制器1112，邏輯控制元件1114，柵極驅動器1116，輕載檢測器1118，信號發生器1120，振盪器1122，欠壓鎖定元件1128，參考信號發生器1126，或閘1250，消抖元件1224，以及計時器元件1234。例如，次級控制器308的一些元件被用於同步整流，包括：鉗位元元件1102，補償 元件1104，上升沿檢測元件1106，比較器1124,1210,1220,1230和1240，下降沿檢測元件1110、時序控制器1112、邏輯控制元件1114、柵極驅動器1116，或閘1250，消抖元件1224，以及計時器元件1234。在另一示例中，次級控制器308的某些元件被用於輸出電壓檢測和控制，包括：輕載檢測器1118、信號發生器1120、振盪器1122、參考信號發生器1126、邏輯控制元件1114、以及柵極驅動器1116。在另一示例中，次級控制器308中用於同步整流的元件和次級控制器308中用於輸出電壓檢測和控制的元件被集成在同一晶片上。
在一個實施例中，鉗位元元件1102從端子390(例如，端子DR)接收電壓信號362(例如，VDR)。例如，電壓信號362(例如，VDR)被鉗位元元件1102鉗位元。在另一示例中，鉗位元組件1102從次級控制器308中移除。在另一實施例中，上升沿檢測元件1106，比較器1210,1220,1230和1240，以及下降沿檢測元件1110接收信號1158，該信號1158等於由補償元件1104修改的電壓信號362。例如，補償元件1104被省去，並且信號1158與電壓信號362相同。在另一示例中，上升沿檢測元件1106包括比較器，且下降沿檢測元件1110包括比較器。
在另一實施例中，比較器1210接收信號1158和第一參考電壓1218(例如，第一參考電壓829)，並向或閘輸出信號1216。例如，如果信號1158大於第一參考電壓1218(例如，第一參考電壓829)，則信號1216處於邏輯高電平。在另一示例中，如果信號1158小於第一參考電壓1218(例如，第一參考電壓829)，則信號1216處於邏輯低電平。在另一實施例中，比較器1220接收信號1158和第二參考電壓1228(例如，第二參考電壓929)，並向消抖元件1224輸出信號1222。例如，如果信號1158大於第二參考電壓1228(例如，第二參考電壓929)，則信號1222處於邏輯高電平。在另一示例中，如果信號1158小於第二參考電壓1228(例如，第二參考電壓929)，則信號1222處於邏輯低電平。
在另一實施例中，比較器1230接收信號1158和第三參考電壓1238(例如，第三參考電壓1029)，並向計時器元件1234輸出信號1232。例如，如果信號1158大於第三參考電壓1238(例如，第三參考電壓1029)，則信號1232處於邏輯高電平。在另一示例中，如果信號1158小於第三參考電壓1238(例如，第三參考電壓1029)，則信號1232處於邏輯低電平。在另一實施例中，比較器1240接收信號1158和第四參考電壓1248(例如，第四參考電壓1031)，並向計時器元件1234輸出信號1242。例如，如果信號1158大於第四參考電壓1248(例如，第四參考電壓1031)，則信號1242處於邏輯高電平。在另一示例中，如果信號1158小於第四參考電壓1248(例如，第四參考電壓1031)，則信號1242處於邏輯低電平。
根據一個實施例，消抖元件1224從比較器1220接收信號1222，確定信號1222是否指示信號1158在比第一閾值時間段(例如，Tth1)更長的持續時間內保持大於第二參考電壓1228(例如，第二參考電壓929)，並向或閘1250輸出信號1226。例如，如果消抖元件1224確定信號1222指示信號1158在比第一閾值時間段(例如，Tth1)更長的持續時間內保持大於第二參考電壓1228(例如，第二參考電壓929)，則消抖元件1224生成處於邏輯高電平的信號1226。在另一示例中，如果消抖元件1224確定信號1222未指示信號1158在比第一閾值時間段(例如，Tth1)更長的持續時間內保持大於第二參考電壓1228(例如，第二參考電壓929)，則消抖元件1224生成處於邏輯低電平的信號1226。
根據另一實施例，計時器元件1234從比較器1230接收信號1232，以及從比較器1240接收信號1242，並向或閘1250輸出信號1236。例如，計時器元件1234確定從信號1158超出第三參考電壓1238(例如，第三參考電壓1029)的時刻到信號1158下降到低於第四參考電壓1248(例如，第四參考電壓1031)的時刻的持續時間。在另一示例中，如果所確定的持續時間比第二閾值時間段(例如，Tth2)長，則計時器元件1234生成處於邏 輯高電平的信號1236。在另一示例中，如果所確定的持續時間不比第二閾值時間段(例如，Tth2)長，則計時器元件1234生成處於邏輯低電平的信號1236。
根據另一實施例，或閘1250分別從比較器1210、消抖元件1224和計時器元件1234接收信號1216,1226和1236，並向下降沿檢測元件1110(例如，比較器)輸出信號1252。例如，如果信號1216、1226和1236中的任意一個處於邏輯高電平，則或閘1250生成處於邏輯高電平的信號1252。在另一示例中，如果信號1216,1226和1236都不處於邏輯高電平，則或閘生成處於邏輯低電平的信號1252。
在一個實施例中，下降沿檢測元件1110(例如，比較器)從或閘1250接收信號1252，並向時序控制器1112輸出信號1111。例如，如果信號1252處於邏輯高電平，則下降沿檢測元件1110(例如，比較器)被使能用於下降沿檢測；而如果信號1252處於邏輯低電平，則下降沿檢測元件1110(例如，比較器)未被使能(例如，在待機中)用於下降沿檢測。在另一示例中，如果下降沿檢測元件1110(例如，比較器)被使能，則如果信號1158變得小於第二閾值電壓1113(例如，第二閾值電壓830、第二閾值電壓930、和/或第二閾值電壓1030)，那麼下降沿檢測元件1110將信號1111從邏輯高電平變為邏輯低電平。在另一示例中，如果下降沿檢測元件1110(例如，比較器)未被使能，則下降沿檢測元件1110將信號1111保持在邏輯高電平而不管信號1158是否變得小於第二閾值電壓1113。
在另一實施例中，上升沿檢測元件1106(例如，比較器)向時序控制器1112輸出信號1107。例如，如果信號1158變得大於第一閾值電壓1109(例如，第一閾值電壓828、第一閾值電壓928、和/或第一閾值電壓1028)，則上升沿檢測元件1106將信號1107從邏輯高電平變為邏輯低電平。在另一示例中，第一閾值電壓1109在大小上大於第二閾值電壓1113。
在另一實施例中，時序控制器1112接收信號1107和1111，並 向邏輯控制元件1114輸出信號1172。例如，邏輯控制元件1114向柵極驅動器1116輸出信號1115。在另一示例中，柵極驅動器1116提供信號366(例如，在端子G2處)以驅動電晶體310。例如，響應於信號1107從邏輯高電平變為邏輯低電平，柵極驅動器1116將信號366從邏輯高電平變為邏輯低電平以關斷電晶體310。在另一示例中，如果信號1111從邏輯高電平變為邏輯低電平，則柵極驅動器1116將信號366從邏輯低電平變為邏輯高電平以接通電晶體310。
根據一個實施例，次級控制器308通過電壓信號388(例如，Vs)連續監測輸出電壓350。例如，比較器1124接收參考信號1180和電壓信號388(例如，Vs)，並且輸出信號1182。在另一示例中，輕載檢測器1118從振盪器1122接收時鐘信號1174並且從時序控制器1112接收信號1176。在另一示例中，信號1176指示電壓信號362中的某些開關事件(例如，上升沿或下降沿)。在另一示例中，輕載檢測器1118輸出指示電源變換系統300的開關頻率的信號1178。在另一示例中，信號發生器1120接收信號1178和信號1182，並向邏輯控制元件1114輸出信號1184以影響電晶體310的狀態。
在另一實施例中，如果輸出電壓350在任意條件下(例如，當輸出負載條件從無載/輕載條件變為滿載條件時)下降到低於某閾值電平，則輸出電壓350減小(例如，低於某閾值電平)。例如，如果電壓信號388(例如，Vs)從在大小上大於參考信號1180的第一值變為在大小上低於參考信號1180的第二值，則信號發生器1120在信號1184中生成脈衝以便在短時間段內接通電晶體310。
根據一些實施例，如果信號1178指示電源變換系統300在無載/輕載條件下，則信號發生器1120回應於電壓信號388(例如，Vs)從在大小上大於參考信號1180的第一值變為在大小上低於參考信號1180的第二值，在信號1184中輸出脈衝。例如，響應於信號1184中的脈衝，柵極驅動器1116在信號366中生成脈衝730。在另一示例中，在與信號366中的脈衝730 相關聯的脈衝時段中，電晶體310被接通，並且溝道電流368以不同方向(例如，從輸出電容器312通過電晶體310到地)流動。在另一示例中，回饋信號360在大小上增加，並形成脈衝。根據某些實施例，控制器302檢測到回饋信號360的脈衝，並且作為回應，增大初級繞組304的峰值電流和開關頻率以便向次級側傳遞更多的能量。例如，輸出電壓350和電壓信號388最終在大小上增加。
如上面所討論的和在這裡進一步強調的那樣，第10圖僅僅是示例，其不應當不當地限制申請專利範圍的範疇。本領域的普通技術人員將認識到許多變更、替換和修改。例如，比較器1230和1240以及計時器元件1234從次級控制器308中移除，並且或閘1250接收信號1216和1226並向下降沿檢測元件1110(例如，比較器)輸出信號1252。在另一示例中，比較器1220和消抖元件1224從次級控制器308中移除，並且或閘1250接收信號1216和1236並向下降沿檢測元件1110(例如，比較器)輸出信號1252。在另一示例中，比較器1210從次級控制器308中移除，並且或閘1250接收信號1226和1236並向下降沿檢測元件1110(例如，比較器)輸出信號1252。
在另一示例中，比較器1220,1230和1240，消抖元件1224，計時器元件1234，以及或閘1250從次級控制器308中移除，並且信號1216被用作信號1252並由下降沿檢測元件1110(例如，比較器)接收。在另一示例中，比較器1210,1230和1240，計時器元件1234，以及或閘1250從次級控制器308中移除，並且信號1226被用作信號1252並由下降沿檢測元件1110(例如，比較器)接收。在另一示例中，比較器1210和1220，消抖元件1224，以及或閘1250從次級控制器308中移除，並且信號1236被用作信號1252並由下降沿檢測元件1110(例如，比較器)接收。
第11圖是根據本發明的一個實施例，示出了用於使能作為電源變換系統300的一部分的次級控制器308的下降沿檢測元件1110的方法的簡化圖。該圖僅僅是示例，其不應當不當地限制申請專利範圍的範疇。本 領域的普通技術人員將認識到許多變更、替換和修改。方法1300包括：用於保持下降沿檢測元件1110未使能的過程1310，用於確定條件A是否滿足的過程1320，用於確定條件B是否滿足的過程1322，用於確定條件C是否滿足的過程1324，用於確定條件A、條件B、或條件C中的至少一個是否滿足的過程1330，以及用於使能下降沿檢測元件1110的過程1340。
在過程1310，下降沿檢測元件1110保持未使能(例如，保持待機)。例如，如果信號1252處於邏輯低電平，則下降沿檢測元件1110(例如，比較器)不被使能(例如，在待機中)用於下降沿檢測。在另一示例中，如果下降沿檢測元件1110(例如，比較器)未被使能，則下降沿檢測元件1110將信號1111保持在邏輯高電平而不管信號1158是否變為小於第二閾值電壓1113。
在過程1320，確定條件A是否滿足，其中條件A要求信號1158大於第一參考電壓1218(例如，第一參考電壓829)。例如，如果信號1158大於第一參考電壓1218(例如，第一參考電壓829)，則條件A被確定為滿足。在另一示例中，過程1320由比較器1210執行。
在過程1322，確定條件B是否滿足，其中條件B要求信號1158在比第一閾值時間段(Tth1)更長的持續時間內保持大於第二參考電壓1228(例如，第二參考電壓929)。例如，如果信號1158在比第一閾值時間段(Tth1)更長的持續時間內保持大於第二參考電壓1228(例如，第二參考電壓929)，則條件B被確定為滿足。在另一示例中，過程1322由比較器1220和消抖元件1224執行。
在過程1324，確定條件C是否滿足，其中條件C要求從信號1158超出第三參考電壓1238(例如，第三參考電壓1029)的時刻到信號1158下降到低於第四參考電壓1248(例如，第四參考電壓1031)的時刻的持續時間比第二閾值時間段(Tth2)長。例如，如果從信號1158超出第三參考電壓1238(例如，第三參考電壓1029)的時刻到信號1158下降到低於第四參 考電壓1248(例如，第四參考電壓1031)的時刻的持續時間比第二閾值時間段(Tth2)長，則條件C被確定為滿足。在另一示例中，過程1324由比較器1230和1240以及計時器元件1234執行。
根據某些實施例，第二參考電壓1228(例如，第二參考電壓929)小於第一參考電壓1218(例如，第一參考電壓829)，第三參考電壓1238(例如，第三參考電壓1029)小於第二參考電壓1228(例如，第二參考電壓929)，第四參考電壓1248(例如，第四參考電壓1031)小於第三參考電壓1238(例如，第三參考電壓1029)，並且第二閾值電壓1113(例如，第二閾值電壓830、第二閾值電壓930、和/或第二閾值電壓1030)小於第四參考電壓1248(例如，第四參考電壓1031)。根據一些實施例，第一參考電壓1218(例如，第一參考電壓829)、第二參考電壓1228(例如，第二參考電壓929)、第三參考電壓1238(例如，第三參考電壓1029)、第四參考電壓1248(例如，第四參考電壓1031)每個都大於零，並且第二閾值電壓1113(例如，第二閾值電壓830、第二閾值電壓930、和/或第二閾值電壓1030)小於零。
在過程1330，確定條件A、條件B、或條件C中的至少一個是否滿足。例如，如果條件A滿足，則條件A、條件B、或條件C中的至少一個滿足。在另一示例中，如果條件A和條件B滿足，則條件A、條件B、或條件C中的至少一個滿足。在另一示例中，過程1330由或閘1250執行。
根據一個實施例，如果條件A、條件B、或條件C都不滿足，則執行過程1310，使得下降沿檢測元件1110保持未使能(例如，保持待機)。根據另一實施例，如果條件A、條件B、或條件C中的至少一個滿足，則執行過程1340。
例如，如果下降沿檢測元件1110(例如，比較器)未被使能，則下降沿檢測元件1110將信號1111保持在邏輯高電平而不管信號1158是否變為小於第二閾值電壓1113(例如，第二閾值電壓830、第二閾值電壓930、和/或第二閾值電壓1030)。在另一示例中，如果下降沿檢測元件1110(例如， 比較器)未被使能，則柵極驅動器1116將信號366保持在邏輯低電平從而保持電晶體310關斷而不管信號1158是否變為小於第二閾值電壓1113(例如，第二閾值電壓830、第二閾值電壓930、和/或第二閾值電壓1030)。
在過程1340，下降沿檢測元件1110被使能。例如，如果下降沿檢測元件1110(例如，比較器)被使能，則如果信號1158變得小於第二閾值電壓1113(例如，第二閾值電壓830、第二閾值電壓930、和/或第二閾值電壓1030)，那麼下降沿檢測元件1110將信號1111從邏輯高電平變為邏輯低電平。在另一示例中，如果信號1111從邏輯高電平變為邏輯低電平，則柵極驅動器1116將信號366從邏輯低電平變為邏輯高電平，以接通電晶體310。在另一示例中，如果下降沿檢測元件1110(例如，比較器)被使能且如果信號1158變得小於第二閾值電壓1113(例如，第二閾值電壓830、第二閾值電壓930、和/或第二閾值電壓1030)，則柵極驅動器1116將信號366從邏輯低電平變為邏輯高電平，以接通電晶體310。
如上面所討論的和在這裡進一步強調的那樣，第11圖僅僅是示例，其不應當不當地限制申請專利範圍的範疇。本領域的普通技術人員將認識到許多變更、替換和修改。例如，如果下降沿檢測元件1110在過程1340被使能，則在下降沿檢測元件1110檢測到信號1158變為小於第二閾值電壓1113之後，下降沿檢測元件1110再次變為未使能，從而重複過程1310。在另一示例中，信號1158與電壓信號362相同。
在一個實施例中，次級控制器408與第10圖所示的次級控制器308相同。在另一實施例中，第11圖是示出了用於使能作為電源變換系統400的一部分的次級控制器408的下降沿檢測元件1110的方法的簡化圖。
根據一些實施例，以其他模式(例如，連續傳導模式和臨界傳導模式(例如，准諧振模式))操作的、作為電源變換系統300的一部分的次級控制器308或作為電源變換系統400的一部分的次級控制器408也可實現如第10圖和第11圖所示的方案。
本發明的某些實施例提供了可避免開關脈衝由於寄生電容器和變壓器電感引起的共振振盪而導致開關脈衝的錯誤觸發的整流電路。例如，開關脈衝的錯誤觸發可引起次級側開關控制和初級側開關控制之間的不同步。在另一示例中，該不同步可引起可能導致電源變換系統損壞的可靠性問題。本發明的一些實施例提供了提高次級側開關與初級側開關的同步性並且也提高電源變換系統的可靠性的系統和方法。例如，本發明的次級控制器可識別負脈衝是真的接通信號還是只是共振振鈴或毛刺。
根據另一實施例，用於調節電源變換系統的系統控制器包括第一控制器端子和第二控制器端子。此外，該系統控制器被配置為在第一控制器端子接收輸入信號，並且至少部分基於該輸入信號，在第二控制器端子生成驅動信號以接通或關斷電晶體從而影響與電源變換系統的次級繞組相關聯的電流。此外，該系統控制器還被配置為：確定該輸入信號在第一時刻是否大於第一閾值；回應於該輸入信號被確定為在第一時刻大於第一閾值，確定該輸入信號在第二時刻是否小於第二閾值；並且回應於該輸入信號被確定為在第二時刻小於第二閾值，將第二控制器端子處的驅動信號從第一邏輯電平變為第二邏輯電平。此外，第二時刻在第一時刻之後。例如，至少根據第7圖和/或第10圖來實現該系統控制器。
根據另一實施例，用於調節電源變換系統的系統控制器包括第一控制器端子和第二控制器端子。此外，該系統控制器被配置為在第一控制器端子接收輸入信號，並且至少部分基於該輸入信號，在第二控制器端子生成驅動信號以接通或關斷電晶體，以影響與電源變換系統的次級繞組相關聯的電流。此外，該系統控制器還被配置為：確定該輸入信號是否在比預定持續時間更長的時間段內保持大於第一閾值，並且回應於該輸入信號被確定為在比預定持續時間更長的時間段內保持大於第一閾值，確定該輸入信號在該時間段之後的某時刻是否小於第二閾值。此外，該系統控制器還被配置為：回應於該輸入信號被確定為在該時刻小於第二閾值，將 第二控制器端子處的驅動信號從第一邏輯電平變為第二邏輯電平。例如，至少根據第8圖和/或第10圖來實現該系統控制器。
根據另一實施例，用於調節電源變換系統的系統控制器包括第一控制器端子和第二控制器端子。此外，該系統控制器被配置為在第一控制器端子接收輸入信號，並且至少部分基於該輸入信號，在第二控制器端子生成驅動信號以接通或關斷電晶體從而影響與電源變換系統的次級繞組相關聯的電流。此外，該系統控制器還被配置為：確定從該輸入信號變得大於第一閾值的第一時刻到該輸入信號變得小於第二閾值的第二時刻的時間間隔是否比預定持續時間長，並且回應於該時間間隔被確定為比預定持續時間長，確定該輸入信號在該時間間隔之後的某時刻是否小於第三閾值。此外，該系統控制器還被配置為：回應於該輸入信號被確定為在該時刻小於第三閾值，將第二控制器端子處的驅動信號從第一邏輯電平變為第二邏輯電平。例如，至少根據第9圖和/或第10圖來實現該系統控制器。
根據另一實施例，用於調節電源變換系統的系統控制器包括第一控制器端子和第二控制器端子。此外，該系統控制器被配置為在第一控制器端子接收輸入信號，並且至少部分基於該輸入信號，在第二控制器端子生成驅動信號以接通或關斷電晶體從而影響與電源變換系統的次級繞組相關聯的電流。此外，該系統控制器還被配置為：確定該輸入信號是否大於第一閾值；確定該輸入信號是否在比第一預定持續時間更長的時間段內保持大於第二閾值；並且確定從該輸入信號變得大於第三閾值的第一時刻到該輸入信號變得小於第四閾值的第二時刻的時間間隔是否比第二預定持續時間長。此外，該系統控制器還被配置為：回應於該輸入信號被確定為大於第一閾值、該輸入信號被確定為在比第一預定持續時間更長的時間段內保持大於第二閾值、或該時間間隔被確定為比第二預定持續時間長，確定該輸入信號是否小於第五閾值，並且回應於該輸入信號被確定為小於第五閾值，將第二控制器端子處的驅動信號從第一邏輯電平變為第二邏輯 電平。例如，至少根據第10圖和/或第11圖來實現該系統控制器。
根據另一實施例，用於調節電源變換系統的方法包括：接收輸入信號，處理與該輸入信號相關聯的資訊，並至少部分基於該輸入信號生成驅動信號以接通或關斷電晶體從而影響與電源變換系統的次級繞組相關聯的電流。此外，處理與該輸入信號相關聯的資訊包括：確定該輸入信號在第一時刻是否大於第一閾值。此外，至少部分基於該輸入信號生成驅動信號以接通或關斷電晶體從而影響與電源變換系統的次級繞組相關聯的電流包括：回應於該輸入信號被確定為在第一時刻大於第一閾值，確定該輸入信號在第二時刻是否小於第二閾值，並且回應於該輸入信號被確定為在第二時刻小於第二閾值，將驅動信號從第一邏輯電平變為第二邏輯電平。此外，第二時刻在第一時刻之後。例如，至少根據第7圖和/或第10圖來實現該方法。
根據另一實施例，用於調節電源變換系統的方法包括：接收輸入信號，處理與該輸入信號相關聯的資訊，並至少部分基於該輸入信號生成驅動信號以接通或關斷電晶體從而影響與電源變換系統的次級繞組相關聯的電流。此外，處理與該輸入信號相關聯的資訊包括：確定該輸入信號是否在比預定持續時間更長的時間段內保持大於第一閾值。此外，至少部分基於該輸入信號生成驅動信號以接通或關斷電晶體從而影響與電源變換系統的次級繞組相關聯的電流包括：回應於該輸入信號被確定為在比預定持續時間更長的時間段內保持大於第一閾值，確定該輸入信號在該時間段之後的某時刻是否小於第二閾值，並且回應於該輸入信號被確定為在該時刻小於第二閾值，將驅動信號從第一邏輯電平變為第二邏輯電平。例如，至少根據第8圖和/或第10圖來實現該方法。
根據另一實施例，用於調節電源變換系統的方法包括：接收輸入信號，處理與該輸入信號相關聯的資訊，並至少部分基於該輸入信號生成驅動信號以接通或關斷電晶體從而影響與電源變換系統的次級繞組相 關聯的電流。此外，處理與該輸入信號相關聯的資訊包括：確定從該輸入信號變得大於第一閾值的第一時刻到該輸入信號變得小於第二閾值的第二時刻的時間間隔是否比預定持續時間長。此外，至少部分基於該輸入信號生成驅動信號以接通或關斷電晶體從而影響與電源變換系統的次級繞組相關聯的電流包括：回應於該時間間隔被確定為比預定持續時間長，確定該輸入信號在該時間間隔之後的某時刻是否小於第三閾值，並且回應於該輸入信號被確定為在該時刻小於第三閾值，將驅動信號從第一邏輯電平變為第二邏輯電平。例如，至少根據第9圖和/或第10圖來實現該方法。
根據另一實施例，用於調節電源變換系統的方法包括：接收輸入信號，處理與該輸入信號相關聯的資訊，並至少部分基於該輸入信號生成驅動信號以接通或關斷電晶體從而影響與電源變換系統的次級繞組相關聯的電流。此外，處理與該輸入信號相關聯的資訊包括：確定該輸入信號是否大於第一閾值；確定該輸入信號是否在比第一預定持續時間更長的時間段內保持大於第二閾值；以及確定從該輸入信號變得大於第三閾值的第一時刻到該輸入信號變得小於第四閾值的第二時刻的時間間隔是否比第二預定持續時間長。此外，至少部分基於該輸入信號生成驅動信號以接通或關斷電晶體從而影響與電源變換系統的次級繞組相關聯的電流包括：回應於該輸入信號被確定為大於第一閾值，該輸入信號被確定為在比第一預定持續時間更長的時間段內保持大於第二閾值，或該時間間隔被確定為比第二預定持續時間長，確定該輸入信號是否小於第五閾值，並且回應於該輸入信號被確定為小於第五閾值，將驅動信號從第一邏輯電平變為第二邏輯電平。例如，至少根據第10圖和/或第11圖來實現該方法。
例如，本發明的各種實施例的一些或全部元件每個都通過使用一個或多個軟體元件、一個或多個硬體元件和/或軟體和硬體元件的一個或多個組合，單獨地和/或與至少另一組件相結合地實現。在另一示例中，本發明的各種實施例的一些或全部元件每個都單獨地和/或與至少另一元件 相結合地實現在一個或多個電路中，該一個或多個電路例如是一個或多個類比電路和/或一個或多個數位電路。在又一個示例中，能夠組合本發明的各種實施例和/或示例。
儘管已經對本發明的具體實施例進行了描述，但是本領域的技術人員應該理解，存在與所描述的實施例等同的其它實施例。因此，應當理解的是，本發明不由具體圖示的實施例來限制，而是僅由所附申請專利範圍的範疇來限制。
300‧‧‧電源變換系統
301‧‧‧整流電路
302‧‧‧控制器
304‧‧‧初級繞組
306‧‧‧次級繞組
308‧‧‧次級控制器
310‧‧‧電晶體
312,380‧‧‧電容器
314,316,318,322,326‧‧‧電阻器
320‧‧‧二極體
324‧‧‧輔助繞組
328‧‧‧電流感測電阻器
330‧‧‧功率開關
350‧‧‧輸出電壓
352‧‧‧次級電流
360‧‧‧回饋信號
362,388‧‧‧電壓信號
364,390,392,394,396,398‧‧‧端子
366‧‧‧信號
368‧‧‧溝道電流
370‧‧‧體二極體電流
372‧‧‧地電壓

Claims (58)

  1. 一種用於調節電源變換系統的系統控制器，所述系統控制器包括：第一控制器端子；以及第二控制器端子；其中，所述系統控制器被配置為：在所述第一控制器端子處接收輸入信號；並且至少部分基於所述輸入信號，在所述第二控制器端子處生成驅動信號以接通或關斷電晶體從而影響與所述電源變換系統的次級繞組相關聯的電流；其中，所述系統控制器還被配置為：確定所述輸入信號在第一時刻是否大於第一閾值；回應於所述輸入信號被確定為在第一時刻大於第一閾值，確定所述輸入信號在第二時刻是否小於第二閾值，所述第二時刻在所述第一時刻之後；回應於所述輸入信號被確定為在第二時刻小於第二閾值，將所述第二控制器端子處的驅動信號從第一邏輯電平變為第二邏輯電平；回應於所述輸入信號未被確定為在所述第一時刻大於所述第一閾值，將所述驅動信號保持在所述第一邏輯電平而不管所述輸入信號在所述第二時刻是否小於所述第二閾值。
  2. 如申請專利範圍第1項所述之系統控制器，其中所述第二閾值小於所述第一閾值。
  3. 如申請專利範圍第2項所述之系統控制器，其中所述第一閾值大於零。
  4. 如申請專利範圍第3項所述之系統控制器，其中所述第二閾值小於零。
  5. 如申請專利範圍第1項所述之系統控制器，還被配置為：回應於所述輸入信號被確定為在所述第二時刻小於所述第二閾值，在一段延時後將所述驅動信號從所述第一邏輯電平變為所述第二邏輯電平以接通所述電晶體。
  6. 如申請專利範圍第1項所述之系統控制器，還被配置為：回應於所述輸入信號被確定為在所述第二時刻小於所述第二閾值，沒有延時地將所述驅動信號從所述第一邏輯電平變為所述第二邏輯電平以接通所述電晶體。
  7. 如申請專利範圍第1項所述之系統控制器，其中： 所述第一邏輯電平是邏輯低電平；並且所述第二邏輯電平是邏輯高電平。
  8. 如申請專利範圍第1項所述之系統控制器，還包括：第一比較器，所述第一比較器被配置為基於至少與所述輸入信號相關聯的資訊生成第一比較信號，所述第一比較信號指示所述輸入信號在第一時刻是否大於第一閾值；第二比較器，所述第二比較器被配置為：回應於所述輸入信號在所述第一時刻大於所述第一閾值，基於至少與所述輸入信號相關聯的資訊生成第二比較信號，所述第二比較信號指示所述輸入信號在所述第二時刻是否小於所述第二閾值；以及驅動元件，所述驅動元件被配置為至少部分基於所述第二比較信號，在所述第二控制器端子處輸出所述驅動信號。
  9. 如申請專利範圍第8項所述之系統控制器，其中所述驅動元件包括：時序控制器，所述時序控制器被配置為接收所述第二比較信號並且至少部分基於所述第二比較信號輸出第一時序信號；邏輯控制器，所述邏輯控制器被配置為接收所述第一時序信號並且至少部分基於所述第一時序信號生成控制信號；以及柵極驅動器，所述柵極驅動器被配置為接收所述控制信號並且至少部分基於所述控制信號輸出所述驅動信號。
  10. 如申請專利範圍第9項所述之系統控制器，還包括：第三比較器，所述第三比較器被配置為接收與所述電源變換系統的輸出電壓相關聯的電壓信號並且至少部分基於所述電壓信號生成第三比較信號；負載檢測器，所述負載檢測器被配置為接收來自所述時序控制器的第二時序信號和時鐘信號，並且至少部分基於所述第二時序信號和所述時鐘信號生成檢測信號；以及脈衝信號發生器，所述脈衝信號發生器被配置為接收所述第三比較信號和所述檢測信號，並至少部分基於所述第三比較信號和所述檢測信號，向邏輯控制器輸出脈衝信號。
  11. 如申請專利範圍第1項所述之系統控制器，其中所述系統控制器位於第 一晶片上。
  12. 如申請專利範圍第11項所述之系統控制器，其中所述電晶體也在所述第一晶片上。
  13. 如申請專利範圍第11項所述之系統控制器，其中所述系統控制器是多晶片封裝的至少一部分，所述多晶片封裝還包括在第二晶片上的所述電晶體，所述第二晶片不同於所述第一晶片。
  14. 一種用於調節電源變換系統的系統控制器，所述系統控制器包括：第一控制器端子；以及第二控制器端子；其中，所述系統控制器被配置為：在所述第一控制器端子處接收輸入信號；並且至少部分基於所述輸入信號，在所述第二控制器端子處生成驅動信號以接通或關斷電晶體從而影響與所述電源變換系統的次級繞組相關聯的電流；其中，所述系統控制器還被配置為：確定所述輸入信號是否在比預定持續時間更長的時間段內保持大於第一閾值；回應於所述輸入信號被確定為在比所述預定持續時間更長的所述時間段內保持大於所述第一閾值，確定所述輸入信號在所述時間段之後的時刻是否小於第二閾值；回應於所述輸入信號被確定為在所述時刻小於第二閾值，將所述第二控制器端子處的驅動信號從第一邏輯電平變為第二邏輯電平；回應於所述輸入信號未被確定為在比預定持續時間更長的時間段內保持大於第一閾值，將所述驅動信號保持在第一邏輯電平處而不管所述輸入信號在所述時刻是否小於第二閾值。
  15. 如申請專利範圍第14項所述之系統控制器，其中所述第二閾值小於所述第一閾值。
  16. 如申請專利範圍第15項所述之系統控制器，其中所述第一閾值大於零。
  17. 如申請專利範圍第16項所述之系統控制器，其中所述第二閾值小於零。
  18. 如申請專利範圍第14項所述之系統控制器，還被配置為：回應於所述輸入信號被確定為在所述時刻小於第二閾值，在一段延時後將驅動信號從第一邏輯電平變為第二邏輯電平以接通所述電晶體。
  19. 如申請專利範圍第14項所述之系統控制器，還被配置為：回應於所述輸入信號被確定為在所述時刻小於第二閾值，沒有延時地將驅動信號從第一邏輯電平變為第二邏輯電平以接通所述電晶體。
  20. 如申請專利範圍第14項所述之系統控制器，其中：所述第一邏輯電平是邏輯低電平；並且所述第二邏輯電平是邏輯高電平。
  21. 如申請專利範圍第14項所述之系統控制器，還包括：第一比較器，所述第一比較器被配置為基於至少與所述輸入信號相關聯的資訊生成第一比較信號，所述第一比較信號指示所述輸入信號是否大於第一閾值；消抖元件，所述消抖元件被配置為接收所述第一比較信號並至少部分基於所述第一比較信號生成消抖信號，所述消抖信號指示所述輸入信號是否在比預定持續時間更長的時間段內保持大於第一閾值；第二比較器，所述第二比較器被配置為：回應於所述輸入信號在比預定持續時間更長的時間段內保持大於第一閾值，基於至少與所述輸入信號相關聯的資訊生成第二比較信號，所述第二比較信號指示所述輸入信號在所述時刻是否小於第二閾值；以及驅動元件，所述驅動元件被配置為至少部分基於所述第二比較信號，在所述第二控制器端子處輸出所述驅動信號。
  22. 如申請專利範圍第21項所述之系統控制器，其中所述驅動元件包括：時序控制器，所述時序控制器被配置為接收所述第二比較信號並且至少部分基於所述第二比較信號輸出第一時序信號；邏輯控制器，所述邏輯控制器被配置為接收所述第一時序信號並且至少部分基於所述第一時序信號生成控制信號；以及柵極驅動器，所述柵極驅動器被配置為接收所述控制信號並且至少部分基於所述控制信號輸出所述驅動信號。
  23. 如申請專利範圍第22項所述之系統控制器，還包括： 第三比較器，所述第三比較器被配置為接收與所述電源變換系統的輸出電壓相關聯的電壓信號，並且至少部分基於所述電壓信號生成第三比較信號；負載檢測器，所述負載檢測器被配置為接收來自所述時序控制器的第二時序信號和時鐘信號，並且至少部分基於所述第二時序信號和所述時鐘信號生成檢測信號；以及脈衝信號發生器，所述脈衝信號發生器被配置為接收所述第三比較信號和所述檢測信號，並至少部分基於所述第三比較信號和所述檢測信號，向邏輯控制器輸出脈衝信號。
  24. 如申請專利範圍第14項所述之系統控制器，其中所述系統控制器位於第一晶片上。
  25. 如申請專利範圍第24項所述之系統控制器，其中所述電晶體也在所述第一晶片上。
  26. 如申請專利範圍第24項所述之系統控制器，其中所述系統控制器是多晶片封裝的至少一部分，所述多晶片封裝還包括在第二晶片上的所述電晶體，所述第二晶片不同於所述第一晶片。
  27. 一種用於調節電源變換系統的系統控制器，所述系統控制器包括：第一控制器端子；以及第二控制器端子；其中，所述系統控制器被配置為：在所述第一控制器端子處接收輸入信號；並且至少部分基於所述輸入信號，在所述第二控制器端子處生成驅動信號以接通或關斷電晶體從而影響與所述電源變換系統的次級繞組相關聯的電流；其中，所述系統控制器還被配置為：確定從所述輸入信號變得大於第一閾值的第一時刻到所述輸入信號變得小於第二閾值的第二時刻的時間間隔是否比預定持續時間長；回應於所述時間間隔被確定為比預定持續時間長，確定所述輸入信號在所述時間間隔之後的時刻是否小於第三閾值； 回應於所述輸入信號被確定為在所述時刻小於第三閾值，將第二控制器端子處的驅動信號從第一邏輯電平變為第二邏輯電平。
  28. 如申請專利範圍第27項所述之系統控制器，還被配置為：回應於所述時間間隔未被確定為比所述預定持續時間長，將所述驅動信號保持在第一邏輯電平而不管所述輸入信號在所述時刻是否小於第三閾值。
  29. 如申請專利範圍第27項所述之系統控制器，其中所述第二閾值小於所述第一閾值。
  30. 如申請專利範圍第29項所述之系統控制器，其中所述第三閾值小於所述第二閾值。
  31. 如申請專利範圍第30項所述之系統控制器，其中所述第一閾值和第二閾值每個都大於零。
  32. 如申請專利範圍第31項所述之系統控制器，其中所述第三閾值小於零。
  33. 如申請專利範圍第27項所述之系統控制器，還被配置為：回應於所述輸入信號被確定為在所述時刻小於第三閾值，在一段延時後將驅動信號從第一邏輯電平變為第二邏輯電平以接通所述電晶體。
  34. 如申請專利範圍第27項所述之系統控制器，還被配置為：回應於所述輸入信號被確定為在所述時刻小於第三閾值，沒有延時地將所述驅動信號從第一邏輯電平變為第二邏輯電平以接通所述電晶體。
  35. 如申請專利範圍第27項所述之系統控制器，其中：所述第一邏輯電平是邏輯低電平；並且所述第二邏輯電平是邏輯高電平。
  36. 如申請專利範圍第27項所述之系統控制器，還包括：第一比較器，所述第一比較器被配置為基於至少與所述輸入信號相關聯的資訊生成第一比較信號，所述第一比較信號指示所述輸入信號是否大於第一閾值；第二比較器，所述第二比較器被配置為基於至少與所述輸入信號相關聯的資訊生成第二比較信號，所述第二比較信號指示所述輸入信號是否小於第二閾值；計時器元件，所述計時器元件被配置為接收所述第一比較信號和所述第二比較信號並生成計時器信號，所述計時器信號指示從所述輸入信號變 得大於第一閾值的第一時刻到所述輸入信號變得小於第二閾值的第二時刻的時間間隔是否比所述預定持續時間長；第三比較器，所述第三比較器被配置為：回應於所述時間間隔比所述預定持續時間長，基於至少與所述輸入信號相關聯的資訊生成第三比較信號，所述第三比較信號指示所述輸入信號在所述時刻是否小於第三閾值；以及驅動元件，所述驅動元件被配置為至少部分基於所述第三比較信號，在所述第二控制器端子處輸出所述驅動信號。
  37. 如申請專利範圍第36項所述之系統控制器，其中所述驅動元件包括：時序控制器，所述時序控制器被配置為接收所述第三比較信號，並且至少部分基於所述第三比較信號輸出第一時序信號；邏輯控制器，所述邏輯控制器被配置為接收所述第一時序信號，並且至少部分基於所述第一時序信號生成控制信號；以及柵極驅動器，所述柵極驅動器被配置為接收所述控制信號，並且至少部分基於所述控制信號輸出所述驅動信號。
  38. 如申請專利範圍第37項所述之系統控制器，還包括：第四比較器，所述第四比較器被配置為接收與所述電源變換系統的輸出電壓相關聯的電壓信號，並且至少部分基於所述電壓信號生成第四比較信號；負載檢測器，所述負載檢測器被配置為接收來自所述時序控制器的第二時序信號和時鐘信號，並且至少部分基於所述第二時序信號和所述時鐘信號生成檢測信號；以及脈衝信號發生器，所述脈衝信號發生器被配置為接收所述第四比較信號和所述檢測信號，並至少部分基於所述第四比較信號和所述檢測信號向邏輯控制器輸出脈衝信號。
  39. 如申請專利範圍第27項所述之系統控制器，其中所述系統控制器位於第一晶片上。
  40. 如申請專利範圍第39項所述之系統控制器，其中所述電晶體也在所述第一晶片上。
  41. 如申請專利範圍第39項所述之系統控制器，其中所述系統控制器是多 晶片封裝的至少一部分，所述多晶片封裝還包括在第二晶片上的所述電晶體，所述第二晶片不同於所述第一晶片。
  42. 一種用於調節電源變換系統的系統控制器，所述系統控制器包括：第一控制器端子；以及第二控制器端子；其中，所述系統控制器被配置為：在所述第一控制器端子處接收輸入信號；並且至少部分基於所述輸入信號，在所述第二控制器端子處生成驅動信號以接通或關斷電晶體從而影響與所述電源變換系統的次級繞組相關聯的電流；其中，所述系統控制器還被配置為：確定所述輸入信號是否大於第一閾值；確定所述輸入信號是否在比第一預定持續時間更長的時間段內保持大於第二閾值；確定從所述輸入信號變得大於第三閾值的第一時刻到所述輸入信號變得小於第四閾值的第二時刻的時間間隔是否比第二預定持續時間長；其中，所述系統控制器還被配置為：回應於所述輸入信號被確定為大於所述第一閾值、所述輸入信號在比所述第一預定持續時間更長的所述時間段內保持大於第二閾值、或者所述時間間隔被確定為比第二預定持續時間長，確定所述輸入信號是否小於第五閾值；並且回應於所述輸入信號被確定為小於第五閾值，將所述第二控制器端子處的驅動信號從第一邏輯電平變為第二邏輯電平。
  43. 如申請專利範圍第42項所述之系統控制器，還被配置為：回應於所述輸入信號未被確定為大於第一閾值、所述輸入信號在比第一預定持續時間更長的時間段內保持大於第二閾值、以及所述時間間隔未被確定為比第二預定持續時間長，將所述驅動信號保持在第一邏輯電平而不管所述輸入信號是否小於第五閾值。
  44. 如申請專利範圍第42項所述之系統控制器，其中：所述第二閾值小於所述第一閾值； 所述第三閾值小於所述第二閾值；所述第四閾值小於所述第三閾值；並且所述第五閾值小於所述第四閾值。
  45. 如申請專利範圍第44項所述之系統控制器，其中所述第一閾值、所述第二閾值、所述第三閾值、所述第四閾值每個都大於零。
  46. 如申請專利範圍第45項所述之系統控制器，其中所述第五閾值小於零。
  47. 如申請專利範圍第42項所述之系統控制器，其中：所述第一邏輯電平是邏輯低電平；並且所述第二邏輯電平是邏輯高電平。
  48. 如申請專利範圍第42項所述之系統控制器，還包括：第一比較器，所述第一比較器被配置為基於至少與所述輸入信號相關聯的資訊生成第一比較信號，所述第一比較信號指示所述輸入信號是否大於第一閾值；第二比較器，所述第二比較器被配置為基於至少與所述輸入信號相關聯的資訊生成第二比較信號，所述第二比較信號指示所述輸入信號是否大於第二閾值；消抖元件，所述消抖元件被配置為接收所述第二比較信號，並至少部分基於所述第二比較信號生成消抖信號，所述消抖信號指示所述輸入信號是否在比第一預定持續時間更長的時間段內保持大於第二閾值；第三比較器，所述第三比較器被配置為基於至少與所述輸入信號相關聯的資訊生成第三比較信號，所述第三比較信號指示所述輸入信號是否大於第三閾值；第四比較器，所述第四比較器被配置為基於至少與所述輸入信號相關聯的資訊生成第四比較信號，所述第四比較信號指示所述輸入信號是否小於第四閾值；計時器元件，所述計時器元件被配置為接收所述第三比較信號和所述第四比較信號並生成計時器信號，所述計時器信號指示從所述輸入信號變得大於第一閾值的第一時刻到所述輸入信號變得小於第二閾值的第二時刻的時間間隔是否比第二預定持續時間長；以及或閘，所述或閘被配置為接收所述第一比較信號、所述消抖信號、以 及所述計時器信號，並且至少部分基於所述第一比較信號、所述消抖信號、以及所述計時器信號生成邏輯信號。
  49. 如申請專利範圍第48項所述之系統控制器，還包括：第五比較器，所述第五比較器被配置為接收所述邏輯信號，並響應於所述邏輯信號指示所述輸入信號大於第一閾值、所述輸入信號在比所述第一預定持續時間更長的時間段內大於第二閾值、或者所述時間間隔比第二預定持續時間長，基於至少與所述輸入信號相關聯的資訊生成第五比較信號，所述第五比較信號指示所述輸入信號是否小於第五閾值；以及驅動元件，所述驅動元件被配置為至少部分基於所述第五比較信號，在所述第二控制器端子處輸出所述驅動信號。
  50. 如申請專利範圍第49項所述之系統控制器，其中所述驅動元件包括：時序控制器，所述時序控制器被配置為接收所述第五比較信號，並且至少部分基於所述第五比較信號輸出第一時序信號；邏輯控制器，所述邏輯控制器被配置為接收所述第一時序信號，並且至少部分基於所述第一時序信號生成控制信號；以及柵極驅動器，所述柵極驅動器被配置為接收所述控制信號，並且至少部分基於所述控制信號輸出所述驅動信號。
  51. 如申請專利範圍第50項所述之系統控制器，還包括：第六比較器，所述第六比較器被配置為接收與所述電源變換系統的輸出電壓相關聯的電壓信號，並且至少部分基於所述電壓信號生成第六比較信號；負載檢測器，所述負載檢測器被配置為接收來自所述時序控制器的第二時序信號和時鐘信號，並且至少部分基於所述第二時序信號和所述時鐘信號生成檢測信號；以及脈衝信號發生器，所述脈衝信號發生器被配置為接收所述第六比較信號和所述檢測信號，並至少部分基於所述第六比較信號和所述檢測信號向邏輯控制器輸出脈衝信號。
  52. 如申請專利範圍第42項所述之系統控制器，其中所述系統控制器位於第一晶片上。
  53. 如申請專利範圍第52項所述之系統控制器，其中所述電晶體也在所述 第一晶片上。
  54. 如申請專利範圍第52項所述之系統控制器，其中所述系統控制器是多晶片封裝的至少一部分，所述多晶片封裝還包括在第二晶片上的所述電晶體，所述第二晶片不同於所述第一晶片。
  55. 一種用於調節電源變換系統的方法，所述方法包括：接收輸入信號；處理與所述輸入信號相關聯的資訊；以及至少部分基於所述輸入信號生成驅動信號以接通或關斷電晶體從而影響與所述電源變換系統的次級繞組相關聯的電流；其中，處理與所述輸入信號相關聯的資訊包括：確定所述輸入信號在第一時刻是否大於第一閾值；其中，至少部分基於所述輸入信號生成驅動信號以接通或關斷電晶體從而影響與所述電源變換系統的次級繞組相關聯的電流包括：回應於所述輸入信號被確定為在第一時刻大於第一閾值，確定所述輸入信號在第二時刻是否小於第二閾值，所述第二時刻在所述第一時刻之後；回應於所述輸入信號被確定為在第二時刻小於第二閾值，將驅動信號從第一邏輯電平變為第二邏輯電平；並且回應於所述輸入信號未被確定為在所述第一時刻大於所述第一閾值，將所述驅動信號保持在所述第一邏輯電平而不管所述輸入信號在所述第二時刻是否小於所述第二閾值。
  56. 一種用於調節電源變換系統的方法，所述方法包括：接收輸入信號；處理與所述輸入信號相關聯的資訊；以及至少部分基於所述輸入信號生成驅動信號以接通或關斷電晶體從而影響與所述電源變換系統的次級繞組相關聯的電流；其中，處理與所述輸入信號相關聯的資訊包括：確定所述輸入信號是否在比預定持續時間更長的時間段內保持大於第一閾值；其中，至少部分基於所述輸入信號生成驅動信號以接通或關斷電晶體從而影響與所述電源變換系統的次級繞組相關聯的電流包括：回應於所述 輸入信號被確定為在比所述預定持續時間更長的時間段內保持大於第一閾值，確定所述輸入信號在所述時間段之後的時刻是否小於第二閾值；並且回應於所述輸入信號被確定為在所述時刻小於第二閾值，將驅動信號從第一邏輯電平變為第二邏輯電平。
  57. 一種用於調節電源變換系統的方法，所述方法包括：接收輸入信號；處理與所述輸入信號相關聯的資訊；以及至少部分基於所述輸入信號生成驅動信號以接通或關斷電晶體從而影響與所述電源變換系統的次級繞組相關聯的電流；其中，處理與所述輸入信號相關聯的資訊包括：確定從所述輸入信號變得大於第一閾值的第一時刻到所述輸入信號變得小於第二閾值的第二時刻的時間間隔是否比預定持續時間長；其中，至少部分基於所述輸入信號生成驅動信號以接通或關斷電晶體從而影響與所述電源變換系統的次級繞組相關聯的電流包括：回應於所述時間間隔被確定為比所述預定持續時間長，確定所述輸入信號在所述時間間隔之後的時刻是否小於第三閾值；並且回應於所述輸入信號被確定為在所述時刻小於第三閾值，將驅動信號從第一邏輯電平變為第二邏輯電平。
  58. 一種用於調節電源變換系統的方法，所述方法包括：接收輸入信號；處理與所述輸入信號相關聯的資訊；以及至少部分基於所述輸入信號生成驅動信號以接通或關斷電晶體從而影響與所述電源變換系統的次級繞組相關聯的電流；其中，處理與所述輸入信號相關聯的資訊包括：確定所述輸入信號是否大於第一閾值；確定所述輸入信號是否在比第一預定持續時間更長的時間段內保持大於第二閾值；以及 確定從所述輸入信號變得大於第三閾值的第一時刻到所述輸入信號變為小於第四閾值的第二時刻的時間間隔是否比第二預定持續時間長；其中，至少部分基於所述輸入信號生成驅動信號以接通或關斷電晶體從而影響與所述電源變換系統的次級繞組相關聯的電流包括：回應於所述輸入信號被確定為大於第一閾值、所述輸入信號被確定為在比第一預定持續時間更長的時間段內保持大於第二閾值、或者所述時間間隔被確定為比第二預定持續時間長，確定所述輸入信號是否小於第五閾值；並且回應於所述輸入信號被確定為小於第五閾值，將驅動信號從第一邏輯電平變為第二邏輯電平。
TW104101330A 2014-12-04 2015-01-15 System controller and method for regulating a power conversion system TWI589110B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410729533.3A CN104393763B (zh) 2014-12-04 2014-12-04 用于调节电源变换系统的系统和方法

Publications (2)

Publication Number Publication Date
TW201622331A TW201622331A (zh) 2016-06-16
TWI589110B true TWI589110B (zh) 2017-06-21

Family

ID=52611613

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104101330A TWI589110B (zh) 2014-12-04 2015-01-15 System controller and method for regulating a power conversion system

Country Status (2)

Country Link
CN (1) CN104393763B (zh)
TW (1) TWI589110B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10622902B2 (en) 2012-04-12 2020-04-14 On-Bright Electronics (Shanghai) Co., Ltd. Systems and methods for regulating power conversion systems with output detection and synchronized rectifying mechanisms
US9595874B2 (en) 2012-04-12 2017-03-14 On-Bright Electronics (Shanghai) Co., Ltd. Systems and methods for regulating power conversion systems with output detection and synchronized rectifying mechanisms
CN107294405B (zh) * 2017-07-03 2019-06-28 昂宝电子（上海）有限公司 用于调节电源变换器的系统控制器和方法
US9906151B2 (en) * 2015-08-25 2018-02-27 Dialog Semiconductor Inc. Minimum off-time adaptive to timing fault conditions for synchronous rectifier control
CN106026703B (zh) 2016-05-23 2018-07-13 昂宝电子（上海）有限公司 具有用于同步整流控制器的预测机制的系统和方法
CN106452086B (zh) * 2016-10-31 2019-01-04 陕西亚成微电子股份有限公司 一种同步整流控制电路
CN106817031B (zh) * 2017-02-24 2019-05-28 昂宝电子（上海）有限公司 具有对于同步整流控制器的定时控制的系统和方法
TWI624142B (zh) * 2017-05-05 2018-05-11 通嘉科技股份有限公司 應用於電源轉換器的二次側的次級控制器及其操作方法
CN108880293B (zh) * 2017-05-12 2021-01-05 通嘉科技股份有限公司 应用于电源转换器的次级侧的次级控制器及其操作方法
CN107872158B (zh) * 2017-11-03 2020-08-18 昂宝电子（上海）有限公司 多模式开关电源的同步整流控制系统和方法
CN109450256B (zh) * 2018-12-03 2020-12-01 昂宝电子（上海）有限公司 一种准谐振电源控制器
CN111146961B (zh) 2020-01-20 2022-04-12 昂宝电子（上海）有限公司 用于控制同步整流系统的控制电路及方法
FR3107621B1 (fr) * 2020-02-25 2022-03-04 St Microelectronics Grenoble 2 Interface d'alimentation USB-PD
CN111697838B (zh) 2020-05-29 2023-09-26 昂宝电子（上海）有限公司 同步整流控制电路、方法和开关电源系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7952894B2 (en) * 2007-12-31 2011-05-31 Niko Semiconductor Co., Ltd. Synchronous rectifier control device and a forward synchronous rectifier circuit
US20130272036A1 (en) * 2012-04-12 2013-10-17 On-Bright Electronics (Shanghai) Co., Ltd. Systems and methods for regulating power conversion systems with output detection and synchronized rectifying mechanisms
US8570772B2 (en) * 2012-01-26 2013-10-29 Linear Technology Corporation Isolated flyback converter with efficient light load operation

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6995991B1 (en) * 2004-07-20 2006-02-07 System General Corp. PWM controller for synchronous rectifier of flyback power converter
JP5167941B2 (ja) * 2008-05-13 2013-03-21 ミツミ電機株式会社 電源装置
CN102231605B (zh) * 2011-06-30 2013-12-04 上海新进半导体制造有限公司 一种开关电源副边的同步整流控制电路及反激式开关电源
CN103887980B (zh) * 2014-03-13 2016-10-05 昂宝电子（上海）有限公司 用于调节电源变换系统的系统和方法
CN102723856B (zh) * 2012-07-02 2014-06-25 矽力杰半导体技术(杭州)有限公司 一种同步整流控制电路以及应用其的开关电源
CN103728572B (zh) * 2014-01-10 2016-06-01 矽力杰半导体技术(杭州)有限公司 一种负载检测方法、检测电路及应用其的开关电源

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7952894B2 (en) * 2007-12-31 2011-05-31 Niko Semiconductor Co., Ltd. Synchronous rectifier control device and a forward synchronous rectifier circuit
US8570772B2 (en) * 2012-01-26 2013-10-29 Linear Technology Corporation Isolated flyback converter with efficient light load operation
US20130272036A1 (en) * 2012-04-12 2013-10-17 On-Bright Electronics (Shanghai) Co., Ltd. Systems and methods for regulating power conversion systems with output detection and synchronized rectifying mechanisms
CN103378751A (zh) * 2012-04-12 2013-10-30 昂宝电子（上海）有限公司 用于开关反激式电源变换系统的系统和方法

Also Published As

Publication number Publication date
CN104393763A (zh) 2015-03-04
CN104393763B (zh) 2017-05-03
TW201622331A (zh) 2016-06-16

Similar Documents

Publication Publication Date Title
TWI589110B (zh) System controller and method for regulating a power conversion system
US11581815B2 (en) Systems and methods for regulating power conversion systems with output detection and synchronized rectifying mechanisms
US11588405B2 (en) Systems and methods for regulating power conversion systems with output detection and synchronized rectifying mechanisms
TWI475786B (zh) System controller and method for power conversion system
US10193451B2 (en) Systems and methods for regulating power conversion systems with output detection and synchronized rectifying mechanisms
TWI509971B (zh) System and method and controller for output detection and synchronous rectification mechanism for adjusting power supply conversion system
TWI483524B (zh) A system and method for adjusting a power conversion system
US9407155B2 (en) Isolated switching converter with secondary side modulation and control method
TWI573362B (zh) System controller and method for protecting the power converter
USRE40656E1 (en) Primary-side controlled flyback power converter
TWI626824B (zh) System and method with timing control for synchronous rectification controller
TWI665860B (zh) 用於調節電源變換器的系統控制器和方法
JP2016116320A (ja) 絶縁型直流電源装置および制御方法
CN107872158B (zh) 多模式开关电源的同步整流控制系统和方法
KR20080065983A (ko) 1차측 제어 파워 서플라이의 효율을 개선하기 위해오프-타임 변조를 갖는 스위칭 제어 회로
JP2016116319A (ja) 絶縁型直流電源装置