TWI571913B - 半導體製程 - Google Patents

Description

半導體製程

本發明係關於一種半導體製程，且特別係關於一種整修接觸洞蝕刻停止層的半導體製程。

隨著積體電路之積集度增加，各半導體元件之間距也隨之縮短，在達到物理極限等製程限制下，半導體元件之微縮則造成種種結構缺陷及製程困難。例如，當複數個電晶體之間之間距縮短，則在形成電晶體之後，欲全面覆蓋層間介電層於此些電晶體之間時，會因間距過短而產生層間介電層之填洞困難的問題。即便在現今製程中，可能再加入多項製程步驟於半導體製程中，例如移除位於閘極側邊之基底上之用於定義源/汲極或磊晶結構等的間隙壁，或者移除位於閘極上方之用以作為蝕刻遮罩之蓋層等，來改善上述問題，然而此些另外添加的步驟不但製程繁複，且極易在製程中損害或污染閘極等結構中的其他部分，衍生其他問題，而劣化所形成之半導體元件之可靠度等電性品質。

本發明提出一種半導體製程，其藉由整修接觸洞蝕刻停止層，以簡化製程且又可改善層間介電層之填洞問題，並且不會在製程中因額外添加之製程步驟而產生結構缺陷，導致電性品質惡化的問題。

本發明提供一種半導體製程，包含有下述步驟。首先，形成一堆疊結構於一基底上。然後，覆蓋一接觸洞蝕刻停止層於 堆疊結構以及基底。之後，形成一材料層於基底上，並暴露出覆蓋堆疊結構的接觸洞蝕刻停止層的一頂部。其後，整修頂部。

基於上述，本發明提出一種半導體製程，其藉由一次蝕刻暨微影製程，整修接觸洞蝕刻停止層的頂部，即可改變半導體結構之佈局的剖面輪廓。因此，本發明可簡化習知之進行多次蝕刻暨微影製程，而使各堆疊結構之間之層間介電層更容易填入，進而可簡化層間介電層沈積之次數。再者，本發明又不會有習知之移除或蝕刻間隙壁或蓋層等的步驟所造成之衍生問題，例如電極層不等高導致電極層殘留或者置換後之金屬閘極缺陷、進行蝕刻製程時同時移除或污染結構的其他部分等。

10‧‧‧絕緣結構

20‧‧‧材料層

20’‧‧‧材料

110‧‧‧基底

120‧‧‧堆疊結構

122‧‧‧介電層

124‧‧‧電極層

126‧‧‧蓋層

126a‧‧‧氮化層

126b‧‧‧氧化層

132‧‧‧第一間隙壁

134‧‧‧輕摻雜源/汲極區

142‧‧‧內層間隙壁

144‧‧‧源/汲極區

146‧‧‧金屬矽化物

150‧‧‧接觸洞蝕刻停止層

152、152’‧‧‧頂部

160‧‧‧平坦化的層間介電層

160’‧‧‧層間介電層

172‧‧‧高介電常數介電層

174‧‧‧功函數層

176‧‧‧低電阻率材料

d1‧‧‧深度

G‧‧‧閘極

M‧‧‧金屬閘極

R‧‧‧凹槽

第1-10圖係繪示本發明一實施例之半導體製程的剖面示意圖。

以下之實施例係以應用於一後置高介電常數介電層之後閘極(Gate-Last for High-K Last)製程為例，但本發明亦可應用於一前置高介電常數介電層之後閘極(Gate-Last for High-K First)製程，或者其他半導體製程。

第1-10圖係繪示本發明一實施例之半導體製程的剖面示意圖。如第1圖所示，首先，提供一基底110。基底110例如是一矽基底、一含矽基底、一三五族覆矽基底(例如GaN-on-silicon)、一石墨烯覆矽基底(graphene-on-silicon)或一矽覆絕緣(silicon-on-insulator,SOI)基底等半導體基底。接著，形成複數個絕緣結構10於基底110中，絕緣結構可例如為一淺溝絕緣結構，其例如以一淺溝絕緣製程形成，但本發明不以此為限。然後，分別形成二堆疊結構120於基底110上，且各堆疊結構 120係以絕緣結構10彼此電性絕緣。在本實施例中，堆疊結構120即包含由下而上堆疊的一閘極G以及一蓋層126，其中閘極G又包含由下而上堆疊的一介電層122以及一電極層124，但本發明不以此為限。介電層122例如為一氧化層，其可由一熱氧化(Thermal oxide)製程或一化學氧化(Chemical Oxide)製程形成；電極層124例如為一矽層，且由於本實施例應用於一後置高介電常數介電層之後閘極(Gate-Last for High-K Last)製程，是以電極層124為一犧牲電極層，其將於後續金屬閘極置換(Replacement Metal Gate,RMG)製程中被置換為一金屬閘極；蓋層126可包含一單層或者一雙層堆疊結構，而由一氮化層或/且一氧化層所組成，但本發明不以此為限。在本實施例中，蓋層126係為一雙層堆疊結構，其由下而上分別為一氮化層126a以及一氧化層126b。

接續，可再選擇性形成一襯墊層(未繪示)於各堆疊結構120側邊的基底110上，其中襯墊層(未繪示)可例如為一氮化層、一氧化層或一氮氧化矽層等，但本發明不以此為限。在本實施例中為簡化並清楚揭示本發明，俾使能明顯表示後續整修接觸洞蝕刻停止層之效果，因此本實施例之圖示以繪示二堆疊結構120為例，但堆疊結構120的個數不以此為限；在其他實施例中堆疊結構120之個數亦可以為一個或三個以上。

請繼續參閱第1圖，分別形成一第一間隙壁132於各堆疊結構120側邊的基底110上，因而定義位於第一間隙壁132側邊的基底110中之輕摻雜源/汲極區的位置。接續，分別形成二輕摻雜源/汲極區134於二第一間隙壁132側邊的基底110中，其中輕摻雜源/汲極區134之摻雜雜質則依電性種類之需求，可例如為硼等三價離子，或者為磷等五價離子，視實際需要而定。

之後，分別形成一第二間隙壁(未繪示)於各第一間隙壁132側邊的基底110上。第二間隙壁(未繪示)可為一單層間隙壁或者一雙層間隙壁等多層間隙壁，其可例如為一氮化層、一氧化層或一氮氧化矽層等，但本發明不以此為限，而其剖面結構視實際需要以及製程步驟而定。在本實施例中，第二間隙壁(未繪示)為一雙層間隙壁，其具有一內層間隙壁142以及一外層間隙壁(未繪示)。詳細而言，可全面依序覆蓋一內層間隙壁材料層(未繪示)以及一外層間隙壁材料層(未繪示)，再將二者圖案化，以形成內層間隙壁142以及外層間隙壁(未繪示)，且由於內層間隙壁材料層以及外層間隙壁材料層為依序形成後再一起圖案化，因而所形成之內層間隙壁142具有一L形的剖面結構。然後，分別形成一源/汲極區144於各第二間隙壁(未繪示)側邊的基底110中，其中源/汲極區144之摻雜雜質則依電性種類之需求，可例如為硼等三價離子，或者為磷等五價離子，視實際需求而定。之後，分別形成一金屬矽化物146於各源/汲極區144上，其中金屬矽化物146可例如為鎳矽化物，但本發明不以此為限。其後，例如進行一蝕刻製程，並以內層間隙壁142作為蝕刻停止層，以移除外層間隙壁，而剩下內層間隙壁142。

如第2圖所示，覆蓋一接觸洞蝕刻停止層150於堆疊結構120以及基底110上。接觸洞蝕刻停止層150可例如為一氮化層，或一已摻雜的氮化層，其可為一應力層而施加應力於堆疊結構120下方之基底110，但本發明不以此為限。

如第3-4圖所示，形成一材料層20於基底110上，並暴露出覆蓋堆疊結構120的接觸洞蝕刻停止層150的一頂部152。詳細而言，可先如第3圖所示，全面覆蓋一材料20’於接觸洞蝕刻停止層150上。在本實施例中，材料20’為一光阻材料；在其他實施例中，材料20’為一氧化層，但本發明不以此為限。 然後，回蝕刻材料20’以形成材料層20，如第4圖所示。此時，回蝕刻至暴露出欲於後續進行整修之接觸洞蝕刻停止層150的頂部152，較佳使部分之堆疊結構120以及覆蓋住堆疊結構120的接觸洞蝕刻停止層150的頂部152均凸出於材料層20之外。蝕刻後所留下的材料層20的深度d1視所欲暴露出的接觸洞蝕刻停止層150的頂部152多寡而定；換言之，材料層20所覆蓋之接觸洞蝕刻停止層150(即頂部152以外之其他部分的接觸洞蝕刻停止層150)不會被蝕刻，因此本發明可藉由控制材料層20的深度d1，而進一步控制後續所整修之接觸洞蝕刻停止層150的輪廓。另外，在回蝕刻材料20’以形成材料層20之前，可先選擇性進行一微影暨蝕刻製程，先蝕刻部分位於大區域之材料20’，使大區域之材料20’的厚度較其他小區域之材料20’的厚度薄，俾使回蝕刻材料20’後所形成之材料層20具有均勻的厚度。

續之，整修凸出於材料層20的頂部152，而形成一頂部152’，如第5圖所示。在本實施例中，係整修頂部152至暴露出氧化層126b但未暴露出氮化層126a，但本發明不以此為限。在其他實施例中，亦可整修頂部152至暴露出蓋層126的氮化層126a等其他區域。但無論何種實施例，此整修步驟均不會暴露出堆疊結構120的閘極G，而且整修後的頂部152’與部分之堆疊結構120仍凸出於材料層20之外。接續，由於本實施例之材料層20為一光阻層，因此在整修頂部152而形成頂部152’之後，即移除材料層20，而暴露出頂部152’之外的接觸洞蝕刻停止層150，如第6圖所示。但在其他實施例中，材料層20如為一氧化層，則可不移除，而於後續製程中直接形成具有相同或類似材質的層間介電層於其上。

承上，本發明以整修接觸洞蝕刻停止層150的頂部152的方法，即可改變電晶體等半導體結構之佈局的剖面輪廓，因而 本發明僅需要進行一次蝕刻製程，即可改變半導體結構之佈局的剖面輪廓。相較於習知進行多次的移除或蝕刻間隙壁或蓋層等的步驟，本發明之整修接觸洞蝕刻停止層150的方法不會衍生下述種種問題。例如，在蝕刻過程中損害到電極層124而造成電極層124不等高，導致後續所形成之金屬閘極之缺陷或者矽質犧牲閘極之殘留；移除間隙壁或蓋層時造成金屬矽化物等之不需移除的部分之損失，以及所損失之部分在製程過程中又污染了其他部分的結構等等。

如第7-8圖所示，形成一平坦化的層間介電層160於基底110上但暴露出堆疊結構120。詳細而言，首先，如第7圖所示，形成一層間介電層160’覆蓋接觸洞蝕刻停止層150。層間介電層160’可例如為一氧化層，其可例如由一電漿輔助化學氣相沉積(Plasma-Enhanced Chemical Vapor Deposition,PECVD)製程或者一熱氧化製程等單一次或多次製程形成，但本發明不以此為限。在本實施例中，由於本發明已整修接觸洞蝕刻停止層150的頂部152，是以僅進行一次的沈積層間介電層160’即可達到所需之厚度，但本發明不以此為限。續之，利用回蝕刻或化學機械研磨等方式來平坦化層間介電層160’至暴露出堆疊結構120，而形成平坦化的層間介電層160，如第8圖所示。在本實施例中，係回蝕刻層間介電層160’至移除氧化層126b，而保留並暴露出氮化層126a，是以可防止回蝕刻時損及氮化層126a下層之電極層124。然後，再蝕刻移除氮化層126a而暴露出電極層124，此時可藉由蝕刻速率較慢或者較容易控制蝕刻深度等的蝕刻製程移除氮化層126a，但不至於蝕刻電極層124。當然，在其他實施例中，亦可直接回蝕刻層間介電層160’至移除氧化層126b以及氮化層126a，暴露出電極層124，回蝕刻至暴露出的堆疊結構120之深度視實際需要而定。在此強調，藉由整修接觸洞蝕刻停止層150的頂部152，使整修後的輪廓例如為圓弧化頂部152， 並能降低其輪廓高度，即可使形成於相鄰之堆疊結構120之間的層間介電層160’更容易填入其中，而不會產生孔洞。

其後，進行一金屬閘極置換(Replacement Metal Gate,RMG)製程。由於本實施例為一後置高介電常數介電層之後閘極製程，因此移除電極層124以及介電層122，形成凹槽R並暴露出其下方之基底110，如第9圖所示。然後，再重新形成一選擇性的緩衝層(未繪示)、一高介電常數介電層172、一選擇性的阻障層(未繪示)、一功函數層174以及一低電阻率材料176於各凹槽R中並填滿各凹槽R，而形成一金屬閘極M。詳細而言，形成金屬閘極M的方法可包含下述步驟。例如，先依序且全面覆蓋一選擇性的緩衝層(未繪示)、一高介電常數介電層(未繪示)、一選擇性的阻障層(未繪示)、一功函數層(未繪示)以及一低電阻率材料(未繪示)於二凹槽R以及平坦化的層間介電層160上；然後，平坦化低電阻率材料(未繪示)、功函數層(未繪示)、選擇性的阻障層(未繪示)、高介電常數介電層(未繪示)以及選擇性的緩衝層(未繪示)，而同時形成二金屬閘極M。

當然，本發明亦可應用於一前置高介電常數介電層之後閘極製程，如此則介電層122可能包含一選擇性的緩衝層以及一高介電常數介電層，因而僅需移除電極層124然後再重新置換為一功函數層174以及一低電阻率材料176等即可。另外，本發明亦可應用於前閘極(Gate-First)製程或者其他多晶矽閘極製程等。

選擇性的緩衝層可例如為一氧化層，其可例如由一熱氧化製程或一化學氧化製程形成；高介電常數介電層172則可例如為一含金屬介電層，其可包含有鉿(Hafnium)氧化物、鋯 (Zirconium)氧化物，但本發明不以此為限。更進一步而言，高介電常數介電層172可選自氧化鉿(hafnium oxide，HfO2)、矽酸鉿氧化合物(hafnium silicon oxide，HfSiO4)、矽酸鉿氮氧化合物(hafnium silicon oxynitride，HfSiON)、氧化鋁(aluminum oxide，Al2O3)、氧化鑭(lanthanum oxide，La2O3)、氧化鉭(tantalum oxide，Ta2O5)、氧化釔(yttrium oxide，Y2O3)、氧化鋯(zirconium oxide，ZrO2)、鈦酸鍶(strontium titanate oxide，SrTiO3)、矽酸鋯氧化合物(zirconium silicon oxide，ZrSiO4)、鋯酸鉿(hafnium zirconium oxide，HfZrO4)、鍶鉍鉭氧化物(strontium bismuth tantalate,SrBi2Ta2O9,SBT)、鋯鈦酸鉛(lead zirconate titanate,PbZrxTi1-xO3,PZT)與鈦酸鋇鍶(barium strontium titanate,BaxSr1-xTiO3,BST)所組成之群組；選擇性的阻障層(未繪示)可例如由氮化鈦或氮化鉭所組成之堆疊結構；功函數層174則可例如為單層結構或複合層結構，例如氮化鈦(titanium nitride，TiN)、碳化鈦(titanium carbide，TiC)、氮化鉭(tantalum nitride，TaN)、碳化鉭(tantalum carbide，TaC)、碳化鎢(tungsten carbide，WC)、鋁化鈦(titanium aluminide,TiAl)或氮化鋁鈦(aluminum titanium nitride，TiAlN)等；低電阻率材料176可由鋁、鎢、鈦鋁合金(TiAl)或鈷鎢磷化物(cobalt tungsten phosphide，CoWP)等低電阻材料所構成。

綜上所述，本發明提出一種半導體製程，其藉由一次蝕刻製程，整修接觸洞蝕刻停止層的頂部，(例如圓弧化其頂部)，以改變半導體結構之佈局的剖面輪廓。如此一來，本發明可簡化習知之進行多次蝕刻暨微影製程，即可達到同一目的，即是使層間介電層容易填入各堆疊結構(例如閘極)之間，不會因填洞不完整而產生孔隙等問題。進而，可僅進行一次的沈積層間介電層製程即可達到所需之厚度。再者，本發明又不會有習知之移除或蝕刻間隙壁或蓋層等的步驟所造成之諸多衍生問題。例 如，因蝕刻製程所造成之電極層不等高，而導致後續金屬閘極置換製程後，仍有局部之電極層殘留，或者所形成之金屬閘極之缺陷等問題；或者在進行蝕刻製程時，一併移除了例如金屬矽化物等不需移除的其他部分，甚至所移除之此些部分又污染了結構。

10‧‧‧絕緣結構

20‧‧‧材料層

110‧‧‧基底

120‧‧‧堆疊結構

126‧‧‧蓋層

126a‧‧‧氮化層

126b‧‧‧氧化層

150‧‧‧接觸洞蝕刻停止層

152’‧‧‧頂部

Claims (15)

1. 一種半導體製程，包含有：形成一堆疊結構於一基底上，其中該堆疊結構由下而上包含一閘極以及一蓋層，其中該蓋層由下而上包含一氮化層以及一氧化層；覆蓋一接觸洞蝕刻停止層於該堆疊結構以及該基底；形成一材料層於該基底上，並暴露出覆蓋該堆疊結構的該接觸洞蝕刻停止層的一頂部；以及在形成該材料層之後，整修該頂部，其中該頂部係整修至暴露出部分該氧化層但未暴露該氮化層。
2. 如申請專利範圍第1項所述之半導體製程，其中該頂部係整修至暴露出部分的該蓋層。
3. 如申請專利範圍第1項所述之半導體製程，其中形成該材料層於該基底上，並暴露出覆蓋該堆疊結構的該接觸洞蝕刻停止層的該頂部的步驟，包含：全面覆蓋一材料於該接觸洞蝕刻停止層上；以及回蝕刻該材料以形成該材料層。
4. 如申請專利範圍第1項所述之半導體製程，其中該材料層包含一光阻層或一氧化層。
5. 如申請專利範圍第4項所述之半導體製程，在整修該頂部之後，更包含：移除該光阻層。
6. 如申請專利範圍第1項所述之半導體製程，在整修該頂部之後， 更包含：形成一平坦化的層間介電層於該基底上但暴露出該堆疊結構。
7. 如申請專利範圍第6項所述之半導體製程，其中形成該平坦化的層間介電層的步驟，包含：形成一層間介電層覆蓋該基底以及該堆疊結構；以及平坦化該層間介電層至暴露出該堆疊結構。
8. 如申請專利範圍第7項所述之半導體製程，其中該層間介電層係平坦化至移除該蓋層並暴露出該閘極。
9. 如申請專利範圍第7項所述之半導體製程，其中該蓋層由下而上包含一氮化層以及一氧化層，而該層間介電層係平坦化至移除該氧化層並暴露出該氮化層。
10. 如申請專利範圍第9項所述之半導體製程，其中在移除該氧化層之後，更包含：進行一蝕刻製程，移除該氮化層。
11. 如申請專利範圍第6項所述之半導體製程，在形成該平坦化的層間介電層之後，更包含：移除該閘極。
12. 如申請專利範圍第1項所述之半導體製程，在整修該頂部之後，更包含：以一金屬閘極置換該閘極。
13. 如申請專利範圍第1項所述之半導體製程，在形成該堆疊結構之後，更包含： 形成一第一間隙壁於該堆疊結構側邊的該基底上。
14. 如申請專利範圍第1項所述之半導體製程，在覆蓋該接觸洞蝕刻停止層之前，更包含：形成一金屬矽化物於該堆疊結構側邊的該基底上。
15. 如申請專利範圍第1項所述之半導體製程，在覆蓋該接觸洞蝕刻停止層之前，更包含：形成一第二間隙壁於該堆疊結構側邊的該基底上；形成一源/汲極於該第二間隙壁側邊的該基底中；以及移除至少部分該第二間隙壁。