TWI570878B - 在共同積體電路上具有自舉二極體的功率四面扁平無引線封裝 - Google Patents

在共同積體電路上具有自舉二極體的功率四面扁平無引線封裝 Download PDF

Info

Publication number
TWI570878B
TWI570878B TW103104737A TW103104737A TWI570878B TW I570878 B TWI570878 B TW I570878B TW 103104737 A TW103104737 A TW 103104737A TW 103104737 A TW103104737 A TW 103104737A TW I570878 B TWI570878 B TW I570878B
Authority
TW
Taiwan
Prior art keywords
phase
terminal
pqfn package
package
pqfn
Prior art date
Application number
TW103104737A
Other languages
English (en)
Other versions
TW201501266A (zh
Inventor
汀 法蘭度
羅爾 巴柏沙
高橋　利夫
Original Assignee
國際整流器股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/140,285 external-priority patent/US9443795B2/en
Application filed by 國際整流器股份有限公司 filed Critical 國際整流器股份有限公司
Publication of TW201501266A publication Critical patent/TW201501266A/zh
Application granted granted Critical
Publication of TWI570878B publication Critical patent/TWI570878B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0006—Arrangements for supplying an adequate voltage to the control circuit of converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Inverter Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

在共同積體電路上具有自舉二極體的功率四面扁平無引線封裝
本發明關於在共同積體電路上具有自舉二極體的功率四面扁平無引線封裝。
本申請案主張對2013年3月7日所申請且名稱為「Power Quad Flat No-Lead(PQFN)Package Having Bootstrap Diodes on a Common Integrated Circuit(IC)」的臨時申請案序號61/774,541的益處及優先權。本申請案也為2012年10月26日所申請且名稱為「Compact Wirebonded Power Quad Flat No-Lead(PQFN)Package」的申請序號13/662,244的部分連續案，其依次主張對2011年2月24日所申請且名稱為「Multi-Chip Module(MCM)Power Quad Flat No-Lead(PQFN)Semiconductor Package Utilizing a Leadframe for Electrical Interconnections」的申請序號13/034,519的優先權，其依 次主張對2010年12月13日所申請且名稱為「Low Cost Leadframe Based High Power Density Full Bridge Power Device」的臨時申請案序號61/459,527的優先權。本申請案主張對以上認定申請案的全部之益處及優先權。此外，以上認定申請案的全部之揭示及內容藉此以引用方式完全併入本申請案中。
I.定義
如此處所使用，詞語「三五族」意指包括至少一個第三族元素及至少一個第五族元素的化合物半導體。藉由實例，三五族半導體可採用三族氮化物半導體的形式。「三族氮化物」或「III-N」意指包括氮及至少一個第三族元素(諸如鋁(Al)、鎵(Ga)、銦(In)、及硼(B)，且包括但不限於其合金的任一者)的化合物半導體，諸如氮化鋁鎵(AlxGa(1-x)N)、氮化銦鎵(InyGa(1-y)N)、氮化鋁銦鎵(AlxInyGa(1-x-y)N)、氮化磷砷化鎵(GaAsaPbN(1-a-b))、氮化磷砷化鋁銦鎵(AlxInyGa(1-x-y)AsaPbN(1-a-b))，舉例而言。三族氮化物也通常意指任何極性，包括但不限於Ga極性、N極性、半極性、或非極性晶體定向。三族氮化物材料也可包括纖鋅礦(Wurtzitic)、閃鋅礦、或者混合式多型，且可包括單晶體、單晶、多晶、或非晶結構。氮化鎵或GaN如此處所使用意指三族氮化物化合物半導體，其中該或該等第三族元素包括一些或大量的鎵，但也可包括除了鎵以外的其他第三族元素。三五族或GaN電晶體也 可意指複合高壓增強模式電晶體，其藉由以疊接(cascode)方式連接該三五族或GaN電晶體與較低壓第四族電晶體來加以形成。
此外，如此處所使用，詞語「第四族」意指包括至少一個第四族元素(諸如矽(Si)、鍺(Ge)、及碳(C))的半導體，且也可包括諸如鍺化矽(SiGe)及碳化矽(SiC)的化合物半導體，舉例而言。第四族也意指包括超過一層第四族元素的半導體材料、或摻雜第四族元素以產生應變的第四族材料，且也可包括基於第四族的複合基板，諸如絕緣體上矽(SOI)、氧離子植入隔離(SIMOX)製程的基板、及藍寶石基底上矽(SOS)，舉例而言。
II.先前技術
結合數個半導體裝置的封裝可藉由將相關與相依電路組件保持接近來簡化電路設計、降低成本、及提供較高的效率與較好的性能。此外，這些封裝相較於使用組件的個別封裝可促進應用整合及較高的電與熱性能。
四面扁平無引線(QFN)封裝為用於諸如功率半導體裝置的電組件之無引線封裝。QFN封裝可利用引線框及銲線以供連接至其中所容納的電組件。QFN封裝通常具有有限的複雜度且電路由可能具有挑戰性，尤其針對較複雜的配置。因此，QFN封裝通常具有簡單配置且容納少量的電組件。
在共同積體電路(IC)上具有自舉二極體的功率四面扁平無引線封裝(PQFN)，實質如圖式的至少一者中所示及/或針對圖式的至少一者所述，且如申請專利範圍中較徹底陳述。
100‧‧‧功率四面扁平無引線封裝
102‧‧‧驅動器積體電路
104a、104b‧‧‧U相功率開關
106a、106b‧‧‧V相功率開關
108a、108b‧‧‧W相功率開關
110a‧‧‧U相輸出節點
110b‧‧‧V相輸出節點
110c‧‧‧W相輸出節點
112‧‧‧I/O終端
112a‧‧‧VBUS終端
112b‧‧‧VCC終端
112c‧‧‧HIN1終端
112d‧‧‧HIN2終端
112e‧‧‧HIN3終端
112f‧‧‧LIN1終端
112g‧‧‧LIN2終端
112h‧‧‧LIN3終端
112i‧‧‧EN終端
112j‧‧‧FAULT終端
112k‧‧‧RCIN終端
112l‧‧‧IM終端
112m‧‧‧VSS終端
112n‧‧‧VCOM終端
112o‧‧‧SW1終端
112p‧‧‧SW2終端
112q‧‧‧SW3終端
112r‧‧‧VB1終端
112s‧‧‧VB2終端
112t‧‧‧VB3終端
114‧‧‧匯流排電壓源
116‧‧‧供應電壓源
124‧‧‧微控制器
126‧‧‧馬達
142a、142b、142c‧‧‧驅動器
150‧‧‧多相逆變器電路
162‧‧‧輸入邏輯
164‧‧‧位準移位器
166‧‧‧位準移位器
168‧‧‧欠壓保護電路
170‧‧‧比較器
172‧‧‧鎖存器
174a‧‧‧驅動器
174b‧‧‧驅動器
176‧‧‧自舉二極體
178‧‧‧自舉電容器
180‧‧‧多相逆變器
182a‧‧‧U相腳
182b‧‧‧V相腳
182c‧‧‧W相腳
200‧‧‧PQFN封裝
202‧‧‧驅動器IC
204a、204b‧‧‧U相功率開關
206a、206b‧‧‧V相功率開關
208a、208b‧‧‧W相功率開關
212‧‧‧I/O終端
212a‧‧‧VBUS終端
212b‧‧‧VCC終端
212c‧‧‧HIN1終端
212d‧‧‧HIN2終端
212e‧‧‧HIN3終端
212f‧‧‧LIN1終端
212g‧‧‧LIN2終端
212h‧‧‧LIN3終端
212i‧‧‧EN終端
212j‧‧‧FAULT終端
212k‧‧‧RCIN終端
212l‧‧‧IM終端
212m‧‧‧VSS終端
212n‧‧‧VCOM終端
212o‧‧‧SW1終端
212p‧‧‧SW2終端
212q‧‧‧SW3終端
212r‧‧‧VB1終端
212s‧‧‧VB2終端
212t‧‧‧VB3終端
220‧‧‧驅動器IC晶粒墊
222a‧‧‧W相晶粒墊
222b‧‧‧V相晶粒墊
222c‧‧‧U相晶粒墊
228‧‧‧共同晶粒墊
230‧‧‧引線框條
232‧‧‧引線框條
233‧‧‧引線框島
234‧‧‧引線框島
236‧‧‧引線框島
236a‧‧‧汲極
236b‧‧‧汲極
236c‧‧‧汲極
236d‧‧‧汲極
236e‧‧‧汲極
236f‧‧‧汲極
238a‧‧‧源極
238b‧‧‧源極
238c‧‧‧源極
238d‧‧‧源極
238e‧‧‧源極
238f‧‧‧源極
240a‧‧‧頂側
240b‧‧‧底側
242a‧‧‧邊緣
242b‧‧‧邊緣
242c‧‧‧邊緣
244a‧‧‧銲線
244b‧‧‧銲線
244c‧‧‧銲線
244d‧‧‧銲線
244e‧‧‧銲線
244f‧‧‧銲線
244g‧‧‧銲線
244h‧‧‧銲線
244i‧‧‧銲線
246‧‧‧銲線
246a‧‧‧銲線
246b‧‧‧銲線
246c‧‧‧銲線
246d‧‧‧銲線
246e‧‧‧銲線
246f‧‧‧銲線
248a‧‧‧電鍍
248b‧‧‧電鍍
252‧‧‧間隔
254‧‧‧導電黏著劑
256‧‧‧接地
260‧‧‧引線框
265‧‧‧模化合物
第1A圖示出功率四面扁平無引線(PQFN)封裝的範例性電路之示意圖。
第1B圖示出範例性多相逆變器電路中的PQFN封裝之示意圖。
第2A圖示出範例性PQFN封裝的引線框的俯視圖。
第2B圖示出具銲線的範例性PQFN封裝的俯視圖。
第2C圖示出範例性PQFN封裝的仰視圖。
第2D圖示出範例性PQFN封裝的一部分的剖面圖。
下列說明含有關於本揭示中的實施方式之特定資訊。本申請書中的圖式及其隨附詳細說明係針對僅僅範例性實施方式。除非另有說明，在圖式之中的相似或對應元件可藉由相似或對應元件符號加以指出。此外，本申請書中的圖式及例示一般未按比例，且非意圖對應於實際 相對尺寸。
第1A圖示出功率四面扁平無引線(PQFN)封裝100的範例性電路之示意圖。第1B圖示出多相逆變器電路150中的PQFN封裝100之示意圖。
參照第1A及1B圖，PQFN封裝100包括驅動器積體電路(IC)102及多相逆變器180。多相逆變器180包括U相功率開關104a與104b、V相功率開關106a與106b、及W相功率開關108a與108b。驅動器IC 102包括輸入邏輯162、位準移位器164、位準移位器166、欠壓保護電路168、比較器170、鎖存器172、驅動器174a(例如高側驅動器)、驅動器174b(例如低側驅動器)、電容器CR、及自舉二極體176。驅動器174a包括驅動器142c、142b、及142a。自舉二極體176包括U相自舉二極體D1、V相自舉二極體D2、及W相自舉二極體D3(也稱為「自舉二極體D1、D2、及D3」)。第1B圖中的自舉電容器178包括U相自舉電容器CB1、V相自舉電容器CB2、及W相自舉電容器CB3(也稱為「自舉電容器CB1、CB2、及CB3」)。
在第1B圖的多相逆變器電路150中，PQFN封裝100被連接至匯流排電壓源114、供應電壓源116、微控制器124、馬達126、自舉電容器178、電阻器R1、電容器C1、及分流器RS，作為一個實例。PQFN封裝100、微控制器124、馬達126、電阻器R1、電容器C1、自舉電容器178、及分流器RS的任一者可被安裝於印刷 電路板(PCB)上。此外，PQFN封裝100可透過該PCB上的導電引線連接至匯流排電壓源114、供應電壓源116、微控制器124、馬達126、電阻器R1、電容器C1、自舉電容器178、及分流器RS的任一者。
PQFN封裝100也包括VBUS終端112a、VCC終端112b、HIN1終端112c、HIN2終端112d、HIN3終端112e、LIN1終端112f、LIN2終端112g、LIN3終端112h、EN終端112i、FAULT終端112j、RCIN終端112k、IM終端112l、VSS終端112m、VCOM終端112n、SW1終端112o、SW2終端112p、SW3終端112q、VB1終端112r、VB2終端112s、及VB3終端112t，其被統稱為I/O終端112。
在PQFN封裝100中，VBUS終端112a從匯流排電壓源114接收VBUS(例如匯流排電壓)作為輸入。VCC終端112b從供應電壓源116接收供應電壓VCC作為對驅動器IC 102的輸入且也可被稱為PQFN封裝100的供應電壓終端112b。HIN1終端112c、HIN2終端112d、及HIN3終端112e從微控制器124分別接收HIN1、HIN2、及HIN3作為對驅動器IC 102的輸入。LIN1終端112f、LIN2終端112g、及LIN3終端112h從微控制器124分別接收LIN1、LIN2、及LIN3作為對驅動器IC 102的輸入。
也在PQFN封裝100中，EN終端112i從微控制器124接收EN作為對驅動器IC 102的輸入。FAULT 終端112j從驅動器IC 102接收FAULT作為對微控制器124的輸出。RCIN終端112k從電阻器R1及電容器C1接收RCIN作為對驅動器IC 102的輸入。IM終端112l從U相功率開關104b、V相功率開關106b、及W相功率開關108b接收ITRIP作為對驅動器IC 102的輸入。
另外在PQFN封裝100中，VSS終端112m從邏輯接地GVSS接收VSS作為對驅動器IC 102的輸入。VCOM終端112n從功率級接地GCOM接收VCOM作為對驅動器IC 102、U相功率開關104b、V相功率開關106b、及W相功率開關108b的輸入。SW1終端112o從U相輸出節點110a接收SW1作為對馬達126的輸出。驅動器IC 102也從U相輸出節點110a接收SW1作為輸入。SW2終端112p從V相輸出節點110b接收SW2作為對馬達126的輸出。驅動器IC 102也從V相輸出節點110b接收SW2作為輸入。SW3終端112q從W相輸出節點110c接收SW3作為對馬達126的輸出。驅動器IC 102也從W相輸出節點110c接收SW3作為輸入。
額外地，在PQF封裝100中，VB1終端112r從自舉電容器CB1接收自舉供應電壓VB1作為對驅動器IC 102的輸入且也可被稱為自舉供應電壓終端112r。VB2終端112s從自舉電容器CB2接收自舉供應電壓VB2作為對驅動器IC 102的輸入且也可被稱為自舉供應電壓終端112s。VB3終端112t從自舉電容器CB3接收自舉供應電壓VB3作為對驅動器IC 102的輸入且也可被稱為自舉供 應電壓終端112t。
將被理解的是，在各種實施方式中I/O終端112的編號、數量、及位置不同於所顯示者。例如，在各種實施方式中，不同於驅動器IC 102的驅動器IC可被利用，其可具有不同於驅動器IC 102的能力及/或I/O要求。此可被反映於I/O終端112以及PQFN封裝100的其他接頭。作為一個特定實例，在一個實施方式中，驅動器IC 102反而為併入驅動器IC 102及微控制器124的至少一些功能之功能整合式IC。因此，額外的I/O終端112可針對某功能加以含括，而諸如FAULT終端112j的某些I/O終端112可能不需要。
在PQFN封裝100中，驅動器IC 102可為高壓IC(HVIC)，用以驅動多相逆變器180的U相功率開關104a與104b、V相功率開關106a與106b、及W相功率開關108a與108b。驅動器IC 102的實例包括從國際整流器公司®可得的「第五代」HVIC。在本實施方式中，U相功率開關104a與104b、V相功率開關106a與106b、及W相功率開關108a與108b為垂直傳導功率裝置，例如，第四族半導體功率金屬氧化物半導體場效電晶體(功率MOSFET)(諸如快速反向磊晶二極體場效電晶體(FREDFET))、或第四族半導體絕緣閘雙極電晶體(IGBT)。在其他實施方式中，三五族半導體FET、HEMT(高電子遷移率電晶體)、及尤其是GaN FET及/或HEMT可被使用作為U相功率開關104a與104b、V相 功率開關106a與106b、及W相功率開關108a與108b中的功率裝置。如以上所定義，氮化鎵或GaN如此處所使用意指三族氮化物化合物半導體，其中該或該等第三族元素包括一些或大量的鎵，但也可包括除了鎵以外的其他第三族元素。如先前所述，三五族或GaN電晶體也可意指複合高壓增強模式電晶體，其藉由以疊接方式連接該三五族或GaN電晶體與較低壓第四族電晶體來加以形成。儘管PQFN封裝100提供全橋式功率裝置，替代實施方式可提供由特定應用所要求的其他封裝配置。
在PQFN封裝100中，HIN1、HIN2、及HIN3為用於U相功率開關104a、V相功率開關106a、及W相功率開關108a(其為高側功率開關)的控制信號。輸入邏輯162接收HIN1、HIN2、及HIN3，其被分別提供給位準移位器164。在本實施方式中，位準移位器164為具有可承受例如大約600伏特的終端的高壓位準移位器。HIN1、HIN2、及HIN3的位準移位版本被驅動器174a接收以提供高側閘極信號H1、H2、及H3給U相功率開關104a、V相功率開關106a、及W相功率開關108a，如第1A圖中所示。驅動器174a分別從HIN1、HIN2、及HIN3產生高側閘極信號H1、H2、及H3。驅動器174a從U相輸出節點110a、V相輸出節點110b、及W相輸出節點110c進一步接收SW1、SW2、及SW3。因此，驅動器174a為高側驅動器且被耦合至多相逆變器180的高側功率開關。
類似地，LIN1、LIN2、及LIN3為用於U相功率開關104b、V相功率開關106b、及W相功率開關108b(其為低側功率開關)的控制信號。輸入邏輯162接收LIN1、LIN2、及LIN3，其被分別提供給位準移位器166。在本實施方式中，位準移位器166為低壓位準移位器，其補償邏輯接地GVSS與功率級接地GCOM間的差。此可為例如大約一至大約二伏特。LIN1、LIN2、及LIN3的位準移位版本被分別提供給驅動器174b以提供低側閘極信號L1、L2、及L3給U相功率開關104b、V相功率開關106b、及W相功率開關108b，如第1A圖中所示。驅動器174b從LIN1、LIN2、及LIN3分別產生低側閘極信號L1、L2、及L3。因此，驅動器174b為低側驅動器且被耦合至多相逆變器180的低側功率開關。
驅動器IC 102可因此藉由使用驅動器174a及174b驅動U相功率開關104a與104b、V相功率開關106a與106b、及W相功率開關108a與108b切換至功率馬達126(作為一個實例)，其產生馬達電流IM(即負載電流)。在本實施方式中，驅動器174a及174b被阻抗匹配至U相功率開關104a與104b、V相功率開關106a與106b、及W相功率開關108a與108b的各別一者。驅動器174a及174b可因此在沒有閘極電阻器的情況下驅動U相功率開關104a與104b、V相功率開關106a與106b、及W相功率開關108a與108b，這容許PQFN封裝100較小及較不複雜。
VBUS為來自匯流排電壓源114的匯流排電壓，該匯流排電壓源被耦合至U相功率開關104a、V相功率開關106a、及W相功率開關108a的各別汲極。作為一個實例，匯流排電壓源114可為AC或DC整流器。該AC作為一個實例可為插座電壓，諸如230伏特。該DC電壓可為例如大約300伏特至大約400伏特以供VBUS。
VSS為從邏輯接地GVSS之驅動器IC 102的支援邏輯電路的邏輯接地。作為一個實例，第1A圖顯示VSS作為電容器CR的邏輯接地。VSS也為該支援邏輯電路的其他組件的邏輯接地，該等其他組件包括輸入邏輯162、位準移位器164、欠壓保護電路168、比較器170、鎖存器172、及電容器CR，但可包括不同組件。
VCOM為從功率級接地GCOM之U相功率開關104a與104b、V相功率開關106a與106b、及W相功率開關108a與108b的功率級接地。第1A圖顯示VCOM被連接至PQFN封裝100內的U相功率開關104a與104b、V相功率開關106a與106b、及W相功率開關108a與108b的源極。VCOM也可為用於驅動器IC 102。如第1A圖中所示，VCOM被耦合至驅動器IC 102的驅動器174b。
與功率級接地分離的邏輯接地藉由使用分流器RS被提供於多相逆變器電路150中。分流器RS被耦合跨越VSS終端112m及VCOM終端112n。分流器RS也透過VCOM終端112n被耦合至U相功率開關104b、V相功率開關106b、及W相功率開關108b各者的源極。因 此，第1A圖中所示之來自馬達126的馬達電流IM為來自多相逆變器180的U相腳182a、V相腳182b、及W相腳182c的結合相電流。馬達電流IM透過IM終端112l被提供給例如微控制器124。微控制器124利用馬達電流IM以重建個別相電流(U、V、及W)以藉由控制HIN1、HIN2、HIN3、LIN1、LIN2、及LIN3來控制脈衝寬度調變(PWM)。
因此，在本實施方式中，PQFN封裝100具有與功率級接地分離的邏輯接地。在切換U相功率開關104a與104b、V相功率開關106a與106b、及W相功率開關108a與108b的期間，電壓可跨越分流器RS產生。藉由具有與功率級接地分離的邏輯接地，該支援邏輯電路的供應電壓VCC可針對接地而非跨越分流器RS的電壓加以做出。因此，藉由使用分離的接地，PQFN封裝100被保護不受閂鎖及雜訊故障影響，否則其可藉由來自U相功率開關104a與104b、V相功率開關106a與106b、及W相功率開關108a與108b的過度切換電壓加以產生。
在其他實施方式中，PQFN封裝100反而具有邏輯及功率的單一接地。例如，VSS終端112m及VCOM終端112n可被結合成為單一終端或可被互相短路。在一個此種實施方式中，PQFN封裝100為開放源(open source)/發射體PQFN封裝，在該封裝中來自多相逆變器180的U相腳182a、V相腳182b、及W相腳182c的至少二者的馬達電流被提供作為PQFN封裝100的各別輸出終 端。因此，例如，微控制器124及/或另一裝置或一些裝置可利用那些馬達電流以藉由控制HIN1、HIN2、HIN3、LIN1、LIN2、及LIN3來控制脈衝寬度調變(PWM)。
在PQFN封裝100中，供應電壓VCC為來自供應電壓源116之驅動器IC 102的供應電壓，其可為例如大約15伏特。在一些實施方式中，供應電壓源116從VBUS產生供應電壓VCC。驅動器174b由供應電壓VCC加以供電，而驅動器174a由自舉供應電壓VB1、VB2、及VB3加以供電。
自舉供應電壓VB1、VB2、及VB3藉由使用自舉電容器178、自舉二極體176、及供應電壓VCC加以產生。如第1A圖中所示，自舉二極體176被耦合至PQFN封裝100的供應電壓終端112b且被各別耦合至驅動器174a。自舉二極體176及驅動器174a各被耦合至自舉供應電壓終端112r、112s、及112t。如第1B圖中所示，自舉電容器178被各別耦合至SW1終端112o、SW2終端112p、及SW3終端112q以及自舉供應電壓終端112r、112s、及112t。因此，在本實施方式中，自舉二極體176被配置成用於連接至各別自舉電容器178且可因此被配置成改變自舉供應電壓VB1、VB2、及VB3。
典型的QFN封裝具有具簡單配置及少量電組件的有限功能。隨著功能增加，變得難以路由用於連接的導線同時避免導線交叉及導線短路。此外，佈線長度很長不利地影響電及熱性能。然而，依據本揭示的各種實施方 式之PQFN封裝可具有高階層的功能同時避免導線交叉及導線短路且達成高的電與熱性能。
在所示的實施方式中，PQFN封裝100容納位於引線框上的多相逆變器180。PQFN封裝100進一步容納位於該引線框上且配置成驅動多相逆變器180的驅動器174a及174b。此外，PQFN封裝100容納分別耦合至驅動器174a得自舉二極體176。這些特徵可能以具有例如大約12mm乘大約12mm的佔用面積、具高的電與熱性能之PQFN封裝100加以容納。在其他實施方式中，PQFN封裝100可具有大於12mm乘12mm的佔用面積。在其他實施方式中，PQFN封裝100可具有小於12mm乘12mm的佔用面積。
自舉二極體典型地在半導體封裝的外部且尤其針對多相逆變器。然而，包括自舉二極體176於PQFN封裝100中至少藉由將相關與相依電路組件保持接近來簡化電路設計、降低成本、且提供提供較高的效率與較好的性能。此外，PQFN封裝100促進應用整合及較高的電與熱性能。如第1A圖中可被看見，自舉二極體D1、D2、及D3添加顯著複雜度至PQFN封裝100的電路。然而，藉由包括自舉二極體D1、D2、及D3於共同IC(例如，驅動器IC 102)上，此電路複雜度對PQFN封裝100的配置具有的影響降低。並且，在該共同IC包括驅動器174a及/或174b的實施方式中，諸如在PQFN封裝100中，該影響可被進一步降低。
自舉二極體D1、D2、及D3若被包括作為分離組件時將消耗顯著的封裝空間。例如，在本實施方式中，PQFN封裝100用於高功率應用。因此，自舉二極體D1、D2、及D3具有高的崩潰電壓，諸如例如大約200伏特至大約600伏特。因此，自舉二極體D1、D2、及D3作為分離組件將會極大。然而，藉由包括自舉二極體D1、D2、及D3於共同IC(例如，驅動器IC 102)上，自舉二極體D1、D2、及D3的大小對PQFN封裝100的配置具有的影響降低。此可容許PQFN封裝100內化此種功能成為回應於輸入加以致能/去能、提供故障指示、具有欠壓保護、具有過電流保護、及/或具有分離的邏輯與功率接地。
在所示的實施方式中，供應電壓VCC被耦合至欠壓保護電路168。欠壓保護電路168在供應電壓VCC下降低於臨限電壓(諸如大約9伏特)時偵測欠壓條件。供應電壓VCC將該欠壓條件通知輸入邏輯162以藉此致能驅動器IC 102中的切換。驅動器IC 102中的切換也可藉由使用EN加以改變。EN可被例如微控制器124使用以致能/去能驅動器IC 102的切換。較具體而言，驅動器IC 102被配置成回應於EN致能/去能H1、H2、H3、L1、L2、及L3的切換。
第1A圖顯示被提供給驅動器IC 102作為ITRIP的馬達電流IM。驅動器IC 102利用ITRIP以供過電流保護。例如，第1A圖顯示比較ITRIP與由電容器CR 所產生的參考電壓之比較器170。若ITRIP超過該參考電壓，比較器170觸發鎖存器172，其藉由提供FAULT給FAULT終端112j來指出過電流條件給微控制器124。輸入邏輯162也接收FAULT以去能驅動器IC 102的切換。驅動器IC 102利用RCIN以從過電流保護自動重設鎖存器172。如第1B圖中所示，電阻器R1被耦合於VCC終端112b與RCIN終端112k之間以充電電容器C1。電容器C1被耦合於RCIN終端112k與VSS終端112m之間。電阻器R1及電容器C1可被改變以改變該過電流保護的自動重設之時序。
轉向第2A、2B、及2C圖，第2A圖示出第2B及2C圖的PQFN封裝200之引線框的俯視圖。第2B圖示出PQFN封裝200的俯視圖。第2C圖示出PQFN封裝200的仰視圖。在本實施方式中，PQFN封裝200為多晶片模組(MCM)PQFN封裝，其可具有大約12mm乘大約12mm的佔用面積。在其他實施方式中，PQFN封裝200可具有大於12mm乘12mm的佔用面積。在其他實施方式中，PQFN封裝200可具有小於12mm乘12mm的佔用面積。
PQFN封裝200對應於第1A及1B圖中的PQFN封裝100。例如，PQFN封裝200包括驅動器IC 202、U相功率開關204a與204b、V相功率開關206a與206b、及W相功率開關208a與208b，分別對應於第1A圖中的驅動器IC 102、U相功率開關104a與104b、V相 功率開關106a與106b、及W相功率開關108a與108b。
此外，PQFN封裝200包括VBUS終端212a、VCC終端212b、HIN1終端212c、HIN2終端212d、HIN3終端212e、LIN1終端212f、LIN2終端212g、LIN3終端212h、EN終端212i、FAULT終端212j、RCIN終端212k、IM終端212l、VSS終端212m(也稱為「邏輯接地終端112m」)、VCOM終端212n(也稱為「功率級接地終端112n」)、SW1終端212o(也稱為「U相輸出終端212o」)、SW2終端212p(也稱為V相輸出終端212p)、SW3終端212q(也稱為W相輸出終端212q)、VB1終端212r、VB2終端212s、及VB3終端212t(也稱為「I/O終端212」)，分別對應於PQFN封裝100中的VBUS終端112a、VCC終端112b、HIN1終端112c、HIN2終端112d、HIN3終端112e、LIN1終端112f、LIN2終端112g、LIN3終端112h、EN終端112i、FAULT終端112j、RCIN終端112k、IM終端112l、VSS終端112m、VCOM終端112n、SW1終端112o、SW2終端112p、SW3終端112q、VB1終端112r、VB2終端112s、及VB3終端112t。
第2A圖顯示包括驅動器IC晶粒墊220、W相晶粒墊222a、V相晶粒墊222b、U相晶粒墊222c、及共同晶粒墊228的引線框260。引線框島233被電及機械連接(例如整體連接)至驅動器IC晶粒墊220。引線框260進一步包括引線框條230與232及I/O終端212。引 線框島234在引線框260的引線框條230上且引線框條230被電及機械連接(例如整體連接)至引線框260的V相晶粒墊222b。引線框島236在引線框260的引線框條232上且引線框條232被電及機械連接(例如整體連接)至引線框260的U相晶粒墊222c。如第2B圖中所示，引線框條230及232可任選地延伸至PQFN封裝200的邊緣242c。這樣做，引線框條230及232的任一者可提供例如額外的I/O終端給PQFN封裝200。例如，引線框條232被顯示為在PQFN封裝200的邊緣242c提供額外的SW1終端212o。
引線框260可包含具有高的導熱及導電性之材料，諸如從Olin Brass®可得的銅(Cu)合金C194。引線框260的頂側240a可能以用於增強對裝置晶粒與導線的黏著力之材料加以電鍍。該電鍍可包含被選擇性施加至引線框260的銀(Ag)電鍍，其從諸如品質有限公司(QPL Limited)的公司可得。
第2A及2B圖顯示引線框260為蝕刻引線框，諸如半蝕刻引線框。引線框260未被蝕刻(例如未被半蝕刻)的部分在第2A及2B圖中藉由使用虛線加以示出。引線框島233、234、及236為此種未蝕刻部分的實例。例如，第2C圖顯示引線框260的底側240b(其也對應於PQFN封裝200的底側)。第2C圖進一步顯示PQFN封裝200的模化合物265，其覆蓋引線框260的蝕刻部分。模化合物265可為具有低撓曲模數的塑膠，諸如 從日立®化成工業股份有限公司可得的CEL9220ZHF10(v79)。為了提供對抗封裝破裂的彈性，由模化合物265所定義之PQFN封裝200的高度(或厚度)可被保持很薄，諸如0.9mm或更小。
I/O終端212、引線框島233、引線框島234、及引線框島236為未蝕刻且透過模化合物265被暴露於引線框260的底側240b(其也對應於PQFN封裝200的底側)上。因此，I/O終端212、引線框島233、引線框島234及引線框島236被暴露於引線框260的底側240b上以供高的導電性及/或散熱。藉由提供PCB匹配的區域，此特徵可任選地被利用。引線框260的暴露區域可例如以錫(Sn)加以電鍍。
驅動器IC 202位於引線框260上且被配置成驅動U相功率開關204a與204b、V相功率開關206a與206b、及W相功率開關208a與208b，其對應於第1A圖中的多相逆變器180。較具體而言，驅動器IC 202位於引線框260的驅動器IC晶粒墊220上。驅動器IC晶粒墊220大於驅動器IC 202且可因此容納不同、較大的驅動器IC，其可具有與驅動器IC 202不同的特徵。驅動器IC 202、U相功率開關204a與204b、V相功率開關206a與206b、及W相功率開關208a與208b藉由利用銲線及引線框260加以互連。
第2B圖也顯示諸如銲線244a的銲線電及機械連接驅動器IC 202至VCC終端212b、HIN1終端 212c、HIN2終端212d、HIN3終端212e、LIN1終端212f、LIN2終端212g、LIN3終端212h、EN終端212i、FAULT終端212j、RCIN終端212k、IM終端212l、VSS終端212m、VB1終端212r、VB2終端212s、及VB3終端212t，且至U相功率開關204a與204b、V相功率開關206a與206b、及W相功率開關208a與208b的各別閘極。
第2B圖中的銲線244a及類似描繪的銲線可包括例如1.3mil直徑G1型金(Au)導線。較厚的導線可被利用以供電力連接，諸如銲線246a、246b、246c、246d、246e、及246f(也稱為「銲線246」)。銲線246可為例如2.0mil直徑銅(Cu)導線，諸如從庫力索法®可得的Maxsoft® LD導線。銲線246可藉由使用球上縫合(bond stitch on ball，BSOB)接合來加以接合。如第2B圖中所示，多個銲線，諸如二個銲線，可平行於銲線246以供額外的電流處理。
第2B圖顯示U相功率開關204a與204b、V相功率開關206a與206b、W相功率開關208a與208b、及驅動器IC 202被電及機械連接至引線框260。此可藉由利用焊料或導電黏著劑加以達成，諸如從漢高公司可得的填銀QMI 529HT。
如第2B圖中所示，U相功率開關204b、V相功率開關206b、及W相功率開關208b位於引線框260上沿著PQFN封裝200的邊緣242a。W相功率開關208b位 於W相晶粒墊222a上。較具體而言，W相功率開關208b的汲極236a位於W相晶粒墊222a上。類似地，V相功率開關206b位於V相晶粒墊222b上。較具體而言，V相功率開關206b的汲極236b位於V相晶粒墊222b上。並且，U相功率開關204b位於U相晶粒墊222c上。較具體而言，U相功率開關204b的汲極236c位於U相晶粒墊222c上。因此，U相功率開關204b、V相功率開關206b、及W相功率開關208b被個別耦合至引線框260的各別晶粒墊。因此，W相晶粒墊222a可對應於PQFN封裝200的W相輸出終端212q，V相晶粒墊222b可對應於PQFN封裝200的V相輸出終端212p、且U相晶粒墊222c可對應於PQFN封裝200的U相輸出終端212o，如第2B圖中所示。
也如第2B圖中所示，U相功率開關204a、V相功率開關206a、及W相功率開關208a位於引線框260上沿著PQFN封裝200的邊緣242b，其相交於邊緣242a。U相功率開關204a、V相功率開關206a、及W相功率開關208a位於引線框260的共同晶粒墊228上。較具體而言，U相功率開關204a的汲極236d、V相功率開關206a的汲極236e、及W相功率開關208a的汲極236f位於引線框260的共同晶粒墊228上。因此，共同晶粒墊228可對應於PQFN封裝200的VBUS終端212a(例如匯流排電壓輸入終端)，如第2B圖中所示。
此配置的實例被較詳細顯示於第2D圖中。第 2D圖示出PQFN封裝200的一部分之剖面圖。第2D圖中的剖面圖對應於第2B及2C圖的剖面2D-2D。第2D圖顯示V相功率開關206a的汲極236e透過引線框260的導電黏著劑254及電鍍248a被連接至共同晶粒墊228。導電黏著劑254可包括諸如QMI 529HT的填銀黏著劑。PQFN封裝200中的其他晶粒可類似地被連接至引線框260。
U相功率開關204b、V相功率開關206b、及W相功率開關208b透過引線框260被各別耦合至U相功率開關204a、V相功率開關206a、及W相功率開關208a。
在第2B圖中，銲線246a電及機械連接U相功率開關204a的源極238d至引線框260。較具體而言，源極238d經由銲線246a被連接至引線框條232的引線框島236。因此，第1A圖的U相輸出節點110a位於引線框260的引線框條232上，此處引線框條232被連接至引線框260的U相晶粒墊222c。因此，PQFN封裝200在安排銲線246a及諸如銲線244b的其他銲線方面具有顯著靈活性，同時避免由於導線交叉造成的導線短路且達成高的電及熱性能。
類似地，銲線246b電及機械連接V相功率開關206a的源極238e至引線框260。第2D圖示出此連接的一個實例。源極238e經由銲線246b透過引線框260的電鍍248b被連接至引線框條230的引線框島234。引線框條230接著透過V相晶粒墊222b連接至V相功率開關 206b的汲極236b。類似連接可被採用以供連接源極238d至U相功率開關204b的汲極236c。銲線246b在引線框島234電及機械連接V相功率開關206a的源極238e至引線框條230。因此，第1A圖的V相輸出節點110b位於引線框260的引線框條230上，此處引線框條230被連接至引線框260的V相晶粒墊222b。因此，PQFN封裝200在安排銲線246b及諸如銲線244c的其他銲線方面具有顯著靈活性，同時避免由於導線交叉造成的導線短路且達成高的電及熱性能。
注意到PQFN封裝200可包括引線框島234及/或236而沒有引線框條230及/或232。例如，引線框島234可透過PCB上的跡線被連接至V相晶粒墊222b。進一步注意到PQFN封裝200可包括引線框條230及/或232而沒有引線框島234及/或236。然而，具有引線框條230及232有引線框島234及236可在安排PQFN封裝200中的銲線方面提供顯著靈活性同時達成高的電及熱性能。
在第2B圖中，銲線246c電及機械連接W相功率開關208a的源極238f至引線框260。較具體而言，銲線246b電及機械連接W相功率開關208a的源極238f至引線框260上的W相晶粒墊222a。因此，第1A圖的W相輸出節點110c偕同W相功率開關208b位於引線框260的W相晶粒墊222a上。由於W相功率開關208b相鄰於W相功率開關208a，W相功率開關208a的源極 238f可被耦合至W相功率開關208b的汲極236a同時輕易避免由於導線交叉造成的導線短路且達成高的電及熱性能。此可被達成而沒有利用引線框條及/或引線框島。
因此，PQFN封裝200可被製成顯著較小同時避免U相輸出節點110a、V相輸出節點110b、及W相輸出節點110c間的電弧作用。例如，額外的引線框條及/或引線框島將需要較大的PQFN封裝200以維持引線框條230與232間的充足間隔252以便防止電弧作用(例如至少1mm)。此外，此配置未顯著影響在安排PQFN封裝200中的銲線方面的靈活性。並且，由於W相晶粒墊222a被暴露於PQFN封裝200的底側240b上(第2C圖中所示)，在W相輸出節點110c所產生的熱可從PQFN封裝200有效率地耗散。
PQFN封裝200包括被耦合至驅動器IC 202的支援邏輯電路之引線框260的邏輯接地。引線框260的該邏輯接地包括邏輯接地終端212m。至少銲線244g電及機械連接引線框260的邏輯接地終端212m至驅動器IC 202且較具體而言連接引線框260的邏輯接地終端212m至驅動器IC 202的該支援邏輯。
PQFN封裝200進一步包括被耦合至U相功率開關204b、V相功率開關206b、及W相功率開關208b的源極238c、238b、及238a之引線框260的功率級接地。引線框260的該功率級接地包括功率級接地終端212n、驅動器IC晶粒墊220、及引線框島233。在第2B 圖中，至少銲線246d電及機械連接引線框260的該功率級接地的功率級終端212n至W相功率開關208b的源極238a。至少銲線246e電及機械連接W相功率開關208b的源極238a至V相功率開關206b的源極238b。並且，至少銲線246f電及機械連接V相功率開關206b的源極238b至U相功率開關204b的源極238c。因此，源極238a、238b、及238c在PQFN封裝200內被互相電連接。
在其他實施方式中，PQFN封裝200為開放源/發射體PQFN封裝(其也可被稱為開放發射體PQFN封裝)，在其中源極238a、238b、及238c在PQFN封裝200內未被互相電連接。例如，諸如銲線246的銲線可電及機械連接源極238a、238b、及238c至PQFN封裝200的各別電流源終端。
在本實施方式中，引線框260的該功率級接地被耦合至驅動器IC 202的驅動器(例如第1圖中的驅動器174b)。銲線244e及244f透過引線框260連接U相功率開關204b的源極238c至驅動器IC 202的驅動器174b。銲線244e電及機械連接U相功率開關204b的源極238c至引線框260的引線框島233。銲線244f電及機械連接引線框260的引線框島233至驅動器IC 202。透過引線框260連接U相功率開關204b的源極238c至驅動器IC 202提供在連接PQFN封裝200方面的靈活性。然而，注意到引線框島233為任選且銲線可直接連接U相功率開 關204b的源極238c至驅動器IC 202。此外，在一些實施方式中，驅動器IC 202任選地具有接地256，其位於引線框260的驅動器IC晶粒墊220上。接地256可為該功率級接地及/或該邏輯接地。在所示的實施方式中，此處接地256為該功率級接地，銲線244f可被排除。
因此，PQFN封裝200包括位於引線框260上的多相逆變器(例如多相逆變器180)、位於引線框260上且配置成驅動該多相逆變器的驅動器(例如驅動器174a)。PQFN封裝200進一步包括分別耦合至該等驅動器的自舉二極體(例如自舉二極體176)，此處該等自舉二極體在位於引線框260上的共同積體電路(IC)(例如驅動器IC 202)中。
在所示的實施方式中，該共同IC(例如驅動器IC 202)包括驅動器174a。銲線244b在引線框島236電及機械連接引線框260的驅動器IC 202(例如U相驅動器142a)及引線框條232。第1A圖的U相輸出節點110a位於引線框260的引線框島236上。因此，第1A圖的U相驅動器142a被耦合至多相逆變器180的U相輸出節點110a，此處U相輸出節點110a位於引線框260的引線框島236(及/或引線框條232)上。
類似地，銲線244b在引線框島234電及機械連接引線框260的驅動器IC 202(例如V相驅動器142b)及引線框條230。第1A圖的V相輸出節點110b位於引線框260的引線框島234上。因此，第1A圖的V相 驅動器142b被耦合至多相逆變器180的V相輸出節點110b，此處V相輸出節點110b位於引線框260的引線框島234(及/或引線框條230)上。
銲線244d電及機械連接驅動器IC 202(例如W相驅動器142c)與W相功率開關208a的源極238f。在本實施方式中，銲線244d為驅動器IC 202與源極238f間的直接電連接。第1A圖的W相驅動器142c藉此被耦合至多相逆變器180的W相輸出節點110c。
PQFN封裝200進一步包括分別耦合該共同IC(例如驅動器IC 202)至PQFN封裝200的自舉供應電壓終端212r、212s、及212t的銲線244g、244h、及244i。由於自舉二極體176在該共同IC中，PQFN封裝200只需要單一供應電壓終端VCC終端212b，此處銲線244a耦合VCC終端212b至自舉二極體176的各者。自舉電容器178可從自舉供應電壓終端212r、212s、及212t分別耦合至U相輸出終端212o、V相輸出終端212p、及W相輸出終端212q以便供電驅動器174a。
因此，如以上針對第1A、1B、及2A至2D圖所述，依據各種實施方式，PQFN封裝可包括位於引線框上的共同IC中的自舉二極體。在一些實施方式中，該共同IC包括多相逆變器的驅動器。這樣做，該PQFN封裝可比典型QFN封裝實質上更複雜同時避免導線交叉及導線短路且達成高的電及熱性能。
從以上說明，明顯的是各種技術可被用來實 施本申請書中所述的概念而沒有背離那些概念的範圍。此外，儘管該等概念已經具體參照某些實施方式加以描述，熟習本技藝之人士將承認形式與細節方面的改變可被做出而沒有背離那些概念的範圍。因此，所述實施方式將在各方面被視為例示性而非限制性。也應該被理解本申請書不限於以上所述的特定實施方式，但可能有許多重排、修改、及替換而沒有背離本揭示的範圍。
200‧‧‧PQFN封裝
202‧‧‧驅動器IC
204a、204b‧‧‧U相功率開關
206a、206b‧‧‧V相功率開關
208a、208b‧‧‧W相功率開關
212a‧‧‧VBUS終端
212b‧‧‧VCC終端
212c‧‧‧HIN1終端
212d‧‧‧HIN2終端
212e‧‧‧HIN3終端
212f‧‧‧LIN1終端
212g‧‧‧LIN2終端
212h‧‧‧LIN3終端
212i‧‧‧EN終端
212j‧‧‧FAULT終端
212k‧‧‧RCIN終端
212l‧‧‧IM終端
212m‧‧‧VSS終端
212n‧‧‧VCOM終端
212o‧‧‧SW1終端
212p‧‧‧SW2終端
212q‧‧‧SW3終端
212r‧‧‧VB1終端
212s‧‧‧VB2終端
212t‧‧‧VB3終端
236a、236b、236c‧‧‧汲極
236d、236e、236f‧‧‧汲極
238a、238b、238c‧‧‧源極
238d、238e、238f‧‧‧源極
242a、242b、242c‧‧‧邊緣
244a、244b、244c‧‧‧銲線
244d、244e、244f‧‧‧銲線
244g、244h、244i‧‧‧銲線
246a、246b、246c‧‧‧銲線
246d、246e、246f‧‧‧銲線
252‧‧‧間隔
256‧‧‧接地

Claims (19)

  1. 一種功率四面扁平無引線(PQFN)封裝，包含：位於引線框上的多相逆變器；位於該引線框上且配置成驅動該多相逆變器的多數驅動器；分別耦合至該等驅動器的多數自舉二極體，該等自舉二極體係在位於該引線框上的共同積體電路(IC)中；其中該多相逆變器包含多數第III-V族功率開關；其中該等多數第III-V族功率開關包含藉由將多數第III-V族電晶體與多數第IV族電晶體以疊接方式連接所形成的多數複合電晶體。
  2. 如申請專利範圍第1項之PQFN封裝，其中該共同IC包括該等驅動器。
  3. 如申請專利範圍第1項之PQFN封裝，其中該等多數第III-V族功率開關包含該多相逆變器的多數高側功率開關；其中該等驅動器為多數高側驅動器且被耦合至該多相逆變器的該等多數高側功率開關。
  4. 如申請專利範圍第1項之PQFN封裝，其中該等自舉二極體被耦合至該PQFN封裝的供應電壓終端。
  5. 如申請專利範圍第1項之PQFN封裝，包含耦合該共同IC至該PQFN封裝的自舉供應電壓終端之銲線。
  6. 如申請專利範圍第1項之PQFN封裝，其中該等驅動器的至少一者被耦合至該多相逆變器的輸出節點，該輸出節點係位於該引線框的第一引線框條上。
  7. 如申請專利範圍第1項之PQFN封裝，其中該等驅動器的至少一者被耦合至該多相逆變器的輸出節點，該輸出節點係位於該引線框的第一引線框島上。
  8. 如申請專利範圍第1項之PQFN封裝，其中該等多數第III-V族功率開關包含該多相逆變器的多數高側功率開關；其中該等多數高側功率開關係位於該引線框的共同晶粒墊上。
  9. 如申請專利範圍第1項之PQFN封裝，其中該PQFN封裝具有大於12mm乘12mm的佔用面積。
  10. 如申請專利範圍第1項之PQFN封裝，其中該PQFN封裝具有小於12mm乘12mm的佔用面積。
  11. 一種功率四面扁平無引線(PQFN)封裝，包含：位於引線框上的多相逆變器；位於該引線框上且配置成驅動該多相逆變器的驅動器積體電路(IC)；配置成連接至各別自舉電容器的複數個自舉二極體，該複數個自舉二極體係在該驅動器IC中；其中該多相逆變器包含多數第III-V族功率開關；其中該等多數第III-V族功率開關包含藉由將多數第III-V族電晶體與多數第IV族電晶體以疊接方式連接所形成的多數複合電晶體。
  12. 如申請專利範圍第11項之PQFN封裝，其中該等多數第III-V族功率開關包含該多相逆變器的多數高側功率開關；其中該驅動器IC被配置成驅動該多相逆變器的 該等多數高側功率開關。
  13. 如申請專利範圍第11項之PQFN封裝，其中該等自舉二極體被耦合至該PQFN封裝的供應電壓終端。
  14. 如申請專利範圍第11項之PQFN封裝，包含耦合該驅動器IC至該PQFN封裝的自舉供應電壓終端之銲線。
  15. 如申請專利範圍第11項之PQFN封裝，其中該驅動器IC被耦合至該多相逆變器的輸出節點，該輸出節點係位於該引線框的第一引線框條上。
  16. 如申請專利範圍第11項之PQFN封裝，其中該驅動器IC被耦合至該多相逆變器的輸出節點，該輸出節點係位於該引線框的第一引線框島上。
  17. 如申請專利範圍第11項之PQFN封裝，其中該等多數第III-V族功率開關包含該多相逆變器的多數高側功率開關；其中該等多數高側功率開關係位於該引線框的共同晶粒墊上。
  18. 一種功率四面扁平無引線(PQFN)封裝，包含：位於引線框上的U相、V相、及W相功率開關；位於該引線框上且分別耦合至該U相、V相、及W相功率開關的U相、V相、及W相驅動器；分別耦合至該U相、V相、及W相驅動器的U相、V相、及W相自舉二極體，該U相、V相、及W相自舉二極體係在位於該引線框上的共同積體電路(IC)中；其中該U相、V相、及W相功率開關包含多數第III- V族功率開關；其中該等多數第III-V族功率開關包含藉由將多數第III-V族電晶體與多數第IV族電晶體以疊接方式連接所形成的多數複合電晶體。
  19. 如申請專利範圍第18項之PQFN封裝，其中該共同IC包括該U相、V相、及W相驅動器。
TW103104737A 2013-03-07 2014-02-13 在共同積體電路上具有自舉二極體的功率四面扁平無引線封裝 TWI570878B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361774541P 2013-03-07 2013-03-07
US14/140,285 US9443795B2 (en) 2010-12-13 2013-12-24 Power quad flat no-lead (PQFN) package having bootstrap diodes on a common integrated circuit (IC)

Publications (2)

Publication Number Publication Date
TW201501266A TW201501266A (zh) 2015-01-01
TWI570878B true TWI570878B (zh) 2017-02-11

Family

ID=50030205

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103104737A TWI570878B (zh) 2013-03-07 2014-02-13 在共同積體電路上具有自舉二極體的功率四面扁平無引線封裝

Country Status (3)

Country Link
EP (1) EP2775521A3 (zh)
JP (1) JP6259675B2 (zh)
TW (1) TWI570878B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120146205A1 (en) * 2010-12-13 2012-06-14 International Rectifier Corporation Multi-Chip Module (MCM) Power Quad Flat No-Lead (PQFN) Semiconductor Package Utilizing a Leadframe for Electrical Interconnections
US20120267750A1 (en) * 2011-04-19 2012-10-25 Fuji Electronic Co., Ltd. Semiconductor apparatus

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4115882B2 (ja) * 2003-05-14 2008-07-09 株式会社ルネサステクノロジ 半導体装置
JP4645313B2 (ja) * 2005-06-14 2011-03-09 富士電機システムズ株式会社 半導体装置
US9859882B2 (en) * 2011-03-21 2018-01-02 Infineon Technologies Americas Corp. High voltage composite semiconductor device with protection for a low voltage device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120146205A1 (en) * 2010-12-13 2012-06-14 International Rectifier Corporation Multi-Chip Module (MCM) Power Quad Flat No-Lead (PQFN) Semiconductor Package Utilizing a Leadframe for Electrical Interconnections
US20120267750A1 (en) * 2011-04-19 2012-10-25 Fuji Electronic Co., Ltd. Semiconductor apparatus

Also Published As

Publication number Publication date
TW201501266A (zh) 2015-01-01
EP2775521A2 (en) 2014-09-10
JP2014175654A (ja) 2014-09-22
JP6259675B2 (ja) 2018-01-10
EP2775521A3 (en) 2017-12-13

Similar Documents

Publication Publication Date Title
US10438876B2 (en) Power quad flat no-lead (PQFN) package in a single shunt inverter circuit
US9583477B2 (en) Stacked half-bridge package
EP2477222B1 (en) Stacked half-bridge package with a current carrying layer
US9362215B2 (en) Power quad flat no-lead (PQFN) semiconductor package with leadframe islands for multi-phase power inverter
US9443795B2 (en) Power quad flat no-lead (PQFN) package having bootstrap diodes on a common integrated circuit (IC)
US9324646B2 (en) Open source power quad flat no-lead (PQFN) package
TWI523179B (zh) 開放源功率四方扁平無引腳（ｐｑｆｎ）導線架
JP6200820B2 (ja) 多相電力段用のリードフレームアイランドを備えたパワー・カッド・フラット・ノーリード（ｐｑｆｎ）半導体パッケージ
TWI550734B (zh) 單一分流反相器電路中的功率四方扁平無引腳（ｐｑｆｎ）封裝
TWI570878B (zh) 在共同積體電路上具有自舉二極體的功率四面扁平無引線封裝