TWI567566B - 電子裝置 - Google Patents
電子裝置 Download PDFInfo
- Publication number
- TWI567566B TWI567566B TW104114820A TW104114820A TWI567566B TW I567566 B TWI567566 B TW I567566B TW 104114820 A TW104114820 A TW 104114820A TW 104114820 A TW104114820 A TW 104114820A TW I567566 B TWI567566 B TW I567566B
- Authority
- TW
- Taiwan
- Prior art keywords
- chip
- module
- electrically connected
- electronic device
- level chip
- Prior art date
Links
Landscapes
- Stored Programmes (AREA)
- Power Sources (AREA)
Description
本發明係關於一種電子裝置,特別關於一種適用於微伺服器的電子裝置。
一般而言,傳統的伺服器具備完整的機箱、電源、主機板與儲存裝置等標準組件,一般一個機架能容量大約42台的伺服器。由於傳統技術的限制,處理器在接口和軟體上往往無法和舊伺服器架構相容,從而使得伺服器在使用中很難進行升級,只能到達壽命後直接淘汰報廢,導致了大量的可用組件的浪費。
因此,新一代的伺服器亟需要一種能夠使用更低功耗處理器的電子裝置,並可有效處理一般伺服器所需要的功能,以減低耗用的電力和冷卻資源,且降低組件浪費。
有鑑於上述之問題,本發明提出一種電子裝置,適用於一微伺服器。前述電子裝置包括複數個計算板電性連接一個基板,每一個計算板包括一基本輸入輸出系統模組、一個第一系統級芯片、一個第二系統級芯片、一個邏輯模組、一個管理模組、一個網路物理接口收發晶片與一個第一連接介面。前述基本輸入輸出系統模組用以儲存一個基本輸入輸出系統。前述第一系統級
芯片與第二系統級芯片用以運算資料。前述邏輯模組分別電性連接第一系統級芯片、第二系統級芯片與基本輸入輸出系統模組,用以控制第一系統級芯片與第二系統級芯片。前述管理模組分別電性連接邏輯模組、第一系統級芯片與第二系統級芯片,管理模组獲取第一系統級芯片及/或第二系統級芯片的運行狀態訊息並透過邏輯模組、第一系統級芯片與第二系統級芯片管理計算板。前述網路物理接口收發晶片電性連接管理模組,用以傳輸網路數據。前述第一連接介面,分別電性連接第一系統級芯片、第二系統級芯片與網路晶片,用以進行數據傳輸。其中當計算板開機時,邏輯模組先控制第一系統級芯片讀取基本輸入輸出系統模組內的基本輸入輸出系統以開機,第一系統級芯片開機完成後傳遞一個開機完成訊息給邏輯模組,而後邏輯模組再控制第二系統級芯片讀取基本輸入輸出系統模組內的基本輸入輸出系統以開機,第二系統級芯片開機完成後傳遞開機完成訊息給邏輯模組。
透過採用本發明的電子裝置所採用的低功耗處理器,其並行能力可有效處理一般伺服器所需要的功能,並減低耗用的電力和冷卻資源。
以上之關於本發明內容之說明及以下之實施方式之說明係用以示範與解釋本發明之精神與原理,並且提供本發明之專利申請範圍更進一步之解釋。
1000‧‧‧計算板
1100‧‧‧基本輸入輸出系統模組
1300‧‧‧第一系統級芯片
1500‧‧‧第二系統級芯片
1700‧‧‧邏輯模組
1900‧‧‧管理模組
1110‧‧‧網路物理接口收發晶片
1130‧‧‧第一連接介面
1301、1501‧‧‧平台控制單元
1303、1503‧‧‧第一網路控制單元
1901‧‧‧第二網路控制單元
3000‧‧‧遠端管理控制模組
5000‧‧‧基板
5100‧‧‧第二連接介面
5300‧‧‧網路交換機
1305、1505‧‧‧快捷外設互聯標準插槽
1001、1003‧‧‧疊層式插槽
1307、1507‧‧‧儲存模組
1309、1509‧‧‧記憶模組
1311、1511‧‧‧NGFF卡
1011、1013‧‧‧第三代雙倍資料率同步動態隨機存取記憶體
第1圖,係依據本發明一實施例所實現的計算板的功能方塊示意圖。
第2圖,係依據本發明一實施例所實現的系統級芯片的功能方塊示意圖。
第3圖,係依據本發明一實施例所實現的管理模組的功能方塊示意圖。
第4圖,係依據本發明一實施例所實現的電子裝置的功能方塊示意圖。
第5圖,係依據本發明一實施例所實現的計算板的布局示意圖。
第6圖,係依據本發明另一實施例所實現的計算板的功能方塊示意圖。
第7圖,係依據本發明一實施例所實現的電子裝置的示意圖。
以下在實施方式中詳細敘述本發明之詳細特徵以及優點,其內容足以使任何熟習相關技藝者了解本發明之技術內容並據以實施,且根據本說明書所揭露之內容、申請專利範圍及圖式,任何熟習相關技藝者可輕易地理解本發明相關之目的及優點。以下之實施例係進一步詳細說明本發明之觀點,但非以任何觀點限制本發明之範疇。
請參照第1圖,第1圖係依據本發明一實施例所實現的計算板的功能方塊示意圖。如第1圖所示,依據本發明一實
施例所實現的電子裝置適用於一個微伺服器,前述電子裝置包括複數個計算板電性連接一個基板,每一個計算板1000包括一個基本輸入輸出系統(Basic Input/Output System,BIOS)模組1100、一個第一系統級芯片1300、一個第二系統級芯片1500、一個邏輯模組1700、一個管理模組1900、一個網路物理接口收發晶片(PHY)1110與一個第一連接介面1130。
前述基本輸入輸出系統模組1100用以儲存一個基本輸入輸出系統。基本輸入輸出系統用於電腦開機時執行系統各部分的自我檢查,並啟動啟動程式或裝載在記憶體的作業系統。此外,基本輸入輸出系統還向作業系統提供一些系統參數。在一實施例中,基本輸入輸出系統模組係唯讀存取記憶體(Read-only Memory,ROM),本發明並不以此為限。
前述第一系統級芯片1300與第二系統級芯片1500以運算資料,第一系統級芯片1300與第二系統級芯片1500係具有運算能力的系統晶片(System on Chip,SOC),例如可採用Broadwell-DE的晶片。請參照第2圖,第2圖係依據本發明一實施例所實現的系統級芯片的功能方塊示意圖。如第2圖所示,第一系統級芯片1300包含一個平台控制單元(Platform Controller Hub,PCH)1301與至少一個第一網路控制單元1303,第二系統級芯片1500包含一個平台控制單元1501與至少一個第一網路控制單元1503。在一實施例中,每個以系統晶片實作的系統級芯片均內嵌兩路10G的網路控制器以傳輸資料,本發明並不以此為限。
請再參照第1圖,前述邏輯模組1700分別電性連接第一系統級芯片1300、第二系統級芯片1500與基本輸入輸出系統模組1100,用以控制第一系統級芯片1300與第二系統級芯片1500,在一實施例中,邏輯模組1700可以是複雜可程式邏輯裝置(complex programmable logic device,CPLD)、現場可程式邏輯閘陣列(field programmable gate array,FPGA)、8051單晶片或其他可用來執行邏輯運算的元件,本發明並不以此為限。
前述網路物理接口收發晶片1110電性連接管理模組1900,用以傳輸網路數據。網路物理接口收發晶片1110可以發送和接收乙太網路的數據幀或訊框幀(frame)。更具體來說,網路物理接口收發晶片1110依據乙太網路的協定將管理模組1900送來的信號、信息轉換為符合乙太網路的格式的訊框幀,以藉由乙太網路發送管理模組1900送來的信號與信息。並且當網路物理接口收發晶片1110收到來自乙太網路的訊框幀時,網路物理接口收發晶片1110依據乙太網路的協定解譯訊框幀,從而取得訊框幀中的信號與信息,將之送給管理模組1900。
前述第一連接介面1130分別電性連接第一系統級芯片1300、第二系統級芯片1500與網路物理接口收發晶片1110,用以進行數據傳輸。
前述管理模組1900分別電性連接邏輯模組1700、第一系統級芯片1300與第二系統級芯片1500,管理模組1900獲取第一系統級芯片1300及/或該第二系統級芯片1500的運行狀態訊
息並透過邏輯模組1700、第一系統級芯片1300與第二系統級芯片1500管理此計算板1000。具體來說,當使用者的指令經由第一連接介面1130與網路物理接口收發晶片1110傳送到管理模組1900,管理模組1900對每個指令判斷應該由第一系統級芯片1300或第二系統級芯片1500執行,並將指令轉送給相應的系統級芯片。同時,邏輯模組1700與管理模組1900可分別或同時扮演第一系統級芯片1300與第二系統級芯片1500的訊號橋梁的腳色,如此使第一系統級芯片1300與第二系統級芯片1500發揮平行運算的功能。在一實施例中,管理模組1900可以是匣式微處理器(Cartridge Micro-Controller)、微處理器(Micro-Controller)或其他可以執行邏輯運算的元件,本發明並不以此為限。
請參照第3圖,第3圖係依據本發明一實施例所實現的管理模組的功能方塊示意圖。如第3圖所示,管理模組1900包含一第二網路控制單元1901,管理模組1900透過第二網路控制單元1901電性連接至網路物理接口收發晶片1110以與一個遠端管理控制模組3000通訊。
請再參照第1圖,其中當計算板1000開機時,邏輯模組1700先控制第一系統級芯片1300讀取基本輸入輸出系統模組1100內的基本輸入輸出系統以開機,第一系統級芯片1300開機完成後傳遞一個開機完成訊息給邏輯模組1700,而後邏輯模組1700再控制第二系統級芯片1500讀取基本輸入輸出系統模組1100內的基本輸入輸出系統以開機,第二系統級芯片1500開機
完成後傳遞開機完成訊息給邏輯模組1700。
此外,前述複數個計算板接收來自基板的開機指令進行開機,開機指令來自與基板電性連接的開機按鍵。開機指令亦可來自由客戶端軟體藉由通過網路的方式傳送以進行開機,且第一系統級芯片1300與第二系統級芯片1500可分別進行單獨開啟。更明確的來說,開機指令係管理模組1900透過網絡物理接口收發晶片1110接收來自基板的開機指令。舉例來說,遠端的裝置可以利用遠端喚醒(Wake-on-LAN,WOL)技術透過區域網路傳送開機指令至前述的基板,而後網絡物理接口收發晶片1110接收來自基板的開機指令後傳送給管理模組1900,管理模組1900再依據接收的指令開啟欲開機的系統級芯片。
在一實施例中,第一系統級芯片1300與第二系統級芯片1500更分別電性連接至少一個儲存模組與至少一個記憶模組。儲存模組用以儲存資訊,可以是支援序列高技術配置(Serial Advanced Technology Attachment,SATA)或快捷外設互聯標準介面的硬碟。記憶模組用以做為系統級芯片運算時的資料儲存裝置,可以是第三代雙倍資料率同步動態隨機存取記憶體(Double-Data-Rate Three Synchronous Dynamic Random Access Memory,DDR3)。本發明並不以此為限。
在一實施例中,邏輯模組電性連接一個非揮發性記憶體,第一系統級芯片與第二系統級芯片透過邏輯模組共享前述非揮發性記憶體。第一系統級芯片與第二系統級芯片係分別以低
腳數匯流排(Low pin count bus,LPC bus)、序列周邊介面(Serial Peripheral Interface,SPI)與通用目的輸出輸入訊號(General Purpose Input Output,GPIO)電性連接邏輯模組以交換訊息與控制指令。
此外,管理模組1900透過內部整合電路(Inter-Integrated Circuit,IIC)電性連接第一系統級芯片與第二系統級芯片。管理模組透過輸入輸出(input/output,I/O)、序列周邊介面、通用非同步收發傳輸器(Universal Asynchronous Receiver/Transmitter,UART)電性連接邏輯模組1700。
在一實施例中,前述基板設置有複數個第二連接介面,前述第一連接介面與第二連接介面配對使用,前述複數個計算板透過第一連接介面與第二連接介面電性連接至前述基板。
請參照第4圖,第4圖係依據本發明一實施例所實現的電子裝置的功能方塊示意圖。如第4圖所示,本發明的電子裝置更包括一個網路交換機5300,第一網路控制單元1303與1503透過第一連接介面1130與第二連接介面5100電性連接至基板5000,用以與電性連接至基板5000的網路交換機5300進行數據通訊。
在一實施例中,前述計算板包括至少一個快捷外設互聯標準插槽,前述快捷外設互聯標準插槽電性連接第一系統級芯片及/或第二系統級芯片。此外,前述計算板更包括至少一個疊層式插槽,分別電性連接至第一系統級芯片及/或第二系統級芯
片,前述記憶模組以層疊的方式插入前述疊層式插槽。
舉例來說,請參照第5圖與第6圖,第5圖係依據本發明一實施例所實現的計算板的布局示意圖。第6圖係依據本發明另一實施例所實現的計算板的功能方塊示意圖。如第5圖與第6圖所示,計算板1000的布局包含前述第一系統級芯片1300、前述第二系統級芯片1500、前述邏輯模組1700、前述管理模組1900、前述網路物理接口收發晶片1110與第一連接介面1130。此外,在計算板1000上更包含兩個快捷外設互聯標準插槽1305與1505,以及兩個疊層式插槽1001與1003。
其中快捷外設互聯標準插槽1305與疊層式插槽1001電性連結至第一系統級芯片1300,快捷外設互聯標準插槽1505與疊層式插槽1003電性連結至第二系統級芯片1500,因此第一系統級芯片1300與第二系統級芯片1500可經由插設在快捷外設互聯標準插槽1305與1505上的儲存模組1307與1507進行數據傳輸,此外,第一系統級芯片1300與第二系統級芯片1500可經由插設在疊層式插槽1001與1003上的記憶模組1309與1509在運算時進行數據的存儲。
在一實施例中,本發明的電子裝置更包括至少一NGFF(Next Generation Form Factor,NGFF)卡,前述NGFF卡設置有至少一個固態硬碟。請參照第7圖,第7圖係依據本發明一實施例所實現的電子裝置的示意圖。如第7圖所示,前述NGFF卡1311與1511透過快捷外設互聯標準插槽電性連接至第一系統級
芯片1300及/或第二系統級芯片1500以進行數據的存儲。此外,前述兩個疊層式插槽插設第三代雙倍資料率同步動態隨機存取記憶體1011與1013,因此第一系統級芯片1300及/或第二系統級芯片1500可在運算時進行數據的存儲。
綜上所述,本發明一實施例所實現的電子裝置適用於一個微伺服器,前述電子裝置包括複數個計算板電性連接一個基板,每一個計算板包括一個基本輸入輸出系統模組、一個第一系統級芯片、一個第二系統級芯片、一個邏輯模組、一個管理模組、一個網路物理接口收發晶片與一個第一連接介面。透過採用本發明的電子裝置所採用的低功耗處理器,其並行能力可有效處理一般伺服器所需要的功能,並減低耗用的電力和冷卻資源。
雖然本發明以前述之實施例揭露如上,然其並非用以限定本發明。在不脫離本發明之精神和範圍內,所為之更動與潤飾,均屬本發明之專利保護範圍。關於本發明所界定之保護範圍請參考所附之申請專利範圍。
1000‧‧‧計算板
1100‧‧‧基本輸入輸出系統模組
1300‧‧‧第一系統級芯片
1500‧‧‧第二系統級芯片
1700‧‧‧邏輯模組
1900‧‧‧管理模組
1110‧‧‧網路物理接口收發晶片
1130‧‧‧第一連接介面
Claims (11)
- 一種電子裝置,適用於一微伺服器,該電子裝置包括:複數個計算板,電性連接一基板,每一該計算板包括:一基本輸入輸出系統模組,用以儲存一基本輸入輸出系統;一第一系統級芯片,用以運算資料;一第二系統級芯片,用以運算資料;一邏輯模組,分別電性連接該第一系統級芯片、該第二系統級芯片與該基本輸入輸出系統模組,用以控制該第一系統級芯片與該第二系統級芯片;一管理模組,分別電性連接該邏輯模組、該第一系統級芯片與該第二系統級芯片,該管理模组獲取該第一系統級芯片及/或該第二系統級芯片的運行狀態訊息並透過該邏輯模組、該第一系統級芯片與該第二系統級芯片管理該計算板;一網路物理接口收發晶片,電性連接該管理模組,用以傳輸網路數據;以及一第一連接介面,分別電性連接該第一系統級芯片、該第二系統級芯片與一網路晶片,用以進行數據傳輸;其中當該計算板開機時,該邏輯模組先控制該第一系統級芯片讀取該基本輸入輸出系統模組內的該基本輸入輸出系統以開機,該第一系統級芯片開機完成後傳遞一開機完成訊息給 該邏輯模組,而後該邏輯模組再控制該第二系統級芯片讀取該基本輸入輸出系統模組內的該基本輸入輸出系統以開機,該第二系統級芯片開機完成後傳遞該開機完成訊息給該邏輯模組;其中該計算板接收來自該基板的一開機指令進行開機,該開機指令由客戶端軟體通過網路的方式進行開機,且該第一系統級芯片、該第二系統級芯片可分別進行單獨開啟。
- 如請求項1所述的電子裝置,其中該些計算板接收來自該基板的一開機指令進行開機,該開機指令來自與該基板電性連接的一開機按鍵。
- 如請求項1所述的電子裝置,其中該第一系統級芯片與該第二系統級芯片更分別電性連接至少一儲存模組與至少一記憶模組。
- 如請求項3所述的電子裝置,其中該計算板包括至少一快捷外設互聯標準插槽,該快捷外設互聯標準插槽電性連接該第一系統級芯片及/或該第二系統級芯片。
- 如請求項4所述的電子裝置,更包括至少一NGFF卡,該NGFF卡設置有至少一固態硬碟,且該NGFF卡透過該快捷外設互聯標準插槽電性連接至該第一系統級芯片及/或該第二系統級芯片以進行數據的存儲。
- 如請求項3所述的電子裝置,該些計算板更包括至少一疊層式插槽,分別電性連接至該第一系統級芯片及/或該第二系統級芯片,該記憶模組以層疊的方式插入該疊層式插槽。
- 如請求項1所述的電子裝置,其中該第一系統級芯片與該第二系統級芯片均包含一平台控制單元與至少一第一網路控制單元。
- 如請求項1所述的電子裝置,其中該管理模組包含一第二網路控制單元,該管理模組透過該第二網路控制單元電性連接至該網路物理接口收發晶片以與一遠端管理控制模組通訊。
- 如請求項1所述的電子裝置,其中該基板設置有複數個第二連接介面,該第一連接介面與該些第二連接介面配對使用,該些計算板透過該第一連接介面與該些第二連接介面電性連接至該基板。
- 如請求項9所述的電子裝置,更包括一網路交換機,一第一網路控制單元透過該第一連接介面與該些第二連接介面電性連接至該基板,用以與電性連接至該基板的該網路交換機進行數據通訊。
- 如請求項1所述的電子裝置,其中該邏輯模組電性連接一非揮發性記憶體,該第一系統級芯片與該第二系統級芯片透過該邏輯模組共享該非揮發性記憶體。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104114820A TWI567566B (zh) | 2015-05-08 | 2015-05-08 | 電子裝置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104114820A TWI567566B (zh) | 2015-05-08 | 2015-05-08 | 電子裝置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201640377A TW201640377A (zh) | 2016-11-16 |
TWI567566B true TWI567566B (zh) | 2017-01-21 |
Family
ID=57850675
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW104114820A TWI567566B (zh) | 2015-05-08 | 2015-05-08 | 電子裝置 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI567566B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090322304A1 (en) * | 2008-06-30 | 2009-12-31 | Oraw Bradley S | Series and parallel hybrid switched capacitor networks for ic power delivery |
TW201216080A (en) * | 2010-10-11 | 2012-04-16 | Inventec Corp | Server system and method for using shared baseboard management controller |
US8525500B1 (en) * | 2008-09-24 | 2013-09-03 | International Rectifier Corporation | Control signal generation and power supply circuitry |
TW201447767A (zh) * | 2013-06-11 | 2014-12-16 | Samsung Electronics Co Ltd | 處理器模組,微伺服器和控制處理器模組的方法 |
-
2015
- 2015-05-08 TW TW104114820A patent/TWI567566B/zh active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090322304A1 (en) * | 2008-06-30 | 2009-12-31 | Oraw Bradley S | Series and parallel hybrid switched capacitor networks for ic power delivery |
US8525500B1 (en) * | 2008-09-24 | 2013-09-03 | International Rectifier Corporation | Control signal generation and power supply circuitry |
TW201216080A (en) * | 2010-10-11 | 2012-04-16 | Inventec Corp | Server system and method for using shared baseboard management controller |
TW201447767A (zh) * | 2013-06-11 | 2014-12-16 | Samsung Electronics Co Ltd | 處理器模組,微伺服器和控制處理器模組的方法 |
Also Published As
Publication number | Publication date |
---|---|
TW201640377A (zh) | 2016-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20160306634A1 (en) | Electronic device | |
US20170364375A1 (en) | Virtual chassis management controller | |
EP3035187B1 (en) | Hard disk and management method | |
US9367446B2 (en) | Computer system and data recovery method for a computer system having an embedded controller | |
MX2014001056A (es) | Método y sistema para construir un sistema informatico de baja potencia. | |
US10110691B2 (en) | Systems and methods for enabling virtual keyboard-video-mouse for external graphics controllers | |
US9880858B2 (en) | Systems and methods for reducing BIOS reboots | |
US7822964B2 (en) | Booting apparatus for booting a computer and method therefor and computer with a booting apparatus | |
WO2013085668A1 (en) | Method and a portable computing device (pcd) for exposing a peripheral component interface express (pcie) coupled device to an operating system operable on the pcd | |
US20160246612A1 (en) | Network bios management | |
US10656676B2 (en) | Docking device, electrical device, and MAC address cloning method | |
CN116302141B (zh) | 串口切换方法、芯片及串口切换系统 | |
TWI823253B (zh) | 計算系統、由電腦執行的方法以及電腦程式產品 | |
WO2015196479A1 (zh) | 程序数据的更新方法及设备 | |
US10115375B2 (en) | Systems and methods for enabling a systems management interface with an alternate frame buffer | |
TWI582577B (zh) | 至少部分接收及/或至少部分發布至少一封包以請求功率消耗狀態之改變的技術 | |
US10996942B1 (en) | System and method for graphics processing unit firmware updates | |
CN102736908B (zh) | 远程设置cmos参数的系统、装置及方法 | |
TWI567566B (zh) | 電子裝置 | |
TWI506453B (zh) | 伺服器系統 | |
CN115905072A (zh) | 计算机系统、基于PCIe设备的控制方法及相关设备 | |
US10409940B1 (en) | System and method to proxy networking statistics for FPGA cards | |
US11803493B2 (en) | Systems and methods for management controller co-processor host to variable subsystem proxy | |
CN218630627U (zh) | 一种计算主板及计算机设备 | |
JP6841876B2 (ja) | プロセッサモジュールのフレキシブル接続 |