MX2014001056A - METHOD AND SYSTEM FOR BUILDING A LOW POWER COMPUTER SYSTEM. - Google Patents

METHOD AND SYSTEM FOR BUILDING A LOW POWER COMPUTER SYSTEM.

Info

Publication number
MX2014001056A
MX2014001056A MX2014001056A MX2014001056A MX2014001056A MX 2014001056 A MX2014001056 A MX 2014001056A MX 2014001056 A MX2014001056 A MX 2014001056A MX 2014001056 A MX2014001056 A MX 2014001056A MX 2014001056 A MX2014001056 A MX 2014001056A
Authority
MX
Mexico
Prior art keywords
processor
platform manager
power
software
components
Prior art date
Application number
MX2014001056A
Other languages
English (en)
Inventor
Rai Vihar Ramnath
Smith Townsend Jackson
Mapp Iii William Ernest
Original Assignee
Servergy Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US201161511376P priority Critical
Application filed by Servergy Inc filed Critical Servergy Inc
Priority to PCT/US2012/047925 priority patent/WO2013016313A1/en
Publication of MX2014001056A publication Critical patent/MX2014001056A/es

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/4401Bootstrapping
    • G06F9/4403Processor initialisation
    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 – G06F13/00 and G06F21/00
    • G06F1/16Constructional details or arrangements
    • G06F1/20Cooling means
    • G06F1/206Cooling means comprising thermal management
    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 – G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of power-saving mode
    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 – G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3293Power saving characterised by the action undertaken by switching to a less power-consuming processor, e.g. sub-CPU
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00Constructional details common to different types of electric apparatus
    • H05K7/14Mounting supporting structure in casing or on frame or rack
    • H05K7/1485Servers; Data center rooms, e.g. 19-inch computer racks
    • H05K7/1487Blade assembly, e.g. cases and inner arrangements
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

Diversas modalidades descritas en la presente se relacionan con un sistema servidor informático eficiente que utiliza una pluralidad de carriles de alimentación eficiente que utiliza una pluralidad de carriles de alimentación para suministrar energía eléctrica a los componentes del sistema, un procesador para uso especial configurado para operar como un procesador servidor para uso general eficiente mientras se mantenga alto desempeño, y un gestor de plataforma configurado para controlar la energía suministrada a los componentes del sistema para reducir al mínimo el consumo de energía global del sistema. Algunas modalidades descritas se relacionan con un método para reducir el consumo de energía en los sistemas servidores para gestión de información que comprende configurar un procesador para uso especial para que funcione como un procesador para uso general, seleccionar un conjunto de componentes del sistema de energía eficiente con base en el desempeño y la eficiencia de energía, utilizando una unidad de alimentación eficiente y un gestor de plataforma para controlar la energía suministrada por la unidad de alimentación, y ajustar la frecuencia del procesador hasta alcanzar una proporción optima de desempeño/consumo de energía.Various modalities described herein relate to an efficient computer server system that uses a plurality of efficient power rails that uses a plurality of power rails to supply electrical power to the system components, a special-purpose processor configured to operate as an efficient general-purpose server processor while maintaining high performance, and a platform manager configured to control the power supplied to system components to minimize overall system power consumption. Some modalities described relate to a method to reduce energy consumption in server systems for information management, which comprises configuring a processor for special use to function as a processor for general use, selecting a set of energy efficient system components based on performance and energy efficiency, using an efficient power unit and a platform manager to control the power supplied by the power unit, and adjust the frequency of the processor to reach an optimal proportion of energy performance / consumption .

Description

MÉTODO Y SISTEMA PARA CONSTRUIR UN SISTEMA INFORMÁTICO DE BAJA POTENCIA REFERENCIA CRUZADA CON SOLICITUDES RELACIONADAS Esta solicitud de patente internacional reivindica el beneficio y la prioridad para la Solicitud de Patente Provisional de los Estados Unidos No. de serie 61/511,376, presentada el 25 de julio de 2011, titulada "Método y Sistema para Construir un Sistema Informático de Baja Potencia", que se incorpora en la presente como referencia en su totalidad.
CAMPO DE LA TECNOLOGÍA Al menos algunas modalidades de la descripción se relacionan con reducir el consumo de energía en dispositivos que utilizan componentes para el procesamiento de información (por ejemplo, un microprocesador o un microcontrolador) , tales como los sistemas informáticos. También, algunas modalidades de la descripción se relacionan con la reducción de tamaño, y/o la reducción o disipación del calor generado por los dispositivos que utilizan componentes para el procesamiento de información.
ANTECEDENTES DE LA INVENCIÓN Los sistemas informáticos son máquinas programables diseñadas para ejecutar secuencialmente conjuntos de operaciones lógicas o aritméticas. Algunos sistemas informáticos, tales como las computadoras personales o teléfonos inteligentes, pueden estar diseñados para cumplir con flexibilidad las necesidades de un usuario final. Otros sistemas informáticos pueden estar diseñados para realizar una serie de tareas especificas, tales como los sistemas informáticos utilizados para la operación de semáforos, relojes digitales, o juguetes.
El mundo moderno, caracterizado por la llegada de la era de la información, es un mundo donde se utilizan cada vez más sistemas informáticos, asi como un creciente deseo y necesidad de mejoras en los sistemas informáticos. Sin embargo, el mundo de hoy en día también es un mundo de mayor conciencia de las cuestiones relacionadas con la escasez de recursos naturales y el impacto adverso de la humanidad sobre el medio ambiente. La evolución de los sistemas informáticos encaja perfectamente en esta paradoja como el uso creciente de los sistemas informáticos, y el desempeño mejorado de estos sistemas, se traduce en un mayor consumo de energía y un impacto negativo sobre el medio ambiente.
Para ayudar a cumplir con las capacidades de procesamiento necesarias para procesar cantidades crecientes de datos digitales asociados con la ejecución de aplicaciones de computación cada vez más complejas y exigentes de hoy sin sacrificar el desempeño, se inventaron unidades de procesamiento mejoradas para sistemas informáticos. Por ejemplo, se desarrollaron diversos circuitos integrados accionados por relojería, programables, de usos múltiples, tales como los microprocesadores de 8, 16, 32, 64 bits (por ejemplo, Intel 8008, 8086, 80286, Itanium, etc) . Junto con las mejoras de las capacidades de longitud en la palabra microprocesador, fueron avances significativos en los límites de frecuencia de reloj del microprocesador.
Las mejoras mencionadas anteriormente en las capacidades de procesamiento del sistema informático, así como otras de estas mejoras en general, conducen a un aumento en el consumo de energía por el sistema. También, existen límites con respecto a cuánto desempeño se puede mejorar de un solo procesador. Por ejemplo, aumentar la frecuencia de reloj de un microprocesador no sólo conduce a un mayor consumo de energía en el sistema informático utilizándolo, sino que también da por resultado en un aumento en la generación del calor, lo cual a su vez puede interferir con las condiciones normales de funcionamiento del procesador.
Las modalidades preferidas de los sistemas y métodos descritos en la presente sirven para cubrir la necesidad para la construcción de sistemas informáticos capaces de cumplir y superar los requisitos exigentes de desempeño del mundo moderno mientras que se alcancen eficiencias de consumo de energía sin igual y reducir el rastro adverso de utilizar los sistemas informáticos sobre el medio ambiente, por ejemplo, al reducir del calor generado por el sistema informático o el tamaño del mismo.
BREVE DESCRIPCIÓN DE LA INVENCIÓN De acuerdo con diversas modalidades descritas en lo sucesivo, se proporcionan sistemas y métodos para construir o diseñar sistemas informáticos de baja potencia. Una modalidad proporciona un sistema servidor informático para uso general de bajo consumo de energía que comprende una placa madre utilizada para interconectar los diversos componentes del sistema. Los componentes del sistema comprenden una unidad de alimentación que tiene diversos carriles de alimentación utilizados para suministrar energía eléctrica a los componentes del sistema, uno o más tableros periféricos, un procesador principal, y un gestor de plataforma. El procesador principal comprende una pluralidad de núcleos del procesador principal, un controlador de memoria, motores de descarga, una interfaz Ethernet, y un bloque de interconexión para componentes periféricos, interconectados funcionalmente a través de una red de conexiones. El procesador principal comprende además un bus local conectado entre la red de conexiones y otros componentes del sistema tales como el gestor de plataforma. El gestor de plataforma está configurado para controlar la energía suministrada por la unidad de alimentación a los carriles de alimentación. En una modalidad, el procesador principal está configurado para descargar tareas predeterminadas del procesador a la pluralidad de motores de descarga, y tiene una proporción minima de puntuación CoreMark a Vatios Consumidos de aproximadamente 530 mientras que opere bajo una carga máxima, es decir, mientras que todos los núcleos del procesador estén bajo carga máxima, y operaciones 10 máximas sobre interfaces tales como acceso a disco, Ethernet y PCIe. En una modalidad, el procesador principal, configurado para operar a una frecuencia de aproximadamente 1.5 GHz y bajo una carga total, tiene una puntuación CoreMark de aproximadamente 45140 y consume 85 vatios de potencia, teniendo con esto una proporción de puntuación CoreMark/Frecuencia (MHz ) de aproximadamente 30, y una proporción de puntuación CoreMark a Vatios Consumidos de aproximadamente 531. En esta modalidad, el sistema servidor informático para uso general de bajo consumo de energía consume un máximo de aproximadamente 130 vatios de potencia mientras esté operando bajo una carga máxima.
De acuerdo con algunas modalidades ilustrativas, el procesador principal es un sistema procesador de comunicaciones en un chip, configurado para operar como un procesador servidor informático para uso general, y el gestor de plataforma se basa en una red de puertas programables (FPGA) , el gestor de plataforma comprende un procesador gestor de plataforma, núcleos gestores de plataforma, y un bus gestor de plataforma conectado entre el procesador gestor de plataforma y los núcleos gestores de plataforma. En otras modalidades, el gestor de plataforma se basa en un circuito integrado para aplicaciones específicas (ASIC) , un producto estándar para aplicaciones específicas (ASSP) , o un circuito integrado para un controlador para Gestión de Base (BMC) . En una modalidad, el procesador gestor de plataforma es un procesador ARM, y el gestor de plataforma está configurado por un software gestor de plataforma para controlar la energía suministrada por la unidad de alimentación a los carriles de alimentación. Algunas modalidades comprenden además una pluralidad de ventiladores del sistema, en donde el gestor de plataforma está configurado para controlar los ventiladores del sistema para mantener la temperatura del sistema dentro de una variación predeterminada. En una modalidad, el gestor de plataforma está configurado para controlar los ventiladores del sistema para mantener una temperatura de operación máxima del procesador principal inactivo de aproximadamente 67 grados centígrados, bajo una temperatura ambiente de aproximadamente 25.5 grados centígrados. En una modalidad, el gestor de plataforma está configurado para controlar los ventiladores del sistema para mantener una temperatura de operación máxima del procesador de carga total de aproximadamente 77 grados centígrados bajo una temperatura ambiente de aproximadamente 25.5 grados centígrados, mientras que se mantenga el consumo de energía global del sistema por debajo de 130 vatios.
En algunas modalidades, la unidad de alimentación tiene una eficiencia de potencia mínima de aproximadamente 90%, y el gestor de plataforma está configurado para controlar la energía suministrada a un mínimo de 20 carriles de alimentación de tal forma que el sistema servidor informático para uso general consuma un máximo de aproximadamente 130 vatios de potencia mientras que esté operando bajo una carga máxima. En algunas modalidades, el gestor de plataforma comprende además un módulo de memoria conectado al procesador gestor de plataforma para almacenar y ejecutar el software gestor de plataforma, un conjunto de registros dedicados conectados al procesador gestor de plataforma, y un conjunto de registros compartidos conectados entre el procesador gestor de plataforma y el procesador principal. En una modalidad, el conjunto de registros compartidos comprende un registro de revisión y un registro para solicitud de reinicio, y el conjunto de registros dedicados comprende un registro de control y un registro de estado.
En una modalidad, un componente de memoria no volátil está conectado funcionalmente entre el procesador principal y el gestor de plataforma, el componente de memoria no volátil utilizado para almacenar un software de arranque, un componente de tarjeta y las variables para configuración de software (por ejemplo, ajustes iniciales, direcciones MAC e IDs de la tarjeta), y/o las imágenes de software y firmware utilizadas por los componentes del sistema. En algunas modalidades, el componente de memoria no volátil también se utiliza para almacenar el software del sistema operativo y en otras modalidades, el software del sistema operativo se almacena en el módulo de memoria principal del sistema y/o el componente de memoria no volátil. En una modalidad, el software del sistema operativo comprende un primer software para diagnóstico y un primer software para gestión del sistema, y el software de nivel de arranque comprende un menú del BIOS, un segundo software para diagnóstico, y un segundo software para gestión del sistema.
De acuerdo con otras modalidades ilustrativas se proporciona un sistema informático servidor para uso general que comprende un procesador de comunicaciones reutilizado que tiene una proporción mínima de puntuación CoreMark a Vatios Consumidos de aproximadamente 530 mientras esté operando a una frecuencia de 1.5 GHz y bajo una carga máxima, una unidad de alimentación que tiene al menos 90% de eficiencia de energía, la unidad de alimentación comprende una pluralidad de carriles de alimentación, y un gestor de plataforma configurado para controlar la energía suministrada a los carriles de alimentación, en donde el sistema informático consume menos de aproximadamente 130 vatios mientras esté operando bajo una carga máxima, es decir, mientras que todos los núcleos del procesador estén bajo carga máxima, y las operaciones 10 máximas sobre interfaces tales como acceso a disco, Ethernet y PCIe. En una modalidad, el gestor de plataforma se basa en una red de puertas programables (FPGA), y comprende un procesador gestor de plataforma, una pluralidad de núcleos gestores de plataforma, y un bus gestor de plataforma conectado entre el procesador gestor de plataforma y los núcleos gestores de plataforma. Una modalidad comprende además un componente de memoria no volátil conectado funcionalmente entre el procesador de comunicaciones reutilizado y el gestor de plataforma que se utiliza para almacenar un sistema operativo que tiene un primer software para diagnóstico y un primer software para gestión del sistema, y un software de arranque que tiene un menú del BIOS, un segundo software para diagnóstico, y un segundo software para gestión del sistema.
De acuerdo todavía con otras modalidades ilustrativas se proporciona un método para construir un sistema informático de baja potencia que comprende la reutilización de un procesador para uso especial, tal como un procesador de comunicaciones, que se utilizará como un procesador servidor para uso general, el procesador para uso especial tiene un pluralidad de núcleos del procesador, puertos y motores de descarga, que seleccionan un conjunto de componentes del sistema con base en el desempeño y la eficiencia de energía, eliminando los puertos no utilizados del procesador, utilizando una unidad de alimentación que tenga una eficiencia de energía mínima de aproximadamente 90%, utilizando un administrador de plataforma para controlar la energía suministrada por la unidad de alimentación para el conjunto de componentes del sistema a través de una pluralidad de carriles de alimentación, y al ajustar la frecuencia del procesador para alcanzar un desempeño máximo por proporción de consumo de energía. Una modalidad comprende ajustar la frecuencia del procesador hasta alcanzar una proporción mínima de puntuación CoreMark por vatios consumidos de aproximadamente 530.
De acuerdo todavía con otras modalidades ilustrativas se proporciona una computadora para uso general que consume menos de 130 vatios de potencia mientras esté bajo carga total, es decir, mientras que todos los núcleos del procesador estén bajo carga máxima, y las operaciones 10 máximas sobre interfaces tales como acceso a disco, Ethernet y PCIe. En otra modalidad, el sistema informático puede ser un Servidor Estándar Industrial, y puede comprender un procesador, que puede ser un procesador reutilizado que tiene al menos ocho (8) núcleos, una unidad de alimentación eficiente, y un gestor de plataforma, el procesador consume menos de aproximadamente 85 vatios de potencia, mientras esté operando a una frecuencia de 1.5 GHz y bajo una carga total. En una modalidad, el procesador puede tener una proporción mínima de puntuación CoreMark a Vatios Consumidos de aproximadamente 500. La puntuación CoreMark, que es una evaluación genérica dirigida específicamente al núcleo del procesador, fue desarrollada por el Embedded Microprocessor Benchmark Consortium (EEMBC) .
De acuerdo con otra modalidad ilustrativa del sistema informático, se proporciona un Servidor LAMP Estándar Industrial (Linux, Apache, MySQL, PHP) que consume menos de 130 vatios de potencia bajo carga total, es decir, mientras que todos los núcleos del procesador estén bajo carga máxima, y operaciones 10 máximas sobre interfaces tales como acceso a disco, Ethernet y PCIe. El servidor puede comprender un procesador reutilizado, que puede ser un procesador de comunicaciones. El servidor puede comprender además una unidad de alimentación con una eficiencia de potencia del 90% o más. El servidor también puede comprender un gestor de plataforma, que puede estar basado en un circuito integrado de la Red de Puertas Programables (FPGA) , un circuito integrado para aplicaciones específicas (ASIC) , un producto estándar para aplicaciones específicas (ASSP) , o un circuito integrado del controlador para Gestión de Base (BMC) y se puede utilizar para activar (ON) o desactivar (OFF) los componentes del sistema, tales como los ventiladores.
De acuerdo todavía con otra modalidad ilustrativa del sistema informático, se proporciona un Servidor LAMP Estándar Industrial (Linux, Apache, MySQL, PHP) , basado en un procesador de comunicaciones reutilizado que consume menos de 130 vatios de potencia mientras esté operando a la frecuencia del procesador de 1.5 GHz, mientras que todos los núcleos estén bajo carga máxima, y operaciones 10 máximas sobre interfaces tales como acceso a disco, Ethernet y PCIe. El procesador de comunicaciones puede comprender uno o más motores de descarga. El servidor puede comprender además una unidad de alimentación con un 90% o más de eficiencia de energía, y un gestor de plataforma, que se puede utilizar para activar (ON) o desactivar (OFF) los componentes del sistema, tales como los ventiladores.
De acuerdo con otra modalidad ilustrativa del sistema informático, se proporciona un Servidor LAMP Estándar Industrial (Linux, Apache, MySQL, PHP) basado en un procesador de comunicaciones reutilizado que puede comprender uno o más motores de descarga, el servidor comprende además una unidad de alimentación eficiente y un gestor de plataforma. La fuente de alimentación puede ser 90% o más eficiente, y el gestor de plataforma puede ser un circuito basado en FPGA utilizado para activar (ON) o desactivar (OFF) los componentes del sistema, tales como los ventiladores, y proporcionar diferentes niveles de energía a uno o más de los carriles de alimentación del sistema.
De acuerdo con otra modalidad ilustrativa del sistema informático se proporciona un servidor para uso general que comprende al menos diez (10) o más carriles de alimentación cada uno energizado hasta un nivel predeterminado mediante el gestor de plataforma de la computadora. El gestor de plataforma puede ser un circuito integrado basado en FPGA que utiliza un procesador dedicado, que puede ser un procesador AR .
De acuerdo todavía con otra modalidad ilustrativa del sistema informático, se proporciona un servidor para uso general que comprende uno o más ventiladores, y un gestor de plataforma que controla los ventiladores. El servidor puede comprender además un procesador de comunicaciones reutilizado, y una unidad de alimentación. En una modalidad, el servidor puede comprender un procesador de comunicaciones de ocho núcleos el cual, mientras esté operando bajo una temperatura ambiente de 25.5°C, puede operar a una temperatura en reposo de aproximadamente 67 °C, o una temperatura de carga total de aproximadamente 77 °C, es decir, mientras que todos los núcleos estén bajo carga máxima, y operaciones 10 máximas en interfaces tales como acceso a disco, Ethernet y PCIe. En algunas modalidades, el servidor comprende un factor de forma pequeña que permite la colocación de dos o más servidores en un armazón de servidores 1U estándar. Por ejemplo, una modalidad comprende un factor de forma que tiene dimensiones (Anchura x Longitud x Altura) de 21.59 x 35.56 x 4.45 centímetros (8.5 x 14 x 1.75 pulgadas), lo que permite la colocación lado a lado de dos servidores en un armazón de servidores 1U de 48.26 centímetros (19 pulgadas) de ancho, que a su vez tiene una anchura interior de 44.45 centímetros (17.5 pulgadas), con la bandeja del sistema y se desliza tomando en cuenta el diferencial de 1.27 centímetros (0.5 pulgadas) entre la anchura de los dos servidores y el armazón.
De acuerdo con modalidades ilustrativas del método para construir un sistema informático para uso general de baja potencia, se proporciona un método que comprende los pasos de reutilizar un procesador para uso especial para operar como un procesador para uso general, seleccionar los componentes con mayor eficiencia de energía para el sistema, y utilizar un gestor de plataforma. En una modalidad, el sistema informático para uso general de baja energía puede ser un servidor para uso general, tal como un Servidor LAMP Estándar Industrial. En otra modalidad, el procesador para uso especial, que puede ser un procesador de comunicaciones, y se puede reutilizar para operar como un procesador servidor para uso general. Todavía otra modalidad puede comprender además el paso de utilizar uno o más de los motores de descarga del procesador para realizar una tarea particular (tal como la aceleración de la trayectoria de datos en red, la descarga de consultas de la base de datos, la transcodificación de video) para aumentar adicionalmente la eficiencia del sistema mediante la liberación del procesador para realizar otras tareas.
De acuerdo con modalidades ilustrativas del método para construir un sistema servidor de baja potencia para uso general, se proporciona un método que comprende los pasos de reutilizar un procesador de comunicaciones para que opere como un procesador servidor para uso general, seleccionar los componentes con mayor eficiencia de energía para el sistema, eliminar los puertos no utilizados del procesador, utilizar un gestor de plataforma, y ajustar la frecuencia de la CPU del procesador hasta alcanzar la mayor proporción de desempeño por vatios consumidos.
Diversas modalidades ilustrativas de la descripción se presentan en los siguientes párrafos: 22A: Un sistema servidor informático para uso general de bajo consumo de energía que comprende: una placa madre que tiene una pluralidad de componentes del sistema conectados a la misma, la pluralidad de componentes del sistema comprende una unidad de alimentación que comprende una pluralidad de carriles de alimentación para suministrar energía eléctrica a la pluralidad de componentes del sistema, una placa de periféricos, un procesador principal que comprende un bus local, una pluralidad de núcleos del procesador principal, una pluralidad de motores de descarga, y una red de conexiones conectada entre la pluralidad de núcleos del procesador principal y la pluralidad de motores de descarga, y un gestor de plataforma conectado al procesador principal con el bus local, el gestor de plataforma configurado para controlar la energía suministrada por la unidad de alimentación a cada carril de alimentación de la pluralidad de carriles de alimentación. 22B: El sistema según 22A, en donde el procesador principal está configurado para descargar tareas predeterminadas del procesador a la pluralidad de motores de descarga, y tiene una proporción mínima de puntuación COREMarc a Vatios Consumidos de aproximadamente 530 mientras esté operando bajo una carga máxima, y en donde el sistema está configurado para consumir un máximo de aproximadamente 130 vatios de potencia mientras esté operando bajo una carga máxima . 22C: El sistema según 22A-22B, en donde el procesador principal es un sistema para procesador de comunicaciones en un chip configurado para operar como un procesador servidor informático para uso general, y en donde el gestor de plataforma se basa en una red de puertas programables (FPGA) , el gestor de plataforma comprende un procesador gestor de plataforma, una pluralidad núcleos del gestor de plataforma, y un bus gestor de plataforma conectado entre el procesador gestor de plataforma y la pluralidad núcleos del gestor de plataforma, y en donde el gestor de plataforma está configurado por un software gestor de plataforma para controlar la energía suministrada por la unidad de alimentación a cada carril de alimentación de la pluralidad de carriles de alimentación. 22D: El sistema según 22A-22C, en donde los procesadores principales operan a una frecuencia de 1.5 GHz y consumen menos de aproximadamente 85 vatios de potencia. 22E: El sistema según 22A-22D, con el procesador principal que tiene de preferencia una temperatura de operación en reposo menor de aproximadamente 67 grados centígrados bajo una temperatura ambiente de aproximadamente 25.5 grados centígrados, o con el procesador principal que tiene de preferencia una temperatura de operación a carga total menor de aproximadamente 77 grados centígrados bajo una temperatura ambiente de aproximadamente 25.5 grados centígrados . 22F: El sistema según 22A-22D, que comprende al menos veinte carriles de alimentación, y que tiene de preferencia un factor de forma que permite la colocación de dos o más de los sistemas en un armazón estándar de servidores . 22G: El sistema según 22A-22D, en donde la unidad de alimentación tiene una eficiencia de potencia mínima de aproximadamente 90%, y en donde el procesador gestor de plataforma de preferencia es un procesador ARM. 22H: El sistema según 22A-22G, que comprende además un componente de memoria no volátil conectado funcionalmente entre el procesador principal y el gestor de plataforma, el componente de memoria no volátil utilizado para almacenar al menos uno de: un software de arranque, variables de los componentes de la placa, variables de configuración del software y las imágenes de firmware utilizadas por los componentes del sistema, y en donde el software operativo del sistema comprende de preferencia un primer software para diagnóstico y un primer software para gestión del sistema, y el software de arranque comprende un menú del BIOS, un segundo software para diagnóstico, y un segundo software para gestión del sistema. 221: El sistema según 22A-22D, en donde el gestor de plataforma comprende además un módulo de memoria conectado al procesador gestor de plataforma para almacenar y ejecutar el software gestor de plataforma, un conjunto de registros dedicados conectados al procesador gestor de plataforma, y un conjunto de registros compartidos conectados entre el procesador gestor de plataforma y el procesador principal, y de preferencia en donde el conjunto de registros compartidos comprende un registro de revisión y un registro para solicitud de reinicio, y el conjunto de registros dedicados comprende un registro de control y un registro de estado. 22J: El sistema según 22A-22D, que comprende además una pluralidad de ventiladores del sistema, en donde el gestor de plataforma está configurado para controlar la pluralidad de ventiladores del sistema para mantener la temperatura del sistema dentro de una variación predeterminada .
BREVE DESCRIPCIÓN DE LOS DIBUJOS La FIG. 1 es un diagrama de bloques de los componentes que ilustra un sistema informático de baja potencia de acuerdo con una modalidad de la presente invención .
La FIG. 2A ilustra un diagrama de componentes de hardware de alto nivel de acuerdo con una modalidad de la presente invención.
La FIG. 2B ilustra una vista de nivel lateral en despiece de los componentes de hardware utilizados para diseñar una modalidad de la presente invención.
La FIG. 3 es un diagrama de bloques que ilustra los componentes y la conexión de los mismos de un procesador de computadora que puede ser utilizado en una modalidad de la presente invención.
La FIG. 4 es un diagrama de bloques de una placa madre que ilustra los componentes y las interacciones de los mismos que pueden ser utilizados en una modalidad de la presente invención.
La FIG. 5 es un diagrama de bloques que ilustra los diversos componentes de un gestor de plataforma que puede ser utilizado en una modalidad de la presente invención.
La FIG. 6 es un diagrama de bloques que ilustra los diversos componentes de hardware de un gestor de plataforma que puede ser utilizado en una modalidad de la presente invención.
La FIG. 7 es un diagrama de bloques de diversos software e interfaces que pueden ser utilizados por el gestor de plataforma en una modalidad de la presente invención.
La FIG. 8 es un diagrama de bloques de diversos software de nivel de arranque y funcionalidades o interfaces de los mismos que pueden ser utilizados en una modalidad de la presente invención.
La FIG. 9 es un diagrama de bloques de diversos software de nivel OS y las interfaces que pueden ser utilizados por el gestor de plataforma en una modalidad de la presente invención.
La FIG. 10 es un diagrama de flujo de diversos pasos que pueden ser utilizados para construir una modalidad preferida de la presente invención.
La FIG. 11 es un diagrama de flujo de diversos pasos que pueden estar implicados en reutilizar un procesador utilizado en una modalidad de la presente invención.
La FIG. 12 es un diagrama de flujo de los pasos realizados por el gestor de plataforma utilizado por una modalidad de la presente invención.
DESCRIPCIÓN DETALLADA DE LA INVENCIÓN Las modalidades detalladas del presente sistema y métodos se describen en la presente, sin embargo, se debe entender que las modalidades descritas son simplemente ilustrativas del sistema y los métodos que se pueden incorporar en diversas formas. Además, cada uno de los ejemplos proporcionados junto con las diversas modalidades de los sistemas y métodos pretenden ser ilustrativos, y no restrictivos. Además, las figuras de los dibujos no necesariamente están a escala, algunas características pueden estar exageradas para mostrar detalles de componentes particulares. Además, cualesquiera mediciones, especificaciones y lo semejante mostrados en las figuras pretenden ser ilustrativas, y no restrictivas. Por lo tanto, a menos que claramente se indique lo contrario, los detalles estructurales y funcionales específicos descritos en la presente no se deberán interpretar como limitantes, sino simplemente como una base representativa para mostrar a un experto en la técnica emplear indistintamente la presente invención. Además, se pueden tomar mediciones de uso de energía y temperatura utilizando equipo y metodología estándar tal como, por ejemplo, con un analizador de potencia Valhalla Digital y un probador de Fuente de Alimentación Apevia (por ejemplo, Modelo ATX-1B680W) conectados en serie con una modalidad ilustrativa, y una rejilla de termopar (por ejemplo, una rejilla de termopar de aproximadamente 2.54 por 2.54 centímetros (una pulgada por una pulgada)).
La FIG. 1 ilustra un diagrama de componentes de alto nivel de una modalidad preferida con la modalidad que será un sistema informático para uso general 10. En una modalidad preferida, el sistema informático es un servidor. El Hypervisor 11, el Menú del BIOS 12, el U-Boot BSP 13, los diagnósticos a nivel de arranque 14, y el software gestor de sistema de nivel de arranque 15 pueden comprender el software de nivel de arranque que se ejecuta en el sistema. Las Aplicaciones 16, los Diagnósticos 17, la Gestión del Sistema 18 y el software del OS/Drivers 19 pueden comprender el software nivel del sistema operativo (OS) que se ejecuta en el sistema informático.
Como se ilustra con mayor detalle en las FIGs . 2A y 2B, el bloque de Hardware 20 representa diversos componentes de hardware que pueden comprender una modalidad de un sistema informático de baja potencia. El gestor de plataforma 60, ilustrado con mayor detalle en las modalidades de las FIGs. 4, 5, 6 y 7, gestiona la inicialización del procesador 30, la depuración del sistema, la seguridad del sistema, los controles y la unidad de alimentación del monitor 22, monitorea la temperatura del sistema, o controla uno o más de los ventiladores del sistema 68 ó 69.
Las FIGs. 2A y 2B ilustran adicionalmente un diagrama de bloques de los componentes de hardware y una vista lateral en despiece de una modalidad preferida, respectivamente. La placa madre 50 puede ser una placa de circuito impreso (PCB) . El sistema informático 10 puede utilizar una unidad de alimentación (PSU) 22 que puede comprender un circuito de AC a DC de alta eficiencia conectado a la placa madre 50 a través de un conector. En una modalidad preferida, la fuente de alimentación es una fuente de alimentación de 110-240 voltios AC (VAC) a 12 voltios DC (VDC) en modo de interruptor que puede proporcionar 12 VDC en el carril de salida principal, la salida en espera, y las señales de entrada/salida (I/O), mientras proporcione una capacidad de potencia de salida máxima sin potencia reducida continua de aproximadamente 206 vatios sobre la variación de temperatura funcional de 0o a 45° Centígrados. En una modalidad, la PSU 22 tiene una eficiencia de energía del 90% a 180 Vatios de carga de salida en el carril de la salida principal de 12 VDC. El tablero de botones 24 puede comprender uno o más LEDs 24-1 que se pueden utilizar para iluminar el botón de encendido 25 de acuerdo con el estado actual del sistema informático. La modalidad preferida utiliza una placa de 1/0 de panel frontal 26 como la interfaz entre la placa madre 50 y cualesquiera puertos USB del panel frontal, y puede tener los controladores para el tablero de botones 24 y el botón de encendido 25. En una modalidad preferida, la placa de I/O de panel frontal 26 está conectada o fija a un alojamiento 26-1 utilizado para albergar otros componentes del sistema, tales como un ventilador del sistema 69. Una modalidad también utiliza una unidad de plano posterior 27 como la interfaz entre la placa madre 50 y la unidad de disco duro 29. Además, la modalidad preferida puede utilizar un elevador PCIe 28. En una modalidad, el elevador PCIe 28 puede estar conectado a la placa madre 50 a un ángulo de 90°, permitiendo que la placa de periféricos 28-1 se conecte a la ranura elevadora de PCIe 28 que estará paralela a la placa madre 50, reduciendo con esto adicionalmente el perfil vertical del sistema informático. En otra modalidad, el botón de encendido puede estar albergado en un alojamiento del botón de encendido 25-1 que puede controlar el acceso al botón de encendido, y los componentes del sistema informático 10 pueden estar albergados en un alojamiento 10-1 que puede estar unido a una tapa desmontable 10-2 y un módulo con puerta de panel frontal 10-3. En una modalidad preferida, el sistema informático 10 puede ser un Servidor LA P Estándar Industrial basado en un procesador de comunicaciones reutilizado que consume aproximadamente 130 vatios de potencia mientras esté operando bajo una carga total y a la frecuencia del procesador de 1.5 GHz.
La FIG. 3 ilustra una modalidad preferida que utiliza un sistema en un procesador 30 de chip (SOC) (es decir, que tenga interfaces de periféricos incorporadas) . En la modalidad ilustrada, el procesador 30 está soportado mecánicamente y conectado electrónicamente a la placa madre 50. El procesador 30 comprende uno o más núcleos del procesador 31, niveles de caché independientes 31, 32, y un componente controlador de memoria 33 que gestiona la conexión del procesador o la interfaz con la unidad de disco duro (HDD) 29. El procesador 30 también comprende uno o más motores de descarga 40 (por ejemplo, para operaciones comunes, tales como la coincidencia de patrones, algoritmos para bloques de cifrado, y gestión de tampones) , componentes para interfaz Ethernet 48, un complejo de raíz 47 de Interconexión Exprés de Componentes Periféricos (PCIe) , y un bloque 49 Serializador/Deserializador (SerDes) . Además, el procesador 30 comprende una red de conexiones 34 para conectar los núcleos del procesador 31 y el controlador de memoria 33 a los motores de descarga 40, el complejo de raíz de PCIe 47, la interfaz de Ethernet 48, o el bus local 35. El bus local 35 a su vez puede estar conectado a otras interfaces o componentes según sea necesario, tal como uno o más puertos 36 receptores/transmisores universales asincronos (UART) , la interfaz 37 del controlador interruptor, la interfaz 38 de configuración para pre-reinicio, la interfaz 39 del monitor de seguridad, la interfaz 41 para gestión de energía, los buses 42 del Circuito Inter-Integrado (I2C) y/o la Interfaz Periférica Serial (SPI) , la interfaz de USB 43, la Interfaz Independiente de Medios con Gigabits Reducidos (RGMII) 44, y/o una interfaz para reinicio de reloj 45. En una modalidad preferida, el procesador puede ser un procesador de comunicaciones, tal como el Procesador de Comunicaciones Freescale Eight-Core P4080. En otra modalidad, el procesador puede ser un procesador reutilizado que consuma menos de 85 vatios de potencia mientras esté operando a una frecuencia de 1.5 GHz y bajo una carga total. En una modalidad, el procesador puede ser un procesador de comunicaciones reutilizado que tenga una proporción mínima de puntuación CoreMark a Vatios Consumidos de aproximadamente 500. En una modalidad, el procesador puede ser un procesador de comunicaciones reutilizado que tenga una proporción de Puntuación CoreMark a Vatios Consumidos de aproximadamente 530. La puntuación CoreMark, que es una evaluación genérica destinada especificamente al núcleo del procesador, fue desarrollada por el Embedded Microprocessor Benchmark Consortium (EEMBC) . Como se describe en el sitio web CoreMark de EEMBC (www.coremark.org), CoreMark está compuesto de un código ANSI C con una mezcla realista de las operaciones de lectura/escritura, las operaciones con enteros, y las operaciones de control. La carga de trabajo utilizada por CoreMark se compone de diversos algoritmos utilizados comúnmente que incluyen la manipulación de matrices (para permitir el uso de MAC y operaciones matemáticas comunes) , la manipulación de listados enlazados (para ejercer el uso común de punteros), la operación de máquinas de estados (el uso común de ramificaciones dependientes de datos) , y la Comprobación de Redundancia Cíclica, que es una función muy común utilizada en incrustados) .
Como se ilustra en las FI6S. 2B y 4, la placa madre 50 se puede utilizar para soportar mecánicamente y conectar electrónicamente un procesador 30 a diversos componentes. El procesador 30 puede estar interconectado o conectado a uno o más módulos de memoria 52. En una modalidad preferida, el módulo de memoria 52 puede comprender uno o más módulos de memoria en linea duales (DIMM) de 64 bits y puede estar interconectado o conectado al procesador 30 utilizando uno o más controladores 33 de tres tipos de doble velocidad de datos (DDR3) . El procesador 30 también puede estar interconectado o conectado a uno o más chips de Ethernet 54 y 55, y componentes de Interconexión Exprés de Componentes Periféricos (PCIe) 28-1. En una modalidad preferida, el complejo de raíz de PCIe 47 puede estar interconectado o conectado con la PCIe a través de un SerDes 49. En otra modalidad preferida, la interfaz 48 de Ethernet del procesador puede comprender una o más Interfaces de la Unidad de Enlace (AUI) (por ejemplo, XAUI) que pueden estar interconectadas o conectadas a uno o más chips 54 de Ethernet PHY, y/o las Interfaces Independientes de Medios (Mil) (por ejemplo, SGMII) que pueden estar interconectadas o conectadas a uno o más transceptores 55 de Ethernet. En una modalidad, el chip PHY 54 puede ser un Puerto Dual TN2022 10G y el transceptor 55 de Ethernet puede ser un Puerto Dual VSC8234 SGMII. Además, la interfaz de USB 43 puede comprender una o más interfaces ULPI que pueden estar conectadas y de otra manera interconectadas con un conector de pantalla de video 57 (por ejemplo, HDMI) utilizando un adaptador 58, y se puede utilizar para proporcionar uno o más conectores USB del sistema utilizando un HUB 59. En una modalidad preferida, el adaptador 58 puede ser un DL 125 USB-DVI.
Como también se ilustra en la PIG. 4, la placa madre 50 también se puede utilizar para soportar mecánicamente y conectar electrónicamente los componentes del gestor de plataforma 60 a una memoria no volátil (NVM) 53 y otros componentes del sistema. La NVM 53 se puede utilizar para almacenar el software de reinicio y del OS para el procesador 30, y de preferencia puede ser un tipo de memoria Flash ÑOR. En la modalidad ilustrativa mostrada en la FIG. 4, el gestor de plataforma se basa en un circuito integrado de la Red de Puertas Programables (FPGA) 71. La FPGA 71 puede residir en el bus local 35 del procesador 30, y puede utilizar una ROM 73 para almacenar, y una RAM 72 para ejecutar el software del gestor de plataforma 66. En una modalidad preferida, la NVM puede estar programada para permitir que los datos externos se lean a través de UART 74 del gestor de plataforma programado en la NVM, permitiendo con esto que el software FPGA 66 verifique, suprima, o reprograme el contenido de la NVM 53. El gestor de plataforma 60 puede comprender un bus JTAG que puede estar conectado al puerto de depuración del procesador, que puede ser un puerto de depuración 46 del Procesador On-Chip Común (COP) . La FPGA 71 puede estar conectada a uno o más carriles de alimentación 75, y se puede utilizar para activar o encender los carriles de alimentación 75 y monitorear el estado de alimentación de los carriles de alimentación.
Las FISs. 5, 6, y 7 ilustran una modalidad ilustrativa del gestor de plataforma 60 con base en una FPGA 71. La FIG. 5 ilustra un diagrama de bloques de componentes de alto nivel de una modalidad preferida del gestor de plataforma 60 que puede comprender una interfaz del gestor de sistema 62, la interfaz 64 UI y de depuración, el software 66, y los bloques de hardware 70.
La FIG. 6 ilustra un ejemplo de un gestor de plataforma 60 basado en la FPGA, los bloques de hardware 70 según estén interconectados o conectados a otros diversos componentes del sistema informático 10. La FPGA 71 del gestor de plataforma puede comprender un procesador 80. En una modalidad, la FPGA puede ser una FPGA Actel M1A3P1000L, y el procesador 80 de la FPGA puede ser un procesador ARM. El procesador 80 de la FPGA puede utilizar un Bus 81 para conectarse, o comunicarse o interconectarse con otros componentes de la FPVA y del sistema, tales como el controlador de memoria 83 de la FPVA. En una modalidad preferida, el Bus puede ser un Bus de Alto Desempeño AMBA (AHB) , que puede utilizar un componente 82 para Traducción de Buses, tal como un traductor AHB-a-APB (Bus para Periféricos de Avance) , para facilitar la interconexión o comunicación del procesador de la FPGA con los núcleos 84 de la FPGA, el procesador principal 30, y diversos componentes distintos del sistema. Los núcleos 84 de la FPGA pueden comprender un interruptor de núcleos que puede enviar una señal de interrupción al procesador 80 de la FPGA cuando sea adecuado, tal como un cambio en el registro de estado 86. En una modalidad preferida, la FPGA también puede comprender otros núcleos de interfaz 84, tales como una o más interfaces de Buses SPI y I2C, la interfaz UART, una interfaz para modulación de anchura de pulso (PWM), una interfaz de reloj temporizador, y una interfaz para control de secuencia del sistema para facilitar la conexión, comunicación, o interconexión del procesador 80 de la FPGA con otros componentes controlados por el software 66 de la FPGA (no mostrado) . En esta modalidad, la interfaz del bus SPI se puede utilizar para permitir la programación de generador de reloj diferencial 94 del sistema; las interfaces del bus I2C se pueden utilizar por el software 66 del procesador de la FPGA para monitorear o controlar la temperatura 93 y por consiguiente poblar o actualizar los registros de la FPGA, leer el estado 91 de la unidad de alimentación, verificar y/o actualizar la Reset Configuration Word (RCW) 96, o programar el reloj 94. La interfaz para modulación de anchura de pulso (PWM) se puede utilizar para controlar la velocidad de uno o más ventiladores del sistema 68 ó 69, y/o los LED de color para el panel frontal LED 24-1. El temporizador del controlador de secuencia puede ser capaz de restablecer el núcleo de software del procesador de la FPGA.
Como se ilustra adicionalmente en las modalidades de las FIGs . 4 y 6, la FPGA se interconecta con el bus local 35 del procesador principal a través de un puente 87 para proporcionar diversos funcionalidades, tales como la funcionalidad PORESET, acceso de lectura/escritura de la FPGA a la NVM 53, o comunicaciones entre el procesador principal 30 y el procesador 80 de la PFGA. El puente 87 comprende una o más direcciones y registros de datos (no mostrados) , que se pueden utilizar por el procesador 80 de la FPGA para establecer la dirección y los valores de datos para el siguiente acceso al bus local 35.
La FPGA 71 del gestor de plataforma utiliza uno o más tipos de registro, mientras que algunos de los registros pueden estar accesibles sólo en el espacio del procesador 80 de la FPGA, otros también pueden estar accesibles en el espacio del procesador principal 30 a través de un puente 87. Los registros de la FPGA compartidos con el procesador principal 30, tales como los registros para solicitud de revisión y reinicio, pueden estar accesibles para el procesador principal 30 a través del bus local 35 similar a una memoria regular, y también se pueden accesar mediante la FPGA para el uso o control de la ejecución del software 66 de la FPVA. Por ejemplo, el registro solicitante de reposición puede permitir que el procesador principal 30 solicite el reinicio de un subsistema externo (por ejemplo, PCIe, Ethernet PHY, etc.) al leer/escribir el registro directamente, con el procesador 80 de la FPGA interrumpido cuando se reescribe el registro, y el software 66 de la FPGA que lee el registro y gestiona la reposición real según sea adecuado. Como se ilustra en la modalidad del gestor de plataforma basado en la FPGA de la FIG. 6, la FPGA 71 implementa uno o más registros de control 85 y el registro de estado 86 accesible sólo en el espacio del procesador 80 de la FPGA. En una modalidad, la mayoría del control del sistema se gestiona mediante el software 66 del procesador de la FPGA, con al menos una excepción que será la aplicación de la fuente de la RC hacia el bus local 35 del procesador principal, que se produce al final de una señal para reinicio del sistema PORESET. El registro de estado 86 se utiliza para reportar los bits de estado de todo el sistema hacia el procesador 80 de la FPGA. La FPGA 71 está configurada para utilizar uno o más registros de control 85 para permitir que los bits en todo el sistema, tales como habilitar la energía, habilitar el reloj, o protección de escritura de bits en la memoria, para restablecer los bits en todo el sistema, o para notificar al procesador principal 30 de acontecimientos externos .
La FI6. 7 ilustra el diagrama de bloques de los diversos componentes o funciones del software 66 de la FPGA. El software 66 se puede ejecutar cuando el sistema 10 está encendido, aunque puede mantener todo en reinicio mientras espera la presión del botón de encendido 25. Al detectar la presión del botón de encendido, el software 66 puede habilitar los distintos carriles de alimentación 75 en una secuencia predeterminada y puede inicializar los componentes del gestor de plataforma. El procesador 71 del gestor de plataforma puede comprender un sistema de menú a través de los bloques de hardware 70 del gestor de plataforma que se pueden controlar manualmente.
La FIG. 8 ilustra un diagrama de bloques de alto nivel de los componentes de software de nivel de arranque en una modalidad. El software de nivel de arranque puede ser todo el software que se ejecuta antes de que el OS completo empiece a cargarse. En una modalidad, el menú del BIOS 12 es un bloque especializado que se asienta sobre el u-boot estándar, aunque presenta una interfaz de estado y configuración sustancialmente similar a una configuración estándar del BIOS. La interfaz de menú del BIOS puede ser a través de un monitor conectado al puerto de conexión de la pantalla de video 57, hacia la consola serial a través de la interfaz UART 36, o telnet a través de la Ethernet 54-55. El software para diagnóstico 14 a nivel de arranque se puede utilizar por un gestor para reunir la información relacionada con el procesador 10 o los sub-bloques individuales para permitir una detección temprana de un sistema con falla. El gestor del sistema a nivel de arranque 15 puede ser responsable de informar a los gestores del sistema de la salud o condiciones del sistema, ya sea pasiva o activamente según se solicite. En una modalidad, el sistema informático puede ser un Servidor Estándar Industrial, y puede arrancar el OS, tal como un OS de Linux, utilizando la imagen de software del OS almacenado en la NVM 53, el disco duro local 29, una red (a través de NFS) , un dispositivo de almacenamiento externo en una red de área de almacenamiento (SAN) o un medio extraible (USB), según se desee.
La FIG. 9 ilustra un diagrama de bloques de alto nivel de los componentes de software a nivel del OS en una modalidad. La Aplicación 16, el Diagnóstico 17, y la Gestión del Sistema 18, y comprenden los distintos software ilustrativos que se pueden ejecutar una vez que se cargan el OS/Drivers 19. El sistema operativo puede ser un OS de Linux y el núcleo del OS estándar y el software de los controladores puede ser un software de fuente abierta. El bloque de aplicaciones 16 puede comprender aplicaciones estándar de Linux y una interfaz de descarga de hardware de aplicaciones, permitiendo que las aplicaciones utilicen uno o más motores de descarga del procesador, aumentando con esto el desempeño de las aplicaciones mientras que se reduzcan simultáneamente la carga y de esta forma el consumo de energía del procesador. En una modalidad, el bloque 18 del gestor del sistema de plataforma a nivel de OS permite que el gestor gestione los servidores, local o remotamente, por ejemplo al permitir que el administrador gestione todos los componentes de hardware 20, reunir las estadísticas del sistema, ejecutar el diagnóstico del sistema, actualizar el firmware, y deducir la salud, condición, o información de fallo, incluyendo la información generada por el gestor del sistema 15 a nivel de arranque.
La FIG. 10 ilustra los pasos de un diagrama de flujo que representan una modalidad de la metodología para reducir el consumo de energía de un sistema informático o la construcción de un sistema informático de baja potencia. El sistema informático puede ser un sistema servidor para uso general. En el paso 100, el procesador 30 adecuado primero se puede seleccionar con base en criterios predeterminados, y luego se reconfigura, reprograma, o reutiliza. En una modalidad, el procesador puede ser un procesador de comunicaciones, que se puede reconfigurar, reprogramar, o reutilizar para que funcione como un procesador servidor. Con respecto a la selección del procesador 30, los criterios de selección predeterminados pueden comprender el bajo consumo de energía, el nivel de desempeño, la capacidad de memoria y la anchura de banda, la anchura de banda de entrada/salida (10), y/o los motores de descarga. Los procesadores seleccionados se pueden probar o analizar para determinar el procesador con la proporción de mayor desempeño por vatio consumido (Perf . /Watt) . En una modalidad, la prueba Perf. /Watt puede ser la prueba CoreMark y Phoronix en donde el procesador se prueba para generar puntos de evaluación que se pueden comparar con otras plataformas comparables. El procesador 30 del sistema luego se puede seleccionar con base en la proporción Perf. /Watt, la capacidad de memoria y la anchura de banda 10, y los motores de descarga. En una modalidad, los procesadores seleccionados pueden comprender procesadores de comunicaciones capaces de coincidir o superar el nivel de desempeño de los procesadores servidores competetitivos, tales como el procesador servidor Intel Xeon. En una modalidad, el procesador 30 del sistema luego se puede seleccionar como un procesador de comunicaciones que tenga una proporción CoreMark Perf. /Watt comparable con procesadores servidores competitivos, tales como el procesador servidor Intel Xeon, la capacidad de memoria de al menos 32 GB, la anchura de banda 10 de al menos 20 Gb/S, y los motores de descarga eficientes.
Como se ilustra en 11, el paso 100 para reutilizar el procesador puede comprender además los pasos que se pueden utilizar para decidir o determinar si se utiliza o no el motor de descarga del procesador para realizar una tarea particular. En la modalidad de la FI6. 11, en los pasos 110- 120, se pueden estimar los requisitos de energía para ejecutar una tarea particular utilizando el procesador 30 y para hacerlo así se puede calcular la proporción de Perf./Watt correspondiente. En los pasos 130-140, se puede realizar una estimación y cálculo similares mientras que uno o más de los motores de descarga del procesador se utilizan para realizar la tarea. En el paso 150, se compara la proporción calculada de Perf./Watt y la tarea se puede realizar utilizando el procesador 170 o los motores de descarga 160 de acuerdo con la proporción superior de Perf./Watt.
Como se ilustra en la FIG. 10, en el paso 200, los componentes 20 del hardware del sistema se pueden seleccionar con base en criterios predeterminados. En una modalidad, los componentes del sistema principal que se seleccionarán pueden comprender el procesador 30, el gestor de plataforma FPGA 71, la PSU 22, los carriles de alimentación 75, los puertos Ethernet 54-55, la NVM 53, los chips de pantalla 58, los chips de reloj 94, el hub para USB 59, o el controlador de PCIe 47. En una modalidad, los criterios de selección pueden comprender el desempeño, la eficiencia de energía, y las características específicas de los componentes adicionales.
Como se ilustra en la FIG. 12, para la gestión del paso 400 de potencia del sistema, se puede medir 420 la temperatura del sistema en el estado inicial del sistema 410, que puede ser un sistema en estado ON con todos los ventiladores del sistema deshabilitados o apagados. Si se determina que la temperatura del sistema está por debajo de un nivel umbral predeterminado 430, no se pueden realizar cambios al estado inicial del sistema. Si la temperatura del sistema está por encima del nivel umbral predeterminado, aunque por debajo de un umbral crítico 430-440, se pueden habilitar o activarse uno o más de los ventiladores del sistema cuando sea necesario 450. En una modalidad que comprende seis ventiladores del sistema, por ejemplo, los ventiladores 2, 4 y 6 se pueden activar en un ciclo regular, y de otra manera, los ventiladores 1, 3, 5 se pueden habilitar según sea adecuado. Si se determina que la temperatura del sistema ha superado un nivel crítico predeterminado 440, todos los ventiladores del sistema se pueden activar cuando sea necesario 460 y si la temperatura del sistema no empieza a disminuir 470, se puede forzar al sistema a un estado crítico 480.
Los detalles estructurales y funcionales específicos de las modalidades descritas anteriormente no se deberán interpretar como limitantes, sino simplemente como una base representativa para mostrar a un experto en la técnica para emplear indistintamente la presente invención.

Claims (20)

REIVINDICACIONES
1. Un sistema servidor informático para uso general de bajo consumo de energía que comprende: una placa madre que tiene una pluralidad de componentes de sistema conectados a la misma, la pluralidad de componentes del sistema comprende: una unidad de alimentación que comprende una pluralidad de carriles de alimentación para suministrar energía eléctrica a la pluralidad de componentes del sistema; una placa de periféricos; un procesador principal que comprende: un bus local; una pluralidad de núcleos del procesador principal; una pluralidad de motores de descarga; y una red de conexiones conectada entre la pluralidad de núcleos del procesador principal y la pluralidad de motores de descarga; en donde el procesador principal está configurado para descargar tareas predeterminadas del procesador a la pluralidad de motores de descarga, y tiene una proporción mínima de puntuación CoreMark a Vatios Consumidos de aproximadamente 530 mientras esté operando bajo una carga máxima; un gestor de plataforma conectado al procesador principal con el bus local, el gestor de plataforma configurado para controlar la energía suministrada por la unidad de alimentación a cada carril de alimentación de la pluralidad de carriles de alimentación; y en donde el sistema servidor informático para uso general de bajo consumo de energía consume un máximo de aproximadamente 130 vatios de potencia mientras esté operando bajo una carga máxima.
2. El sistema según la reivindicación 1, en donde el procesador principal es un sistema procesador de comunicaciones en un chip configurado para operar como un procesador servidor para uso general, y en donde el gestor de plataforma se basa en una red de puertas programables (FPGA), el gestor de plataforma comprende : un procesador gestor de plataforma; una pluralidad de núcleos del gestor de plataforma; y un bus gestor de plataforma conectado entre el procesador gestor de plataforma y la pluralidad de núcleos del gestor de plataforma, en donde el gestor de plataforma está configurado por un software gestor de plataforma para controlar la energía suministrada por la unidad de alimentación a cada carril de alimentación de la pluralidad de carriles de alimentación;
3. El sistema según la reivindicación 1, en donde los procesadores principales operan a una frecuencia 1.5 GHz y consumen menos de aproximadamente 85 vatios de potencia.
4. El sistema según la reivindicación 1, con el procesador principal que tiene una temperatura de operación en reposo menor de aproximadamente 67 grados centígrados bajo una temperatura ambiente de aproximadamente 25.5 grados centígrados .
5. El sistema según la reivindicación 1, con el procesador principal que tiene una temperatura de operación a carga total menor de aproximadamente 77 grados centígrados bajo una temperatura ambiente de aproximadamente 25.5 grados centígrados.
6. El sistema según la reivindicación 1 que comprende al menos veinte carriles de alimentación.
7. El sistema según la reivindicación 1, que tiene un factor de forma que permite la colocación de dos o más de los sistemas en un armazón estándar de servidores.
8. El sistema según la reivindicación 1, en donde la unidad de alimentación tiene una eficiencia de potencia mínima de aproximadamente 90%.
9. El sistema según la reivindicación 2, en donde el procesador gestor de plataforma es un procesador ARM.
10. El sistema según la reivindicación 1, que comprende además un componente de memoria no volátil conectado funcionalmente entre el procesador principal y el gestor de plataforma, el componente de memoria no volátil utilizado para almacenar al menos uno de: un software de arranque, variables de los componentes de la placa, variables de configuración de software, y las imágenes de firmware utilizadas por los componentes del sistema.
11. El sistema según la reivindicación 10, que comprende además un software de sistema operativo que comprende un primer software para diagnóstico y un primer software para gestión del sistema, y en donde el software de nivel de arranque comprende un menú del BIOS, un segundo software para diagnóstico, y un segundo software para gestión del sistema.
12. El sistema según la reivindicación 2, en donde el gestor de plataforma comprende además un módulo de memoria conectado al procesador gestor de plataforma para almacenar y ejecutar el software gestor de plataforma.
13. El sistema según la reivindicación 12, en donde el gestor de plataforma comprende además: un conjunto de registros dedicados conectados al procesador gestor de plataforma, y un conjunto de registros compartidos conectados entre el procesador gestor de plataforma y el procesador principal .
14. El sistema según la reivindicación 13, en donde el conjunto de registros compartidos comprende un registro de revisión y un registro para solicitud de reinicio, y en donde el conjunto de registros dedicados comprende un registro de control y un registro de estado.
15. El sistema según la reivindicación 1, que comprende además una pluralidad de ventiladores del sistema, en donde el gestor de plataforma está configurado para controlar la pluralidad de ventiladores del sistema para mantener la temperatura del sistema dentro de una variación predeterminada.
16. Un sistema informático servidor para uso general que comprende: un procesador de comunicaciones reutilizado que tiene una proporción mínima de puntuación Core ark a Vatios Consumidos de aproximadamente 530 mientras esté operando a una frecuencia de 1.5 GHz y bajo una carga máxima, una unidad de alimentación que tenga una eficiencia de energía de al menos 90%, la unidad de alimentación comprende una pluralidad de carriles de alimentación, y un gestor de plataforma configurado para controlar la energía suministrada a los carriles de alimentación; y en donde el sistema informático consume menos de aproximadamente 130 vatios, mientras esté operando bajo una carga máxima.
17. El sistema según la reivindicación 16, que comprende además un componente de memoria no volátil conectado funcionalmente entre el procesador de comunicaciones reutilizado y el gestor de plataforma, en donde el componente de memoria no volátil se utiliza para almacenar un software de arranque y un software de sistema operativo .
18. El sistema según la reivindicación 17, en donde el software del sistema operativo comprende un primer software para diagnóstico y un primer software para gestión del sistema, y en donde el software de nivel de arranque comprende un menú del BIOS, un segundo software para diagnóstico, y un segundo software para gestión del sistema.
19. El sistema según la reivindicación 16, en donde el gestor de plataforma se basa en una red de puertas programables (FPGA) , el gestor de plataforma comprende: un procesador gestor de plataforma; una pluralidad de núcleos del gestor de plataforma; y un bus gestor de plataforma conectado entre el procesador gestor de plataforma y la pluralidad de núcleos del gestor de plataforma.
20. Un método para construir un sistema informático de baja potencia que comprende: reutilizar un procesador para uso especial que se utilizará como un procesador servidor para uso general, el procesador para uso especial tiene una pluralidad de núcleos del procesador, puertos y motores de descarga; seleccionar un conjunto de componentes del sistema con base en el desempeño y la eficiencia de energía; eliminar los puertos no utilizados del procesador especial; utilizar una unidad de alimentación que tenga una eficiencia de potencia mínima de aproximadamente 90%; utilizar un gestor de plataforma para controlar la energía suministrada por la unidad de alimentación para el conjunto de componentes del sistema a través de una pluralidad de carriles de alimentación, y ajustar la frecuencia del procesador especial hasta alcanzar una proporción mínima de puntuación Core ark por vatios consumidos de aproximadamente 530.
MX2014001056A 2011-07-25 2012-07-24 METHOD AND SYSTEM FOR BUILDING A LOW POWER COMPUTER SYSTEM. MX2014001056A (es)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US201161511376P true 2011-07-25 2011-07-25
PCT/US2012/047925 WO2013016313A1 (en) 2011-07-25 2012-07-24 Method and system for building a low power computer system

Publications (1)

Publication Number Publication Date
MX2014001056A true MX2014001056A (es) 2014-09-16

Family

ID=46614627

Family Applications (1)

Application Number Title Priority Date Filing Date
MX2014001056A MX2014001056A (es) 2011-07-25 2012-07-24 METHOD AND SYSTEM FOR BUILDING A LOW POWER COMPUTER SYSTEM.

Country Status (13)

Country Link
US (2) US8489905B2 (es)
EP (1) EP2737385A1 (es)
JP (1) JP2014527227A (es)
KR (1) KR20140064788A (es)
CN (1) CN103827773A (es)
AU (1) AU2012287040A1 (es)
BR (1) BR112014006948A2 (es)
CA (1) CA2843320A1 (es)
IL (1) IL230649D0 (es)
MX (1) MX2014001056A (es)
RU (1) RU2014106859A (es)
WO (1) WO2013016313A1 (es)
ZA (1) ZA201401022B (es)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013116985A1 (en) * 2012-02-07 2013-08-15 Atmel Corporation Systems and methods for communication with a smart power meter over optical fiber
US20130318268A1 (en) 2012-05-22 2013-11-28 Xockets IP, LLC Offloading of computation for rack level servers and corresponding methods and systems
US9495308B2 (en) * 2012-05-22 2016-11-15 Xockets, Inc. Offloading of computation for rack level servers and corresponding methods and systems
US20140201416A1 (en) 2013-01-17 2014-07-17 Xockets IP, LLC Offload processor modules for connection to system memory, and corresponding methods and systems
US10198388B2 (en) * 2013-09-20 2019-02-05 Seagate Technology Llc Data storage system with pre-boot interface
US20150089102A1 (en) * 2013-09-23 2015-03-26 Lsi Corporation Solid state drives that cache boot data
US9887008B2 (en) * 2014-03-10 2018-02-06 Futurewei Technologies, Inc. DDR4-SSD dual-port DIMM device
US10466758B2 (en) 2014-04-25 2019-11-05 International Business Machines Corporation Managing power consumption in a computing system
US9785447B2 (en) * 2014-06-27 2017-10-10 Intel Corporation System standby emulation with fast resume
US10725509B2 (en) * 2014-07-29 2020-07-28 Hewlett-Packard Development Company, L.P. Processor monitoring of thermal degradation
US9760159B2 (en) 2015-04-08 2017-09-12 Microsoft Technology Licensing, Llc Dynamic power routing to hardware accelerators
US10013035B2 (en) * 2015-07-07 2018-07-03 Getac Technology Corporation Testing method and electronic device
US20170091138A1 (en) * 2015-09-30 2017-03-30 Mediatek Inc. Circuit module capable of establishing one or more links with another device and associated method
US9891700B2 (en) * 2015-10-02 2018-02-13 Infineon Technologies Austria Ag Power management for datacenter power architectures
CN105718014A (zh) * 2016-01-18 2016-06-29 合肥联宝信息技术有限公司 一种通用的计算机电源集成模块
US10387346B2 (en) * 2016-05-06 2019-08-20 Quanta Computer Inc. Dynamic PCIE switch reconfiguration mechanism
WO2017209876A1 (en) * 2016-05-31 2017-12-07 Brocade Communications Systems, Inc. Buffer manager
TWI604326B (zh) * 2016-10-27 2017-11-01 財團法人工業技術研究院 基於fpga之系統功率評估裝置與方法
US10747565B2 (en) * 2017-04-18 2020-08-18 Amazon Technologies, Inc. Virtualization of control and status signals
CN108188287A (zh) * 2018-02-05 2018-06-22 广东欧珀移动通信有限公司 中框组件、中框组件加工方法及电子装置
US10621135B2 (en) * 2018-04-26 2020-04-14 Dell Products L.P. System and method of managing signals in information handling systems
US10691658B2 (en) 2018-05-09 2020-06-23 International Business Machines Corporation Automatically optimizing resource usage on a target database management system to increase workload performance

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6501999B1 (en) 1999-12-22 2002-12-31 Intel Corporation Multi-processor mobile computer system having one processor integrated with a chipset
US6986066B2 (en) 2001-01-05 2006-01-10 International Business Machines Corporation Computer system having low energy consumption
US7450963B2 (en) 2002-08-27 2008-11-11 Qualcomm Incorporated Low power dual processor architecture for multi mode devices
US7984268B2 (en) * 2002-10-08 2011-07-19 Netlogic Microsystems, Inc. Advanced processor scheduling in a multithreaded system
JP3912297B2 (ja) 2003-02-27 2007-05-09 ソニー株式会社 ファン制御装置およびファン制御方法
US6996070B2 (en) * 2003-12-05 2006-02-07 Alacritech, Inc. TCP/IP offload device with reduced sequential processing
CA2557641A1 (en) 2004-02-27 2005-09-15 Tigi Corporation System and method for data manipulation
US7366921B2 (en) 2004-04-23 2008-04-29 Hewlett-Packard Development Company, L.P. Selecting input/output devices to control power consumption of a computer system
US7730335B2 (en) 2004-06-10 2010-06-01 Marvell World Trade Ltd. Low power computer with main and auxiliary processors
US7627770B2 (en) 2005-04-14 2009-12-01 Mips Technologies, Inc. Apparatus and method for automatic low power mode invocation in a multi-threaded processor
US7541693B2 (en) * 2005-06-13 2009-06-02 Intel Corporation Power distribution network for computer systems and other low-power applications
JP4909588B2 (ja) 2005-12-28 2012-04-04 ルネサスエレクトロニクス株式会社 情報処理装置及び再構成デバイスの利用方法
JP4800837B2 (ja) 2006-05-22 2011-10-26 株式会社日立製作所 計算機システム、その消費電力低減方法、及びそのプログラム
WO2008038235A2 (en) * 2006-09-27 2008-04-03 Ecole Polytechnique Federale De Lausanne (Epfl) Method to manage the load of peripheral elements within a multicore system
US7609047B2 (en) * 2006-11-09 2009-10-27 Intel Corporation Dynamically configurable voltage regulator for integrated circuits
US7925900B2 (en) 2007-01-26 2011-04-12 Microsoft Corporation I/O co-processor coupled hybrid computing device
US8799902B2 (en) * 2007-04-09 2014-08-05 Intel Corporation Priority based throttling for power/performance quality of service
KR101197591B1 (ko) 2008-12-22 2012-11-08 한국전자통신연구원 저전력 프로세서
US8274988B2 (en) * 2009-07-29 2012-09-25 New Jersey Institute Of Technology Forwarding data through a three-stage Clos-network packet switch with memory at each stage
US8364857B2 (en) 2009-08-31 2013-01-29 Qualcomm Incorporated Wireless modem with CPU and auxiliary processor that shifts control between processors when in low power state while maintaining communication link to wireless network
US8838286B2 (en) * 2010-11-04 2014-09-16 Dell Products L.P. Rack-level modular server and storage framework
US20120297216A1 (en) * 2011-05-19 2012-11-22 International Business Machines Corporation Dynamically selecting active polling or timed waits

Also Published As

Publication number Publication date
US8489905B2 (en) 2013-07-16
CN103827773A (zh) 2014-05-28
BR112014006948A2 (pt) 2017-06-13
US20130275740A1 (en) 2013-10-17
RU2014106859A (ru) 2015-08-27
ZA201401022B (en) 2015-07-29
JP2014527227A (ja) 2014-10-09
US20130031390A1 (en) 2013-01-31
EP2737385A1 (en) 2014-06-04
AU2012287040A1 (en) 2014-02-20
WO2013016313A1 (en) 2013-01-31
CA2843320A1 (en) 2013-01-31
IL230649D0 (en) 2014-03-31
KR20140064788A (ko) 2014-05-28

Similar Documents

Publication Publication Date Title
TWI571736B (zh) 自動除錯資訊收集之方法及系統
CN106681751B (zh) 统一固件管理系统和管理方法以及计算机可读取介质
EP3210093B1 (en) Configurable volatile memory data save triggers
CN107346163B (zh) 服务器机架电力管理
US9465771B2 (en) Server on a chip and node cards comprising one or more of same
US8898517B2 (en) Handling a failed processor of a multiprocessor information handling system
US7191347B2 (en) Non-disruptive power management indication method, system and apparatus for server
US9122501B1 (en) System and method for managing multiple bios default configurations
US9710045B2 (en) Managing network wake-up commands
US8745438B2 (en) Reducing impact of a switch failure in a switch fabric via switch cards
US20130094348A1 (en) Switch fabric management
US20200142752A1 (en) Physical partitioning of computing resources for server virtualization
US7206947B2 (en) System and method for providing a persistent power mask
US9471126B2 (en) Power management for PCIE switches and devices in a multi-root input-output virtualization blade chassis
CN105404366B (zh) 在服务器机架系统中的备份管理控制的方法及服务器机架
JP3444489B2 (ja) データ処理システムにプロセッサをホットプラグする方法およびシステム
JP5640154B2 (ja) デバイスハードウェアエージェント
US20150106660A1 (en) Controller access to host memory
TWI582585B (zh) 機櫃的監控系統
US8880938B2 (en) Reducing impact of a repair action in a switch fabric
US8839007B2 (en) Shared non-volatile storage for digital power control
US7809869B2 (en) Throttling a point-to-point, serial input/output expansion subsystem within a computing system
US20150074323A1 (en) Data bus host and controller switch
US20130110926A1 (en) Method for Controlling Rack System
TWI683610B (zh) 用於計算平台的模組化托架形式因子