TWI566332B - 記憶體裝置及其製造方法 - Google Patents

Description

記憶體裝置及其製造方法

本揭露是關於一半導體裝置，且特別是關於一記憶體裝置及其製造方法。

請參閱第1圖，其為在先前技術中一非揮發性記憶體裝置10的示意圖。非揮發性記憶體裝置10包含一記憶體胞元101。記憶體胞元101包含一半導體基板11、一輕摻雜層12、一源極13、一集極14、一隔離介電層15、一氧化物層16、一電荷捕捉層17、一氧化物層18、一閘極19、和一介電層1A。輕摻雜層12設置於半導體基板11上。源極13和集極14均設置於輕摻雜層12中。隔離介電層15設置於源極13和集極14上，且耦合於氧化物層16、電荷捕捉層17、氧化物層18、和閘極19。

氧化物層16設置於輕摻雜層12上，且位於源極13和集極14之間。電荷捕捉層17設置於氧化物層16上。氧化物層18設置於電荷捕捉層17上。閘極19設置於氧化物層18上。介電層1A設置於閘極19和隔離介電層15上。通常，半導體基板11、氧化物層16、電荷捕捉層17、氧化物層18、和閘極19分別為一P型矽基板、一氧化矽層、一氮化矽層、一氧化矽層、和一多晶矽閘極，以形成一SONOS(Silicon-Oxide-Nitride-Oxide-Silicon)結構。

電荷捕捉層17是用來捕捉和儲存電荷以表示數位資料1或是0。藉由氧化物-氮化物-氧化物(Oxide-Nitride-Oxide，ONO)結構，非揮發性記憶體裝置10的記憶體胞元101能夠儲存二位元資料。

然而，具有該SONOS結構的非揮發性記憶體裝置10在發展上遇到一些挑戰。相較於薄閘極CMOS電晶體，平面型SONOS非揮發性記憶體胞元具有比較厚的ONO結構，因此比較難以縮小尺寸。對於該SONOS非揮發性記憶體胞元的發展限制主要是由短通道效應所導致。因此，需要一種新的記憶體裝置及其製造方法。

本揭露的一實施例在於提供一種記憶體裝置。該記憶體裝置包含一基板、一柱狀通道層和一電荷捕捉層。該柱狀通道層設置於該基板上，且包含一周邊側壁。該電荷捕捉層，圍繞該周邊側壁。

本揭露的另一實施例在於提供一種製造一記憶體裝置的方法。該方法包含下列步驟：提供一工件，其中該工件包含具有一側壁的一條狀汲/源極材料區、設置於該條狀汲/源極材料區上的一通道材料區、和覆蓋該側壁的一隔離介電材料區；以及移除該通道材料區的一特定部分和該隔離介電材料區的一特定部分，以暴露該側壁、且使該通道材料區的一留存部分形成一柱狀通道層。

本揭露的又另一實施例在於提供一種記憶體裝置。該記憶體裝置包含一基板、一條狀汲/源極和一柱狀通道層。該條狀汲/源極設置於該基板上。該柱狀通道層設置於該條狀汲/源極上。

10‧‧‧非揮發性記憶體裝置

101、311、312、313、314‧‧‧記憶體胞元

11‧‧‧半導體基板

12、43‧‧‧輕摻雜層

13‧‧‧源極

14‧‧‧集極

15、213‧‧‧隔離介電層

16、18、25、27、531、533、611、613‧‧‧氧化物層

17、26、532‧‧‧電荷捕捉層

19、28、558‧‧‧閘極

1A、42‧‧‧介電層

20、914‧‧‧記憶體裝置

21、41‧‧‧基板

23、458‧‧‧柱狀通道層

211‧‧‧本體部分

212‧‧‧輕摻雜區

2111‧‧‧台面

2112‧‧‧凹槽

212A、213A、22A、24A、23B、432A、442A、452A、462A、482A、483A、492A、53A、552A‧‧‧頂表面

212B、432B‧‧‧底表面

22‧‧‧條狀汲/源極

23A、24B、454A、492B、53B‧‧‧周邊側壁

24、498‧‧‧帽層汲/源極

22B、22C、442B、482B‧‧‧側壁

22A1、22A2、22A3‧‧‧子表面

321、322‧‧‧列

331、332‧‧‧行

29、61‧‧‧電荷儲存結構

291、538‧‧‧頂部通路

34‧‧‧字元線

35、37、30、58、59、60‧‧‧接觸件

36、39‧‧‧位元線

411、412、431、432、442、452、453、454、 462、482、483、492、552、553、5311、5321、5331、539‧‧‧留存部分

4111、4311、4531、4811、4812、4821、5521‧‧‧子部分

44、49‧‧‧汲/源極材料層

441、451、461、481、491、551、535、536‧‧‧特定部分

442A1、482A1、49A1、552A1、442A2‧‧‧相關部分

447‧‧‧條狀汲/源極材料區

45‧‧‧非晶矽層

4521‧‧‧上部

457‧‧‧通道材料區

46‧‧‧硬式遮罩層

47、51、52、54、57‧‧‧溝槽結構

48‧‧‧隔離介電結構

487‧‧‧隔離介電材料區

50、56‧‧‧光阻圖案層

53‧‧‧電荷儲存材料結構

532‧‧‧電荷捕捉材料層

55‧‧‧導電層

901、902、903、904、905、906、907、908、909、910、911、912、913‧‧‧工件

H1‧‧‧高度

L1‧‧‧長度

W1‧‧‧寬度

本揭露得藉由下列圖式之詳細說明，俾得 更深入之瞭解：第1圖：為在先前技術中一非揮發性記憶體裝置的示意圖。

第2A圖、第2B圖和第2C圖：分別為在本揭露各式各樣實施例中一記憶體裝置的一立體示意圖、一側視剖面示意圖和一前視剖面示意圖。

第3圖：為在本揭露各式各樣實施例中一記憶體裝置製造方法的一工件的一示意圖。

第4圖：為在本揭露各式各樣實施例中該記憶體裝置製造方法的一工件的一示意圖。

第5圖：為在本揭露各式各樣實施例中該記憶體裝置製造方法的一工件的一示意圖。

第6圖：為在本揭露各式各樣實施例中該記憶體裝置製造方法的一工件的一示意圖。

第7A圖和第7B圖：分別為在本揭露各式各樣實施例中該記憶體裝置製造方法的一工件的一前視剖面示意圖和一立體示意圖。

第8A圖和第8B圖：分別為在本揭露各式各樣實施例中該記憶體裝置製造方法的一工件的一前視剖面示意圖和一立體示意圖。

第9A圖、第9B圖和第9C圖：分別為在本揭露各式各樣實施例中該記憶體裝置製造方法的一工件的一立體示意圖、一前視剖面示意圖和一側視剖面示意圖。

第10圖：為在本揭露各式各樣實施例中該記憶體裝置製造方法的一工件的一立體示意圖。

第11圖：為在本揭露各式各樣實施例中該記憶體裝置製造方法的一工件的一立體示意圖。

第12A圖和第12B圖：分別為在本揭露各式各樣實施 例中該記憶體裝置製造方法的一工件的一前視剖面示意圖和一立體示意圖。

第13A圖和第13B圖：分別為在本揭露各式各樣實施例中該記憶體裝置製造方法的一工件的一前視剖面示意圖和一立體示意圖。

第14A圖和第14B圖：分別為在本揭露各式各樣實施例中該記憶體裝置製造方法的一工件的一前視剖面示意圖和一立體示意圖。

第15圖：為在本揭露各式各樣實施例中該記憶體裝置製造方法的一工件的一剖面示意圖。

第16A圖、第16B圖和第16C圖：分別為在本揭露各式各樣實施例中該記憶體裝置製造方法的一記憶體裝置的一立體示意圖、一側視剖面示意圖和一前視剖面示意圖。

請參閱第2A圖、第2B圖和第2C圖，其分別為在本揭露各式各樣實施例中一記憶體裝置20的一立體示意圖、一側視剖面示意圖和一前視剖面示意圖。第2B圖顯示在第2A圖中參考線AA’處的該側視剖面示意圖。第2C圖顯示在第2A圖中參考線BB’處的該前視剖面示意圖。記憶體裝置20包含一基板21、一柱狀通道層23和一電荷捕捉層26。柱狀通道層23設置於基板21上，且包含一周邊側壁23A。電荷捕捉層26圍繞周邊側壁23A。

在一些實施例中，基板21包含一本體部分211、一輕摻雜區212和一隔離介電層213。輕摻雜區212和隔離介電層213相鄰，且均設置於基板21上。本體部分211包含一台面2111和相鄰於台面2111的一凹槽 2112。輕摻雜區212設置於台面2111上，且包含一頂表面212A和在頂表面212A對面的一底表面212B。隔離介電層213設置於凹槽2112上，且包含一頂表面213A，其中隔離介電層213的頂表面213A高於輕摻雜區212的底表面212B，且低於輕摻雜區212的頂表面212A。

在一些實施例中，記憶體裝置20更包含一條狀汲/源極22、一帽層汲/源極24、一氧化物層25、一氧化物層27和一閘極28。條狀汲/源極22設置於輕摻雜區212和柱狀通道層23之間。例如，條狀汲/源極22橫向地設置於輕摻雜區212上，且柱狀通道層23設置於條狀汲/源極22之上。帽層汲/源極24設置於柱狀通道層23上，且包含一頂表面24A和相鄰於頂表面24A的一周邊側壁24B。例如，帽層汲/源極24設置於柱狀通道層23的一頂表面23B上。例如，條狀汲/源極22是一源極和一汲極的其中之一。當條狀汲/源極22是一源極時，帽層汲/源極24是與該源極匹配的一汲極。例如，當條狀汲/源極22是一汲極時，帽層汲/源極24是與該汲極匹配的一源極。

電荷捕捉層26更圍繞或完全地圍繞帽層汲/源極24的周邊側壁24B，且台面2111、輕摻雜區212、條狀汲/源極22、柱狀通道層23、和帽層汲/源極24排列成一直線。氧化物層25設置於電荷捕捉層26和條狀汲/源極22、柱狀通道層23與帽層汲/源極24的每個之間。氧化物層27設置於電荷捕捉層26上。閘極28設置於氧化物層26上，且圍繞或完全地圍繞柱狀通道層23的周邊側壁23A和帽層汲/源極24的周邊側壁24B。例如，柱狀通道層23具有一長度L1、一寬度W1和一高度H1，且高度H1大於長度L1和寬度W1的每個。柱狀通道層23 的高度H1用於表示記憶體裝置20的通道長度。

條狀汲/源極22包含一頂表面22A、一側壁22B、和在側壁22B對面的一側壁22C。條狀汲/源極22的頂表面22A包含與柱狀通道層23接觸的一子表面22A1、和延伸自子表面22A1的一子表面22A2與一子表面22A3，且子表面22A2與22A3是位於柱狀通道層23的不同側。電荷捕捉層26覆蓋帽層汲/源極24的頂表面24A、條狀汲/源極22的側壁22B、側壁22C和子表面22A2與22A3、以及隔離介電層213的頂表面213A。

在根據第2A圖、第2B圖和第2C圖所提供的各式各樣實施例中，一種記憶體裝置20包含一基板21、一條狀汲/源極22和一柱狀通道層23。條狀汲/源極22設置於基板21上。柱狀通道層23設置於條狀汲/源極22上。例如，條狀汲/源極22設置於輕摻雜區212和柱狀通道層23之間。

在根據第2A圖、第2B圖和第2C圖所提供的各式各樣實施例中，一種記憶體裝置20包含複數記憶體胞元311、312、313和314。該複數記憶體胞元311、312、313和314排列成複數列(Row)321和322、和複數行(Column)331和332。該複數記憶體胞元311、312、313和314的每一胞元包含一基板21、一條狀汲/源極22、一柱狀通道層23、一帽層汲/源極24、一電荷儲存結構29、一閘極28和一接觸件30。電荷儲存結構29具有一頂部通路291。接觸件30通過頂部通路291而設置於帽層汲/源極24的頂表面24A上。電荷儲存結構29包含一氧化物層25、一電荷捕捉層26和一氧化物層27。

該複數列321和322的每一列包含一字元線34和設置於字元線34上的一接觸件35，字元線34直 接形成該每一列的複數閘極28。該複數行331和332的每一行包含一位元線39、一位元線36和設置於位元線36上的一接觸件37，位元線36直接形成該每一行的複數條狀汲/源極22。例如，該複數記憶體胞元311、312、313和314的每一胞元用於儲存二位元資料。例如，位元線39電連接到該每一行的複數接觸件30。

請參閱第3圖，其為在本揭露各式各樣實施例中一記憶體裝置製造方法的一工件901的一示意圖。該記憶體裝置製造方法用於製造複數記憶體胞元或複數非揮發性記憶體胞元。為了清楚起見，以製造該複數記憶體胞元中的至少一個來敘述該記憶體裝置製造方法。形成工件901的方法敘述如下。提供一基板41。例如，基板41是一半導體基板，比如一P型半導體基板。於基板41上形成一介電層42。例如，於基板41上沉積介電層42，且介電層42是一氧化物層。於介電層42下的基板41中形成一輕摻雜層43，以於輕摻雜層43下形成基板41的一留存部分411。例如，通過介電層42，將一載體或一第一摻雜物植入基板41中，以形成輕摻雜層43。

於介電層42下的輕摻雜層43中形成一汲/源極材料層44，以形成工件901並且於汲/源極材料層44下形成輕摻雜層43的一留存部分431。例如，通過介電層42，將一第二摻雜物植入輕摻雜層43中，以形成汲/源極材料層44。汲/源極材料層44和輕摻雜層43分別具有一第一摻雜物濃度和一第二摻雜物濃度，且該第一摻雜物濃度大於該第二摻雜物濃度。

請參閱第4圖，其為在本揭露各式各樣實施例中該記憶體裝置製造方法的一工件902的一示意圖。請額外地參閱第3圖，形成工件902的方法敘述如下。 移除工件901的介電層42。於汲/源極材料層44上形成一非晶矽層45。例如，於汲/源極材料層44上沉積非晶矽層45。於非晶矽層45上形成一硬式遮罩層46，以形成工件902。例如，於非晶矽層45上沉積硬式遮罩層46，且硬式遮罩層46是一氮化矽層。

請參閱第5圖，其為在本揭露各式各樣實施例中該記憶體裝置製造方法的一工件903的一示意圖。形成工件903的方法敘述如下。藉由圖案化硬式遮罩層46而移除硬式遮罩層46的一特定部分461、非晶矽層45的一特定部分451、汲/源極材料層44的一特定部分441、輕摻雜層43的留存部分431的一子部分4311、和基板41的留存部分411的一子部分4111，以形成一溝槽結構47、硬式遮罩層46的一留存部分462、非晶矽層45的一留存部分452、汲/源極材料層44的一留存部分442、輕摻雜層43的一留存部分432、基板41的一留存部分412、和工件903。

硬式遮罩層46的留存部分462包含一頂表面462A。非晶矽層45的留存部分452包含一頂表面452A和具有頂表面452A的一上部4521。汲/源極材料層44的留存部分442包含一頂表面442A和相鄰於頂表面442A的一側壁442B。輕摻雜層43的留存部分432包含一頂表面432A和在頂表面432A對面的一底表面432B。例如，於硬式遮罩層46、非晶矽層45、汲/源極材料層44、輕摻雜層43的留存部分431、和基板41的留存部分411中蝕刻出溝槽結構47。例如，汲/源極材料層44的一留存部分442是或形成一條狀汲/源極材料區447。

請參閱第6圖，其為在本揭露各式各樣實施例中該記憶體裝置製造方法的一工件904的一示意 圖。形成工件904的方法敘述如下。用一隔離介電結構48填滿溝槽結構47，以形成工件904。例如，於溝槽結構47中和硬式遮罩層46的留存部分462上沉積隔離介電結構48，且隔離介電結構48是一氧化物結構。例如，隔離介電結構48包含與非晶矽層45的留存部分452的頂表面452A相關的一特定部分481。隔離介電結構48的特定部分481包含與硬式遮罩層46的留存部分462的頂表面462A相關的一子部分4811、和在子部分4811下而與非晶矽層45的留存部分452的頂表面452A相關的一子部分4812。

請參閱第7A圖和第7B圖，其分別為在本揭露各式各樣實施例中該記憶體裝置製造方法的一工件905的一前視剖面示意圖和一立體示意圖。請額外地參閱第6圖，形成工件905的方法敘述如下。藉由移除隔離介電結構48的特定部分481和硬式遮罩層46的留存部分462，暴露非晶矽層45的留存部分452的頂表面452A並形成隔離介電結構48的一留存部分482，以形成工件905。隔離介電結構48的留存部分482包含一頂表面482A和相鄰於頂表面482A的一側壁482B，且非晶矽層45的留存部分452的頂表面452A與隔離介電結構48的留存部分482的頂表面482A對準。例如，隔離介電結構48的留存部分482是一板狀介電層。

移除隔離介電結構48的特定部分481和硬式遮罩層46的留存部分462的步驟包含下列子步驟。藉由一化學機械研磨(CMP)製程或一回蝕製程，移除隔離介電結構48的特定部分481的子部分4811，以平坦化隔離介電結構48且暴露硬式遮罩層46的留存部分462。例如，藉由硬式遮罩層46的留存部分462，停止該化學機 械研磨(CMP)製程或該回蝕製程，以平坦化隔離介電結構48。移除硬式遮罩層46的留存部分462。藉由一濕式清潔製程，移除隔離介電結構48的特定部分481的子部分4812，以使非晶矽層45的留存部分452的頂表面452A與隔離介電結構48的留存部分482的頂表面482A對準。汲/源極材料層44的留存部分442的側壁442B耦合於隔離介電結構48的留存部分482的側壁482B。例如，隔離介電結構48的留存部分482是或形成一隔離介電材料區487。

請參閱第8A圖和第8B圖，其分別為在本揭露各式各樣實施例中該記憶體裝置製造方法的一工件906的一前視剖面示意圖和一立體示意圖。請額外地參閱第7A圖和第7B圖，形成工件906的方法敘述如下。於非晶矽層45的留存部分452的上部4521中形成一汲/源極材料層49，以於汲/源極材料層49下形成非晶矽層45的一留存部分453，以形成工件906。例如，將一摻雜物植入非晶矽層45的留存部分452的上部4521中，以形成汲/源極材料層49。汲/源極材料層49包含一頂表面49A。例如，非晶矽層45的留存部分453是或形成一通道材料區457。

請參閱第9A圖、第9B圖和第9C圖，其分別為在本揭露各式各樣實施例中該記憶體裝置製造方法的一工件907的一立體示意圖、一前視剖面示意圖和一側視剖面示意圖。第9B圖顯示在第9A圖中參考線CC’處的該前視剖面示意圖。第9C圖顯示在第9A圖中參考線DD’處的該側視剖面示意圖。請額外地參閱第8A圖和第8B圖，形成工件907的方法敘述如下。於汲/源極材料層49的頂表面49A和隔離介電結構48的留存部分482 的頂表面482A上形成一光阻圖案層50，以暴露汲/源極材料層49的頂表面49A的一相關部分49A1和隔離介電結構48的留存部分482的頂表面482A的一相關部分482A1、且形成工件907。

請參閱第10圖，其為在本揭露各式各樣實施例中該記憶體裝置製造方法的一工件908的一立體示意圖。請額外地參閱第9A圖、第9B圖和第9C圖，形成工件908的方法敘述如下。藉由光阻圖案層50，移除汲/源極材料層49的一特定部分491、和非晶矽層45的留存部分453的一子部分4531，以形成一溝槽結構51、且暴露汲/源極材料層44的留存部分442的頂表面442A的一相關部分442A1。汲/源極材料層49的特定部分491包含汲/源極材料層49的頂表面49A的相關部分49A1。例如，於汲/源極材料層49、和非晶矽層45的留存部分453中蝕刻出一溝槽結構51。移除光阻圖案層50，以形成工件908。

請參閱第11圖，其為在本揭露各式各樣實施例中該記憶體裝置製造方法的一工件909的一立體示意圖。請額外地參閱第10圖，形成工件909的方法敘述如下。藉由移除隔離介電結構48的留存部分482的一子部分4821，形成一溝槽結構52、汲/源極材料層49的一留存部分492、非晶矽層45的一留存部分454、和隔離介電結構48的一留存部分483、且暴露汲/源極材料層44的留存部分442的側壁442B，以形成工件909。例如，藉由一回蝕製程，形成溝槽結構52，且溝槽結構51與溝槽結構52相通。

非晶矽層45的留存部分454是或形成一柱狀通道層458。非晶矽層45的留存部分454包含一周邊側壁454A，汲/源極材料層49的留存部分492是或形成 一帽層汲/源極498，且包含一頂表面492A和相鄰於頂表面492A的一周邊側壁492B。隔離介電結構48的留存部分483包含一頂表面483A，且隔離介電結構48的留存部分483的頂表面483A高於輕摻雜層43的留存部分432的底表面432B、並低於輕摻雜層43的留存部分432的頂表面432A。

請參閱第12A圖和第12B圖，其分別為在本揭露各式各樣實施例中該記憶體裝置製造方法的一工件910的一前視剖面示意圖和一立體示意圖。第12A圖顯示在第12B圖中參考線EE’處的該前視剖面示意圖。請額外地參閱第11圖，形成工件910的方法敘述如下。於汲/源極材料層49的留存部分492的頂表面492A與周邊側壁492B、非晶矽層45的留存部分454的周邊側壁454A、汲/源極材料層44的留存部分442的頂表面442A的相關部分442A1、汲/源極材料層44的留存部分442的側壁442B、和隔離介電結構48的留存部分483的頂表面483A上，形成一電荷儲存材料結構53，以形成工件910和一溝槽結構54。

電荷儲存材料結構53包含一頂表面53A和相鄰於頂表面53A的一周邊側壁53B，且溝槽結構54圍繞周邊側壁53B。例如，於汲/源極材料層49的留存部分492的頂表面492A、溝槽結構51和溝槽結構52上沈積電荷儲存材料結構53。例如，電荷儲存結構53是一氧化物-氮化物-氧化物(oxide-nitride-oxide,ONO)層。

在一些實施例中，電荷儲存材料結構53包含一氧化物層531、一電荷捕捉材料層532和一氧化物層533，其中氧化物層531設置於電荷捕捉材料層532和汲/源極材料層44的留存部分442、非晶矽層45的留存部 分454、汲/源極材料層49的留存部分492的每個之間，且電荷捕捉材料層532設置於氧化物層531和氧化物層533之間。例如，電荷捕捉材料層532的材料選自氮化物、高介電係數氧化物、氮氧化物、及其組合之一者。

請參閱第13A圖和第13B圖，其分別為在本揭露各式各樣實施例中該記憶體裝置製造方法的一工件911的一前視剖面示意圖和一立體示意圖。請額外地參閱第12A圖和第12B圖，形成工件911的方法敘述如下。用一導電層55填滿溝槽結構54，以形成工件911。例如，於電荷儲存材料結構53上沉積導電層55。例如，導電層55是一多晶矽層，且包含與電荷儲存材料結構53的頂表面53A相關的一特定部分551。

請參閱第14A圖和第14B圖，其分別為在本揭露各式各樣實施例中該記憶體裝置製造方法的一工件912的一前視剖面示意圖和一立體示意圖。第14A圖顯示在第14B圖中參考線FF’處的該前視剖面示意圖。請額外地參閱第13A圖和第13B圖，形成工件912的方法敘述如下。藉由一化學機械研磨(CMP)製程或一回蝕製程，移除導電層55的特定部分551，以平坦化導電層55、形成導電層55的一留存部分552、且暴露電荷儲存材料結構53的頂表面53A。導電層55的留存部分552包含一頂表面552A。

例如，藉由電荷儲存材料結構53的頂表面53A，停止該化學機械研磨(CMP)製程或該回蝕製程，以平坦化導電層55，以使電荷儲存材料結構53的頂表面53A與導電層55的留存部分552的頂表面552A對準。

請參閱第15圖，其為在本揭露各式各樣實施例中該記憶體裝置製造方法的一工件913的一剖面示 意圖。請額外地參閱第14A圖和第14B圖，形成工件913的方法敘述如下。於電荷儲存材料結構53的頂表面53A與導電層55的留存部分552的頂表面552A上形成一光阻圖案層56，以暴露導電層55的留存部分552的頂表面552A的一相關部分552A1、且形成工件913。例如，導電層55的留存部分552包含與光阻圖案層56相關的一子部分5521。導電層55的留存部分552的子部分5521包含導電層55的留存部分552的頂表面552A的相關部分552A1。電荷儲存材料結構53包含一特定部分536、和相關於光阻圖案層56的一特定部分535。例如，電荷儲存材料結構53的頂部包含特定部分536，且電荷儲存材料結構53的底部包含特定部分535。

請參閱第16A圖、第16B圖和第16C圖，其分別為在本揭露各式各樣實施例中該記憶體裝置製造方法的一記憶體裝置914的一立體示意圖、一側視剖面示意圖和一前視剖面示意圖。第16B圖顯示在第16A圖中參考線GG’處的該側視剖面示意圖。第16C圖顯示在第16A圖中參考線HH’處的該前視剖面示意圖。請額外地參閱第14A圖、第14B圖和第15圖，形成記憶體裝置914的方法敘述如下。

藉由光阻圖案層56，移除導電層55的留存部分552的子部分5521、和電荷儲存材料結構53的特定部分535，以形成一溝槽結構57和導電層55的一留存部分553、且暴露汲/源極材料層44的留存部分442的頂表面442A的一相關部分442A2。例如，於導電層55的留存部分552和電荷儲存材料結構53中蝕刻出溝槽結構57。

移除光阻圖案層56。藉由圖案化電荷儲存材料結構53而移除電荷儲存材料結構53的特定部分 536，以形成電荷儲存材料結構53的一頂部通路538和一留存部分539。例如，電荷儲存材料結構53的留存部分539形成或是一電荷儲存結構61，且包含氧化物層531的一留存部分5311、電荷捕捉材料層532的一留存部分5321、和氧化物層533的一留存部分5331。例如，氧化物層531的留存部分5311、電荷捕捉材料層532的留存部分5321、和氧化物層533的一留存部分5331分別是一氧化物層611、一電荷捕捉層612和一氧化物層613。

藉由電荷儲存材料結構53的頂部通路538，於汲/源極材料層49的留存部分492的頂表面492A上形成一接觸件58。於汲/源極材料層44的留存部分442的頂表面442A的相關部分442A2上形成一接觸件59。於導電層55的留存部分553上形成一接觸件60，以形成記憶體裝置914。例如，導電層55的留存部分553是或形成一閘極558，且圍繞汲/源極材料層49的留存部分492的周邊側壁492B、和非晶矽層45的留存部分454的周邊側壁454A。

在根據第3圖至第16C圖所提供的各式各樣實施例中，一種製造一記憶體裝置914的方法包含下列步驟：提供一工件906，其中工件906包含具有一側壁442B的一條狀汲/源極材料區447、設置於條狀汲/源極材料區447上的一通道材料區457、和覆蓋條狀汲/源極材料區447的側壁442B的一隔離介電材料區487；以及藉由移除通道材料區457的一特定部分(比如子部分4531)和隔離介電材料區487的一特定部分(比如子部分4821)，暴露條狀汲/源極材料區447的側壁442B、且使通道材料區457的一留存部分454形成一柱狀通道層458。

在一些實施例中，提供工件906的步驟敘 述如下。提供一基板41。於基板41上形成一介電層42。於介電層42下的基板41中形成一輕摻雜層43，以於輕摻雜層43下形成基板41的一留存部分411。於介電層42下的輕摻雜層43中形成一汲/源極材料層44，以於汲/源極材料層44下形成輕摻雜層43的一留存部分431。

提供工件906的步驟繼續敘述如下。移除介電層42。於汲/源極材料層44上形成一非晶矽層45。於非晶矽層45上形成一硬式遮罩層46。藉由圖案化硬式遮罩層46而移除硬式遮罩層46的一特定部分461、非晶矽層45的一特定部分451、汲/源極材料層44的一特定部分441、輕摻雜層43的留存部分431的一子部分4311、和基板41的留存部分411的一子部分4111，以形成一溝槽結構47、硬式遮罩層46的一留存部分462、非晶矽層45的一留存部分452、汲/源極材料層44的一留存部分442、輕摻雜層43的一留存部分432、和基板41的一留存部分412。非晶矽層45的留存部分452包含一頂表面452A和具有頂表面452A的一上部4521。汲/源極材料層44的留存部分442包含一頂表面442A和一側壁442B。輕摻雜層43的留存部分432包含一頂表面432A和一底表面432B。

提供工件906的步驟繼續敘述如下。用一隔離介電結構48填滿溝槽結構47。藉由移除隔離介電結構48的一特定部分481和硬式遮罩層46的留存部分462而暴露非晶矽層45的留存部分452的頂表面452A並形成隔離介電結構48的一留存部分482。隔離介電結構48的留存部分482包含一頂表面482A和一側壁482B，且非晶矽層45的留存部分452的頂表面452A與隔離介電結構48的留存部分482的頂表面482A對準。

提供工件906的步驟繼續敘述如下。於非晶矽層45的留存部分452的上部4521中形成一汲/源極材料層49，以於汲/源極材料層49下形成非晶矽層45的一留存部分453，以形成工件906。汲/源極材料層49包含一頂表面49A。汲/源極材料層44的留存部分442、和非晶矽層45的留存部分453分別是條狀汲/源極材料區447和通道材料區457。汲/源極材料層44的留存部分442的側壁442B是條狀汲/源極材料區447的側壁442B，且耦合於隔離介電結構48的留存部分482的側壁482B。

在一些實施例中，形成柱狀通道層458的步驟敘述如下。於汲/源極材料層49的頂表面49A和隔離介電結構48的留存部分482的頂表面482A上形成一光阻圖案層50，以暴露汲/源極材料層49的頂表面49A的一相關部分49A1。藉由光阻圖案層50，移除汲/源極材料層49的一特定部分491、和非晶矽層45的留存部分453的一子部分4531，以形成一溝槽結構51、且暴露汲/源極材料層44的留存部分442的頂表面442A的一相關部分442A1。移除光阻圖案層50。

形成柱狀通道層458的步驟繼續敘述如下。藉由移除隔離介電結構48的留存部分482的一子部分4821，形成一溝槽結構52、汲/源極材料層49的一留存部分492、柱狀通道層458、和隔離介電結構48的一留存部分483、且暴露汲/源極材料層44的留存部分442的側壁442B。柱狀通道層458包含一周邊側壁454A。汲/源極材料層49的留存部分492是或形成一帽層汲/源極498，且包含一頂表面492A和一周邊側壁492B。隔離介電結構48的留存部分483包含一頂表面483A。隔離介電結構48的留存部分483的頂表面483A高於輕摻雜層43 的留存部分432的底表面432B、並低於輕摻雜層43的留存部分432的頂表面432A。

在一些實施例中，製造記憶體裝置914的方法更包含下列步驟。於汲/源極材料層49的留存部分492的頂表面492A與周邊側壁492B、柱狀通道層458的周邊側壁454A、汲/源極材料層44的留存部分442的頂表面442A的相關部分442A1、汲/源極材料層44的留存部分442的側壁442B、和隔離介電結構48的留存部分483的頂表面483A上，形成一氧化物層531。於氧化物層531上形成一電荷捕捉材料層532。於電荷捕捉材料層532上形成一氧化物層533。於氧化物層533上形成一閘極558。

由於短通道效應、製程變異和可靠性降低的影響，平面型裝置的進一步縮小面臨極度的挑戰。在本揭露中的記憶體裝置20或914包含下列特徵。本揭露提供一種用於形成一記憶體胞元結構的製程，該記憶體胞元結構包含圍繞ONO結構的多閘極結構。在本揭露中的記憶體裝置20或914提供機制以改善短通道效應。在本揭露中的記憶體裝置20或914提供機制以使得記憶體裝置20或914的通道長度不受閘極臨界尺寸的影響。在本揭露中的記憶體裝置20或914提供機制以增加其通道長度。

提出於此之本揭露多數變形例與其他實施例，將對於熟習本項技藝者理解到具有呈現於上述說明與相關圖式之教導的益處。因此，吾人應理解到本揭露並非受限於所揭露之特定實施例，而變形例與其他實施例意圖是包含在以下的申請專利範圍之範疇之內。

20‧‧‧記憶體裝置

21‧‧‧基板

211‧‧‧本體部分

2111‧‧‧台面

2112‧‧‧凹槽

212‧‧‧輕摻雜區

212A、213A、24A、23B‧‧‧頂表面

212B‧‧‧底表面

213‧‧‧隔離介電層

22‧‧‧條狀汲/源極

22B、22C‧‧‧側壁

23‧‧‧柱狀通道層

23A、24B‧‧‧周邊側壁

24‧‧‧帽層汲/源極

25、27‧‧‧氧化物層

26‧‧‧電荷捕捉層

28‧‧‧閘極

29‧‧‧電荷儲存結構

H1‧‧‧高度

L1‧‧‧長度

W1‧‧‧寬度

Claims (9)

1. 一種記憶體裝置，包含：一基板；一條狀汲/源極，設置於該基板上；一柱狀通道層，設置於該條狀汲/源極上，且包含一周邊側壁；以及一電荷捕捉層，圍繞該柱狀通道層的該周邊側壁，其中：該條狀汲/源極包含一頂表面、一第一側壁、和在該條狀汲/源極的該第一側壁對面的一第二側壁，其中該條狀汲/源極的該頂表面包含與該柱狀通道層接觸的一第一子表面、和延伸自該第一子表面的一第二子表面與一第三子表面，且該第二與該第三子表面是位於該柱狀通道層的不同側；以及該電荷捕捉層覆蓋該條狀汲/源極的該第一側壁、該第二側壁和該第二與該第三子表面。
2. 如請求項1所述的記憶體裝置，其中：該基板包含：一本體部分，包含一台面和相鄰於該台面的一凹槽；一輕摻雜區，設置於該台面上，且包含一頂表面和一底表面；以及一隔離介電層，設置於該凹槽上，且包含一頂表面，其中該隔離介電層的該頂表面高於該輕摻雜區的該底表面，且低於該輕摻雜區的該頂表面；該條狀汲/源極設置於該輕摻雜區和該柱狀通道層之間；以及 該記憶體裝置更包含：一帽層汲/源極，設置於該柱狀通道層上，且包含一周邊側壁和相鄰於該周邊側壁的一頂表面，其中該電荷捕捉層更圍繞該帽層汲/源極的該周邊側壁，且該台面、該輕摻雜區、該條狀汲/源極、該柱狀通道層、和該帽層汲/源極排列成一直線；一第一氧化物層，設置於該電荷捕捉層和該條狀汲/源極、該柱狀通道層與該帽層汲/源極的每個之間；一第二氧化物層，設置於該電荷捕捉層上；以及一閘極，設置於該第二氧化物層上，且圍繞該柱狀通道層的該周邊側壁和該帽層汲/源極的該周邊側壁。
3. 如請求項2所述的記憶體裝置，其中：該電荷捕捉層更覆蓋該帽層汲/源極的該頂表面、以及該隔離介電層的該頂表面。
4. 一種製造一記憶體裝置的方法，包含下列步驟：提供一工件，其中該工件包含具有一側壁的一條狀汲/源極材料區、設置於該條狀汲/源極材料區上的一通道材料區、和覆蓋該條狀汲/源極材料區的該側壁的一隔離介電材料區，其中該隔離介電材料區更覆蓋該通道材料區；以及藉由移除該通道材料區的一特定部分和該隔離介電材料區的一特定部分，暴露該條狀汲/源極材料區的該側壁、且使該通道材料區的一留存部分形成一柱狀通道層。
5. 如請求項4所述的方法，其中提供該工件的步驟包含下列子步驟：提供一基板；於該基板上形成一第一介電層；於該第一介電層下的該基板中形成一輕摻雜層，以於該輕摻雜層下形成該基板的一第一留存部分； 於該第一介電層下的該輕摻雜層中形成一第一汲/源極材料層，以於該第一汲/源極材料層下形成該輕摻雜層的一第一留存部分，其中該輕摻雜層的該留存部分包含一頂表面和一底表面；移除該第一介電層；於該第一汲/源極材料層上形成一非晶矽層；於該非晶矽層上形成一硬式遮罩層；藉由圖案化該硬式遮罩層而移除該硬式遮罩層的一特定部分、該非晶矽層的一特定部分、該第一汲/源極材料層的一特定部分、該輕摻雜層的該第一留存部分的一子部分、和該基板的該第一留存部分的一子部分，以形成一第一溝槽結構、該硬式遮罩層的一留存部分、該非晶矽層的該第一留存部分、該第一汲/源極材料層的一留存部分、該輕摻雜層的一第二留存部分、和該基板的一第二留存部分，其中該非晶矽層的該第一留存部分包含一頂表面和具有該頂表面的一上部，且該第一汲/源極材料層的該留存部分包含一頂表面和一側壁；用一隔離介電結構填滿該溝槽結構；藉由移除該隔離介電結構的一特定部分和該硬式遮罩層的該留存部分而暴露該非晶矽層的該第一留存部分的該頂表面並形成該隔離介電結構的一第一留存部分，其中該隔離介電結構的該第一留存部分包含一頂表面和一側壁，且該非晶矽層的該第一留存部分的該頂表面與該隔離介電結構的該第一留存部分的該頂表面對準；以及於該非晶矽層的該第一留存部分的該上部中形成一第二汲/源極材料層，以於該第二汲/源極材料層下形成該非晶矽層的一第二留存部分，以形成該工件，其中：該第二汲/源極材料層包含一頂表面； 該第一汲/源極材料層的該留存部分、和該非晶矽層的該第二留存部分分別是該條狀汲/源極材料區和該通道材料區；以及該第一汲/源極材料層的該留存部分的該側壁是該條狀汲/源極材料區的該側壁，且耦合於該隔離介電結構的該第一留存部分的該側壁。
6. 如請求項5所述的方法，其中：形成該柱狀通道層的步驟包含下列子步驟：於該第二汲/源極材料層的該頂表面和該隔離介電結構的該第一留存部分的該頂表面上形成一光阻圖案層，以暴露該第二汲/源極材料層的該頂表面的一相關部分；藉由該光阻圖案層，移除該第二汲/源極材料層的一特定部分、和該非晶矽層的該第二留存部分的一子部分，以形成一第二溝槽結構、且暴露該第一汲/源極材料層的該留存部分的該頂表面的一相關部分；移除該光阻圖案層；以及藉由移除該隔離介電結構的該第一留存部分的一子部分，形成一第三溝槽結構、該第二汲/源極材料層的一留存部分、該柱狀通道層、和該隔離介電結構的一第二留存部分、且暴露該第一汲/源極材料層的該留存部分的該側壁，其中該柱狀通道層包含一周邊側壁，該第二汲/源極材料層的該留存部分包含一頂表面和一周邊側壁，該隔離介電結構的該第二留存部分包含一頂表面，且該隔離介電結構的該第二留存部分的該頂表面高於該輕摻雜層的該留存部分的該底表面、並低於該輕摻雜層的該留存部分的該頂表面；以及該方法更包含下列步驟： 於該第二汲/源極材料層的該留存部分的該頂表面與該周邊側壁、該柱狀通道層的該周邊側壁、該第一汲/源極材料層的該留存部分的該頂表面的該相關部分、該第一汲/源極材料層的該留存部分的該側壁、和該隔離介電結構的該第二留存部分的該頂表面上，形成一第一氧化物層；於該第一氧化物層上形成一電荷捕捉材料層；於該電荷捕捉材料層上形成一第二氧化物層；以及於該第二氧化物層上形成一閘極。
7. 一種記憶體裝置，包含：一基板，包含：一本體部分，包含一台面和相鄰於該台面的一凹槽；一輕摻雜區，設置於該台面上，且包含一頂表面和一底表面；以及一隔離介電層，設置於該凹槽上，且包含一頂表面，其中該隔離介電層的該頂表面高於該輕摻雜區的該底表面，且低於該輕摻雜區的該頂表面；一條狀汲/源極，設置於該基板上；以及一柱狀通道層，設置於該條狀汲/源極上，其中該條狀汲/源極設置於該輕摻雜區和該柱狀通道層之間。
8. 如請求項7所述的記憶體裝置，更包含：一帽層汲/源極，設置於該柱狀通道層上，且包含一周邊側壁和相鄰於該周邊側壁的一頂表面，其中該台面、該輕摻雜區、該條狀汲/源極、該柱狀通道層、和該帽層汲/源極排列成一直線；一電荷捕捉層，圍繞該柱狀通道層的該周邊側壁和該帽層汲/源極的該周邊側壁； 一第一氧化物層，設置於該電荷捕捉層和該條狀汲/源極、該柱狀通道層與該帽層汲/源極的每個之間；一第二氧化物層，設置於該電荷捕捉層上；以及一閘極，設置於該第二氧化物層上，且圍繞該柱狀通道層的該周邊側壁和該帽層汲/源極的該周邊側壁。
9. 如請求項8所述的記憶體裝置，其中：該條狀汲/源極包含一頂表面、一第一側壁、和在該條狀汲/源極的該第一側壁對面的一第二側壁，其中該條狀汲/源極的該頂表面包含與該柱狀通道層接觸的一第一子表面、和延伸自該第一子表面的一第二子表面與一第三子表面，且該第二與該第三子表面是位於該柱狀通道層的不同側；以及該電荷捕捉層覆蓋該帽層汲/源極的該頂表面、該條狀汲/源極的該第一側壁、該第二側壁和該第二與該第三子表面、以及該隔離介電層的該頂表面。