TWI564891B - 促進動態記憶體元件精細更新控制之機制 - Google Patents

促進動態記憶體元件精細更新控制之機制 Download PDF

Info

Publication number
TWI564891B
TWI564891B TW101123340A TW101123340A TWI564891B TW I564891 B TWI564891 B TW I564891B TW 101123340 A TW101123340 A TW 101123340A TW 101123340 A TW101123340 A TW 101123340A TW I564891 B TWI564891 B TW I564891B
Authority
TW
Taiwan
Prior art keywords
update
unit
supplemental
update rate
value
Prior art date
Application number
TW101123340A
Other languages
English (en)
Other versions
TW201301279A (zh
Inventor
羅傑 艾塞克
艾倫 魯柏格
Original Assignee
萊迪思半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 萊迪思半導體公司 filed Critical 萊迪思半導體公司
Publication of TW201301279A publication Critical patent/TW201301279A/zh
Application granted granted Critical
Publication of TWI564891B publication Critical patent/TWI564891B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4061—Calibration or ate or cycle tuning

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Description

促進動態記憶體元件精細更新控制之機制
本發明之實施例大致有關於記憶體元件，特別是關於一種促進動態記憶體元件精細更新控制之機制。
記憶體元件通常用於儲存資料，對任何計算系統而言都是不可或缺的。隨著行動計算元件的崛起(例如智慧手機、個人數位助理PDA、口袋電腦、平板電腦等)，具備保存大量資料之小型記憶體元件是較佳的。已有許多技術被推出以讓記憶體元件小型化而又有較高儲存能力。其中一種記憶體元件就是動態隨存記憶體(Dynamic Random Access Memory；DRAM)元件。
一DRAM元件(簡稱DRAM)因其架構簡化而常被使用，例如，DRAM使用了極小電容器，故可將無數電容器裝配在單一記憶體晶片上。DRAM是揮發性記憶體，意即一旦失去電源時會很快漏失掉資料。而且因DRAM儲存將資料每一位元存在一積體電路之個別電容器中，每一電容器都可充、放電。充、放電這兩個步驟表示位元的兩個值，即一般所知的0與1。因已知電容器會洩漏電荷，所儲存資料最終會逐漸消失，除非電容器電荷週期地更新。此種DRAM週期性更新之需求正說明了其名稱中”動態”相對於靜態隨存記憶體(SRAM)中”靜態”所指之意義。
目前的DRAM元件隨時間經過是以更新操作來維持 記憶體每一單元(cell)之狀態。一被程式化成”1”之DRAM單元會隨時間衰減，導致最終無法區別0與1。為了確保單元維持本身的數值，更新操作的頻率需比衰減時間還高。例如，更新操作的頻率需夠高以確保任一單元之誤差機率小於10-18。複雜的是，單元衰減與溫度有關，溫度每增加10度C，單元的平均衰減時間就減少一半。更糟的是，未來的記憶體元件可能直接放在系統單晶片(SOC)上，這會讓DRAM元件不同部分曝露於不同溫度。習知決定衰減之系統係使用單一溫度感測器，其可能不準確及/或距DRAM元件之熱點很遠。使用此單一溫度感測器需有高度保守策略，就是將最糟情況溫度考慮進來，並使DRAM以最糟情況速率來更新。此導致較高的功耗、較少可用頻寬，也一直達不到最佳更新率。
依據習知技術，如第2D圖所繪示，一溫度感測器放置於一DRAM元件的一記憶體陣列，接著利用一溫度感測器讀出以決定整個陣列的更新策略。這種方法有許多限制。舉例而言，溫度感測器讀出會因製程變異、感測器在陣列中的放置情形、或者溫度感測器設計限制(如量化等)而不準確。此外，DRAM在決定一更新策略時考慮了最糟情況(溫度)場合。因此，若溫度感測器準確度為正負5度C且在記憶體陣列之最大溫度梯度為5度C，則更新策略須考慮溫度讀出與記憶體陣列中任一給定單元間共10度C差異的可能性。此導致更新操作之方法過度保守，增加系統執行更新策略之功耗，而也限制了可用之系統頻寬，因 為記憶體陣列在更新期間不能用。此外，過多更新操作引起的變熱使得問題加劇。
再者，DRAM元件密度之增加使得該元件更新操作次數也提升。因此，若使用習知更新架構，未來的DRAM可能需要高達25% DRAM頻寬用於更新操作，因為密度與溫度都增加了。依據某些資料報告顯示，隨著DRAM密度與溫度之增加，更新操作之頻寬使用會從最佳情況場合的3%上升到最糟情況場合的86%。
一種促進改善記憶體元件更新架構之機制被描述。
在一實施例中，一裝置包括一記憶體元件，記憶體元件具有更新邏輯與記憶體單元。記憶體單元包括資料單元及補充單元。資料單元依據目前條件下之一現存策略以一頻率正常地被更新。補充單元以低於資料單元之頻率數被取樣且補充單元之數值被觀察用以決定出資料單元資料保存。依據從補充單元得到的觀察資料，更新邏輯依據由補充單元收集之觀察資料產生策略建議。
在一實施例中，一系統包括耦合於一記憶體元件之一處理器。處理器包括更新邏輯，記憶體元件包括更新邏輯與記憶體單元，其中記憶體單元包括資料單元及補充單元，且也可能再有更新邏輯。在補充單元上執行取樣操作之頻率低於資料單元更新操作。
處理器及/或記憶體更新邏輯用以自補充單元接收有關於資料單元於不同條件下保存資料能力之觀察資料。處 理器及/或記憶體更新邏輯用以依據由補充單元收集之觀察資料產生一策略建議。
在一實施例中，一方法包括經由一記憶體元件之資料單元依據一現存更新策略執行一般更新操作。記憶體元件更包括補充單元。上述方法可更包括觀察補充單元，然後依據補充單元之狀態執行更新操作。上述方法可更包括於更新邏輯接收有關於補充單元之觀察之觀察資料，以及經由更新邏輯依據由補充單元收集之觀察資料產生一策略建議。
在一實施例中，一裝置包括一記憶體元件，記憶體元件具有更新邏輯與記憶體單元，記憶體單元包括資料單元及補充單元，補充單元用以被觀察。補充單元仿真資料單元依據一現存更新策略執行一般更新操作之衰減特性。該裝置可更包括更新邏輯，用以自補充單元接收有關於補充單元衰減之觀察資料，並將觀察資料關聯至資料單元效能。更新邏輯用以依據由補充單元收集之觀察資料產生一策略建議。
本發明之實施例大致關於促進記憶體元件精細更新(例如自更新或基於控制器之更新)控制。
本發明實施例提供最佳化更新率以在其失去記憶體元件電荷之前更新其記憶體單元。本發明之實施例藉由量測鄰近作為記憶體陣列內實際儲存之用之不同區域之真實單元的衰減率決定出一近乎最佳之記憶體元件(如DRAM)之 更新率。因此減少記憶體元件整體功耗而又能增加可用頻寬。本發明實施例涵蓋了很大範圍的未來記憶體元件及系統之場合。例如，DRAM元件在密度方面的提升需對應增加元件更新操作之次數。使用本發明之實施例，這類更新增加可被控制及消除，節省了原本會用於所增加之更新操作之大量元件頻寬。在一實施例中，提供了一更準確且有效率之系統以控制更新操作，使大量頻寬空出來而又能降低功耗。
第1圖繪示依據本發明之一實施例之具有DRAM記憶體元件之計算系統。計算系統100繪示為包含一中央處理單元(CPU)核心102，其代表連接於一或多個記憶體控制器106之一或多個處理器。計算系統100更包括一作業系統104及由記憶體控制器106所控制之一DRAM記憶體元件110。DRAM 110顯示具有一溫度感測器120、更新邏輯130、介面邏輯140以及許多記憶庫0~7 152~166。溫度感測器120用來感測溫度(例如以度C為度量)以執行或觸發各種工作(例如一更新操作)。介面邏輯140用來在DRAM 110與計算系統100的其他零件之間提供一介面。例如記憶體控制器106可能不是直接存取DRAM 110但記憶體控制器106可透過介面邏輯140存取及溝通DRAM。
此外，根據一實施例，更新邏輯108作為記憶體控制器106一部分，可以控制DRAM之更新操作，與更新邏輯130作為DRAM 110之組成類似，儘管是透過介面邏輯140。舉例而言，更新邏輯108在位置上可不同於更新邏輯 130，但二更新邏輯108,130(不論二者全部或其中之一是否被使用)提供了於整份文件中所描述之相同新穎功能。在一實施例中二更新邏輯108,130可依據其資料分析及執行其他相關功能與操作來提供兩個不同更新策略
在一實施例中，許多補充記憶體單元被引進且使用於每一庫152~166，例如所繪示者，庫7 166具有額外或補充記憶體單元172~180以產生加強型DRAM(加強型DRAM、DRAM元件、DRAM記憶體元件、或只是稱DRAM)110。雖未繪示出，庫152~166任一者或全部可包含一組補充單元，以決定適當之局部更新操作策略。如就庫7 166所繪示者，在一實施例中，補充單元172~180可散布於整個庫166的一般記憶體單元182~188，視需求或必要而定。在此例示中，補充單元172~180顯示為位於庫7 166的一般記憶體單元182~188之間的行或串。在一些實施例中，額外單元可散布成另一種型態或不具任何型態者，或者只是放置在庫152~166內的單一特定位置，視需求或必要而定。雖庫7 166及其資料單元182~188還有補充單元172~180都在此為簡化而示出，可預期的是任意數量的庫152~166可包含任意數量的一般或補充單元，可為任何形式或形態。再者，每一條資料單元172~180也稱為一補充單元行。
在一實施例中，補充單元172~180放置在庫7 166的資料單元182~188之間以作為取樣單元，其因鄰近之故而極類似資料單元182~188之行為。
舉例而言，補充單元172~180依據一現存更新策略以較低頻率執行取樣操作，然後根據補充單元狀態回報衰減資料給更新邏輯130,108，是非常接近資料單元182~188的衰減特性。更新邏輯130,108可使用補充單元之狀態來修正更新策略。在一實施例中為了觀察執行於資料單元182~188之一般更新操作適當與否，更新邏輯130,108控制了補充單元172~180的取樣頻率。補充單元172~180回報其觀察發現給更新邏輯130,108。例如更新發現可指示出有過多或過少的更新操作正執行於庫7 166的資料單元182~188。更新邏輯130,108接著可分析這些觀察發現做準備，提供一更新策略建議以決定未來的更新操作是將一般更新操作增或減，改變一般更新操作間的頻率或時間量。
可預期的是更新邏輯130可依據良樣本與劣樣本之間的過渡位置而只調整頻率。更進一步，在一實施例中，當DRAM 110掉電，更新邏輯130可在自更新操作期間被使用，且在此期間更新邏輯130可喚起一更新操作，觀察補充單元172~180(以較低頻率)，並調整其自身更新頻率。記憶體控制器106，在另一方面以及一實施例中，可直接對補充單元172~180執行一讀取操作，例如在更新邏輯區塊108，並於內部得到自己的策略(可以具有或不具有來自更新邏輯130的建議)。更進一步，每一區塊152~166可獨立決定自己的策略。
第2A圖繪示依據本發明之一實施例第1圖之庫。在一實施例中，庫7 166顯示為具有一般記憶體單元182~188 可與補充單元172~180組合或被取代，補充單元172~180用於決定局部更新操作有效性。在一實施例中，如同參照第1圖所描述者，補充單元172~180配合加強型DRAM的更新邏輯以監視資料單元182~188執行一般更新操作的更新效能。在一實施例中，補充單元172~180藉由以不同區間(將進一步參照第2B圖說明)量測不同單元子集量測鄰近單元效能。不同的取樣時間可僅為週期性的(如每毫秒)或依據溫度(如每幾度C周遭)、行為之發生(如偵測到慣常高的CPU負載時)、或任何其他預設準則(如溫度與時間的任意組合)等，且可應用在任一或多個或全部補充單元172~180。
第2B圖繪示依據本發明之一實施例第1圖之庫之補充單元分解成單元子集而以不同週期區間被監視。在例示之實施例中，為了簡化與清楚目的，顯示出庫7 166的多個補充單元行172~180其中一個單一補充單元行172再進一步分解成補充單元子集202~214。每一單元子集例如單元子集202可包含多個單元且用來監視在單一週期性時間區間內的單元效能，其不同於其他子集如子集204~214。舉例而言，如圖所示，單元子集202可取樣於tREFI＊4區間，而其他單元子集204~214的每一個可取樣於不同的(此例為較長者)區間(像是tREFI＊8、tREFI＊16、tREFI＊32、tREFI＊64、tREFI＊128、tREFI＊256)。可預期的是補充單元也可採用其他配置方式(例如穿插以資料單元)。
再回來參照第2A圖，在一實施例中描述使用補充單 元172~180以決定一般DRAM記憶體陣列或行182~188之更新區間之新穎技術。並非如習知技術僅使用一溫度感測器，在一實施例中，為了決定是否對現存更新策略有任何改變(依據哪一更新操作被執行)，補充單元172~180的行用來配合更新邏輯藉此觀察資料單元行182~188的現存一般更新效能。在一實施例中，如第2B圖所示，每一補充單元行172可被分成多個單元子集202~214以被取樣於不同區間。舉例而言，如所述及所繪示者，在相同補充單元行172內，一補充單元子集202可取樣於tREFI＊4區間，而其他單元子集204~214取樣於更長的區間，像是從tREFI＊8到tREFI＊256。藉由取樣某些單元子集於較低(或較高)速率，可導出橫跨單元子集202~214的單元衰減分布函數，且可為資料單元如182每一子集決定出適當的tREFI。具有很多單元子集202~214有助於以個別一般記憶體行如182以及單元子集202~214之精細等級來處理不同的溫度梯度。這樣的精細資訊可用來決定用以調整資料單元行的一般更新操作的現存更新策略是否適當，或者需修正。
在一實施例中，補充單元行172~180可在最初設值為”高”，然後對每一補充單元行172的每一單元子集於不同區間取樣。當每一單元子集202~214被取樣，任何誤差值(如”低”)會被偵測到並用來針對一般記憶體區段182~188決定出適當的tREFI。使用此資訊，補充單元行172~180配合更新邏輯運作，更新邏輯決定了用於加強型 DRAM的策略，是有關哪一更新窗口等級誤差為可接受的(例如tREFI＊8、tREFI＊16等)。例如，若一誤差在較低值之更新窗口被偵測到，則tREFI減少。類似地，一更新策略被產生以供加強型DRAM決定出在哪一種等級誤差不會被偵測或觀察到，使得增加對特定區段(tREFI＊32、tREFI＊64等)的tREFI設定或者使其保持不變為可接受的。在此例中，被取樣的補充單元重設為”1”作為取樣過程一部份，為下一個取樣循環作準備。
可預期的是在一些實施例中補充單元行172~180可不分解為單元子集，而整個補充單元行如庫7 166的補充單元行172~180可用來執行並觀察於不同區間之更新有效性。如單元子集202~214一樣，不同取樣操作可於一補充單元行等級被執行及觀察，例如於一不同區間被每一庫(如庫7 166)的每一補充單元行174~180執行與觀察，對照於每一補充單元行(如補充單元行172)的每一單元子集。
參考第2C圖，係繪示依據本發明之一實施例具有用以決定局部更新有效性之補充單元之加強型DRAM。在此例示之實施例中，加強型DRAM 110包括許多庫152~166，每一庫都具有資料單元與補充單元。如同第1圖，為簡化且便於了解，只有庫7 166顯示出具有經編號的資料單元182~188及補充單元172~180，但可預期的是加強型DRAM110可以具有任意數量的庫0~7 152~166，且每一庫0~7 152~166可具有任意數量的一般及補充單元。具有補充單元172~180可讓一般DRAM變成為一加強型DRAM 110， 且允許當加強型DRAM 110經歷不同熱梯度222~226時有一局部更新策略。例如，補充單元172~180(及其子集單元，像是補充單元行176的子集單元202~214)用來決定局部更新策略，使每一庫(如庫7 166)的每一補充單元行(如補充單元行172)的每一子集單元(如子集單元202~214)測試不同熱梯度222~226，並為每一子集單元202~214在DRAM 110上測試多個更新區間及其對應的熱梯度222~226。在一實施例中，資料單元182~188可於tREFI區間被更新，而補充單元172~180可於不同於tREFI之其他區間被取樣。此種新穎技術被補充單元172~180用來將局部加熱形式化，且提供了相關資訊給更新邏輯以形成一相關更新策略。這種使用局部化(因此也是客製化)於加強型DRAM 110的多個較小區段內不同tREFI的技術明顯地比僅使用單一保守tREFI於整個記憶體晶片的習知技術有利，習知單一tREFI無法局部化及考慮到整個晶片上不同且會改變的熱梯度。例如在此例中使用了客製化更新區間，因為資料單元182~188在其各自區域中具有不同更新率。
在一實施例中，準確度可藉由執行校正程序以比較補充單元效能及資料單元效能而獲得改善。偶爾當資料單元未被使用時(例如沒有相關資料儲存在上面，像是啟動時)，資料單元可類似於補充單元而被取樣，然後比較結構。真實資料單元結果與補充單元結果的差異可用來在形成一策略時改良補充單元資訊。
第2D圖繪示反映只使用一習知溫度感測器280之電流架構之習知技術，係用來得到用於整個DRAM記憶體晶片250的單一保守tREFI，其無法考慮到在DRAM 250上不同的熱區段或梯度272~276，是故，單一tREFI必須將DRAM 250上可能之最大熱梯度272列入考慮。習知更新邏輯290(以及習知介面邏輯295)無法識別出不同熱區段272~276，必須考慮並依據最大熱梯度272而行動。
第3圖繪示依據本發明一實施例之與更新邏輯相溝通之一DRAM記憶庫，其具有促進改善更新架構之一機制。在一實施例中，更新邏輯130,108包括複數零件304~310，用以管理DRAM 110之庫166之補充單元172~180及資料單元182~188。此一般及補充單元182~188、172~180之管理包括許多動作，包括：對資料單元182~188執行現存更新策略、取樣並提供觀察支持給補充單元172~180、從補充單元172~180接收觀察發現或資料、分析觀察資料、產生一更新策略提供更新策略給未來的更新操作。更新邏輯130,108之零件304~310可為軟體、硬體、或上述之任意組合(例如韌體)。在一實施例中，由更新邏輯130,108所為之補充及資料單元172~180、182~188管理包括：監視與分析基於現存更新策略且執行於DRAM 110之更新操作之有效性、以及準備更多有效更新操作策略或架構。在一實施例中，例如，更新邏輯130,108與補充單元(如補充單元172~180)之一組合可用來為DRAM 110就不同溫度值以及於不同溫度梯度下決定一最佳更新策略。更進一步，將 溫度感測器120組合於補充單元172~180使用，而從補充單元172~180獲得的觀察資料更有助於更新邏輯130,108產生最佳的及動態的更新操作策略。
因記憶體控制器106不太可能直接存取DRAM 166，在一實施例中，更新邏輯130可與記憶體控制器106溝通，像是經由介面邏輯140，以促進其議程並執行其工作。此外，更新邏輯108作為記憶體控制器106的一部分可執行或參與或利用一改善更新架構(“機構”)之機制300。在此實施例中，除了別的之外，明確啟動、自動更新、或策略設定命令也是由記憶體控制器106發送出而非使用一記憶體上自更新零件。在一實施例中，為替代加強DRAM 166或在其之外增添，記憶體控制器106為了觀察之目的可保留陣列(例如來自單元182~188)內之某些記憶體資料單元當作補充單元172~180來使用，而且可於延伸之區間存取這些記憶體單元。故記憶體控制器106可調整其更新策略。這種新穎技術提供額外好處，即不需對記憶體部位有任何加強以利用本發明實施例。
在一實施例中，補充單元172~180是從內建於記憶體之單元分配出，但是無法使用，因為這是要當作用來取代缺陷的多餘資料單元，或者本身為有缺陷的(但不妨礙其用於觀察目的)，已不再像資料單元般工作。其好處為保持整個可定址記憶體空間為可當作資料單元使用的。因為並非為使用目的而建立之補充單元172~180，DRAM 110具有此功能所增加的成本就被隱藏了。
在一實施例中，機制300包括一通訊模組302以促進更新邏輯130,108與在DRAM 110所使用之補充單元之間的雙向溝通，例如在DRAM 110的庫7 166所使用的補充單元172~180。舉例而言，通訊模組302可用來傳輸來自更新邏輯130(或透過介面邏輯140而使用更新邏輯108之記憶體控制器106)之更新命令及其他指令至補充及資料單元172~180,182~188，並自補充單元172~180接收更新操作發現或資料。在一實施例中，更新邏輯130,108更包括一監視模組304，監視模組304引導補充單元172~180(及其單元子集，如果有的話)依據包括由策略產生器308所提供之現存更新策略之特定指令執行取樣操作，藉此以更精細之細微度觀察熱梯度及對應更新操作。
在一實施例中，補充單元172~180執行取樣操作以決定現存更新策略之有效性以及其是否需變更。例如，如同參照第2B圖所提到的一或多個補充單元172~180的行可分成許多單元子集，每一單元子集可被設定以於特定更新區間(例如tREFI＊4、tREFI＊8等)執行一取樣操作。接著這些補充單元172~180可收集關於現存更新策略(與目前更新區間tREFI有關)之相關資料，例如補充單元172~180如何作出回應、以及現存策略是有利或不利於DRAM 110。所收集取樣資料然後經由通訊模組302被提供到更新邏輯130,108。
更新邏輯130,108更包括一資料分析器306以分析從補充單元172~180所接收的取樣操作資料。資料分析器306 考慮了會影響更新操作的不同因素與變數(例如是否計算系統正在執行視訊、圖形、網路等)，並依據這些因素與變數分析補充取樣發現、以及決定是否要對更新策略做出任何改變。舉例而言，若更新操作的次數限於達到最佳更新架構，資料分析器306會提供該資訊給更新邏輯130,108的策略產生器308。策略產生器308接收該資訊並產生一更新策略，更新策略係由更新產生器310執行。
更新邏輯130,108的更新產生器310在DRAM 110的庫中的資料單元182~188上執行自更新及/或自動更新(或其他種類更新)操作。在一實施例中，更新產生器於週期性之區間tREFI發出更新命令。其他實施例則可於不同時間發出更新命令，例如依據記憶體單元可用性。
在一實施例中，當記憶體控制器106正控制更新策略(例如當記憶體正使用於計算)，則使用一控制器上更新邏輯108，其具有類似記憶體上更新邏輯130之功能。記憶體控制器更新邏輯108可個別地實施邏輯區塊304~310，目的設定在更適合被記憶體控制器106使用。特別地，在更新邏輯108上實施之更新有可能不同於(例如更為簡單)在更新邏輯130上所實施者。
可預期的是所繪示的庫166、還有其一般及補充單元182~188是作為一簡化、明白、便於理解目的之範例而示出，限制之實施例並不限於單一庫166或限於DRAM 110內之單元172~188之數量、類型或放置，且實施例是可應用及運作在任何數目、類型及構造之記憶體元件及其記憶 體單元及更新策略。
第4圖繪示依據本發明之一實施例之一促進改善更新架構之方法。方法400可藉由處理邏輯執行，處理邏輯可包含硬體(例如電路、專用電路、可程式邏輯、微碼等)、軟體(像是運行於一處理元件之指令)，或上述之組合如硬體元件內之韌體或功能性電路。在一實施例中，方法400係由促進改善為更新邏輯130,108利用之更新架構之機制所執行，其中更新邏輯130,108係使用為如第3圖所繪示加強型DRAM 110所利用之補充單元。在一實施例中，更新邏輯130,108可位於DRAM 110之外且分離；在另一實施例中，更新邏輯130,108可於DRAM 110內被利用或設於DRAM 110上；在再一實施例中，更新邏輯130,108可位於DRAM之外但耦合於DRAM 110。
舉一範例說明，假設更新群組中有二補充單元，補充單元S2對比於補充單元S1係以一半的速率(兩倍時間)被取樣。使用一比例計數器(scaling counter；scaler)來提供比tREFI還長的安全邊際，目前的資料單元更新率。例如，可能希望擁有比基礎更新率(S1變成0的點)快8倍的標稱更新率。由於單元衰減有指數特性，且數位系統中以冪次2來操作較方便，所說明之策略中S2係以相比於S1之一半速率被取樣，且當tREFI必須改變時，以因子2來改變(兩倍或一半)。
其他實施例也可使用任意資料單元更新率、任意補充取樣區間以及用於改變一般更新率之任意策略。同樣地， 其他實施例可選擇在一更新群組中使用更多或更少補充單元。
方法400開始於方塊405，比例計數器初始化，將比例計數器設定到相比於資料單元更新區間之一安全區間。在方塊410，一最小更新時間用在tREFI區間，在此例中其係保證於任何操作條件下能正確更新單元。最後在方塊415，更新方塊中的資料單元在最初被更新且補充單元S1,S2初始化為1。
對於所有疊代，在方塊420中更新操作以tREFI的間距隔開，然後在方塊425中比例計數器以幅度1來增量。在方塊430,455中如果比例計數器不是0或50%，則執行一簡單更新操作475。
由於DRAM讀取及更新操作具有再生特性，為了降低複雜度並保持補充單元與資料單元的相似性(親近性)，此實施例描述更新資料單元同時取樣補充單元如方塊435,460之好處。補充單元不需同時被取樣，也不需有共同的電路或時序關係。當補充單元被取樣時也重設到1，以為次一取樣操作做準備。
若在方塊430時比例計數器不是0，但在方塊455時其為50%，則執行快速補充測試。針對S1的更新及取樣操作係執行於方塊460。在方塊465，若S1為0，亦即已衰減，則比例化之更新率不足，且在方塊470中tREFI減少，導致執行更多的更新操作。S1被重設到1(可能是以可再生的方式)以為次一快速取樣操作做準備。
當比例計數器在方塊430為0時，執行慢速補充測試。在方塊435執行更新及取樣操作，且在方塊440比例計數器設定到一安全區間。假如以慢速率取樣之補充單元S2在方塊445為1，則會有太多更新操作被執行，且在方塊450更新區間會增加以減慢資料單元的更新率。S2被重設為1(可能是以可再生的方式)以為次一慢速取樣操作做準備。假如S2並非為1而在方塊445被取樣，意即其值已衰減，則S1在方塊465被測試以確保更新率足夠。
此實施例在S2為0而S1為1時之點停止。意即比例化更新率為足夠且不過高的。例如，當tREFI在方塊410設成最小區間，S1和S2二者都可能是1，因為條件比所預期最糟情況更有利。S2，慢速率指示者，會是第一個衰減的，故在方塊465的測試總是在此點不過。在如比例計數器所指定每一區間，S2在方塊445測試，而tREFI在方塊450增加，一直到只有必要數量的一般更新操作被執行，如S2衰減所指示出的。在此初始程序的最後，S2為0而S1為1。
要避免產生S1無法成為1的系統或記憶體缺陷、及S2無法成為0的示範性系統、或者不良的比例計數器選擇等問題，可先見之明地對tREFI的調整施加限制。關於限制的處理並未顯示以強調本發明之方法。
第5圖繪示依據本發明之一實施例之一促進改善更新架構之方法。方法500可藉由處理邏輯執行，處理邏輯包含硬體(例如電路、專用電路、可程式邏輯、微碼等)、軟 體(像是運行於一處理元件之指令)，或上述之組合如硬體元件內之韌體或功能性電路。在一實施例中，方法500係由促進改善為更新邏輯130,108利用之更新架構之機制所執行，其中更新邏輯130,108係使用為如第3圖所繪示加強型DRAM 110所利用之補充單元。在一實施例中，更新邏輯130,108可位於DRAM 110之外且分離；在另一實施例中，更新邏輯130,108可於DRAM 110內被利用或設於DRAM 110上；在再一實施例中，更新邏輯130,108可位於DRAM之外但耦合於DRAM 110。
方法500開始於方塊505，其經由一記憶體元件(如DRAM)的資料單元依據一現存更新策略執行一般更新操作。記憶體元件更包括補充單元。在方塊510補充單元被觀察並重設到一已知值以供次一取樣操作。在方塊515，與補充單元之觀察相關的觀察資料在更新邏輯被接收。在方塊520，藉由使用更新邏輯且依據由補充單元收集的觀察資料，一策略建議被產生出。在525，策略建議被付諸操作，可能改變更新操作的頻率及型態。程序回到方塊505，利用新策略執行更新。
第6圖繪示本發明之實施例可實施於其上之一電腦系統100。電腦系統100包括用於溝通資訊之一系統匯流排620、以及耦合於匯流排620以處理資訊之一處理器102。依據一實施例，處理器102係藉由使用多個微處理器中的一個而實現。然而熟知此技藝者當能理解也可使用其他處理器。使用了DRAM 110的電腦系統100進一步描述在第 1圖。
電腦系統100更包含一隨存記憶體(random access memory；RAM)或其他動態儲存元件625(此處稱主記憶體)，係耦合於匯流排620，用以儲存資訊及將被處理器102執行的指令。主記憶體625也可用於在處理器102執行指令期間儲存暫時變數或其他中間資訊。在一實施例中主記憶體625一部分可藉由使用加強型DRAM 100與記憶體控制器106而實現。電腦系統100也可包括耦合於匯流排620以儲存由處理器102使用之靜態資訊及指令之一唯讀記憶體(read only memory；ROM)及/或其他靜態儲存元件626。
一資料儲存元件625如一磁碟或光學碟及其對應驅動機也可耦合於電腦系統100以儲存資訊及指令。電腦系統100也可經由一輸入輸出(input/output；I/O)介面630耦合於一第二輸入輸出(input/output；I/O)匯流排650。複數I/O元件可耦合於I/O匯流排650，包括一顯示元件624、一輸入元件(例如一字母輸入元件623及/或一游標控制元件622)。通訊元件621用於經由外部資料網路存取其他電腦(伺服器或客戶端)。通訊元件621可包含一數據機、一網路介面卡、或其他例如用於耦合至乙太網路、權杖環網或其他類型網路之熟知介面元件。電腦系統100包括但不限於一網路電腦元件、一行動電話、一個人資料助理(personal data assistant；PDA)等。
電腦系統100可連接於一主從式網路系統內。一網路可包括區域網路(local area network；LAN)、廣域網路(wide area network；WAN)、都會網路(metropolitan area network；MAN)、企業內網路(intranet)、網際網路等。可預期的是也可以有任意數量元件透過網路連接。一元件可經由多個標準及非標準協定傳輸資料串流如串流媒體資料到網路系統中的其他元件。
為了說明之目的，以上的描述提出許多特定細節以提供對本發明之完整了解。然而熟知本技術領域人士可清楚知道本發明可在剔除某些特定細節下實施。在其他例子當中眾所周知的結構與元件以方塊圖表示。所繪示零件之間可以有中介之結構。此處所描述或繪示之零件可以有額外未被繪示出或未被描述到的輸入或輸出。
本發明的各種實施例可包括各種過程。這些過程可透過硬體零件執行，或體現在電腦程式或機器可執行指令，程式或指令可用來使泛用或專用處理器或被程式設計有上述指令之邏輯電路執行上述過程。作為替代選擇，上述過程可透過硬體與軟體之組合來執行。
本文中所描述的一或多個模組、零件、或元件像是位於DRAM加強機制之一實施例內的或與其相關的，可包括硬體、軟體、及/或上述之組合。在一模組包括軟體之場合，軟體資料、指令、及/或組態可經由一製造物由一機器/電子元件/硬體提供。製造物可包括一機器可存取/讀取媒體，其具有提供指令及資料等之內容物。
本發明各種實施例之一部分可以是一電腦程式產品，該電腦程式產品可包括一電腦可讀取儲存媒體係儲存有電 腦程式指令，該電腦程式指令用來程式化一電腦(或其他電子元件)以執行依據本發明之實施例之一過程。機器可讀取儲存媒體可包括但不限於軟碟、光學碟、光碟唯讀記憶體以及磁光碟、唯讀記憶體、隨存記憶體、可電性抹除可程式化唯讀記憶體、磁或光學卡片、快閃記憶體、或適於儲存電子指令之其他類型媒體/機器可讀取媒體。此外，本發明也可作為一電腦程式產品而被下載，其中該程式可從一遠端電腦傳輸到一請求端電腦。
許多方法係以其最基本形式描述，但在不背離本發明基本範圍前提下可將過程增添進或自任一方法中刪除，且可將資訊加入或自任一已描述之訊息刪減。熟知此項技藝者將清楚知悉可以做更進一步之修改及適應。特定的實施例並非用來限制本發明而只是做為例示。本發明實施例之範圍並非由前述特定範例所決定，而是由在後之申請專利範圍決定。
若稱元件”A”耦合於元件”B”，則元件A可以是直接耦合於元件B或者透過例如元件C而間接耦合。當本說明書裡說一零件、特徵、結構、過程或特性A”使”一零件、特徵、結構、過程或特性B，意指”A”至少為”B”之部分原因，但也可存在有一促成”B”之其他零件、特徵、結構、過程或特性。若說明書指一零件、特徵、結構、過程或特性”可”被含括，則該特定零件、特徵、結構、過程或特性並不一定被含括。若說明書稱”一”元件，並非表示只有一個所述元件。
一實施例為本發明之一實施或範例。本說明書中提及”一實施例”、”一些實施例”、”其他實施例”是指與該實施例相關所描述之一特定特徵、結構或特性被含括在至少一些但不一定是全部的實施例當中。”一實施例”或”一些實施例”之不同表達並不一定是全部指相同的實施例。應理解的是，以上作為本發明例示性實施例之描述當中，為了更有效率揭露以及幫助理解本發明一或多個不同的方面，本發明的各種特色有時歸類於單一實施例、圖式或其描述。然而，此揭露之方法不應解釋為有讓所請發明要求比申請專利範圍每一項所明白提及者更多特徵之意圖。相反地，如底下請求項所反映出的，比單一實施例中的全部揭露更少之特徵才是進步性方面之所在。是故請求項在此明白併入描述，每一請求項都自成本發明之一個別實施例。
為了說明之目的，以上的描述提出許多特定細節以提供對本發明之完整了解。然而熟知本技術領域人士可清楚知道本發明可在剔除某些特定細節下實施。在其他例子當中眾所周知的結構與元件以方塊圖表示。所繪示零件之間可以有中介之結構。此處所描述或繪示之零件可以有額外未被繪示出或未被描述到的輸入或輸出。所繪示元件或零件也可以不同排列或順序配置，包括任何場之呈現或場大小的修改。
本發明可包括各種過程。本發明各種過程可透過硬體零件執行，或由電腦可讀取指令來體現，電腦可讀取指令 被程式設計於一泛用或專用處理器或邏輯電路使其可用來執行上述過程。作為替代選擇，上述過程可透過硬體與軟體之組合來執行。
本發明一部分可以是一電腦程式產品，該電腦程式產品可包括一電腦可讀取儲存媒體係儲存有電腦程式指令，該電腦程式指令用來程式化一電腦(或其他電子元件)以執行依據本發明之一過程。電腦可讀取儲存媒體可包括但不限於軟碟、光學碟、光碟唯讀記憶體以及磁光碟、唯讀記憶體、隨存記憶體、可電性抹除可程式化唯讀記憶體、磁或光學卡片、快閃記憶體、或適於儲存電子指令之其他類型媒體/電腦可讀取媒體。此外，本發明也可作為一電腦程式產品而被下載，其中該程式可從一遠端電腦傳輸到一請求端電腦。
許多方法係以其最基本形式描述，但在不背離本發明基本範圍前提下可將過程增添進或自任一方法中刪除，且可將資訊加入或自任一已描述之訊息刪減。熟知此項技藝者將清楚知悉可以做更進一步之修改及適應。特定的實施例並非用來限制本發明而只是做為例示。
若稱元件”A”耦合於元件”B”，則元件A可以是直接耦合於元件B或者透過例如元件C而間接耦合。當本說明書裡說一零件、特徵、結構、過程或特性A”使”一零件、特徵、結構、過程或特性B，意指”A”至少為”B”之部分原因，但也可存在有一促成”B”之其他零件、特徵、結構、過程或特性。若說明書指一零件、特徵、結構、 過程或特性”可”被含括，則該特定零件、特徵、結構、過程或特性並不一定被含括。若說明書稱”一”元件，並非表示只有一個所述元件。
一實施例為本發明之一實施或範例。本說明書中提及”一實施例”、”一些實施例”、”其他實施例”是指與該實施例相關所描述之一特定特徵、結構或特性被含括在至少一些但不一定是全部的實施例當中。”一實施例”或”一些實施例”之不同表達並不一定是全部指相同的實施例。應理解的是，以上作為本發明例示性實施例之描述當中，為了更有效率揭露以及幫助理解本發明一或多個不同的方面，本發明的各種特色有時歸類於單一實施例、圖式或其描述。
100‧‧‧電腦系統
102‧‧‧處理器
104‧‧‧作業系統
106‧‧‧記憶體控制器
108,130,290‧‧‧更新邏輯
110,250‧‧‧DRAM
120,280‧‧‧溫度感測器
140,295‧‧‧介面邏輯
152~166‧‧‧庫0~7
172~180‧‧‧補充單元
182~188‧‧‧資料單元
202~214‧‧‧單元子集
222~226,272~276‧‧‧熱梯度
300‧‧‧機制
302‧‧‧通訊模組
304‧‧‧監視模組
306‧‧‧資料分析器
308‧‧‧策略產生器
310‧‧‧更新產生器
405,410,415,420,425,430,435,440,445,450,455,460,465,470,475‧‧‧方塊
所繪示本發明之實施例係作為範例而不構成限定，在附圖中相同標號表示類似元件。
第1圖繪示依據本發明之一實施例之具有DRAM記憶體元件之計算系統。
第2A圖繪示依據本發明之一實施例第1圖之庫。
第2B圖繪示依據本發明之一實施例第1圖之庫之補充單元分解成單元子集以於不同區間執行補充單元之取樣操作。
第2C圖繪示依據本發明之一實施例具有用以決定局部更新策略之補充單元之加強型DRAM。
第2D圖繪示使用一習知溫度感測器之習知技術架構。
第3圖繪示與更新邏輯相溝通之一DRAM記憶庫，其具有促進改善更新架構之一機制。
第4圖繪示依據本發明之一實施例之一促進改善更新架構之方法。
第5圖繪示依據本發明之一實施例之一促進改善更新架構之方法。
第6圖繪示依據本發明之一實施例之電腦系統。
100‧‧‧電腦系統
102‧‧‧處理器
104‧‧‧作業系統
106‧‧‧記憶體控制器
108,130‧‧‧更新邏輯
110‧‧‧DRAM
120‧‧‧溫度感測器
140‧‧‧介面邏輯
152~166‧‧‧庫0~7
172~180‧‧‧補充單元
182~188‧‧‧資料單元

Claims (23)

  1. 一種動態記憶體裝置，包括：複數個記憶體單元，包含複數個資料單元、一第一補充單元及一第二補充單元；及一更新邏輯，耦接於該複數個記憶體單元，該更新邏輯係設置以：校正一第一更新率、一第二更新率慢於該第一更新率及一第三更新率慢於該第二更新率，係藉由下列步驟：對該複數個記憶體單元之一記憶體單元、該第一補充單元及該第二補充單元該進行取樣；基於該資料單元之一取樣後資料與該第一補充單元之一取樣後資料之間之一比較值以校正該第二更新率；及基於該資料單元之一取樣後資料與該第二補充單元之一取樣後資料之間之一比較值以校正該第三更新率；及於該第一更新率更新該複數個資料單元；於該第二更新率更新該第一補充單元；於該第三更新率更新該第二補充單元；增加該第一更新率以對應從該第一補充單元讀取之一第一值，該第一補充單元之電荷損失指示之該第一值低於一預定等級，及減少該第一更新率以對應從該第二補充單元讀取 之一第二值，該第二補充單元之電荷損失指示之該第二值非低於該預定等級。
  2. 如請求項1所述之動態記憶體裝置，其中該記憶體單元包括一動態隨存記憶體(DRAM)單元。
  3. 如請求項1所述之動態記憶體裝置，其中該補充單元，更設置以儲存響應於係為故障之其中之一該複數個資料單元之資料。
  4. 一種動態記憶體更新控制系統，包括：一處理器；及一記憶體元件，包含：複數個記憶體單元，包含複數個資料單元、一第一補充單元及一第二補充單元；及一更新邏輯，耦接於該複數個記憶體單元，該更新邏輯係設置以：校正一第一更新率、一第二更新率慢於該第一更新率及一第三更新率慢於該第二更新率，係藉由下列步驟：對該複數個記憶體單元之一記憶體單元、該第一補充單元及該第二補充單元該進行取樣；基於該資料單元之一取樣後資料與該第一 補充單元之一取樣後資料之間之一比較值以校正該第二更新率；及基於該資料單元之一取樣後資料與該第二補充單元之一取樣後資料之間之一比較值以校正該第三更新率；及於該第一更新率更新該複數個資料單元；於該第二更新率更新該第一補充單元；於該第三更新率更新該第二補充單元；增加該第一更新率以對應從該第一補充單元讀取之一第一值，該第一補充單元之電荷損失指示之該第一值低於一預定等級，及減少該第一更新率以對應從該第二補充單元讀取之一第二值，該第二補充單元之電荷損失指示之該第二值非低於該預定等級。
  5. 如請求項4所述之動態記憶體更新控制系統，其中該記憶體元件包括一動態隨存記憶體(DRAM)元件。
  6. 如請求項5所述之動態記憶體更新控制系統，其中該補充單元，更設置以儲存響應於係為故障之其中之一該複數個資料單元之資料。
  7. 一種動態記憶體更新控制方法，包括：校正一第一更新率、一第二更新率慢於該第一更新率及 一第三更新率慢於該第二更新率，係藉由下列步驟：對該複數個記憶體單元之一記憶體單元、該第一補充單元及該第二補充單元該進行取樣；基於該資料單元之一取樣後資料與該第一補充單元之一取樣後資料之間之一比較值以校正該第二更新率；及基於該資料單元之一取樣後資料與該第二補充單元之一取樣後資料之間之一比較值以校正該第三更新率；及於該第一更新率更新該複數個資料單元；於該第二更新率更新該第一補充單元；於該第三更新率更新該第二補充單元；增加該第一更新率以對應從該第一補充單元讀取之一第一值，該第一補充單元之電荷損失指示之該第一值低於一預定等級，及減少該第一更新率以對應從該第二補充單元讀取之一第二值，該第二補充單元之電荷損失指示之該第二值非低於該預定等級。
  8. 如請求項1所述之動態記憶體裝置，其中該第一補充單元及該第二補充單元係藉由儲存該第二值而被更新。
  9. 如請求項1所述之動態記憶體裝置，其中該第一值為一低邏輯值，及其中該第二值為一高邏輯值。
  10. 如請求項1所述之動態記憶體裝置，其中每一該第二更新率及每一第三更新率係為該第一更新率之整數比。
  11. 如請求項10所述之動態記憶體裝置，其中該第二更新率為該第三更新率的兩倍。
  12. 如請求項1所述之動態記憶體裝置，其中該第一補充單元及第二補充單元係分布於該複數個記憶體單元內的行。
  13. 如請求項1所述之動態記憶體裝置，其中該更新邏輯，更設置以於該裝置之一初始化階段，校正該第一更新率、該第二更新率及該第三更新率。
  14. 如請求項4所述之動態記憶體更新控制系統，其中該第一補充單元及該第二補充單元係藉由儲存該第二值而被更新。
  15. 如請求項4所述之動態記憶體更新控制系統，其中該第一值為一低邏輯值，及其中該第二值為一高邏輯值。
  16. 如請求項4所述之動態記憶體更新控制系統，其中每一該第二更新率及每一第三更新率係為該第一更新率之 整數比。
  17. 如請求項16所述之動態記憶體更新控制系統，其中該第二更新率為該第三更新率的兩倍。
  18. 如請求項4所述之動態記憶體更新控制系統，其中該第一補充單元及第二補充單元係分布於該複數個記憶體單元內的行。
  19. 如請求項4所述之動態記憶體更新控制系統，其中該更新邏輯，更設置以於該裝置之一初始化階段，校正該第一更新率、該第二更新率及該第三更新率。
  20. 如請求項7所述之動態記憶體更新控制方法，其中該第一補充單元及該第二補充單元係藉由儲存該第二值而被更新，其中該第一值為一低邏輯值，及其中該第二值為一高邏輯值。
  21. 如請求項7所述之動態記憶體更新控制方法，其中每一該第二更新率及每一第三更新率係為該第一更新率之整數比。
  22. 如請求項7所述之動態記憶體更新控制方法，其中該第二更新率為該第三更新率的兩倍。
  23. 如請求項7所述之動態記憶體更新控制方法，其中該第一補充單元及第二補充單元係分布於該複數個記憶體單元內的行。
TW101123340A 2011-06-30 2012-06-28 促進動態記憶體元件精細更新控制之機制 TWI564891B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/173,302 US9159396B2 (en) 2011-06-30 2011-06-30 Mechanism for facilitating fine-grained self-refresh control for dynamic memory devices

Publications (2)

Publication Number Publication Date
TW201301279A TW201301279A (zh) 2013-01-01
TWI564891B true TWI564891B (zh) 2017-01-01

Family

ID=47391851

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101123340A TWI564891B (zh) 2011-06-30 2012-06-28 促進動態記憶體元件精細更新控制之機制

Country Status (7)

Country Link
US (1) US9159396B2 (zh)
EP (1) EP2727113A4 (zh)
JP (1) JP2014524098A (zh)
KR (1) KR20140047094A (zh)
CN (1) CN103688311B (zh)
TW (1) TWI564891B (zh)
WO (1) WO2013003223A2 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015041395A (ja) 2013-08-20 2015-03-02 キヤノン株式会社 情報処理装置及びその制御方法、並びに、そのプログラムと記憶媒体
KR102372888B1 (ko) 2015-06-15 2022-03-10 삼성전자주식회사 저장 장치의 온도별 데이터 관리 방법
TWI619069B (zh) * 2015-09-02 2018-03-21 輝達公司 記憶體管理系統和方法
US10937484B2 (en) * 2015-12-30 2021-03-02 International Business Machines Corporation Dynamic bandwidth throttling of DRAM accesses for memory tracing
CN105679360A (zh) * 2016-01-05 2016-06-15 上海新储集成电路有限公司 一种可刷新的非易失性存储器及其刷新方法
WO2017152392A1 (zh) * 2016-03-09 2017-09-14 华为技术有限公司 一种闪存设备的刷新方法和装置
JP6772797B2 (ja) * 2016-12-05 2020-10-21 株式会社デンソー 制御装置
US10332579B2 (en) * 2017-11-30 2019-06-25 Nanya Technology Corporation DRAM and method for operating the same
US10236035B1 (en) * 2017-12-04 2019-03-19 Nanya Technology Corporation DRAM memory device adjustable refresh rate method to alleviate effects of row hammer events
US11195568B1 (en) 2020-08-12 2021-12-07 Samsung Electronics Co., Ltd. Methods and systems for controlling refresh operations of a memory device
EP4002368A1 (en) 2020-09-22 2022-05-25 Changxin Memory Technologies, Inc. Memory data refresh method and controller therefor, and memory
US11520661B1 (en) * 2021-07-12 2022-12-06 Apple Inc. Scheduling of data refresh in a memory based on decoding latencies

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW331644B (en) * 1996-07-15 1998-05-11 Motorola Inc Dynamic memory device.
US6269039B1 (en) * 2000-04-04 2001-07-31 International Business Machines Corp. System and method for refreshing memory devices
TW501012B (en) * 2001-01-09 2002-09-01 Silicon Integrated Sys Corp Method and apparatus of event-driven based refresh for high performance memory controller
US6778457B1 (en) * 2003-02-19 2004-08-17 Freescale Semiconductor, Inc. Variable refresh control for a memory
US20060203590A1 (en) * 2005-03-10 2006-09-14 Yuki Mori Dynamic random access memories and method for testing performance of the same
US7193918B2 (en) * 2003-01-29 2007-03-20 Stmicroelectronics S.A. Process for refreshing a dynamic random access memory and corresponding device
US20070268767A1 (en) * 2006-05-22 2007-11-22 Kwi Dong Kim Circuit and method for controlling self-refresh cycle
US20090161459A1 (en) * 2007-12-20 2009-06-25 Agere Systems Inc. Dynamic Random Access Memory With Low-Power Refresh

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55125662A (en) * 1979-03-22 1980-09-27 Fujitsu Ltd Semiconductor integrated circuit
JPS63121197A (ja) * 1986-11-07 1988-05-25 Fujitsu Ltd 半導体記憶装置
US5677867A (en) * 1991-06-12 1997-10-14 Hazani; Emanuel Memory with isolatable expandable bit lines
JP3285611B2 (ja) * 1992-06-24 2002-05-27 富士通株式会社 ダイナミック半導体メモリ装置
JP2002157898A (ja) * 2000-11-15 2002-05-31 Mitsubishi Electric Corp 半導体集積回路
US6366516B1 (en) * 2000-12-29 2002-04-02 Intel Corporation Memory subsystem employing pool of refresh candidates
US6483764B2 (en) 2001-01-16 2002-11-19 International Business Machines Corporation Dynamic DRAM refresh rate adjustment based on cell leakage monitoring
JP2002373489A (ja) 2001-06-15 2002-12-26 Mitsubishi Electric Corp 半導体記憶装置
DE10134090A1 (de) * 2001-07-13 2003-01-30 Infineon Technologies Ag Speicher und Verfahren zum Ersetzen von fehlerhaften Speicherzellen in demselben
US6781908B1 (en) 2003-02-19 2004-08-24 Freescale Semiconductor, Inc. Memory having variable refresh control and method therefor
US7353329B2 (en) 2003-09-29 2008-04-01 Intel Corporation Memory buffer device integrating refresh logic
US7177220B2 (en) * 2004-05-07 2007-02-13 Taiwan Semiconductor Manufacturing Co., Ltd Refresh counter with dynamic tracking of process, voltage and temperature variation for semiconductor memory
DE602005014567D1 (de) * 2004-10-21 2009-07-02 Nxp Bv Speicherbaustein und verfahren zur bereitstellung eines auf einer mittleren schwelle basierenden auffrischmechanismus
DE102005025168B4 (de) * 2005-06-01 2013-05-29 Qimonda Ag Elektronische Speichervorrichtung und Verfahren zum Betreiben einer elektronischen Speichervorrichtung
FR2903219A1 (fr) 2006-07-03 2008-01-04 St Microelectronics Sa Procede de rafraichissement d'un memoire vive dynamique et dispositif de memoire vive dynamique correspondant,en particulier incorpore dans un telephone mobile cellulaire
US7990795B2 (en) * 2009-02-19 2011-08-02 Freescale Semiconductor, Inc. Dynamic random access memory (DRAM) refresh
US20120243299A1 (en) * 2011-03-23 2012-09-27 Jeng-Jye Shau Power efficient dynamic random access memory devices

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW331644B (en) * 1996-07-15 1998-05-11 Motorola Inc Dynamic memory device.
US6269039B1 (en) * 2000-04-04 2001-07-31 International Business Machines Corp. System and method for refreshing memory devices
TW501012B (en) * 2001-01-09 2002-09-01 Silicon Integrated Sys Corp Method and apparatus of event-driven based refresh for high performance memory controller
US7193918B2 (en) * 2003-01-29 2007-03-20 Stmicroelectronics S.A. Process for refreshing a dynamic random access memory and corresponding device
US6778457B1 (en) * 2003-02-19 2004-08-17 Freescale Semiconductor, Inc. Variable refresh control for a memory
US20060203590A1 (en) * 2005-03-10 2006-09-14 Yuki Mori Dynamic random access memories and method for testing performance of the same
US20070268767A1 (en) * 2006-05-22 2007-11-22 Kwi Dong Kim Circuit and method for controlling self-refresh cycle
US20090161459A1 (en) * 2007-12-20 2009-06-25 Agere Systems Inc. Dynamic Random Access Memory With Low-Power Refresh

Also Published As

Publication number Publication date
EP2727113A4 (en) 2015-03-18
KR20140047094A (ko) 2014-04-21
WO2013003223A2 (en) 2013-01-03
CN103688311A (zh) 2014-03-26
TW201301279A (zh) 2013-01-01
EP2727113A2 (en) 2014-05-07
US9159396B2 (en) 2015-10-13
CN103688311B (zh) 2017-10-13
JP2014524098A (ja) 2014-09-18
WO2013003223A3 (en) 2013-03-21
US20130007357A1 (en) 2013-01-03

Similar Documents

Publication Publication Date Title
TWI564891B (zh) 促進動態記憶體元件精細更新控制之機制
CN103069359B (zh) 管理计算系统中的电流和功耗
US8151094B2 (en) Dynamically estimating lifetime of a semiconductor device
US10825502B2 (en) Memory system for removing memory cell fault and method thereof
US9983966B2 (en) Detecting degraded core performance in multicore processors
JP2009526336A (ja) 状態情報を回復して保持するマルチコアプロセッサ
TW201725506A (zh) 用於非依電性記憶體之預測性計數失效位元組(cfbyte)
CN113157043A (zh) 基于强化学习的异构多核处理器动态电压调节方法及系统
US10060966B2 (en) Method and apparatus for enhancing guardbands using “in-situ” silicon measurements
US10847245B2 (en) Failure indicator predictor (FIP)
WO2024131163A1 (zh) 芯片内部电压预测模型生成方法、预测方法及相关装置
WO2020117600A1 (en) Estimating the temperature of a memory sub-system
US8762926B2 (en) Method and apparatus for diagnosing a fault of a memory using interim time after execution of an application
CN108701091A (zh) 用于动态工作负荷的机会存储器微调
CN114820601B (zh) 目标图像的更新方法及系统、晶圆检测方法和计算机设备
CN103065687A (zh) 并行检测集成电路中ram生产缺陷的方法
US11462294B2 (en) Mission mode Vmin prediction and calibration
US8725439B2 (en) Electronic device controller for improving performance of electronic device
US11169586B2 (en) Computing device and method of operating the same
WO2012001234A1 (en) Reading or writing to memory
US20230409392A1 (en) Balanced throughput of replicated partitions in presence of inoperable computational units
CN118408618A (zh) 蒸发器液位监测方法、装置、设备、介质和产品
CN115831167A (zh) 硬盘温度巡检模型生成、硬盘温度巡检方法、装置
CN117747149A (zh) 自给能探测器的布置方案确定方法、装置和计算机设备
CN118517318A (zh) 核电机组二回路镜像负荷标定方法、装置和设备