TWI559550B - 半導體裝置、鰭式場效電晶體裝置與其形成方法 - Google Patents

半導體裝置、鰭式場效電晶體裝置與其形成方法 Download PDF

Info

Publication number
TWI559550B
TWI559550B TW104101435A TW104101435A TWI559550B TW I559550 B TWI559550 B TW I559550B TW 104101435 A TW104101435 A TW 104101435A TW 104101435 A TW104101435 A TW 104101435A TW I559550 B TWI559550 B TW I559550B
Authority
TW
Taiwan
Prior art keywords
semiconductor material
layer
ranges
source
material layer
Prior art date
Application number
TW104101435A
Other languages
English (en)
Other versions
TW201605050A (zh
Inventor
李宜靜
李昆穆
李啓弘
李資良
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201605050A publication Critical patent/TW201605050A/zh
Application granted granted Critical
Publication of TWI559550B publication Critical patent/TWI559550B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

半導體裝置、鰭式場效電晶體裝置與其形成方法
本揭露係有關於一種半導體裝置結構，且特別有關於一種鰭式場效電晶體裝置結構與其形成方法。
半導體積體電路(IC)工業已經歷快速成長。由於積體電路材料與設計技術的進步，產生了不同世代的積體電路，其中每一代具有比前一代更小且更複雜的電路。在積體電路的發展過程中，隨著幾何尺寸(亦即，利用製程所製造的最小裝置尺寸或線寬)的降低，功能密度(functional density，亦即，每一晶片面積中內連接的裝置數量)已普遍增加。此一尺寸縮減之製程所提供的優勢在於能夠提高生產效率並且降低相關成本。
尺寸縮減也增加了積體電路之加工與製造的複雜性。為了使這些進步得以實現，在積體電路之製造的領域中亦需要相似的發展過程。雖然既有的裝置與方法已普遍足以達成預期的目標，然而這些裝置與方法卻無法完全滿足各方面的所有需求，例如，導致半導體裝置中裝置電流降低的高寄生電阻(parasitic resistance)。
本揭露之一實施例係提供一種半導體裝置，包括：閘極堆疊，設置於基板之上；以及源極/汲極特徵，至少部分地埋設於相鄰於閘極堆疊的基板之中，其中源極/汲極特徵包括：第一半導體材料層；第二半導體材料層，設置於第一半導體材料層之上，其中第二半導體材料層為不同於第一半導體材料層的半導體材料；以及第三半導體材料層，設置於第二半導體材料層之上，其中第三半導體材料層包括錫(Sn)材料。
本揭露之另一實施例係提供一種鰭式場效電晶體裝置，包括：基板，具有複數個第一隔離區域；共同平台與複數個鰭，介於兩個相鄰之第一隔離區域之間；單一源極/汲極特徵，位於共同平台之上，其中單一源極/汲極特徵包括：第一半導體材料層，位於一凹口之上；第二半導體材料層，位於第一半導體材料層之上，其中第二半導體材料層為不同於第一半導體材料層的半導體材料；以及第三半導體材料層，設置於第二半導體材料層之上，其中第三半導體材料層包括錫(Sn)材料；以及複數個高介電常數介電層/金屬閘極(HK/MG)堆疊，位於各自的鰭上且包覆鰭之上部分，其中單一源極/汲極特徵作為高介電常數介電層/金屬閘極(HK/MG)堆疊之共同源極/汲極結構。
本揭露之又一實施例係一種半導體裝置之形成方法，包括：形成閘極堆疊於基板之上；形成複數個凹口於閘極堆疊之兩側；形成源極/汲極特徵於凹口之上，其中源極/汲極特徵具有以錫為主之低電阻層；形成犧牲層於源極/汲極特徵 之上；以及利用高介電常數介電層/金屬閘極(HK/MG)取代閘極堆疊。
200‧‧‧半導體裝置
210‧‧‧基板
212‧‧‧隔離區域
220‧‧‧閘極堆疊
225‧‧‧閘極間隔物
230‧‧‧閘極區域
310‧‧‧源極/汲極區域
315‧‧‧凹口
410‧‧‧源極/汲極特徵
410C‧‧‧皇冠型-源極/汲極特徵
412‧‧‧第一半導體材料層
414‧‧‧第二半導體材料層
416‧‧‧第三半導體材料層
418‧‧‧第四半導體材料層
420‧‧‧高介電常數介電層/金屬閘極
422‧‧‧閘極介電層
424‧‧‧金屬閘極電極
430‧‧‧內層介電層
500‧‧‧鰭式場效電晶體裝置
520‧‧‧鰭
525‧‧‧溝槽
530‧‧‧隔離區域
530A‧‧‧第一次隔離區域
530B‧‧‧第二次隔離區域
540‧‧‧源極/汲極區域
545‧‧‧共同源極/汲極平台
550‧‧‧閘極區域
800、900‧‧‧方法
802、804、806、808、810、900、902、904、906、908、910、912‧‧‧步驟
t1、t2、t3‧‧‧厚度
以下將配合所附圖式詳述本揭露之實施例，應注意的是，以下圖示並未按照比例繪製，事實上，可能任意的放大或縮小元件的尺寸，以清楚地表現出本揭露的特徵，而在說明書及圖式中，同樣或類似的元件將以類似的符號表示。
第1-2、3A-3B、4圖為剖面圖，用以繪示依據本揭露之一些實施例之一例示性半導體裝置。
第5圖為一立體示意圖，用以繪示依據本揭露之一些實施例之一例示性鰭式場效電晶體裝置。
第6圖為沿著第5圖中A-A剖線所繪示之例示性鰭式場效電晶體裝置的剖面圖。
第7A圖為沿著第5圖中AA-AA剖線所繪示之例示性鰭式場效電晶體裝置的剖面圖。
第7B圖為沿著第5圖中AA-AA剖線所繪示之例示性鰭式場效電晶體裝置的剖面圖。
第8圖為一流程圖，用以繪示依據本揭露之一些實施例之製造一半導體裝置的一例示性方法。
第9圖為一流程圖，用以繪示依據本揭露之一些實施例之製造一鰭式場效電晶體裝置的另一例示性方法。
以下公開許多不同的實施方法或是例子來實行本揭露之不同特徵，以下描述具體的元件及其排列的實施例以闡 述本揭露。當然這些實施例僅用以例示且不該以此限定本揭露的範圍。例如，在說明書中提到第一特徵形成於第二特徵之上，其包括第一特徵與第二特徵是直接接觸的實施例，另外也包括於第一特徵與第二特徵之間另外有其他特徵的實施例，亦即，第一特徵與第二特徵並非直接接觸。此外，在不同實施例中可能使用重複的標號或標示，這些重複僅為了簡單清楚地敘述本揭露，不代表所討論的不同實施例及/或結構之間有特定的關係。
此外，其中可能用到與空間相關用詞，例如“在... 下方”、“下方”、“較低的”、“上方”、“較高的”及類似的用詞，這些空間相關用詞係為了便於描述圖示中一個(些)元件或特徵與另一個(些)元件或特徵之間的關係，這些空間相關用詞包括使用中或操作中的裝置之不同方位，以及圖式中所描述的方位。裝置可能被轉向不同方位(旋轉90度或其他方位)，則其中使用的空間相關形容詞也可相同地照著解釋。 應理解的是，在方法進行之前、當中或之後可能具有額外的操作步驟，且所述的一些操作步驟可能在另一些實施例之方法中被取代或刪除。
第1-4圖為剖面圖，用以繪示依據本揭露之一些實施例之形成半導體裝置200之各個製程階段。
第1圖為一剖面圖，用以繪示半導體裝置200的一個製程階段。半導體裝置200包括基板210。基板210可以是塊狀矽基板。另外，基板210可包括元素半導體，例如具有結晶結構之矽或鍺；化合物半導體，例如，矽鍺(silicon germanium)、碳化矽(silicon carbide)、砷化鎵(gallium arsenic)、磷化鎵(gallium phosphide)、磷化銦(indium phosphide)、砷化銦(indium arsenide)及/或銻化銦(indium antimonide)或上述之組合。其他可能之基板210亦包括絕緣層上覆矽基板(silicon-on-insulator,SOI)。可藉由氧離子佈植隔離(separation by implantation of oxygen,SIMOX)、晶圓接合及/或其他適合的方法形成絕緣層上覆矽基板。
依照本領域人士設計之需求，基板210可包括各種 摻雜區域(圖中未顯示)。摻雜區域可摻雜p型摻質，例如硼(boron)或氟化硼(BF2)；n型摻質，例如磷(phosphorus)或砷(arsenic)；或上述之組合。摻雜區域可以直接形成於基板210之上、形成於p型井結構之中、形成於n型井結構之中、形成於雙井結構之中、或使用凸出結構(raised structure)。
基板210可包括隔離區域212，用以隔離基板210中 的主動區域。可使用傳統的隔離技術形成隔離區域212，例如淺溝槽隔離結構(shallow trench isolation,STI)，以定義並隔離各種區域。隔離區域212包括氧化矽、氮化矽、氮氧化矽、氣隙(air gap)、其他適合的材料或上述之組合。可藉由適合的製程形成隔離區域212。舉例而言，形成淺溝槽隔離結構(STI)之製程包括微影製程、在基板之中形成溝槽的蝕刻製程(例如，使用乾式蝕刻及/或濕式蝕刻)，以及在溝槽中沉積一或多種介電材料的沉積製程(例如，使用化學氣相沉積製程)。
基板210包括位於基板210之上的閘極堆疊220以及位於閘極堆疊220之側壁上的閘極間隔物225。閘極堆疊220 可包括介電層及閘極電極層。可藉由下列製程形成閘極堆疊220，包括沉積製程、微影圖案化製程及蝕刻製程。沉積製程包括化學氣相沉積製程(chemical vapor deposition,CVD)、物理氣相沉積製程(physical vapor deposition(PVD)、原子層沉積製程(atomic layer deposition,ALD)或其他適合的製程。微影圖案化製程包括光阻塗佈(例如，旋轉塗佈)、軟烘烤(soft baking)、光罩對準(mask aligning)、曝光(exposure)、曝光後烘烤(post-exposure baking)、光阻顯影(developing the photoresist)、潤洗、乾燥(例如，硬烘烤)、其他適合的製程及/或上述之組合。蝕刻製程包括乾式蝕刻、濕式蝕刻及/或其他蝕刻方法。
在本揭露中，閘極堆疊220是虛設閘極堆疊，且在 後續的製程中會被高介電常數介電層/金屬閘極層(HK/MG)所取代。虛設閘極堆疊220可包括介電層及多晶矽層。
閘極間隔物225包括介電材料，例如氧化矽。另 外，閘極間隔物225可包括氮化矽、碳化矽、氮氧化矽或上述之組合。可在閘極堆疊220之上沉積介電材料，接著對此介電材料進行非等向性回蝕刻，藉以形成閘極間隔物225。在基板210中位於閘極堆疊220之下的區域稱為閘極區域230。
第2圖繪示製作半導體裝置200之後續階段。更確 切而言，第2圖繪示凹口315(或源極/汲極凹口)形成在閘極堆疊220的兩側。藉由移除閘極堆疊220兩側的基板210中的部分區域，以形成凹口315。在本實施例中，凹口315形成在源極/汲極區域310中，因而使閘極堆疊220介於凹口315之間。
第3圖繪示源極/汲極特徵410形成於源極/汲極區域310的凹口315中。源極/汲極特徵410包括鍺、矽、砷化鎵(gallium arsenide,GaAs)、砷化鋁鎵(aluminum gallium arsenide,AlGaAs)、矽鍺(silicon germanium,SiGe)、磷砷化鎵(gallium arsenide phosphide,GaAsP)、矽鍺錫(silicon germanium tin,SiGeSn)及/或其他適合的材料。在本實施例中，源極/汲極特徵410包括多層半導體材料層，其中第一半導體材料層412部分填充在源極/汲極凹口315中，第二半導體材料層414形成在第一半導體材料層412頂部之上，第三半導體材料層416形成在第二半導體材料層414頂部之上。在本實施例中，第一半導體材料層412完全埋設在基板210之中。第一半導體材料層412物理性地接觸第二半導體材料層414，且第三半導體材料層416物理性地接觸第二半導體材料層414。
在本實施例中，第一半導體材料層412包括磊晶成長的矽鍺(SiGex1)，其中x1代表鍺成分的原子百分比，且x1的範圍介於約10%至約30%。鍺在第一半導體材料層412的濃度可以是固定值，或是濃度梯度(從第一半導體材料層412的底部到頂部)，例如鍺濃度可從約10%變化至約15%。第一半導體材料層412具有第一厚度t1，且t1的範圍介於約5nm至約30nm。
在本實施例中，第二半導體材料層414包括磊晶成長的矽鍺(SiGex2)，其中x2代表鍺成分的原子百分比，且x2的範圍介於約30%至約100%。另外，第二半導體材料層414包括矽鍺錫層(SiGex3Sny)設置於矽鍺(SiGex1)412之上，其中x3代表鍺成分的原子百分比，且x3的範圍介於約85%至約100%；y代 表錫成分的原子百分比，且y的範圍介於約1%至約10%。第二半導體材料層414作為應變促進層(strain boost layer)，用以誘發適當的應變(strain)至閘極區域230。由於錫對於鍺或是錫對於矽的晶格匹配度大，因此，以錫為主的第二半導體材料層414，提供較有效的應力源(stressor)。鍺在第二半導體材料層414之濃度可以是固定值，或是濃度梯度(從第二半導體材料層414的底部到頂部)，例如鍺濃度可從約35%變化至約70%。在本實施例中，x2高於x1，以使第一矽鍺層412作為矽基板210與第二矽鍺(SiGex2)層414之間的緩衝層。第二半導體材料層414具有第二厚度t2，且t2的範圍介於約20nm至約60nm。
在本實施例中，第三半導體材料層416包括磊晶成長之以錫為主的半導體材料，例如鍺錫(GeSnz)、矽鍺錫(SiGeSnz)、矽鍺錫硼(SiGeSnzB)及/或鍺錫硼(GeSnzB)，其中z代表錫成分的原子百分比，且z的範圍介於約1%至約30%。第三半導體材料層416具有第三厚度t3，且t3的範圍介於約5nm至約30nm。第三半導體材料層416作為低阻值層，用於後續形成的源極/汲極接觸。此外，第三半導體材料層416也作為第二半導體材料層414之蓋層，以降低交互擴散(inter-diffusion)。且第三半導體材料層416也作為應變增強層(strain enhance layer)，以誘發應變至閘極區域230。藉由改變錫與硼之濃度，可達到適當的低電阻與高應變應力(high strain stress)。在一實施例中，錫的濃度可以比硼的濃度低一個數量級。
第4圖繪示高介電常數介電層/金屬閘極(HK/MG)420取代虛設閘極堆疊220，以及內層介電層(ILD)430 設置於基板210之上且位於高介電常數介電層/金屬閘極420之間。高介電常數介電層/金屬閘極420包括閘極介電層422及位在閘極介電層上的閘極電極424。閘極介電層422可包括介面層及高介電常數介電層。介面層包括氧化物、氧化鉿矽(HfSiO)、氮氧化物。高介電常數介電層包括氧化鑭(LaO)、氧化鋯(zrO)、氧化鈦(TiO)、氧化鉭(Ta2O5)、氧化釔(y2O3)、鈦酸鍶(SrTiO3,STO)、鈦酸鋇(BaTiO3,BTO)、氧化鋯鋇(BazrO)、氧化鋯鉿(HfzrO)、氧化鑭鉿(HfLaO)、氧化矽鉿(HfSiO)、氧化矽鑭(LaSiO)、氧化矽鋁(AlSiO)、氧化鉭鉿(HfTaO)、氧化鈦鉿(HfTiO)、鈦酸鍶鋇((Ba,Sr)TiO3,BST)、三氧化二鋁(Al2O3)、氮化矽(Si3N4)、氮氧化矽(oxynitrides,SiON)、或其他適合的材料。
閘極電極424可包括單一層或多層結構，例如具有 可提升裝置效能之功函數的金屬層(功函數金屬層)、襯層、潤濕層、黏著層及導電層(金屬、金屬合金或金屬矽化物)的各種組合。閘極電極424可包括(Ti)、銀(Ag)、鋁(Al)、氮化鈦鋁(TiAlN)、碳化鉭(TaC)、碳氮化鉭(TaCN)、氮化矽鉭(TaSiN)、錳(Mn)、鋯(Zr)、氮化鈦(TiN)、氮化鉭(TaN)、釕(Ru)、鉬(Mo)、鋁(Al)、氮化鎢(WN)、銅(Cu)、鎢(W)、其他適合的材料或上述之組合。
內層介電層430可包括氧化矽、氮氧化物或其他適 合的材料。內層介電層430可包括單一層或多層。可藉由適合的製程形成內層介電層430，例如化學氣相沉積製程(CVD)、原子層沉積製程(ALD)以及旋轉塗佈製程(spin-on,SOG)。可進行 化學機械研磨製程(CMP)，以移除過多的內層介電層430且平坦化內層介電層430之頂部表面。
第5、6、7A-7B圖為立體示意圖與剖面圖，用以繪 示依據本揭露之一些例示性實施例之形成鰭式場效電晶體裝置(FinFET device)500的各個製程階段。在各個實施例中，除非特別說明，本揭露使用重複的元件符號代表類似的特徵，這些重複的元件符號係為了簡化與清晰的目的。
第5圖為一立體示意圖，用以繪示形成鰭式場效電 晶體裝置500之製造過程中的一個中間結構(intermediate structure)。需注意的是，鰭式場效電晶體裝置500包括基板210。鰭520及溝槽525位於基板210之中。在一些實施例中，基板210包括一或多個鰭520及溝槽525。可藉由任何適合的製程形成鰭520及溝槽525，包括各種沉積製程、微影製程及/或蝕刻製程。在一實施例中，藉由圖案化與蝕刻一部分的基板210，以形成鰭520及溝槽525。
藉由填充介電材料於溝槽525中，以形成各種隔離區域530。隔離區域530類似於上述第1圖所述之隔離區域212。在本實施例中，隔離區域530包括兩組次隔離區域(subset isolation regions)，分別是第一次隔離區域530A與第二次隔離區域530B。第二次隔離區域530B實質上深於且寬於第一次隔離區域530A。在一實施例中，第一次隔離區域530A之頂部表面與第二次隔離區域530B之頂部表面位於相同水平面。在兩個第二次隔離區域530B之間有一或多個第一次隔離區域530A及多個鰭520。鰭520藉由隔離區域530彼此分隔。隔離區域530A之 頂部表面低於鰭520之頂部表面，以暴露鰭520之上部分。
請參照第5圖，在本實施例中，鰭520的一部分定 義為源極/汲極區域540，而另一部分定義為閘極區域550。源極/汲極區域540被閘極區域550所隔開。
第6圖繪示虛設閘極堆疊220形成於閘極區域550 中且包覆鰭520之上部分。虛設閘極堆疊220可包括介電層及多晶矽層。
第7A圖為一剖面圖，用以繪示形成在源極/汲極區 域540中的源極/汲極特徵410。在本實施例中，藉由移除位於源極/汲極區域540中且介於兩個第二次隔離區域530B之間各自的鰭520及第一次隔離區域530A，以形成共同源極/汲極平台(common S/D mesa)545。接著在共同源極/汲極平台545上形成源極/汲極特徵410。因此，源極/汲極特徵410為單一源極/汲極特徵(稱為皇冠型-源極/汲極特徵410C)，此單一源極/汲極特徵會誘發應力至多個閘極區域。由於具有大體積，皇冠型-源極/汲極特徵410C可增強應變效應(strain effect)。皇冠型-源極/汲極特徵410C包括第一半導體材料層412設置於源極/汲極平台545之上，第二半導體材料層414設置於第一半導體材料層412之上，以及第三半導體材料層416設置於第二半導體材料層414之上。第一半導體材料層412具有第一厚度t1，第二半導體材料層414具有第二厚度t2，以及第三半導體材料層416具有第三厚度t3。在一實施例中，第一半導體材料層412完全埋設於基板210之中。第一半導體材料層412物理性地接觸第二半導體材料層414，且第三半導體材料層416物理性地接觸第二半導體材 料層414。
第7B圖為一剖面圖，用以繪示在閘極區域550中， 高介電常數介電層/金屬閘極420取代虛設閘極堆疊220且包覆在鰭520之上部分。高介電常數介電層/金屬閘極420包括閘極介電層422及位在閘極介電層之上的閘極電極424。閘極間隔物225沿著高介電常數介電層/金屬閘極420而設置。內層介電層430設置於隔離區域530之上且位於每個高介電常數介電層/金屬閘極420之間。
鰭式場效電晶體裝置500可繼續進行互補式金屬 氧化物半導體場效電晶體(CMOS)或金屬氧化物半導體場效電晶體(MOS)技術製程，以形成本領域所知的各種特徵或區域。
本揭露也提供形成半導體裝置的各種方法。第8圖 為一流程圖，用以繪示製造半導體裝置200(在本實施例中為第4圖的半導體裝置200)之方法800。請參照第8圖與第1圖，方法800起始於步驟802，提供基板210，其具有虛設閘極堆疊220及沿著虛設閘極堆疊220之側壁設置的閘極間隔物225。
請參照第8圖與第2圖，方法800進行至步驟804， 在閘極堆疊220兩側的源極/汲極區域中形成凹口315。凹陷化製程包括乾式蝕刻製程、濕式蝕刻製程及/或上述之組合。凹陷化製程也可包括選擇性濕式蝕刻或選擇性乾式蝕刻。濕式蝕刻溶液包括氫氧化四甲基銨(tetramethylammonium hydroxide,TMAH)、氫氟酸/硝酸/醋酸(HF/HNO3/CH3COOH)溶液或其他適合的溶液。乾式蝕刻製程可使用含氟氣體(例如四氟甲烷(CF4)、六氟化硫(SF6)、二氟甲烷(CH2F2)、三氟甲烷(CHF3)及/ 或六氟乙烷(C2F6))、含氯氣體(例如氯氣(Cl2)、三氯甲烷(CHCl3)、四氯甲烷(CCl4)及/或三氯化硼(BCl3))、含硼氣體(例如硼化氫(HBr)及/或三硼甲烷(CHBr3))、含碘氣體、其他適合的氣體及/或電漿、及/或上述之組合。蝕刻製程可包括多步驟蝕刻，以獲得蝕刻選擇性、變通性(flexiblity)及所需的蝕刻輪廓。
請參照第8圖與第3A圖，方法800進行至步驟806， 形成源極/汲極特徵410在凹口315之上。藉由磊晶成長第一、第二及第三半導體材料412、414及416在凹口315之上，以形成源極/汲極特徵410。磊晶製程包括化學氣相沉積法(例如氣相磊晶(vapor-phase epitaxy,VPE))及/或超高真空化學氣相沉積法(ultra-high vacuum CVD,UHV-CVD)、分子束磊晶(molecular beam epitaxy)及/或其他適合的製程。可藉由一或多個磊晶製程形成源極/汲極特徵410。在磊晶製程期間，可對源極/汲極特徵410進行原位(in-situ)摻雜。舉例而言，磊晶成長的矽鍺源極/汲極特徵410可摻雜硼；以及磊晶成長的矽源極/汲極特徵410可摻雜碳，以形成矽：碳(Si：C)源極/汲極特徵；磊晶成長的矽源極/汲極特徵410可摻雜磷，以形成矽：磷(Si：P)源極/汲極特徵、或磊晶成長的矽源極/汲極特徵410可摻雜碳與磷，以形成矽碳磷(SiCP)。另外，亦可不對源極/汲極特徵410進行原位摻雜，而是對源極/汲極特徵410進行佈植製程(例如，接面佈植製程(junction implant process))，以將下列成分摻雜至源極/汲極特徵410，例如鍺錫(GeSnz)、矽鍺錫(SiGeSnz)、矽鍺錫硼(SiGeSnzB)、或鍺錫硼(GeSnzB)。舉例而言，在錫摻質的濃度 範圍介於約5×1014/cm3至約2×1016/cm3的條件下進行錫的佈植製程。可進行一或多次退火製程，以活化源極/汲極磊晶特徵。 退火製程包括快速熱退火製程(rapid thermal annealing,RTA))及/或雷射退火製程(laser annealing processes)。
在一實施例中，藉由磊晶製程將第四半導體材料 層418設置於第三半導體材料層416之上，如第3B圖所示。第四半導體材料層418係作為犧牲層，用以避免第三半導體材料層416在後續的製程(例如乾式/濕式清潔製程)中產生損失。第四半導體材料層418也作為蓋層，用以避免第一、第二及第三半導體材料層412、414及416各自分離。第四半導體材料層418可包括矽鍺(SiGex3)層，其中x3代表鍺成分的原子百分比，且x3的範圍介於約0%至約40%。第四半導體材料層418之厚度為約0.5nm至約15nm。
在一實施例中，在此步驟中只在凹口315中形成第 一及第二半導體材料層412及414，而第三半導體材料層416(第四半導體材料層418亦同)則是在後續的步驟中才形成，此步驟後續將會詳述。
請參照第8圖與第4圖，方法800進行至步驟808， 沉積內層介電層430在基板210之上且位於虛設閘極堆疊220之間。可藉由適合的技術形成內層介電層430，例如化學氣相沉積法、原子層沉積法及旋轉塗佈法。可進行化學機械研磨製程，以移除過多的內層介電層430且平坦化內層介電層430之頂部表面。
仍請參照第8圖與第4圖，方法800進行至步驟 810，用高介電常數介電層/金屬閘極420取代虛設閘極堆疊220。首先，移除虛設閘極堆疊220，以形成閘極溝槽。在一實施例中，藉由選擇性濕式蝕刻或選擇性乾式蝕刻移除虛設閘極堆疊220。在另一實施例中，藉由微影圖案化製程及蝕刻製程移除虛設閘極堆疊220。閘極介電層422設置於閘極溝槽之中。在一實施例中，閘極介電層422可包括介面層及高介電常數介電層。可藉由適合的製程沉積介面層，例如原子層沉積製程、化學氣相沉積製程、熱氧化製程或臭氧氧化製程。可藉由適合的製程在介面層之上沉積高介電常數介電層，例如原子層沉積製程、化學氣相沉積製程、金屬有機物化學氣相沉積製程(MOCVD)、物理氣相沉積製程、其他適合的製程或上述之組合。金屬閘極電極424藉由原子層沉積製程、物理氣相沉積製程、化學氣相沉積製程或其他適合的製程而形成。可進行化學機械研磨製程，以移除過多的閘極介電層422及金屬閘極電極424。
如前所述，在一實施例中，源極/汲極特徵410中的第三半導體材料層416(第四半導體材料層418亦同)形成在高介電常數介電層/金屬閘極420形成之後。可藉由適合的製程形成第三半導體材料層416(第四半導體材料層418亦同)，包括圖案化製程、蝕刻製程、沉積製程與佈植製程。
在方法800之前、期間或之後，可進行其他製程步驟，且在方法800之其他實施例中，上述之一些步驟可被取代或刪除。
第9圖為一流程圖，用以繪示製造一鰭式場效電晶 體裝置(在本實施例中為第7A圖與第7B圖的鰭式場效電晶體裝置500)的另一例示性方法900。請參照第9圖與第5圖，方法900起始於步驟902，藉由適合的製程形成鰭520及溝槽525，例如微影製程及蝕刻製程之組合。此外，在進行微影製程及蝕刻製程之前，可在基板210之上沉積硬罩幕層。硬罩幕層包括氧化矽、氮化矽、氮氧化矽或其他適合的介電材料，並且可藉由熱氧化法、化學氧化法、原子層沉積法或任何其他適合的方法形成。圖案化硬罩幕層，接著藉由已圖案化的硬罩幕層蝕刻基板210，以形成鰭520及溝槽525。
仍請參照第9圖與第5圖，方法900進行至步驟 904，形成隔離區域530A與530B於鰭520之間且位於基板210之上。在本實施例中，為了形成第二次隔離區域530B，藉由微影與蝕刻製程將溝槽525各自的次部分蝕刻地較深。可藉由適合的製程填充一或多種介電材料至溝槽525中，例如化學氣相沉積製程、旋轉塗佈(spin-on)沉積製程。介電材料包括氧化矽、氮化矽、氮氧化矽、或其他適合的介電材料或上述之組合。
接著對介電材料進行凹陷化製程，以形成隔離區 域530A與530B，且暴露鰭520之上部分。凹陷化製程可包括化學蝕刻製程，例如，使用氫氟酸(HF)與氨(NH3)、或三氟化氮(NF3)與氨作為反應氣體，且反應氣體可搭配或不搭配電漿。 另外，凹陷化製程可包括乾式蝕刻。蝕刻製程可選擇性地移除介電材料，但實質上不蝕刻鰭520。
請參照第9圖與第6圖，方法900進行至步驟906，在閘極區域550中形成虛設閘極堆疊220及閘極間隔物225。可 藉由任何適合的單一步驟製程或多步驟製程形成虛設閘極堆疊220。舉例而言，可藉由包括沉積製程、微影圖案化製程與蝕刻製程之製程形成虛設閘極堆疊220。沉積製程包括化學氣相沉積製程、物理氣相沉積製程、原子層沉積製程、其他適合的製程及/或上述之組合。蝕刻製程包括乾式蝕刻、濕式蝕刻及/或其他蝕刻方法(例如反應性離子蝕刻)。介電層包括氧化矽、氮化矽或其他適合的材料。形成閘極間隔物225的方法包括在閘極堆疊220之上沉積介電材料，接著對此介電材料進行非等向性回蝕刻。回蝕刻製程可包括多步驟蝕刻製程，以獲得蝕刻選擇性、變通性及所需的蝕刻輪廓。
請參照第9圖與第7A圖，方法900進行至步驟908， 在源極/汲極區域中形成皇冠型-源極/汲極特徵410C。藉由凹陷化介於兩個第二次隔離區域530B之間各自的鰭520與第一次隔離區域530A，以形成共同源極/汲極平台545。凹陷化製程可包括乾式蝕刻、濕式蝕刻及/或上述之組合。凹陷化製程可包括選擇性乾式蝕刻或選擇性濕式蝕刻。凹陷化製程可包括多步驟蝕刻製程。接著在共同源極/汲極平台545之上形成源極/汲極特徵。形成皇冠型-源極/汲極特徵410C之方法類似於前述方法800中的步驟806。在一實施例中，藉由磊晶製程將第四半導體材料層418設置於第三半導體材料層416之上(圖中未繪示)。
仍請參照第9圖與第7A圖，方法900進行至步驟 910，在基板210之上沉積內層介電層430，沉積方法類似於前述方法800中的步驟808。
請參照第9圖與第7B圖，方法900進行至步驟912， 形成高介電常數介電層/金屬閘極420，此形成方法類似於前述方法800中的步驟810。移除虛設閘極堆疊220，以形成閘極溝槽，且在閘極溝槽中暴露出鰭520之上部分。高介電常數介電層/金屬閘極420形成於閘極溝槽中且包覆鰭520之上部分。
在方法900之前、期間或之後，可進行其他製程步 驟，且在方法900之其他實施例中，上述之一些步驟可被取代或刪除。
半導體裝置200與鰭式場效電晶體裝置500可進行 其他互補式金屬氧化物半導體場效電晶體(CMOS)或金屬氧化物半導體場效電晶體(MOS)技術製程，以形成本領域所知的各種特徵或區域。舉例而言，後續製程可在基板210之上形成各種接觸/導通孔/導線與多層內連線結構(例如金屬層與內層介電層)，用以連接各種特徵，而形成包括一或多個鰭式場效電晶體的功能性電路。更進一步而言，多層內連線結構包括垂直內連線結構(例如，導通孔或接觸)與水平內連線結構(例如，金屬線)。各種內連線特徵可使用各種導電材料，導電材料包括銅、鎢、及/或矽化物。在一實施例中，鑲嵌及/或雙鑲嵌製程用於形成銅相關之多層內連線結構。
如上所述，本揭露提供採用錫為主的低電阻層作為源極/汲極特徵。源極/汲極特徵也可作為有效的應力層。本揭露亦針對鰭式場效電晶體裝置提供皇冠型-源極/汲極特徵。皇冠型-源極/汲極特徵不僅是低電阻層及有效的應力層，由於源極/汲極特徵的大體積，也可作為應變促進層(strain boost layer)。本揭露亦提供在源極/汲極特徵上形成犧牲層的方法， 以避免後續蝕刻製程造成的負面影響，並且避免在源極/汲極特徵中發生分離的問題。
本揭露提供半導體裝置之各種實施例。在一實施 例中提供一種半導體裝置，包括閘極堆疊，設置於基板之上；以及源極/汲極特徵，至少部分地埋設於相鄰於閘極堆疊的基板之中。源極/汲極特徵包括第一半導體材料層，第二半導體材料層，設置於第一半導體材料層之上。第二半導體材料層為不同於第一半導體材料層的半導體材料。源極/汲極特徵亦包括第三半導體材料層，設置於第二半導體材料層之上，其中第三半導體材料層包括錫(Sn)材料。
本揭露之另一實施例係提供一種鰭式場效電晶體 裝置，包括基板具有複數個第一隔離區域。鰭式場效電晶體裝置亦包括共同平台與複數個鰭，介於兩個相鄰之第一隔離區域之間。鰭式場效電晶體裝置亦包括單一源極/汲極特徵，位於共同平台之上。單一源極/汲極特徵包括第一半導體材料層，位於凹口之上，第二半導體材料層，位於第一半導體材料層之上。第二半導體材料層為不同於第一半導體材料層的半導體材料。單一源極/汲極特徵亦包括第三半導體材料層，設置於第二半導體材料層之上，其中第三半導體材料層包括錫(Sn)材料。鰭式場效電晶體裝置亦包括複數個高介電常數介電層/金屬閘極(HK/MG)堆疊，位於各自的鰭上且包覆鰭之上部分，其中單一源極/汲極特徵作為高介電常數介電層/金屬閘極(HK/MG)堆疊之共同源極/汲極結構。
本揭露之又一實施例係一種半導體裝置之形成方 法，包括形成閘極堆疊於基板之上；形成複數個凹口於閘極堆疊之兩側；形成源極/汲極特徵於凹口之上，其中源極/汲極特徵具有一以錫為主之低電阻層；形成犧牲層於源極/汲極特徵之上；以及利用一高介電常數介電層/金屬閘極(HK/MG)取代閘極堆疊。
前述內文概述了許多實施例的特徵，使本技術領 域中具有通常知識者可以從各個方面更佳地了解本揭露。本技術領域中具有通常知識者應可理解，且可輕易地以本揭露為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/或達到與本揭露介紹的實施例相同的優點。本技術領域中具有通常知識者也應了解這些相等的結構並未背離本揭露的發明精神與範圍。在不背離本揭露的發明精神與範圍之前提下，可對本揭露進行各種改變、置換或修改。
雖然本揭露已以數個較佳實施例揭露如上，然其並非用以限定本揭露，任何所屬技術領域中具有通常知識者，在不脫離本揭露之精神和範圍內，當可作任意之更動與潤飾，因此本揭露之保護範圍當視後附之申請專利範圍所界定者為準。
200‧‧‧半導體裝置
210‧‧‧基板
212‧‧‧隔離區域
225‧‧‧閘極間隔物
230‧‧‧閘極區域
310‧‧‧源極/汲極區域
410‧‧‧源極/汲極特徵
412‧‧‧第一半導體材料層
414‧‧‧第二半導體材料層
416‧‧‧第三半導體材料層
420‧‧‧高介電常數介電層/金屬閘極
422‧‧‧閘極介電層
424‧‧‧金屬閘極電極
430‧‧‧內層介電層
t1、t2、t3‧‧‧厚度

Claims (10)

  1. 一種半導體裝置，包括：一閘極堆疊，設置於一基板之上；以及一源極/汲極特徵，至少部分地埋設於相鄰於該閘極堆疊的該基板之中，其中該源極/汲極特徵包括：一第一半導體材料層；一第二半導體材料層，設置於該第一半導體材料層之上，其中該第二半導體材料層為不同於該第一半導體材料層的一半導體材料；以及一第三半導體材料層，設置於該第二半導體材料層之上，其中該第三半導體材料層包括一錫(Sn)材料。
  2. 如申請專利範圍第1項所述之半導體裝置，其中：該第一半導體材料層完全埋設於該基板之中且物理性地接觸該第二半導體材料層；該第三半導體材料層物理性地接觸該第二半導體材料層；該第一半導體材料層包括磊晶成長的矽鍺(SiGex1)，其中x1是鍺成分的原子百分比；該第二半導體材料層包括磊晶成長的矽鍺(SiGex2)及磊晶成長的矽鍺錫(SiGex3Sny)，其中x2及x3是鍺成分的原子百分比，且y是錫成分的原子百分比；該第三半導體材料層包括磊晶成長鍺錫(GeSnz)、矽鍺錫(SiGeSnz)、矽鍺錫硼(SiGeSnzB)、鍺錫硼(GeSnzB)，其中z是錫成分的原子百分比；該第一半導體材料層之厚度範圍介於約5nm至約30nm； 該第二半導體材料層之厚度範圍介於約20nm至約60nm；以及該第三半導體材料層之厚度範圍介於約5nm至約30nm。
  3. 如申請專利範圍第2項所述之半導體裝置，其中：x1在該第一半導體材料層中實質上為定值，且範圍介於約10%至約30%；x2在該第二半導體材料層中實質上為定值，且範圍介於約30%至約100%；x3在該第二半導體材料層中實質上為定值，且範圍介於約85%至約99%；y在該第二半導體材料層中實質上為定值，且範圍介於約1%至約10%；以及z在該第三半導體材料層中實質上為定值，且範圍介於約1%至約30%。
  4. 如申請專利範圍第2項所述之半導體裝置，其中：x1在該第一半導體材料層中為濃度梯度且範圍介於約10%至約15%(從該第一半導體材料層的底部到頂部)；以及x2在該第二半導體材料層中為濃度梯度且範圍介於約35%至約70%(從該第二半導體材料層的底部到頂部)。
  5. 一種鰭式場效電晶體裝置，包括：一基板，具有複數個第一隔離區域；一共同平台與複數個鰭，介於兩個相鄰之該等第一隔離區域之間；以及一單一源極/汲極特徵，位於該共同平台之上，其中該單一 源極/汲極特徵包括：一第一半導體材料層，位於一凹口之上；一第二半導體材料層，位於該第一半導體材料層之上，其中該第二半導體材料層為不同於該第一半導體材料層的一半導體材料；一第三半導體材料層，設置於該第二半導體材料層之上，其中該第三半導體材料層包括一錫(Sn)材料；以及複數個高介電常數介電層/金屬閘極(HK/MG)堆疊位於各自的該等鰭上且包覆該等鰭之上部分，其中該單一源極/汲極特徵作為該等高介電常數介電層/金屬閘極(HK/MG)堆疊之一共同源極/汲極結構。
  6. 如申請專利範圍第5項所述之鰭式場效電晶體裝置，其中：該第一半導體材料層完全埋設於該基板之中且物理性地接觸該第二半導體材料層；該第三半導體材料層物理性地接觸該第二半導體材料層；該第一半導體材料層包括磊晶成長的矽鍺(SiGex1)，其中x1是鍺成分的原子百分比；該第二半導體材料層包括磊晶成長的矽鍺(SiGex2)及磊晶成長的矽鍺錫(SiGex3Sny)，其中x2及x3是鍺成分的原子百分比，且y是錫成分的原子百分比；該第三半導體材料層包括磊晶成長鍺錫(GeSnz)、矽鍺錫(SiGeSnz)、矽鍺錫硼(SiGeSnzB)、鍺錫硼(GeSnzB)，其中z是錫成分的原子百分比；該第一半導體材料層之厚度範圍介於約5nm至約30nm； 該第二半導體材料層之厚度範圍介於約20nm至約60nm；以及該第三半導體材料層之厚度範圍介於約5nm至約30nm。
  7. 如申請專利範圍第6項所述之鰭式場效電晶體裝置，其中：x1在該第一半導體材料層中實質上為定值，且範圍介於約10%至約30%；x2在該第二半導體材料層中實質上為定值，且範圍介於約30%至約100%；x3在該第二半導體材料層中實質上為定值，且範圍介於約85%至約99%；y在該第二半導體材料層中實質上為定值，且範圍介於約1%至約10%；以及z在該第三半導體材料層中實質上為定值，且範圍介於約1%至約30%。
  8. 如申請專利範圍第6項所述之鰭式場效電晶體裝置，其中：x1在該第一半導體材料層中為濃度梯度且範圍介於約10%至約15%(從該第一半導體材料層的底部到頂部)；以及x2在該第二半導體材料層中為濃度梯度且範圍介於約35%至約70%(從該第二半導體材料層的底部到頂部)。
  9. 如申請專利範圍第6項所述之鰭式場效電晶體裝置，更包括：複數個鰭位於該基板之上，各自被複數個第二隔離區域所隔開，其中該等第二隔離區域介於兩個相鄰之該等第一隔離區域之間，其中該等第一隔離區域之深度深於該等第二 隔離區域。
  10. 一種半導體裝置之形成方法，包括：形成一閘極堆疊於一基板之上；形成複數個凹口於該閘極堆疊之兩側；形成一源極/汲極特徵於該等凹口之上，其中該源極/汲極特徵具有一以錫為主之低電阻層；形成一犧牲層於該源極/汲極特徵之上；以及利用一高介電常數介電層/金屬閘極(HK/MG)取代該閘極堆疊。
TW104101435A 2014-07-23 2015-01-16 半導體裝置、鰭式場效電晶體裝置與其形成方法 TWI559550B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/338,448 US9269777B2 (en) 2014-07-23 2014-07-23 Source/drain structures and methods of forming same

Publications (2)

Publication Number Publication Date
TW201605050A TW201605050A (zh) 2016-02-01
TWI559550B true TWI559550B (zh) 2016-11-21

Family

ID=55149402

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104101435A TWI559550B (zh) 2014-07-23 2015-01-16 半導體裝置、鰭式場效電晶體裝置與其形成方法

Country Status (3)

Country Link
US (1) US9269777B2 (zh)
CN (1) CN105280699B (zh)
TW (1) TWI559550B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9502418B2 (en) * 2014-10-02 2016-11-22 International Business Machines Corporation Semiconductor devices with sidewall spacers of equal thickness
US9666581B2 (en) * 2015-08-21 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with source/drain structure and method of fabrication thereof
US10032873B2 (en) * 2015-09-15 2018-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of forming the same
US10340383B2 (en) 2016-03-25 2019-07-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having stressor layer
WO2018052472A1 (en) * 2016-09-14 2018-03-22 Applied Materials, Inc. Method of contact formation between metal and semiconductor
CN108063092B (zh) * 2016-11-08 2019-12-03 中芯国际集成电路制造(上海)有限公司 鳍式场效应管的形成方法
CN109950314B (zh) * 2017-12-21 2023-01-20 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
KR102606237B1 (ko) * 2018-02-09 2023-11-24 삼성전자주식회사 모스 트랜지스터를 포함하는 집적 회로 반도체 소자
US10522656B2 (en) * 2018-02-28 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd Forming epitaxial structures in fin field effect transistors
US11626507B2 (en) * 2018-09-26 2023-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing FinFETs having barrier layers with specified SiGe doping concentration
US11171209B2 (en) * 2018-09-27 2021-11-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US10950725B2 (en) * 2018-09-28 2021-03-16 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxial source/drain structure and method of forming same
US11239368B2 (en) * 2019-08-30 2022-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US11355587B2 (en) * 2020-08-06 2022-06-07 Taiwan Semiconductor Manufacturing Co., Ltd. Source/drain EPI structure for device boost
US20230261052A1 (en) * 2022-02-11 2023-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201342601A (zh) * 2011-12-19 2013-10-16 Intel Corp 第三族氮化物奈米線電晶體

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6284633B1 (en) * 1997-11-24 2001-09-04 Motorola Inc. Method for forming a tensile plasma enhanced nitride capping layer over a gate electrode
US7335545B2 (en) * 2002-06-07 2008-02-26 Amberwave Systems Corporation Control of strain in device layers by prevention of relaxation
US7435987B1 (en) * 2007-03-27 2008-10-14 Intel Corporation Forming a type I heterostructure in a group IV semiconductor
DE102009006884B4 (de) * 2009-01-30 2011-06-30 Advanced Micro Devices, Inc., Calif. Verfahren zur Herstellung eines Transistorbauelementes mit In-Situ erzeugten Drain- und Source-Gebieten mit einer verformungsinduzierenden Legierung und einem graduell variierenden Dotierstoffprofil und entsprechendes Transistorbauelement
US8901537B2 (en) * 2010-12-21 2014-12-02 Intel Corporation Transistors with high concentration of boron doped germanium
US8710632B2 (en) * 2012-09-07 2014-04-29 United Microelectronics Corp. Compound semiconductor epitaxial structure and method for fabricating the same
US8497177B1 (en) * 2012-10-04 2013-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a FinFET device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201342601A (zh) * 2011-12-19 2013-10-16 Intel Corp 第三族氮化物奈米線電晶體

Also Published As

Publication number Publication date
CN105280699A (zh) 2016-01-27
US9269777B2 (en) 2016-02-23
CN105280699B (zh) 2018-06-05
TW201605050A (zh) 2016-02-01
US20160027877A1 (en) 2016-01-28

Similar Documents

Publication Publication Date Title
TWI559550B (zh) 半導體裝置、鰭式場效電晶體裝置與其形成方法
US11670717B2 (en) Structure of S/D contact and method of making same
US10629737B2 (en) Method for fabricating FinFET including forming an oxide layer
TWI502747B (zh) 半導體元件與其製造方法
KR101701562B1 (ko) 반도체 디바이스 및 그 제조 방법
US8786019B2 (en) CMOS FinFET device
TWI538217B (zh) 鰭式場效電晶體裝置及其製作方法
KR101769211B1 (ko) Finfet 디바이스를 위한 방법 및 구조체
US9620633B2 (en) Quantum well fin-like field effect transistor (QWFinFET) having a two-section combo QW structure
US9190484B2 (en) Vertical tunneling field-effect transistor cell and fabricating the same
TWI567981B (zh) 鰭部件的結構及其製造方法
US9721955B2 (en) Structure and method for SRAM FinFET device having an oxide feature
US20160104793A1 (en) Structure and Method for FinFET Device
US9859276B2 (en) FinFET semiconductor device having fins with stronger structural strength
TWI582904B (zh) 半導體裝置及其形成方法
KR101656151B1 (ko) ＦｉｎＦＥＴ 디바이스를 위한 구조물 및 방법
TWI555067B (zh) 積體電路裝置及其製造方法
TWI728481B (zh) 半導體結構及其形成方法
US9496385B2 (en) Structure and method of forming semiconductor device
TWI524530B (zh) 半導體裝置及其製造方法