TWI556586B - 接收器和資料切割器 - Google Patents

接收器和資料切割器 Download PDF

Info

Publication number
TWI556586B
TWI556586B TW101129308A TW101129308A TWI556586B TW I556586 B TWI556586 B TW I556586B TW 101129308 A TW101129308 A TW 101129308A TW 101129308 A TW101129308 A TW 101129308A TW I556586 B TWI556586 B TW I556586B
Authority
TW
Taiwan
Prior art keywords
signal
delay time
input terminal
receiver
switch
Prior art date
Application number
TW101129308A
Other languages
English (en)
Other versions
TW201407970A (zh
Inventor
江宗遠
高念安
Original Assignee
普誠科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 普誠科技股份有限公司 filed Critical 普誠科技股份有限公司
Priority to TW101129308A priority Critical patent/TWI556586B/zh
Priority to CN201210473005.7A priority patent/CN103595428B/zh
Priority to US13/788,870 priority patent/US20140050287A1/en
Publication of TW201407970A publication Critical patent/TW201407970A/zh
Application granted granted Critical
Publication of TWI556586B publication Critical patent/TWI556586B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
  • Circuits Of Receivers In General (AREA)
  • Dc Digital Transmission (AREA)

Description

接收器和資料切割器
本發明係關於一種接收器，特別係關於可用於減少系統啟動時間(system start-up time)的接收器。
在傳統的接收器(receiver)中，濾波器(filter)的時間常數(time constant)係根據射頻(radio frequency，RF)信號的資料速度(data rate)決定。當資料速度越慢，濾波器的時間常數必須設定得更大。
對於可攜式產品或是節能的應用來說，接收器在不使用時經常會進入非致能(或休眠)狀態，此時系統啟動時間便會影響產品反應時間。
當濾波器的時間常數太大將導致接收器的系統啟動時間變長，也間接使得產品反應時間變慢。
為了解決以上問題，需要一種可以減少系統啟動時間的接收器。
本發明提供一種接收器，用於減少一系統啟動時間，包括：一天線，用以接收一射頻信號；一射頻電路，用以根據上述射頻信號產生一中頻信號；一解調電路，用以解調上述中頻信號以產生一解調信號；以及一資料切割器，包括：一濾波器，用以過濾上述解調信號以產生一比較位準；一比較器，具有接收上述解調信號之一正輸入端，並具有接收上述比較位準之一負輸入端，且比較上述解調信 號和上述比較位準以產生一數位信號；一切換開關，耦接在上述正輸入端和上述負輸入端之間；以及一延遲時間產生器，用以根據一致能信號決定是否在一延遲時間內導通上述切換開關。
另外，本發明提供一種資料切割器，用於減少一系統啟動時間，包括：一濾波器，用以過濾一解調信號以產生一比較位準；一比較器，具有接收上述解調信號之一正輸入端，並具有接收上述比較位準之一負輸入端，且比較上述解調信號和上述比較位準以產生一數位信號；以及一切換開關，耦接在上述正輸入端和上述負輸入端之間；以及一延遲產生器，用以根據一致能信號決定是否在一延遲時間內導通上述切換開關。
第1圖係顯示根據本發明一實施例所述之接收器100之示意圖。如第1圖所示，接收器100可以包括：天線110、射頻電路(RF circuit)120、解調電路(demodulation circuit)130，以及資料切割器(data slicer)150。天線110可用以接收射頻信號SR。天線110可以是平面倒F型天線(planar inverted F antenna)、單極天線(monopole antenna)、迴路天線(loop antenna)、螺旋天線(helical antenna)或晶片天線(chip antenna)。射頻電路120可以包括低雜訊放大器(low-noise amplifier)、混頻器(mixer)和本地振盪器(local oscillator)(未圖示)，並用以根據射頻信號SR產生中頻信號SM。解調電路130可用以解調中頻信號SM以產生解調 信號SD。
資料切割器150可以包括：濾波器152、比較器(comparator)154、切換開關(switch)156，以及延遲時間產生器(delay generator)158。濾波器152可用以過濾解調信號SD以產生比較位準SF。濾波器152可以是低通濾波器(low pass filter)，並包括電阻器R和電容器C，其中，電阻器R耦接在解調電路130和比較器154的負輸入端INN之間，而電容器C耦接在比較器154的負輸入端INN和接地電位VSS之間。
在本發明一實施例中，電阻器R的電阻值約介於10kΩ和200kΩ之間，而電容器C的電容值約介於10nF和150nF之間。然而，本發明並不限於此，使用者可根據射頻信號SR的資料速度選擇適合的電阻值和電容值。
比較器154具有接收解調信號SD之正輸入端INP，並具有接收比較位準SF之負輸入端INN。比較器154係用以比較解調信號SD和比較位準SF以產生數位信號SG。切換開關156耦接在正輸入端INP和負輸入端INN之間。延遲時間產生器158可用以根據致能信號EN決定是否在系統啟動後於一延遲時間TD內導通或關閉(turn on或off)切換開關156。在本發明一實施例中，延遲時間TD為一固定時間；而在本發明另一實施例中，延遲時間產生器158更可根據控制信號SC來調整延遲時間TD。
更詳細地說，若致能信號EN由接地電位VSS變為工作電位VDD時，延遲時間產生器158可產生一切換信號 SWC，而在延遲時間TD內導通切換開關156。在延遲時間TD期滿之後，延遲時間產生器158可產生一切換信號SWC，而使切換開關156關閉(turn off)。
第2圖係顯示根據本發明一實施例所述之電位和時間關係圖。如第2圖所示，致能信號EN由接地電位VSS變為工作電位VDD，然後一直保持在工作電位VDD。延遲時間產生器158產生之切換信號SWC由接地電位VSS變為工作電位VDD，然後持續保持在工作電位VDD一段延遲時間TD。在延遲時間TD期滿之後，切換信號SWC又變回接地電位VSS。比較器154的正輸入端INP的電位V1對時間的關係如曲線C1所示，而比較器154的負輸入端INN的電位V2對時間的關係如曲線C2所示。
當切換開關156被導通時，負輸入端INN接收到解調信號SD和比較位準SF。這加快了電容器C的充電速度，並使電位V2花費更少的充電時間TC以由接地電位VSS上升到一偏壓電位(bias voltage)VB。在理想的設計中，在延遲時間TD後，電位V2剛好上升到偏壓電位；換言之，延遲時間TD和充電時間TC剛好相等。資料切割器150的系統啟動時間TS通常定義為數位信號SG的第一個完整周期，而系統啟動時間TS和充電時間TC有關。若充電時間TC越短，則系統啟動時間TS也跟著縮短。
第3圖係顯示根據本發明另一實施例所述之接收器300之示意圖。如第3圖所示，接收器300的資料切割器350的切換開關為NMOS電晶體(N-channel Metal-Oxide-Semiconductor Field-Effect Transistor)M1。NMOS電晶體M1耦接在正輸入端INP和負輸入端INN之間，並具有耦接到延遲產生器158之閘極，其中上述閘極用以接收切換信號SWC。其餘元件和信號和第1、2圖相似，不再做重複說明。值得注意的是，切換開關156亦可以用PMOS電晶體(P-channel Metal-Oxide-Semiconductor Field-Effect Transistor)、傳輸閘(transmission gate)或類似之半導體元件開關實施之。
本發明的延遲時間產生器158可用以在延遲時間TD內導通切換開關156，減少了資料切割器150的系統啟動時間TS。這有效地改善了接收器和資料切割器的效能。
本發明雖以較佳實施例揭露如上，然其並非用以限定本發明的範圍，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、300‧‧‧接收器
110‧‧‧天線
120‧‧‧射頻電路
130‧‧‧解調電路
150、350‧‧‧資料切割器
152‧‧‧濾波器
154‧‧‧比較器
156‧‧‧切換開關
158‧‧‧延遲時間產生器
C‧‧‧電容器
C1、C2‧‧‧曲線
EN‧‧‧致能信號
INP‧‧‧正輸入端
INN‧‧‧負輸入端
R‧‧‧電阻器
SR‧‧‧射頻信號
SM‧‧‧中頻信號
SD‧‧‧解調信號
SF‧‧‧比較位準
SG‧‧‧數位信號
SC‧‧‧控制信號
SWC‧‧‧切換信號
TC‧‧‧充電時間
TD‧‧‧延遲時間
TS‧‧‧系統啟動時間
V1、V2‧‧‧電位
VB‧‧‧偏壓電位
VDD‧‧‧工作電位
VSS‧‧‧接地電位
第1圖係顯示根據本發明一實施例所述之接收器之示意圖；第2圖係顯示根據本發明一實施例所述之電位和時間關係圖；第3圖係顯示根據本發明另一實施例所述之接收器300之示意圖。
100‧‧‧接收器
110‧‧‧天線
120‧‧‧射頻電路
130‧‧‧解調電路
150‧‧‧資料切割器
152‧‧‧濾波器
154‧‧‧比較器
156‧‧‧切換開關
158‧‧‧延遲時間產生器
C‧‧‧電容器
EN‧‧‧致能信號
INP‧‧‧正輸入端
INN‧‧‧負輸入端
R‧‧‧電阻器
SR‧‧‧射頻信號
SM‧‧‧中頻信號
SD‧‧‧解調信號
SF‧‧‧比較位準
SG‧‧‧數位信號
SC‧‧‧控制信號
SWC‧‧‧切換信號
V1、V2‧‧‧電位
VSS‧‧‧接地電位

Claims (14)

  1. 一種接收器，用於減少一系統啟動時間，包括：一天線，用以接收一射頻信號；一射頻電路，用以根據上述射頻信號產生一中頻信號；一解調電路，用以解調上述中頻信號以產生一解調信號；以及一資料切割器，包括：一濾波器，用以過濾上述解調信號以產生一比較位準；一比較器，具有接收上述解調信號之一正輸入端，並具有接收上述比較位準之一負輸入端，且比較上述解調信號和上述比較位準以產生一數位信號；一切換開關，直接電性連接在上述正輸入端和上述負輸入端之間；以及一延遲時間產生器，用以根據一致能信號決定是否在一延遲時間內導通上述切換開關。
  2. 如申請專利範圍第1項所述之接收器，其中上述延遲時間產生器更根據一控制信號調整上述延遲時間。
  3. 如申請專利範圍第1項所述之接收器，其中若上述致能信號由一接地電位變為一工作電位時，上述延遲產生器在上述延遲時間內導通上述切換開關，並在上述延遲時間期滿之後不導通上述切換器。
  4. 如申請專利範圍第1項所述之接收器，其中上述濾 波器包括一電阻器和一電容器，上述電阻器耦接在上述解調電路和上述負輸入端之間，而上述電容器耦接在上述負輸入端和一接地電位之間。
  5. 如申請專利範圍第4項所述之接收器，其中上述電阻器的一電阻值介於10kΩ和200kΩ之間。
  6. 如申請專利範圍第4項所述之接收器，其中上述電容器的一電容值介於10nF和150nF之間。
  7. 如申請專利範圍第1項所述之接收器，其中上述切換開關為一NMOS電晶體，上述NMOS電晶體具有耦接到上述延遲時間產生器之一閘極。
  8. 一種資料切割器，用於減少一系統啟動時間，包括：一濾波器，用以過濾一解調信號以產生一比較位準；一比較器，具有接收上述解調信號之一正輸入端，並具有接收上述比較位準之一負輸入端，且比較上述解調信號和上述比較位準以產生一數位信號；以及一切換開關，直接電性連接在上述正輸入端和上述負輸入端之間；以及一延遲時間產生器，用以根據一致能信號決定是否在一延遲時間內導通上述切換開關。
  9. 如申請專利範圍第8項所述之資料切割器，其中上述延遲產生器更根據一控制信號調整上述延遲時間。
  10. 如申請專利範圍第8項所述之資料切割器，其中若上述致能信號由一接地電位變為一工作電位時，上述延 遲時間產生器在上述延遲時間內導通上述切換開關，並在上述延遲時間期滿之後不導通上述切換開關。
  11. 如申請專利範圍第8項所述之資料切割器，其中上述濾波器包括一電阻器和一電容器。
  12. 如申請專利範圍第11項所述之資料切割器，其中上述電阻器的一電阻值介於10kΩ和200kΩ之間。
  13. 如申請專利範圍第11項所述之資料切割器，其中上述電容器的一電容值介於10nF和150nF之間。
  14. 如申請專利範圍第8項所述之資料切割器，其中上述切換開關為一NMOS電晶體，上述NMOS電晶體具有耦接到上述延遲時間產生器之一閘極。
TW101129308A 2012-08-14 2012-08-14 接收器和資料切割器 TWI556586B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW101129308A TWI556586B (zh) 2012-08-14 2012-08-14 接收器和資料切割器
CN201210473005.7A CN103595428B (zh) 2012-08-14 2012-11-20 接收器和数据切割器
US13/788,870 US20140050287A1 (en) 2012-08-14 2013-03-07 Data slicer for reducing system start-up time and receiver with the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101129308A TWI556586B (zh) 2012-08-14 2012-08-14 接收器和資料切割器

Publications (2)

Publication Number Publication Date
TW201407970A TW201407970A (zh) 2014-02-16
TWI556586B true TWI556586B (zh) 2016-11-01

Family

ID=50085431

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101129308A TWI556586B (zh) 2012-08-14 2012-08-14 接收器和資料切割器

Country Status (3)

Country Link
US (1) US20140050287A1 (zh)
CN (1) CN103595428B (zh)
TW (1) TWI556586B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4575863A (en) * 1983-12-22 1986-03-11 Motorola, Inc. Fast recovery bias circuit
US4821292A (en) * 1987-06-03 1989-04-11 General Electric Company Adaptive limiter/detector which changes time constant upon detection of dotting pattern
US20070132436A1 (en) * 2005-12-13 2007-06-14 Silicon Laboratories Inc. Mcu with on-chip boost converter controller

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4631737A (en) * 1984-12-06 1986-12-23 Motorola, Inc. Self biasing direct coupled data limiter
KR100689033B1 (ko) * 2001-02-02 2007-03-08 삼성전자주식회사 데이터 슬라이서 및 이를 적용한 알에프 수신기
JP2005176225A (ja) * 2003-12-15 2005-06-30 Matsushita Electric Ind Co Ltd 信号補正装置
JP2006191180A (ja) * 2004-12-28 2006-07-20 Sharp Corp 光受信機
US8750431B2 (en) * 2009-02-23 2014-06-10 Freescale Semiconductor, Inc. Logarithmic detector and method of pre-charging an average filter on a logarithmic detector
JP5823747B2 (ja) * 2010-09-03 2015-11-25 セイコーインスツル株式会社 消費電力制御装置、時計装置、電子機器、消費電力制御方法、及び消費電力制御プログラム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4575863A (en) * 1983-12-22 1986-03-11 Motorola, Inc. Fast recovery bias circuit
US4821292A (en) * 1987-06-03 1989-04-11 General Electric Company Adaptive limiter/detector which changes time constant upon detection of dotting pattern
US20070132436A1 (en) * 2005-12-13 2007-06-14 Silicon Laboratories Inc. Mcu with on-chip boost converter controller

Also Published As

Publication number Publication date
US20140050287A1 (en) 2014-02-20
CN103595428A (zh) 2014-02-19
CN103595428B (zh) 2015-10-07
TW201407970A (zh) 2014-02-16

Similar Documents

Publication Publication Date Title
US10367462B2 (en) Crystal amplifier with additional high gain amplifier core to optimize startup operation
US9356554B2 (en) Relaxation oscillator with current and voltage offset cancellation
JP3818624B2 (ja) 無線通信システム
JP5048847B2 (ja) ゲート時間／デジタル変換器を有するデジタル位相ロックドループ
US8781428B2 (en) Frequency synthesizer
US20150061786A1 (en) Crystal oscillator circuit having low power consumption, low jitter and wide operating range
Choi et al. An interference-aware 5.8 GHz wake-up radio for ETCS
JP2005109618A (ja) 通信用半導体集積回路および携帯端末システム
US20110241791A1 (en) Oscillating signal generating device and related method
TW201029321A (en) Tunable filter with gain control circuit
TWI427933B (zh) 鎖相迴路及其方法
US9225341B2 (en) Automatic amplitude control circuit
US6861917B2 (en) Oscillator system with switched-capacitor network and method for generating a precision time reference
TWI556586B (zh) 接收器和資料切割器
US11181939B2 (en) Multi-mode oscillation circuitry with stepping control
JP2003234651A (ja) 位相同期ループ回路
US9503136B2 (en) Receiver and receiving method of receiver
JP2008017287A (ja) Ｒｃキャリブレーション回路と、それを用いたｒｃキャリブレーション機能付ｒｃフィルタ回路、受信チューナおよび携帯端末
US8593231B2 (en) System and method for amplitude contorl of a crystal oscillator
US11496138B2 (en) Frequency stabilization
WO2005084037A3 (en) Method and apparatus for setting a voltage controlled crystal oscillator in a video processing device
JP4873387B2 (ja) 利得制御方法
US9059781B2 (en) Radio communication device, transmission circuit and buffer circuit
JP2013119725A (ja) Ｒｓｓｉ信号誤検出防止回路
JP5642615B2 (ja) 発振器

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees