TWI555062B - 形成摻雜區圖案的方法 - Google Patents
形成摻雜區圖案的方法 Download PDFInfo
- Publication number
- TWI555062B TWI555062B TW102113281A TW102113281A TWI555062B TW I555062 B TWI555062 B TW I555062B TW 102113281 A TW102113281 A TW 102113281A TW 102113281 A TW102113281 A TW 102113281A TW I555062 B TWI555062 B TW I555062B
- Authority
- TW
- Taiwan
- Prior art keywords
- pattern
- doped region
- layout pattern
- sub
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 59
- 238000012937 correction Methods 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 29
- 229920002120 photoresistant polymer Polymers 0.000 claims description 17
- 238000005468 ion implantation Methods 0.000 claims description 16
- 230000003287 optical effect Effects 0.000 claims description 15
- 230000000875 corresponding effect Effects 0.000 claims description 6
- 238000011161 development Methods 0.000 claims description 4
- 238000012546 transfer Methods 0.000 claims description 4
- 230000002596 correlated effect Effects 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Description
本發明係關於一種形成摻雜區圖案的方法，尤指一種光罩上的摻雜區圖案的形成方法。
由於電子產品及其周邊產品係朝輕薄短小方向發展，在半導體製程中，元件縮小化與積集化是必然之趨勢，也是各界積極發展的重要課題，其中微影技術(lithography)係決定元件性能之關鍵技術。
現行的半導體製程係先將積體電路(integrated circuits)的設計圖案形成於一光罩上，隨後將光罩上的圖案藉由包含曝光與顯影步驟的微影技術，以一定比例轉移到半導體晶片上的光阻層中，並進一步配合相關的蝕刻製程，將元件逐步形成於半導體晶片上，或是以光阻層作為遮罩，進行離子佈植製程，將MOS電晶體的輕汲極摻雜(lightly doped drain,LDD)區或源極/汲極摻雜區形成於半導體晶片中。
然而，進行離子佈植製程時，半導體晶片所收到的摻雜量會受到前層結構的影響，產生微負荷效應(micro-loading effect)的現象，也就是說，當半導體晶片上具有任意分佈的已形成的前層結構，在進行離子佈植製程後，完全暴露的半導體晶片所接收到的單位面積摻雜量將大於被前層結構所部分覆蓋的半導體晶片所接收到的單位面積摻雜量，使得橫跨前層結構的摻雜區圖案將發生扭曲或變形等非預期的現象，而降低製程良率與製程容忍度(process window)。因此，如何改善相鄰前層結構的摻雜區圖案的完整性，以
提升半導體裝置的效能實為相關技術者所欲改進之課題。
本發明之目的之一在於提供一種形成摻雜區圖案的方法，以提高摻雜區的光罩圖案之正確性。
本發明之一較佳實施例是提供一種形成摻雜區圖案的方法，包括下列步驟。首先，提供一元件佈局圖案包括一閘極佈局圖案以及一摻雜區佈局圖案予一電腦系統。接著，將元件佈局圖案分割為複數個子區域，其中各子區域具有不同的閘極佈局圖案之一圖案密集度。隨後，分別對各子區域的摻雜區佈局圖案進行至少一次光學鄰近修正(optical proximity correction,OPC)運算，以在各子區域分別形成一修正的子摻雜區佈局圖案。最後，合併各修正的子摻雜區佈局圖案以形成一已修正的摻雜區佈局圖案，且由電腦系統輸出已修正的摻雜區佈局圖案至一光罩。
本發明係先將摻雜區佈局圖案分類為複數個子區域，並對僅具有部分摻雜區佈局圖案或同時具有部分摻雜區以及部分閘極佈局圖案的各子區域分別進行摻雜區佈局圖案的光學鄰近修正運算，使摻雜區佈局圖案係參照閘極佈局圖案之圖案密集度進行修正，以提高後續形成於光罩上的摻雜區圖案之正確形，並使透過此光罩所進行的離子佈植製程，可克服半導體晶片上已形成的閘極所造成的微負荷效應之影響，於半導體晶片上形成具有預期圖案與預期摻雜量的摻雜區，提升半導體裝置的效能。
10，12，14，16，18，20，22‧‧‧步驟
100‧‧‧元件佈局圖案
102‧‧‧閘極佈局圖案
102A‧‧‧條狀圖案
104，104A‧‧‧摻雜區佈局圖案
104’，104”‧‧‧已修正的摻雜區佈局圖案
106A，106B，106C，106D，106E‧‧‧子摻雜區佈局圖案
108，112，202‧‧‧第一子區域
110，114，204‧‧‧第二子區域
116‧‧‧第三子區域
D1，D2，D3，D4，D5‧‧‧修正值
Q‧‧‧端點
R1‧‧‧第一參考圖案
R2‧‧‧第二參考圖案
T‧‧‧目標圖案
Y‧‧‧方向
第1圖繪示了本發明之一較佳實施例之形成摻雜區圖案的方法的流程圖。
第2圖至8第圖繪示了本發明之一較佳實施例之形成摻雜區圖案的方法的示
意圖。
為使熟習本發明所屬技術領域之一般技藝者能更進一步了解本發明，下文特列舉本發明之較佳實施例，並配合所附圖式，詳細說明本發明的構成內容及所欲達成之功效。
請參考第1圖至第8圖。第1圖繪示了本發明之一較佳實施例之形成摻雜區圖案的方法的流程圖。第2圖至8第圖繪示了本發明之一較佳實施例之形成摻雜區圖案的方法的示意圖。如第1圖所示，首先，進行步驟10：步驟10：提供一元件佈局圖案包括一閘極佈局圖案以及一摻雜區佈局圖案予一電腦系統。
請參考第2圖，首先提供一元件佈局圖案予一電腦系統之一儲存媒介中，元件佈局圖案係指後續欲轉移至一光罩或半導體基底上的一目標層例如：光阻層之理想圖案，其包含複數個可轉印性圖案(printable feature)，且該等可轉印性圖案又可包任何用以構成積體電路(integrated circuits，IC)的特徵圖案例如摻雜區圖案、元件圖案、電路的佈局圖案(layout)等。在本實施例中，元件佈局圖案100係由一閘極佈局圖案102以及一摻雜區佈局圖案104共同組成。閘極佈局圖案102可後續形成於一閘極光罩(圖未示)上，係用於定義一半導體基底的主動區域中所需形成的閘極；而摻雜區佈局圖案104可後續形成於一摻雜區光罩(圖未示)上，係用於定義一半導體基底的主動區域中所需形成的摻雜區例如：輕汲極摻雜(lightly doped drain,LDD)區或源極/汲極摻雜區。一般而言，係完成閘極製程後，再進行摻雜區製程，也就是說，在摻雜區形成之前，閘極已形成於半導體基底上，閘極的存在將可能影響形成摻雜區所需進行的離子佈植製程。更詳細地說，完全暴露的半導體基底所接收
到的單位面積摻雜量將大於被閘極所部分覆蓋的半導體基底所接收到的單位面積摻雜量。在形成摻雜區的製程中，已形成的閘極之結構與摻雜區光罩可共同定義摻雜區的形狀、尺寸與位置，且摻雜區將形成於閘極所暴露的主動區域中。閘極佈局圖案102以及摻雜區佈局圖案104分別包括複數個條狀圖案，且閘極佈局圖案102的各條狀圖案與摻雜區佈局圖案104的各條狀圖案彼此垂直，但不以此為限。接下來，進行步驟12：步驟12：將元件佈局圖案分割為複數個子區域，其中各子區域具有不同的閘極佈局圖案之一圖案密集度。
將元件佈局圖案100分割為複數個子區域的方法可包括下列步驟。首先，將元件佈局圖案100製作於一測試光罩(圖未示)且透過微影製程將元件佈局圖案100轉移至一半導體基底的光阻層上，此步驟也可透過模擬方式完成。接著，如第3圖所示，以固定面積將摻雜區佈局圖案104分割為數個子摻雜區佈局圖案106A/106B/106C/106D/106E，並用一特定軟體收集子摻雜區佈局圖案106A/106B/106C/106D/106E(亦即摻雜區佈局圖案104之各部分圖案)的光罩錯誤增強因子(mask error enhancement factor，MEEF)以及強度值(Intensity)等參數資料，接著，將這些參數代入一公式，使子摻雜區佈局圖案106A/106B/106C/106D/106E在運算後分別具有一判別值，此公式可以函數形式表示，例如：D=f(MEEF，Intensity)，其中D代表判別值，f代表函數公式。判別值D可用於協助評估此子摻雜區佈局圖案106A/106B/106C/106D/106E是否具有較複雜的邊緣形狀、小線寬或是與相鄰之閘極佈局圖案102的間距過小。
更詳細地說，光罩錯誤增強因子(MEEF)代表著半導體晶片上的光阻層之圖案變動量與光罩之圖案變動量的比值，舉例來說，當圖案的光罩錯
誤增強因子(MEEF)越大時，表示在光罩上相同的圖案之線寬變動量，會造成越大的半導體晶片上的光阻層之圖案線寬變動量，因此，圖案越需要被精準地修正，也就是說，判別值D將正相關於光罩錯誤增強因子(MEEF)，且公式中光罩錯誤增強因子(MEEF)的係數較佳為正數。強度值(Intensity)代表著轉移至光阻層上的子摻雜區佈局圖案106A/106B/106C/106D/106E所接收的光線強度，當強度值(Intensity)越大時，表示相鄰之閘極佈局圖案102越少，子摻雜區佈局圖案106A/106B/106C/106D/106E的光線接收率較佳，也就是說，轉移至半導體晶片上的光阻層之圖案的品質將越佳，而未受到相鄰之閘極佈局圖案102的影響，因此，判別值D將負相關於強度值(Intensity)，且公式中強度值(Intensity)的係數較佳為負數。
隨後，如第4圖所示，將摻雜區佈局圖案104之各部分圖案亦即子摻雜區佈局圖案106A/106B/106C/106D/106E的判別值D與一分界值做比較，此分界值係一變動值，與佈局圖案之圖案密集度、光源種類或光源架構等製程條件相關。在本實施例中，係將判別值D實質上大於分界值的子摻雜區佈局圖案106C/106D/106E分別定義為一目標圖案T。然後，以各目標圖案T作為一參考點，選取一特定範圍，例如：係以各目標圖案T的一端點Q為圓心，一特定數值為半徑，使各目標圖案T可分別決定一圓形區域作為各特定範圍，並將各特定範圍接觸的幾何圖案包括部分摻雜區佈局圖案104以及部分閘極佈局圖案102共同定義為第一子區域108。此外，以類似方式，將其他子摻雜區佈局圖案106A/106B分別作為一參考點，選取一特定範圍，以定義為第二子區域110。此時，第一子區域108中閘極佈局圖案102之圖案密集度係實質上大於第二子區域110的閘極佈局圖案102之圖案密集度。
將元件佈局圖案分割為複數個子區域的方法不以上述為限，也可包括下列步驟。首先，如第5圖所示，比對閘極佈局圖案102以及摻雜區佈
局圖案104，將重疊閘極佈局圖案102的摻雜區佈局圖案104定義為複數個參考圖案，並將僅一側相鄰其他參考圖案的參考圖案定義為第一參考圖案R1，而兩側均相鄰其他參考圖案的參考圖案定義為第二參考圖案R2，也就是說，第一參考圖案R1係重疊閘極佈局圖案102中位於外側的條狀圖案，而第二參考圖案R2係重疊閘極佈局圖案102中位於內側的條狀圖案。接著，將第二參考圖案R2、二第二參考圖案R2之間的摻雜區佈局圖案以及被第二參考圖案R2部分重疊的閘極佈局圖案(亦即閘極佈局圖案中內側的條狀圖案)共同定義為一第一子區域112；將第一參考圖案R1、第一參考圖案R1與第二參考圖案R2之間的摻雜區佈局圖案以及被第一參考圖案R1部分重疊的閘極佈局圖案(亦即閘極佈局圖案中外側的條狀圖案)共同定義為一第二子區域114；並將第一子區域與第二子區域之外的剩餘的元件佈局圖案100定義為一第三子區域116。各子區域具有不同的閘極佈局圖案102之一圖案密集度，在本實施例中，閘極佈局圖案102之圖案密集度由大而小依序為第一子區域112、第二子區域114以及第三子區域116，也就是說，該些子區域具有的閘極佈局圖案之圖案密集度沿一固定方向Y呈遞增分布。
此外，也可直接依照閘極佈局圖案102之圖案密集度，將元件佈局圖案100分割為複數個子區域。例如：如第6圖所示，將單位面積中閘極佈局圖案102之圖案密集度較大的緻密區(dense region)定義為第一子區域202，而單位面積中閘極佈局圖案102之圖案密度較小的孤立區(isolated region)則可被定義為第二子區域204，也就是說，第一子區域202的閘極佈局圖案之圖案密集度係實質上大於第二子區域204的閘極佈局圖案之圖案密集度。子區域的數目不以二個為限，可依元件佈局圖案100中閘極佈局圖案102之分佈情形進行調整。
步驟14：分別對各子區域的摻雜區佈局圖案進行至少一次光學鄰
近修正(optical proximity correction,OPC)運算，以在各子區域分別形成一修正的子摻雜區佈局圖案。
步驟16：合併各該修正的子摻雜區佈局圖案以形成一已修正的摻雜區佈局圖案。
在完成元件佈局圖案100的分割後，可繼續對各子區域的摻雜區佈局圖案104透過電腦系統進行至少一次光學鄰近修正(OPC)運算例如：模擬式(model-based)光學鄰近修正運算。值得注意的是，在本實施例中，模擬式光學鄰近修正運算將參考摻雜區佈局圖案104的輪廓、摻雜區佈局圖案104彼此之間的相對關係，以及摻雜區佈局圖案104與相對應的閘極佈局圖案102之間的相對關係，以修正各子區域中的摻雜區佈局圖案104，且未改變閘極佈局圖案102。特別是同時包含部分閘極佈局圖案102以及部分摻雜區佈局圖案104的子區域，例如：如第4圖所示的第一子區域108、如第5圖所示的第一子區域112與第二子區域114、如第6圖所示的第一子區域202。
模擬式(model-based)光學鄰近修正運算，是對一測試圖案(Test Pattern)進行曝光，並將曝光結果與所欲轉移之原始圖案相比對，取得二者之間的偏移程度，以決定是否進行校正，並依據二者之間的偏差，利用電腦系統進行修正之計算而決定校正的程度。其中電腦系統係根據二維的原始圖案來做整體之計算，依計算結果添加一連串圖形，改變測試圖案之形狀，以彌補圖案轉移過程中可能產生的誤差，而且此計算過程會重複數次，因此，模擬式光學鄰近修正運算的精確度(accuracy)很高。
在本實施例中，可分別對複數個子區域進行模擬式光學鄰近修正運算後，以分別形成一修正的子摻雜區佈局圖案，且修正的子摻雜區佈局圖案與相對應的部分摻雜區佈局圖案的差異程度，亦即修正的子摻雜區佈局圖
案之一修正值，係正相關於各子區域中閘極佈局圖案之圖案密集度。隨後，再合併各修正的子摻雜區佈局圖案以形成一已修正的摻雜區佈局圖案。
如第7圖所示，摻雜區佈局圖案104係欲形成於半導體晶片的光阻層上的條狀圖案，而已修正的摻雜區佈局圖案104’為經過模擬式光學鄰近修正運算後對應摻雜區佈局圖案104的修正圖案。已修正的摻雜區佈局圖案104’與相對應的部分摻雜區佈局圖案104的差異程度可定義為已修正的摻雜區佈局圖案104’之一修正值，更詳細地說，摻雜區佈局圖案104之一邊線與已修正的摻雜區佈局圖案104’之一邊線的間距可定義為一修正值D1/D2/D3。為使位於閘極佈局圖案102之二條狀圖案間的摻雜區佈局圖案104具有預期圖案與預期摻雜量，摻雜區佈局圖案104的邊線將被外移，以增加位於閘極佈局圖案102之二條狀圖案間的摻雜區佈局圖案104之面積，使已修正的摻雜區佈局圖案104’與原始的摻雜區佈局圖案104之間距為修正值D3。例如：當摻雜區佈局圖案104的一線寬係實質上小於200奈米(nanometer,nm)時，修正值D3實質上約為35奈米至40奈米。而僅一側相鄰閘極佈局圖案102之外側條狀圖案102A的摻雜區佈局圖案104，為避免閘極佈局圖案102的遮蔽造成摻雜量不足，修正方式亦是外移摻雜區佈局圖案104的邊線，但其外移程度係小於兩側均相鄰閘極佈局圖案102之條狀圖案的摻雜區佈局圖案104，也就是說，修正值D2將實質上小於修正值D3，亦即修正值D2/D3係正相關於閘極佈局圖案102之圖案密集度。此外，為避免未相鄰閘極佈局圖案102的摻雜區佈局圖案104形成的圖案尺寸過大或摻雜量過多，摻雜區佈局圖案104的邊線較佳係被內移，使已修正的摻雜區佈局圖案104’與原始的摻雜區佈局圖案104之間距為修正值D1。
在另一實施例中，如第8圖所示，摻雜區佈局圖案104A亦可包含複數個條狀圖案。同樣地，為增加透過閘極佈局圖案102之二條狀圖案間
的摻雜區佈局圖案104A以及僅一側相鄰閘極佈局圖案102之外側條狀圖案102A的摻雜區佈局圖案104A所形成的摻雜區的正確性，摻雜區佈局圖案104A的邊線係被外移；而未相鄰閘極佈局圖案102之條狀圖案的摻雜區佈局圖案104A的邊線則較佳係被內移，以形成已修正的摻雜區佈局圖案104”。值得注意的是，已修正的摻雜區佈局圖案104”與摻雜區佈局圖案104A的差異程度，在已修正的摻雜區佈局圖案104”的二條狀圖案之間會小於在已修正的摻雜區佈局圖案104”的二條狀圖案之相對外側，也就是說，修正值D5係實質上小於修正值D4。
步驟18：由電腦系統輸出已修正的摻雜區佈局圖案至一光罩。
最後，可將已修正的摻雜區佈局圖案104’由電腦系統輸出至一光罩，且此光罩係用於定義半導體基底的主動區域中所需形成的摻雜區之圖形。視情況需要，在輸出已修正的摻雜區佈局圖案104’至光罩之前，可先檢查已修正的摻雜區佈局圖案104’是否符合製程規則檢測(process rule check；PRC)的規則，以確認已修正的摻雜區佈局圖案104’的正確性，當已修正的摻雜區佈局圖案104’完全符合製程規則檢測的規則時，則可將此已修正的摻雜區佈局圖案104’輸出至光罩；然而，若已修正的摻雜區佈局圖案104’有部份或全部不符合製程規則檢測的規則時，則可將已修正的摻雜區佈局圖案104’再次提供於電腦系統，進行部分或全部的再修正。
此外，在形成定義摻雜區的光罩後，將光罩上的圖案轉移至半導體基底的方法包含下列步驟。
步驟20：提供一基底，且基底包括有透過閘極佈局圖案形成的至少一閘極。
步驟22：進行一離子佈植製程，透過光罩於基底中形成複數個摻
雜區。
首先，提供一基底，基底可以例如是矽基底(silicon substrate)、磊晶矽(epitaxial silicon substrate)、矽鍺半導體基底(silicon germanium substrate)、碳化矽基底(silicon carbide substrate)或矽覆絕緣(silicon-on-insulator,SOI)基底或其他半導體基底材料所構成的基底，但不以上述為限，且基底上包含有透過閘極佈局圖案102所形成的至少一閘極。接著，進行一曝光顯影製程以轉移光罩之一圖案(已修正的摻雜區佈局圖案104’)至該基底的一光阻層中以形成一圖案化光阻層，且圖案化光阻層將暴露出部分基底。隨後，以圖案化光阻層作為一遮罩層，進行離子佈植製程，於閘極兩側的基底中形成複數個摻雜區，其中離子佈植製程包含N型離子佈植製程或P型離子佈植製程。
綜上所述，本發明係先將摻雜區佈局圖案分類為複數個子區域，並對僅具有部分摻雜區佈局圖案或同時具有部分摻雜區以及部分閘極佈局圖案的各子區域分別進行摻雜區佈局圖案的光學鄰近修正運算，使摻雜區佈局圖案係參照閘極佈局圖案之圖案密集度進行修正，且未修正閘極佈局圖案，以提高後續形成於光罩上的摻雜區圖案之正確形，並使透過此光罩所進行的離子佈植製程，可克服半導體晶片上已形成的閘極所造成的微負荷效應之影響，於半導體晶片上形成具有預期圖案與預期摻雜量的摻雜區，提升半導體裝置的效能。
10，12，14，16，18，20，22‧‧‧步驟
Claims (12)
- 一種形成摻雜區圖案的方法，包括：提供一元件佈局圖案包括一閘極佈局圖案以及一摻雜區佈局圖案予一電腦系統；將該元件佈局圖案分割為複數個子區域，其中各該子區域具有不同的該閘極佈局圖案之一圖案密集度；分別對各該子區域的該摻雜區佈局圖案進行至少一次光學鄰近修正(optical proximity correction,OPC)運算以在各該子區域分別形成一修正的子摻雜區佈局圖案；合併各該修正的子摻雜區佈局圖案以形成一已修正的摻雜區佈局圖案；以及由該電腦系統輸出該已修正的摻雜區佈局圖案至一光罩。
- 如請求項1所述之形成摻雜區圖案的方法，另包括：提供一基底，且該基底包括有透過該閘極佈局圖案形成的至少一閘極；以及進行一離子佈植製程，透過該光罩於該基底中形成複數個摻雜區。
- 如請求項2所述之形成摻雜區圖案的方法，其中透過該光罩於該基底中形成該些摻雜區的方法，包括：進行一曝光顯影製程以轉移該光罩之一圖案至該基底的一光阻層中以形成一圖案化光阻層，且該圖案化光阻層暴露出部分該基底；以及以該圖案化光阻層作為一遮罩層，進行該離子佈植製程。
- 如請求項2所述之形成摻雜區圖案的方法，其中該離子佈植製程包含N型離子佈植製程或P型離子佈植製程。
- 如請求項2所述之形成摻雜區圖案的方法，其中該摻雜區包含一輕摻雜汲極摻雜區或一源極/汲極摻雜區。
- 如請求項1所述之形成摻雜區圖案的方法，其中進行該光學鄰近修正運算包括進行模擬式(model-based)光學鄰近修正運算。
- 如請求項1所述之形成摻雜區圖案的方法，其中該閘極佈局圖案以及該摻雜區佈局圖案分別包括至少一條狀圖案。
- 如請求項7所述之形成摻雜區圖案的方法，其中該閘極佈局圖案的該條狀圖案與該摻雜區佈局圖案的該條狀圖案彼此垂直。
- 如請求項1所述之形成摻雜區圖案的方法，其中該些子區域具有的該閘極佈局圖案之該圖案密集度沿一固定方向呈遞增分布。
- 如請求項1所述之形成摻雜區圖案的方法，其中各該子區域中該已修正的摻雜區佈局圖案與相對應的部分該摻雜區佈局圖案的差異程度係正相關於各該子區域中該閘極佈局圖案之該圖案密集度。
- 如請求項10所述之形成摻雜區圖案的方法，其中該已修正的摻雜區佈局圖案與相對應的部分該摻雜區佈局圖案的差異程度包括該已修正的摻雜區佈局圖案之一修正值。
- 如請求項11所述之形成摻雜區圖案的方法，其中該修正值代表該已修正的摻雜區佈局圖案之一邊線與相對應的部分該摻雜區佈局圖案之一邊線的間距。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW102113281A TWI555062B (zh) | 2013-04-15 | 2013-04-15 | 形成摻雜區圖案的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW102113281A TWI555062B (zh) | 2013-04-15 | 2013-04-15 | 形成摻雜區圖案的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201440128A TW201440128A (zh) | 2014-10-16 |
| TWI555062B true TWI555062B (zh) | 2016-10-21 |
Family
ID=52113903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW102113281A TWI555062B (zh) | 2013-04-15 | 2013-04-15 | 形成摻雜區圖案的方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI555062B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5723233A (en) * | 1996-02-27 | 1998-03-03 | Lsi Logic Corporation | Optical proximity correction method and apparatus |
| US6269472B1 (en) * | 1996-02-27 | 2001-07-31 | Lsi Logic Corporation | Optical proximity correction method and apparatus |
| CN101213489A (zh) * | 2005-04-26 | 2008-07-02 | 株式会社瑞萨科技 | 半导体装置及其制造方法和半导体制造用掩模、光接近处理方法 |
| US7504183B2 (en) * | 2005-04-20 | 2009-03-17 | Nanya Technology Corp. | Chromeless phase-shifting mask for equal line/space dense line patterns |
| TW201131619A (en) * | 2010-03-03 | 2011-09-16 | United Microelectronics Corp | Method of manufacturing doping patterns |
-
2013
- 2013-04-15 TW TW102113281A patent/TWI555062B/zh active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5723233A (en) * | 1996-02-27 | 1998-03-03 | Lsi Logic Corporation | Optical proximity correction method and apparatus |
| US6269472B1 (en) * | 1996-02-27 | 2001-07-31 | Lsi Logic Corporation | Optical proximity correction method and apparatus |
| US7504183B2 (en) * | 2005-04-20 | 2009-03-17 | Nanya Technology Corp. | Chromeless phase-shifting mask for equal line/space dense line patterns |
| CN101213489A (zh) * | 2005-04-26 | 2008-07-02 | 株式会社瑞萨科技 | 半导体装置及其制造方法和半导体制造用掩模、光接近处理方法 |
| TW201131619A (en) * | 2010-03-03 | 2011-09-16 | United Microelectronics Corp | Method of manufacturing doping patterns |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201440128A (zh) | 2014-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9748107B2 (en) | Method for removing semiconductor fins using alternating masks | |
| TWI463246B (zh) | 半導體裝置及其製造方法，暨半導體製造用遮罩及光近接處理方法 | |
| US8788983B2 (en) | Method for correcting layout pattern and mask thereof | |
| JP3976597B2 (ja) | マスクおよびその形成方法 | |
| US20160131969A1 (en) | Mask set having feature patterns and dummy patterns | |
| US20080148218A1 (en) | Mask data generation method, mask formation method, pattern formation method | |
| CN107490932B (zh) | 掩膜版图形的修正方法 | |
| US8584053B2 (en) | Manufacturability enhancements for gate patterning process using polysilicon sub layer | |
| US20190286785A1 (en) | Design method of semiconductor integrated circuit layout | |
| US7638244B2 (en) | Method of correcting mask data, method of manufacturing a mask and method of manufacturing a semiconductor device | |
| JP4115615B2 (ja) | マスクパターン設計方法 | |
| US9559015B2 (en) | Method of forming a conductive line pattern in FinFET semiconductor devices | |
| TW200901276A (en) | Method for forming line pattern array, photomask having the same and semiconductor device fabricated thereby | |
| US7930656B2 (en) | System and method for making photomasks | |
| TWI555062B (zh) | 形成摻雜區圖案的方法 | |
| US8703608B2 (en) | Control of local environment for polysilicon conductors in integrated circuits | |
| CN102998895B (zh) | 光学邻近修正掩膜 | |
| CN107342262B (zh) | 集成电路制造方法 | |
| CN112946994B (zh) | 光学邻近修正方法及掩膜版的制作方法 | |
| JP2006276491A (ja) | マスクパターン補正方法、及びフォトマスク作製方法 | |
| US8765495B1 (en) | Method of forming pattern of doped region | |
| JP4580656B2 (ja) | 二重露光フォトマスクおよび露光方法 | |
| US20220414309A1 (en) | Method and structure for mandrel patterning | |
| US20140205953A1 (en) | Method for forming semiconductor device | |
| JP2008116506A (ja) | マスクデータ処理方法と半導体装置の製造方法 |