TWI550285B - And a storage device and electronic device for electrically correcting parameters of the wafer - Google Patents
And a storage device and electronic device for electrically correcting parameters of the wafer Download PDFInfo
- Publication number
- TWI550285B TWI550285B TW102148595A TW102148595A TWI550285B TW I550285 B TWI550285 B TW I550285B TW 102148595 A TW102148595 A TW 102148595A TW 102148595 A TW102148595 A TW 102148595A TW I550285 B TWI550285 B TW I550285B
- Authority
- TW
- Taiwan
- Prior art keywords
- electrical
- control chip
- wafer
- storage device
- memory component
- Prior art date
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
本發明係一種電氣校正參數的存取方法,尤指一種晶片之電氣校正參數的校正存取方法及其儲存裝置與電子裝置。
目前,微電子技術迅速發展,其中,作為信息技術領域基礎與核心的積體電路(Integrated Circuit,IC)技術也越來越重要,各種用途的IC晶片廣泛運用於工業生產、交通運輸和日常生活中的各種電子裝置。
由於在一般電子裝置或儲存裝置中,IC晶片是做為電子裝置或儲存裝置的控制晶片,且其在工作時需要有特定的工作電壓、工作電流以及工作頻率,因此,一般在控制晶片的製造過程中,會先校正控制晶片之電氣特性(電壓及頻率),並將校正後所產生之電氣校正參數儲存於控制晶片中的內部記憶體元件,當需使用搭載此控制晶片之電子裝置或儲存裝置時,控制晶片會先讀取儲存於內部記憶體元件之電氣校正參數,並依據此電氣校正參數以校正並設定工作電壓、工作電流以及工作頻率,使電子裝置或儲存裝置可被正常操作。
請參閱第1圖,其為習知技術之校正電氣特性的流程圖。首先,執行步驟S11,校正一晶圓上之IC晶片的電氣特性(電壓、電流及
頻率),並於校正後IC晶片產生一電氣校正參數,且將電氣校正參數儲存於IC晶片內之一內部記憶體元件,內部記憶體元件例如為一次燒錄記憶體(OTP)或熔斷器(Fuse)等。接著,執行步驟S13,進行晶圓的切割流程以及IC晶片的封裝流程。接著,執行步驟S15,進行IC晶片的上件流程,將IC晶片設置於一電子裝置或一儲存裝置的電路板上,以做為電子裝置之控制晶片。最後,執行步驟S17,將系統操作所需之韌體儲存於一外部記憶體元件後,即完成控制晶片之製造與電氣特性校正。
另外,請參閱第2圖,其為習知技術之讀取電氣校正參數的流程圖。首先,執行步驟S12,在電子裝置使用時,首先對電子裝置或儲存裝置上電。接著,執行步驟S14,控制晶片讀取內部記憶體元件所儲存之電氣校正參數,控制晶片依據電氣校正參數以校正並設定工作電壓、工作電流與工作頻率。接著,執行步驟S16,由外部記憶體元件載入系統操作所需之韌體至控制晶片。最後,步驟S18,完成電氣校正參數與韌體之載入後,即可被使用者操作。
然而,由於上述習知技術之校正電氣特性的流程中,是先對晶圓上的IC晶片進行校正,並將電氣校正參數儲存於IC晶片的內部記憶體元件後,才進行切割、封裝與上件等高溫流程,而由於切割、封裝與上件等流程為高溫流程,因此會影響IC晶片之電氣特性,且封裝應力與上件應力亦會影響IC晶片之電氣特性,所以,會使製造完成後之控制晶片的電氣特性與先前所儲存之電氣校正參數有誤差而不匹配,因而導致於正常操作前所設定之工作電壓、工作電流與工作頻率不準確。
此外,上述習知技術之校正電氣特性的方式需要於IC晶片(控制晶片)內設置內部記憶體元件,因此會增加IC晶片的電路面積與成本。
因此,本發明針對上述問題提供了一種晶片之電氣校正參數的校正存取方法及其儲存裝置與電子裝置。
本發明之一目的,係提供一種晶片之電氣校正參數的校正存取方法及其儲存裝置與電子裝置,藉由將控制晶片校正後之電氣校正參數儲存於外部記憶體元件,使控制晶片內不需設置內部記憶體元件,以減少控制晶片的電路面積。
本發明之一目的,係提供一種晶片之電氣校正參數的校正存取方法及其儲存裝置與電子裝置,藉由將控制晶片之電氣特性校正工作於晶圓的切割與IC晶片的封裝、上件等高溫流程後進行,以避免封裝應力、上件應力或高溫造成控制晶片之電氣特性產生誤差,而導致設定之工作電壓、工作電流與工作頻率不準確的問題。
本發明之一目的,係提供一種晶片之電氣校正參數的校正存取方法及其儲存裝置與電子裝置,藉由將控制晶片校正後之電氣校正參數儲存於儲存裝置本身用於儲存資料之外部記憶體元件,而不需設置額外的記憶體元件,以減少電路成本。
為了達到上述所指稱之各目的與功效,本發明係揭示了一種晶片之電氣校正參數的校正存取方法,其步驟包含:校正一控制晶片之電氣特性,而產生一電氣校正參數;以及將電氣校正參數輸出至一外部記憶體元件,而儲存電氣校正參數於外部記憶體元件。
本發明更揭示了一種儲存裝置,其包含:一控制晶片,進行電氣特性之校正後產生一電氣校正參數;以及一外部記憶體元件,接收電氣校正參數,並儲存電氣校正參數;其中,當儲存裝置連接於一主機後,控制晶片讀取外部記憶體元件內之電氣校正參數,以設定控制晶片之電氣特性。
本發明更揭示了一種電子裝置,其包含:一控制晶片,進行電氣特性之校正後產生一電氣校正參數;一外部記憶體元件,接收電氣校正參數,並儲存電氣校正參數;其中,當電子裝置上電後,控制晶片讀取外部記憶體元件內之電氣校正參數,以設定控制晶片之電氣特性。
10‧‧‧記憶體模組
101‧‧‧控制晶片
103‧‧‧外部記憶體元件
30‧‧‧傳輸介面
50‧‧‧量測裝置
Data‧‧‧資料
EP‧‧‧電氣校正參數
IS‧‧‧內部電氣訊號
IFS‧‧‧介面電氣訊號
RS‧‧‧參考訊號
TC‧‧‧測試指令
S11~S18、S21~S27、S32~38‧‧‧步驟
第1圖為習知技術之校正電氣特性的流程圖;第2圖為習知技術之讀取電氣校正參數的流程圖;第3圖為本發明之一較佳實施例之校正電氣特性的流程圖;第4圖為本發明之一較佳實施例之讀取電氣校正參數的流程圖;第5圖為本發明之另一較佳實施例之讀取電氣校正參數的流程圖;第6圖為本發明之一較佳實施例之儲存裝置的方塊圖;第7圖為本發明之另一較佳實施例之儲存裝置的方塊圖;以及第8圖為本發明之再一較佳實施利之儲存裝置的方塊圖。
在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解,硬體製造商可能會用不同的名詞來稱呼同一個元件。本說明書及後續的申請專利
範圍並不以名稱的差異來作為區分元件的方式,而是以元件在功能上的差異來作為區分的準則。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語,故應解釋成「包含但不限定於」。以外,「耦接」一詞在此係包含任何直接及間接的電氣連接手段。因此,若文中描述一第一裝置耦接於一第二裝置,則代表該第一裝置可直接電氣連接於該第二裝置,或透過其他裝置或連接手段間接地電氣連接至該第二裝置。
為使 貴審查委員對本發明之特徵及所達成之功效有更進一步之瞭解與認識,謹佐以較佳之實施例及配合詳細之說明,說明如後:請參閱第3圖,其為本發明之一較佳實施例之校正電氣特性的流程圖。如圖所示,本發明之校正電氣特性的製造流程首先執行步驟S21,對一晶圓進行切割流程,切割後對一IC晶片進行封裝流程。接著,執行步驟S23,進行IC晶片的上件流程,將晶片設置於一電子裝置或一儲存裝置的電路板上,以做為電子裝置或儲存裝置之一控制晶片。接著,執行步驟S25,將系統操作所需之韌體儲存於一外部記憶體元件。最後,執行步驟S27,對控制晶片進行電氣特性之校正,並將校正後所產生的電氣校正參數儲存於外部記憶體元件。
其中,上述步驟S25與S27之順序可調換,只要步驟S27是在步驟S21與S23之後,也就是校正控制晶片之電氣特性,並將電氣校正參數儲存於外部記憶體元件之步驟是位於晶圓之切割與IC晶片之封裝、上件等步驟後,即符合本發明之精神。
此外,上述步驟S21~S25中之切割、封裝、上件與將韌體儲存於外部記憶體元件之製程,可依所需而做適當之變更,例如依上件流程的不同,可將步驟S21中的封裝流程合併於步驟S23的上件流程,而步驟S21中僅包含切割步驟,在步驟S21的晶圓切割流程後直接進行步驟S23的上件流程,以一併將IC晶片封裝並設置於電路板上,或者若1C晶片不需封裝,則步驟S21中的封裝流程可直接省去,而關於步驟S27中校正控制晶片之電氣特性與將電氣校正參數儲存於外部記憶體元件之方式,本發明將於第6圖中詳細說明。
請一併參閱第4圖,其為本發明之一較佳實施例之讀取電氣校正參數的流程圖。如圖所示,本發明之讀取電氣校正參數的流程首先執行步驟S22,先對電子裝置上電或將儲存裝置連接至一主機,其中,將儲存裝置連接至主機相當於對其上電。接著,執行步驟S24,由外部記憶體元件載入電氣校正參數與系統操作所需之韌體至控制晶片,也就是控制晶片讀取外部記憶體元件所儲存之電氣校正參數與系統操作所需之韌體,且控制晶片依據電氣校正參數設定控制晶片內部之電壓、電流或頻率,即為設定工作電壓、工作電流或工作頻率。接著,執行步驟S26,完成設定後即可正常的被使用者操作。
另外,請參閱第5圖,其為本發明之另一較佳實施例之讀取電氣校正參數的流程圖。如圖所示,本發明在步驟S32上電後,先進行步驟S33,由外部記憶體元件載入系統操作所需之韌體至控制晶片。接著進行步驟S34,讓電子裝置或儲存裝置的控制晶片接收使用者之指令,而直接進行操作,當運作發生問題時(即控制
晶片內部之工作電壓、工作電流或工作頻率不匹配,導致運作發生問題時),再進行步驟S36,由外部記憶體元件載入電氣校正參數至控制晶片,以使控制晶片依據電氣校正參數設定控制晶片內部之工作電壓、工作電流或工作頻率,校正完成後,再提供使用者正常操作(步驟S38)。
此外,由於電子裝置或儲存裝置於高速操作時(即控制晶片進行高速操作時),對電氣特性(工作電壓、工作電流或工作頻率)之精準度的要求較高,因此本實施例之電子裝置或儲存裝置在步驟S34供使用者操作後,且當需進行高速操作時(即進行高速操作前),亦可進行步驟S36,由外部記憶體元件載入電氣校正參數至控制晶片,使控制晶片依據電氣校正參數設定控制晶片內部之工作電壓、工作電流或工作頻率,而不僅限於運作上發生問題時才做電氣特性的校正。
由上述第4、5圖中可知,本發明並未特別限定讀取電氣校正參數之時機,可於電子裝置或儲存裝置上電後(即控制晶片運作前)、當運作上發生問題時及/或需進行高速操作時,讀取電氣校正參數以進行電氣特性之校正。亦即本發明是於電子裝置或儲存裝置需做正常運作時,即讀取電氣校正參數,以進行電氣特性之校正。
請一併參閱第6圖,其為本發明之一較佳實施例之儲存裝置的方塊圖。如圖所示,本實施例之儲存裝置包含一記憶體模組10以及一傳輸介面30,記憶體模組10包含一控制晶片101以及一外部記憶體元件103,控制晶片101耦接傳輸介面30,儲存裝置之記憶體模組10透過傳輸介面30與主機(未繪示)連接,並傳輸至少一資
料Data,且經由控制晶片101將資料Data儲存至外部記憶體元件103。當執行第3圖中步驟S27的校正電氣特性時,控制晶片101依據一參考訊號RS而校正控制晶片101內部的電氣特性,參考訊號RS可包含一參考時脈、一參考電壓及/或一參考電流,控制晶片101依據參考時脈進行頻率之校正、依據參考電壓進行電壓之校正,而依據參考電流進行電流之校正,校正完成後,控制晶片101產生並輸出一電氣校正參數EP至外部記憶體元件103,外部記憶體元件103則儲存電氣校正參數EP。
其中,參考訊號RS之參考時脈、參考電壓與參考電流可由外部提供,例如由主機或一外部訊號產生電路所提供。當參考訊號RS為包含參考時脈,而控制晶片101進行頻率之校正時,校正完成後之電氣校正參數EP即包含一頻率校正參數。當參考訊號RS為包含參考電壓,而控制晶片101進行電壓之校正時,校正完成後之電氣校正參數EP即包含一電壓校正參數。當參考訊號RS為包含參考電流,而控制晶片101進行電流之校正時,校正完成後之電氣校正參數EP即包含一電流校正參數。而當參考訊號RS同時包含參考時脈、參考電壓及參考電流時,電氣校正參數EP即同時包含頻率校正參數、電壓校正參數及電流校正參數。
另外,當儲存裝置透過傳輸介面30連接至一主機後,也就是執行第4圖中步驟S22(或第5圖中步驟S32)的上電後。於步驟S24(或第5圖中步驟S36)載入電氣校正參數時,控制晶片101讀取先前於製造過程中外部記憶體元件103所儲存之電氣校正參數EP,控制晶片101則依據電氣校正參數EP之頻率校正參數、電壓校正參數及/或電流校正參數,而校正並設定控制晶片101內部的頻率、電壓
及/或電流,也就是對工作頻率、工作電壓及/或工作電流進行校正與設定。設定完成後,即可被使用者正常操作,而進行儲存裝置的傳輸工作,傳輸介面30即可與主機傳輸資料Data,並經由控制晶片101將資料Data儲存至外部記憶體元件103,或經由控制晶片101讀取外部記憶體元件103儲存之資料Data。
此外,外部記憶體元件103可為一非揮發性記憶體元件,例如為一快閃記憶體元件(Flash Memory),且外部記憶體元件103可為一般儲存裝置內部既有的,用於儲存資料之記憶體元件,但本發明不以此為限。
請一併參閱第7圖,其為本發明之另一較佳實施例之儲存裝置的方塊圖。本實施例與前一實施例之差異在於校正電氣特性之方式,而載入電氣校正參數之方式則相同而不再贅述。
如圖所示,本實施例進行校正電氣特性時,控制晶片101依據一量測裝置50所輸出之一測試指令TC而將一內部電氣訊號IS傳送至量測裝置50,內部電氣訊號IS包含一內部時脈、一內部電壓及/或一內部電流,內部時脈、內部電壓與內部電流即相關於當前控制晶片101內部之工作頻率、工作電壓與工作電流。量測裝置50接收內部電氣訊號IS,並校正內部電氣訊號IS之內部時脈、內部電壓及/或內部電流後,產生電氣校正參數EP,並將電氣校正參數EP輸出至控制晶片101,控制晶片101則將此電氣校正參數EP傳送至外部記憶體元件103,並儲存於外部記憶體元件103。
請參閱第8圖,其為本發明之再一較佳實施利之儲存裝置的方塊圖。本實施例與前一實施例之差異在於校正電氣特性之方式,而
載入電氣校正參數之方式相同而不再贅述。
如圖所示,當執行第3圖中步驟S27校正電氣特性時,傳輸介面30傳送一介面電氣訊號IFS至控制晶片101,介面電氣訊號IFS可包含一介面時脈、一介面電壓及/或一介面電流,介面時脈為傳輸介面30內部既有的時脈訊號,而介面電壓與介面電流可為傳輸介面30所連接之主機之一電源電壓,或傳輸介面30依據主機之電源電壓而產生。控制晶片101耦接傳輸介面30,並接收介面電氣訊號IFS,且控制晶片101依據介面電氣訊號IFS(介面時脈、介面電壓及/或介面電流)而進行電氣特性之校正(頻率、電壓及/或電流之校正),並將校正後所產生之電氣校正參數EP(頻率校正參數、電壓校正參數及/或電流校正參數)傳送至外部記憶體元件103。外部記憶體元件103則儲存電氣校正參數EP。
基於上述,由本發明之第3~8圖之實施例中可知,本發明藉由將控制晶片101校正後所產生之電氣校正參數EP儲存於外部記憶體元件103,而並非儲存於控制晶片101之內部記憶體元件(如先前技術所述),因此,本發明之控制晶片101之電氣特性校正工作可於晶圓的切割與IC晶片的封裝、上件等高溫流程後進行,而避免如先前技術所述,在IC晶片之電氣特性校正工作後,因切割、封裝或上件流程之應力或高溫造成控制晶片101的電氣特性與先前所儲存之電氣校正參數有誤差,因而導致所設定之工作電壓、工作電流與工作頻率不準確的問題。
並且,由於本發明之電氣校正參數EP是儲存於外部記憶體元件103,因此,不需於控制晶片101內部設置內部記憶體元件,而可減少控制晶片101的電路面積。另外,若本發明運用於儲存裝置
時,可利用儲存裝置本身用於儲存資料之記憶體元件以儲存電氣校正參數EP,而不需設置額外的記憶體元件,因此,更可減少電路成本。
此外,本發明並非限定於運用在儲存裝置,本發明亦可運用於本身不具有記憶體元件之電子裝置,並額外設置外部記憶體元件103於電子裝置,若電子裝置不具有傳輸介面30,則可運用本發明第6、7圖之實施例的校正方式,若電子裝置具有傳輸介面30,則可運用本發明第8圖之實施例的校正方式。
其中,當本發明運用於電子裝置時,其校正、讀取之方式皆與上述第6~8圖相同,差異僅在於第4圖中步驟S22(或第5圖中步驟S32)的上電,若本發明運用於無傳輸介面之電子裝置時,則此上電步驟為將電子裝置連接至一電源,而若運用於具有傳輸介面之電子裝置時,則此上電步驟可為連接至電源或相同於儲存裝置為連接至主機。而電子裝置在步驟S24(或第5圖中步驟S36)載入電氣校正參數時,則相同於儲存裝置之方式,當工作頻率、工作電壓、工作電流設定完成後,電子裝置即可正常運作。
綜上所述,本發明之晶片之電氣校正參數的校正存取方法及其儲存裝置與電子裝置,藉由將控制晶片校正後之電氣校正參數儲存於外部記憶體元件,使本發明之控制晶片之電氣特性校正工作可於晶圓的切割與IC晶片的封裝、上件等高溫流程後進行,而避免在IC晶片之電氣特性校正工作後,因高溫流程或封裝應力、上件應力所造成控制晶片之電氣特性產生誤差,而導致所設定之工作電壓、工作電流與工作頻率不準確的問題,且由於本發明不需於控制晶片內部設置內部記憶體元件,因此,更可減少控制晶片的
電路面積與成本。
惟以上所述者,僅為本發明之較佳實施例而已,並非用來限定本發明實施之範圍,舉凡依本發明申請專利範圍所述之形狀、構造、特徵及精神所為之均等變化與修飾,均應包括於本發明之申請專利範圍內。
本發明係實為一具有新穎性、進步性及可供產業利用者,應符合我國專利法所規定之專利申請要件無疑,爰依法提出發明專利申請,祈 鈞局早日賜准專利,至感為禱。
S21‧‧‧步驟
S23‧‧‧步驟
S25‧‧‧步驟
S27‧‧‧步驟
Claims (20)
- 一種晶片之電氣校正參數的校正存取方法,其步驟包含:從一晶圓上切割下一晶片;上件該晶片於一電路板上,以作為一控制晶片;於上件後校正該控制晶片之電氣特性,而產生一電氣校正參數;以及將該電氣校正參數輸出至一外部記憶體元件,而儲存該電氣校正參數於該外部記憶體元件;其中,該控制晶片讀取該外部記憶體元件內的該電氣校正參數,以設定該控制晶片之電氣特性。
- 如申請專利範圍第1項所述之校正存取方法,其中於上件該晶片於一電路板上之步驟之前,其更包含:封裝該晶片。
- 如申請專利範圍第1項所述之校正存取方法,其中該控制晶片於運作前,讀取該外部記憶體元件內之該電氣校正參數,以設定該控制晶片之電氣特性。
- 如申請專利範圍第1項所述之校正存取方法,其中該控制晶片於運作後發生問題時,讀取該外部記憶體元件內之該電氣校正參數,以設定該控制晶片之電氣特性。
- 如申請專利範圍第1項所述之校正存取方法,其中該控制晶片於高速操作前,讀取該外部記憶體元件內之該電氣校正參數,以設定該控制晶片之電氣特性。
- 如申請專利範圍第1項所述之校正存取方法,其中於校正該控制 晶片之電氣特性,而產生一電氣校正參數之步驟中包含:該控制晶片接收並依據一參考訊號而校正該控制晶片之電氣特性,以產生該電氣校正參數。
- 如申請專利範圍第6項所述之校正存取方法,其中該控制晶片依據該參考訊號之一參考時脈而校正該控制晶片之頻率,以產生該電氣校正參數之一頻率校正參數。
- 如申請專利範圍第6項所述之校正存取方法,其中該控制晶片依據該參考訊號之一參考電壓或一參考電流而校正該控制晶片之電壓或電流,以產生該電氣校正參數之一電壓校正參數或一電流校正參數。
- 如申請專利範圍第6項所述之校正存取方法,其中該參考訊號來自於一外部訊號產生電路或一主機。
- 如申請專利範圍第1項所述之校正存取方法,其中於校正該控制晶片之電氣特性,而產生一電氣校正參數之步驟中包含:輸入一測試指令至該控制晶片;輸出該控制晶片之一內部電氣訊號;校正該內部電氣訊號,而產生該電氣校正參數;以及回傳該電氣校正參數至該控制晶片,以儲存該電氣校正參數至該外部記憶體元件。
- 如申請專利範圍第10項所述之校正存取方法,其中於校正該內部電氣訊號,而產生該電氣校正參數之步驟中包含:校正該控制晶片輸出之該內部電氣訊號之一內部時脈,而產生該電氣校正參數之一頻率校正參數。
- 如申請專利範圍第10項所述之校正存取方法,其中於校正該內部電氣訊號,而產生該電氣校正參數之步驟中包含: 校正該控制晶片輸出之該內部電氣訊號之一內部電壓或一內部電流,而產生該電氣校正參數之一電壓校正參數或一電流校正參數。
- 一種儲存裝置,其包含:一控制晶片,於上件後進行電氣特性之校正,以產生一電氣校正參數;以及一外部記憶體元件,接收該電氣校正參數,並儲存該電氣校正參數;其中,當該儲存裝置連接於一主機後,該控制晶片讀取該外部記憶體元件內之該電氣校正參數,以設定該控制晶片之電氣特性。
- 如申請專利範圍第13項所述之儲存裝置,其中當該儲存裝置連接於該主機後,並於該儲存裝置運作前,該控制晶片讀取該外部記憶體元件內之該電氣校正參數,以設定該控制晶片之電氣特性。
- 如申請專利範圍第13項所述之儲存裝置,其中當該儲存裝置連接該主機後,並於該儲存裝置運作發生問題時,該控制晶片讀取該外部記憶體元件內之該電氣校正參數,以設定該控制晶片之電氣特性。
- 如申請專利範圍第13項所述之儲存裝置,其中當該儲存裝置連接該主機後,並於該儲存裝置進行高速操作前,該控制晶片讀取該外部記憶體元件內之該電氣校正參數,以設定該控制晶片之電氣特性。
- 如申請專利範圍第13項所述之儲存裝置,其中該控制晶片接收一參考訊號,並依據該參考訊號而校正該控制晶片之電氣特性,以產生該電氣校正參數。
- 如申請專利範圍第13項所述之儲存裝置,其中該參考訊號來自於 一外部訊號產生電路或該主機。
- 如申請專利範圍第13項所述之儲存裝置,其中該控制晶片耦接於一量測裝置,該控制晶片依據該量測裝置輸入之一測試指令而輸出一內部電氣訊號,該量測裝置校正該內部電氣訊號而產生該電氣校正參數,並回傳該電氣校正參數至該控制晶片,使該外部記憶體元件儲存該電氣校正參數。
- 一種電子裝置,其包含:一控制晶片,於上件後進行電氣特性之校正,以產生一電氣校正參數;以及一外部記憶體元件,接收該電氣校正參數,並儲存該電氣校正參數;其中,當該電子裝置上電後,該控制晶片讀取該外部記憶體元件內之該電氣校正參數,以設定該控制晶片之電氣特性。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102148595A TWI550285B (zh) | 2013-12-27 | 2013-12-27 | And a storage device and electronic device for electrically correcting parameters of the wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102148595A TWI550285B (zh) | 2013-12-27 | 2013-12-27 | And a storage device and electronic device for electrically correcting parameters of the wafer |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201525480A TW201525480A (zh) | 2015-07-01 |
TWI550285B true TWI550285B (zh) | 2016-09-21 |
Family
ID=54197570
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102148595A TWI550285B (zh) | 2013-12-27 | 2013-12-27 | And a storage device and electronic device for electrically correcting parameters of the wafer |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI550285B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI829433B (zh) * | 2022-11-16 | 2024-01-11 | 創意電子股份有限公司 | 晶片特性量測方法、測試裝置以及非暫態電腦可讀取媒體 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5892408A (en) * | 1997-01-31 | 1999-04-06 | Binder; Yehuda | Method and system for calibrating a crystal oscillator |
EP1111508B1 (fr) * | 1999-12-23 | 2003-05-14 | EM Microelectronic-Marin SA | Circuit intégré pourvu de moyens de calibrage d'un module électronique, et procédé de calibrage d'un module électronique d'un circuit intégré |
TWI261675B (en) * | 2003-11-05 | 2006-09-11 | Elite Semiconductor Esmt | Self-adjustable crystal oscillator and method and ASIC thereof |
CN102650678A (zh) * | 2012-05-04 | 2012-08-29 | 惠州市蓝微电子有限公司 | 电量管理ic多通道校准校验的方法 |
TW201337292A (zh) * | 2012-03-02 | 2013-09-16 | Taiwan Semiconductor Mfg | 測試晶片、測試板及晶片可靠度之測試方法 |
-
2013
- 2013-12-27 TW TW102148595A patent/TWI550285B/zh not_active IP Right Cessation
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5892408A (en) * | 1997-01-31 | 1999-04-06 | Binder; Yehuda | Method and system for calibrating a crystal oscillator |
EP1111508B1 (fr) * | 1999-12-23 | 2003-05-14 | EM Microelectronic-Marin SA | Circuit intégré pourvu de moyens de calibrage d'un module électronique, et procédé de calibrage d'un module électronique d'un circuit intégré |
US6691055B2 (en) * | 1999-12-23 | 2004-02-10 | Em Microelectronic-Marin Sa | Integrated circuit provided with means for calibrating an electronic module and method for calibrating an electronic module of an integrated circuit |
TWI261675B (en) * | 2003-11-05 | 2006-09-11 | Elite Semiconductor Esmt | Self-adjustable crystal oscillator and method and ASIC thereof |
TW201337292A (zh) * | 2012-03-02 | 2013-09-16 | Taiwan Semiconductor Mfg | 測試晶片、測試板及晶片可靠度之測試方法 |
CN102650678A (zh) * | 2012-05-04 | 2012-08-29 | 惠州市蓝微电子有限公司 | 电量管理ic多通道校准校验的方法 |
Also Published As
Publication number | Publication date |
---|---|
TW201525480A (zh) | 2015-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20090113231A1 (en) | Data processing device and mobile device | |
EP2284551A1 (en) | Method and device for correcting and obtaining reference voltage | |
US9922959B2 (en) | Semiconductor device | |
CN107219884B (zh) | 一种自动校准时钟频率的方法和系统 | |
US8810321B2 (en) | Oscillator auto-trimming method and semiconductor device using the method | |
JP4905354B2 (ja) | 電源電圧調整装置 | |
US20090259425A1 (en) | System and method for integrated circuit calibration | |
TWI550285B (zh) | And a storage device and electronic device for electrically correcting parameters of the wafer | |
US7657798B2 (en) | Semiconductor integrated circuit and the same checking method | |
JP4882572B2 (ja) | 半導体集積回路 | |
US5543761A (en) | Prepackaged crystal oscillator calibration and configuration interface | |
CN107329102B (zh) | 一种传感器校准方法和用户可校准传感器结构 | |
TWI463412B (zh) | 電子卡片 | |
US20090085614A1 (en) | Circuits and methods for programming integrated circuit input and output impedances | |
JP2004311595A (ja) | 半導体集積回路及びその製造方法 | |
KR101143398B1 (ko) | 반도체 집적회로 | |
WO2009139101A1 (ja) | 電子機器システム、および半導体集積回路のコントローラ | |
JP2009283506A (ja) | 半導体装置、半導体集積回路装置及び半導体装置の電気的特性の調整方法 | |
JP2007192635A (ja) | 回路測定システム及び回路測定方法 | |
JP2010011254A (ja) | 発振確認検査方法 | |
WO2022134864A1 (zh) | 一种mram读写电压的校准电路及其校准方法、mram | |
JP4779473B2 (ja) | マルチチップモジュール | |
JP2014027142A (ja) | 組み込み自己テスト回路及び方法、半導体装置、並びに電子機器 | |
US20240106327A1 (en) | Semiconductor device, electronic device, and method of setting characteristics of electronic device | |
US9030217B2 (en) | Semiconductor wafer and method for auto-calibrating integrated circuit chips using PLL at wafer level |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |