TWI548880B - 探針卡之電路板 - Google Patents

Description

探針卡之電路板

本發明係有關一種積體電路測試裝置，特別是一種電路測試探針卡結構。

於半導體產品製造過程中，晶圓測試是指對晶圓上的半導體積體電路進行電路測試的技術以確保電路正常運作並得知產品的良率。其中，可利用自動測試設備（Automatic Test Equipment，ATE）於晶圓上的積體電路間形成暫時電性連接用來驗證積體電路正常的電性特性；而晶圓測試時，係利用探針卡裝置傳遞訊號至積體電路。

隨著半導體技術不斷的精進，晶片尺寸亦邁向極小化的趨勢，並且隨著晶片之極小化，用於晶圓測試之探針卡之相關尺寸也必須隨之極小化。舉例而言，探針卡之電路板之晶圓側（Wafer Side）之用於供測試針頭組（Probe Head）電性連接之訊號走線（Signal Trace）配置也必須極小化。然而，當電路板晶圓側之訊號走線的配置於極小化時，由於複數個訊號走線間的配置過於接近，將容易造成訊號走線間有漏電流的問題產生，進而影響晶圓測試的品質與結果。

為了解決上述問題，本發明目的之一係提供一種探針卡之電路板，其具有至少一電性障壁設置於電路板第二側之第二側走線之間，藉以降低漏電流發生的情形。

依據本發明之一實施例，一種探針卡之電路板，該電路板係為一基板主體，具有一第一側與相對應的一第二側，並包括：複數個第一接點、複數個第二接點、複數個第三接點、複數條第二側走線、及至少一電性障壁；該複數個第一接點係設置於該基板主體的該第一側；該複數個第二接點係設置於該基板主體的該第一側，且至少二該複數個第一接點中的每一者係分別對應於相異的該複數個第二接點之其中之一者；該複數個第三接點係設置於該基板主體的該第二側，且該複數個第三接點中的每一者係分別對應於相異的該複數個第二接點其中之一者；該複數條第二側走線係設置於該基板主體的該第二側，且該複數條第二側走線中的每一者具有一第二側走線前端與一第二側走線末端，該第二側走線前端係與該複數個第三接點的其中之一者電性連接，且該第二側走線末端係分佈在一預設／特定區域中，而該預設區域係位在各該第二側走線前端之連線所形成之一範圍內；該複數個鍍通孔（Plated Through Hole, PTH）係貫穿該基板主體之該第一側與該第二側，使每一該複數個第三接點與其分別對應之每一該複數個第二接點為電性連接；該至少一電性障壁，係設置於該複數條第二側走線之至少二者之間；至少一訊號走線，設置於該基板主體之該第一側，以電性連接一該第一接點跟與其對應的該第二接點；以及至少一接地走線，設置於該基板主體的該第一側，該接地走線係對應該訊號走線延伸並環繞該訊號走線、該第一接點與該第二接點。

以下藉由具體實施例配合所附的圖式詳加說明，當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。

請參照圖1，其顯示依據本發明一實施例探針卡之電路板10之局部立體透視圖。電路板10包含一第一側20、一第二側30、複數個鍍通孔40、及至少一電性障壁50。第一側20具有複數個第一接點22與複數個第二接點24；複數個第一接點22之至少二個之每一者係分別對應複數個第二接點24之一者。第二側30係相對第一側20設置，並具有複數個第三接點32與複數條第二側走線34；複數個第三接點32之每一者係分別對應該複數個第二接點24之一者。較佳的，第一側20為一電路板測試器側（Tester Side），第二側30為一電路板晶圓側。複數個鍍通孔40係貫穿電路板10並貫通第一側20與第二側30，使複數個第三接點32之每一者與其分別對應之複數個第二接點24之每一者係電性的連接。至少一電性障壁50係設置於電路板10之中；較佳的，至少一電性障壁50係設置於第二側走線34之間。

參照圖2A，其顯示電路板10之第二側30的第二側走線34之配置的實施範例平面圖；再進一步參照圖2B，其係根據圖2A之局部放大圖，顯示電路板10之第三接點32與第二側走線34之實施範例平面圖。其中，每一條第二側走線34具有一第二側走線前端36與一第二側走線末端38；第二側走線前端36係與複數個第三接點32之一者電性連接。於一實施範例中，第二側走線末端38係分佈在一預設／特定區域380中，該預設區域係380位在各第二側走線前端36之連線所形成之一範圍360內，使得複數條第二側走線30係自其各別之第二側走線前端36朝其各別之第二側走線末端38向內延伸（Fan-in）。於一另一實施範例中，每一條第二側走線34的寬度係自其第二側走線前端36朝其第二側走線末端38漸縮。於一再一實施範例中，每一條第二側走線34係具有至少一弧段部340（Arc Portion）；較佳的，該弧段部340具有至少一曲率。應注意的是，第二側走線34係可包含前述三個實施範例之向內延伸、寬度漸縮、或具有至少一弧段部340中之至少一特徵。較佳的，第二側走線34係以蝕刻（Etching）之方式所製成。

進一步參照圖2C，其係根據圖2B之一局部放大圖，顯示電路板10之第二側走線末端38及電性障壁50的一實施範例平面圖。其中，電性障壁50係為一槽，並設置於複數條第二側走線34之間，特別是設置於複數個第二側走線末端38之間。進一步參照圖2D，其第二側走線34之配置與圖2C相同，而其電性障壁50係為一個孔之特徵，並於任兩條相鄰之第二側走線34之間具有電性障壁50。進一步參照圖2E，其第二側走線34之配置與圖2C相同，而其電性障壁50係為一特定形狀之槽的形狀，使任二條相鄰之第二側走線34之間具有電性障壁50。再進一步參照圖2F，其第二側走線34之配置與圖2C不同，且其任二條相鄰近之第二側走線34之間具有一電性障壁50，而電性障壁50係為一槽、一孔或一絕緣材料之任一者。

透過以上圖2C至圖2F之不同實施範利之說明，應瞭解的是，電性障壁50係不限制形狀，且至少一電性障壁50設置於任二條相鄰近之第二側走線34之間，且第二側走線34之配置並不以本發明之所呈現之圖式為限。較佳的，至少一電性障壁50係設置於至少二第二側走線末端38之間。其中，電性障壁50係具有較高之絕緣係數，例如空氣之絕緣係數或高於空氣之絕緣係數，藉以減少兩相鄰第二側走線34之間產生漏電之情形。較佳的，電性障壁50係為至少一槽、至少一孔、或至少一絕緣材料之任一者；該槽係為通槽或盲槽；該至少一孔係為一通孔或盲孔；該絕緣材料之絕緣係數係高於空氣之絕緣係數。

請參照圖3A，顯示電路板10之第一側20具有一訊號走線60與一接地走線62的一實施範例。其中，訊號走線60係電性連接第一接點22與第二接點24，接地走線62係對應訊號走線60延伸，且不接觸第一接點22、第二接點24、及訊號走線60。進一參考圖3B，顯示電路板10具有一訊號走線60與一接地走線62，並進一步與探針頭組80連接的一實施範例。其中，訊號走線60與接地走線62係設置於電路板10之第一側20與第二側30之間。探針頭組80具有複數個探針82，且透過複數個探針82直接與第二側走線34接觸，而設置於電路板10之第二側30。

應注意的是，透過圖3A與圖3B的兩實施範例說明，可知訊號走線60與接地走線62可設置於電路板10之第一側20上或設置於電路板10之中。較佳的，每一個第二接點24與其對應之每一個第一接點22之間具有一訊號走線60。

請參照圖4A，顯示電路板10之第一側20具有複數條同軸導線70的一實施範例之局部立體透視圖。其中，電路板10具有複數個第一接地點12與複數個第二接地點14，其中每一個第二接地點14係對應至複數個第一接地點12的其中之一者；每一條同軸導線70具有一訊號導線72與一接地導線74，訊號導線72與接地導線74間具有一絕緣層（未顯示），訊號導線72係電性連接互相對應的一第一接點22與一第二接點24，接地導線74係連接互相對應的一第一接地點12與一第二接地點14，而且第一接地點12係設置在第一接點22旁，第二接地點14係設置在第二接點24旁。進一參考圖4B，顯示電路板10具有複數條同軸導線70，並與一探針頭組80連接的一實施範例。其中，探針頭組80具有複數個探針82，且透過複數個探針82直接與第二側走線34接觸，而設置於電路板10之第二側30。

以上所述之實施例僅是為說明本發明之技術思想及特點，其目的在使熟習此項技藝之人士能夠瞭解本發明之內容並據以實施，當不能以之限定本發明之專利範圍，即大凡依本發明所揭示之精神所作之均等變化或修飾，仍應涵蓋在本發明之專利範圍內。

10‧‧‧電路板
12‧‧‧第一接地點
14‧‧‧第二接地點
20‧‧‧第一側
22‧‧‧第一接點
24‧‧‧第二接點
30‧‧‧第二側
32‧‧‧第三接點
34‧‧‧第二側走線
36‧‧‧第二側走線前端
38‧‧‧第二側走線末端
40‧‧‧鍍通孔
50‧‧‧電性障壁
60‧‧‧訊號走線
62‧‧‧接地走線
70‧‧‧同軸導線
72‧‧‧訊號導線
74‧‧‧接地導線
80‧‧‧探針頭組
82‧‧‧探針
340‧‧‧弧段部
360‧‧‧範圍
380‧‧‧預設區域

圖1為一示意圖，顯示本發明一實施例之探針卡之電路板之局部立體透視 圖。 圖2A為一示意圖，顯示本發明之電路板之第二側之第二側走線之配置的實 施範例平面圖。 圖2B為一示意圖，係根據圖2A之一局部放大圖，顯示本發明之電路板之第 三接點與第二側走線漸縮的實施範例平面圖。 圖2C為一示意圖，係根據圖2B之一局部放大圖，顯示本發明之電路板之第 二側走線末端及電性障壁的一實施範例平面圖。 圖2D為一示意圖，顯示電性障壁之另一實施範例平面圖。 圖2E為一示意圖，顯示電性障壁之再一實施範例平面圖。 圖2F為一示意圖，顯示第二側走線末端與電性障壁之再另一實施範例平面 圖。 圖3A為一示意圖，係根據圖1之實施例，顯示本發明之電路板之第一側具 有訊號走線（Signal Trace）與接地走線（Ground Trace）的一實施範例之局部立 體透視圖。 圖3B為一示意圖，顯示本發明之電路板具有訊號走線與接地走線，並進一 步與探針頭組連接的一實施範例剖面圖。 圖4A為一示意圖，係根據圖1之實施例，顯示本發明之電路板之第一側具 有同軸導線（Coaxial Cable）的一實施範例之局部立體透視圖。 圖4B為一示意圖，顯示本發明之電路板具有同軸導線，並進一步與探針頭 組連接的一實施範例剖面圖。

10‧‧‧電路板

20‧‧‧第一側

22‧‧‧第一接點

24‧‧‧第二接點

30‧‧‧第二側

60‧‧‧訊號走線

62‧‧‧接地走線

Claims (8)

1. 一種探針卡之電路板，該電路板係為一基板主體，具有一第一側與相對應的一第二側，其包含： 　　複數個第一接點，設置於該基板主體的該第一側；　　複數個第二接點，設置於該基板主體的該第一側，且至少二該複數個第一接點中的每一者係分別對應於相異的該複數個第二接點之其中之一者；　　複數個第三接點，設置於該基板主體的該第二側，且該複數個第三接點中的每一者係分別對應於相異的該複數個第二接點其中之一者； 　　複數條第二側走線，設置於該基板主體的該第二側，且該複數條第二側走線中的每一者具有一第二側走線前端與一第二側走線末端，該第二側走線前端係與該複數個第三接點的其中之一者電性連接，且該第二側走線末端係分佈在一預設區域中，而該預設區域係位在各該第二側走線前端之連線所形成之一範圍內； 　　複數個鍍通孔，貫穿該基板主體之該第一側與該第二側，使每一該複數個第三接點與其分別對應之每一該複數個第二接點為電性連接；　　至少一電性障壁，係設置於該複數條第二側走線之至少二者之間；至少一訊號走線，設置於該基板主體之該第一側，以電性連接一該第一接點跟與其對應的該第二接點；以及至少一接地走線，設置於該基板主體的該第一側，該接地走線係對應該訊號走線延伸並環繞該訊號走線、該第一接點與該第二接點。
2. 如請求項1之探針卡之電路板，其中，該至少一電性障壁係設置於至少二該第二側走線末端之間。
3. 如請求項1之探針卡之電路板，其中，每一該第二側走線的寬度係自其該第二側走線前端朝其該第二側走線末端漸縮。
4. 如請求項1之探針卡之電路板，其中，每一該第二側走線係具有至少一弧段部。
5. 如請求項1之探針卡之電路板，其中，該第二側走線係以蝕刻之方式所製成。
6. 如請求項1至5中任一項之探針卡之電路板，其中，該至少一電性障壁係包含至少一槽、至少一孔、或至少一絕緣材料之任一者，且該至少一槽係為通槽或盲槽，該至少一孔係為通孔或盲孔，該至少一絕緣材料之絕緣係數係大於空氣之絕緣係數。
7. 如請求項1至5中任一項之探針卡之電路板，進一步包含一探針頭組，該探針頭組具有複數個探針，並透過複數個探針直接與該複數第二側走線接觸。
8. 如請求項6之探針卡之電路板，進一步包含一探針頭組，該探針頭組具有複數個探針，並透過複數個探針直接與該複數第二側走線接觸。