TWI545454B - Method of arranging electronic components for non - rectangular substrates - Google Patents
Method of arranging electronic components for non - rectangular substrates Download PDFInfo
- Publication number
- TWI545454B TWI545454B TW099116332A TW99116332A TWI545454B TW I545454 B TWI545454 B TW I545454B TW 099116332 A TW099116332 A TW 099116332A TW 99116332 A TW99116332 A TW 99116332A TW I545454 B TWI545454 B TW I545454B
- Authority
- TW
- Taiwan
- Prior art keywords
- horizontal
- vertical
- electronic component
- substrate
- positioning information
- Prior art date
Links
Landscapes
- Supply And Installment Of Electrical Components (AREA)
Description
本發明是有關於一種電子元件配置方法,特別是指一種將電子元件配置於一非矩形基板上之配置方法。
現今在一矩形基板上配置(Layout)多數個電子元件時,往往都需要先界定出該基板之四個邊界,然後再根據該等邊界資訊一一配置該等電子元件於基板上,然而,產業界對於一非矩形之基板,往往很難界定出其四個邊界資訊,因此,參閱圖1,在現今技術中往往會將該非矩形基板,分割成多數個矩形子基板,在依據每一子基板之四個邊界進行配置電子元件,然而,這樣的作法不但會大幅增加配置時的複雜度,同時也會忽略掉一電子元件可以跨越配置於多數個以上子基板的可能性,如圖2所示,因此,往往最後得到的配置結果不會是理想的配置結果,所以對於如何有效且快速配置電子元件於各種不同形狀之基板的方法是相當值得研究的議題之一。
因此,本發明之目的,即在提供一種電子元件配置方法,適用於組配一處理器以配置多數個電子元件於一非矩形之基板上,其包含以下步驟:組配該處理器以取得該基板之一水平定位資訊及一垂直定位資訊;組配該處理器以選取一尚未完成配置的電子元件,並
根據該基板之水平及垂直最大範圍配置於該區域內;組配該處理器判斷該電子元件水平配置結果所對應之垂直配置結果是否有效配置於該基板內,若否,則重新計算該電子元件之水平配置結果;組配該處理器以根據該電子元件之水平配置結果及該垂直配置結果,更新該基板之該水平定位資訊及該垂直定位資訊;及組配該處理器以判斷是否以得到所有電子元件對應之水平配置結果及對應之垂直配置結果,若否,則回到選取下一個尚未完成配置的電子元件之步驟,若是,則輸出該基板上所有電子元件對應之水平配置結果及垂直配置結果。
有關本發明之前述及其他技術內容、特點與功效,在以下配合參考圖式之一個較佳實施例的詳細說明中,將可清楚的呈現。
參閱圖3,本發明之一較佳實施例,適用於組配一處理器以配置多數個電子元件於一非矩形之基板上,其包含以下步驟:
步驟51是該處理器根據一座標軸,取得一水平定位資訊及一垂直定位資訊,其中該水平定位資訊包括該處理器將該基板之每一水平邊界之座標、長度、編號,以設定為一對應的水平線段、而該垂直定位資訊包括該處理器取得該基板之每一垂直邊界之座標、長度、編號,以設定為一
對應的垂直線段;值得說明的是,該水平定位資訊及該垂直定位資訊可以是一圖形、表單或是任何可以記載上述資訊的方式呈現。
舉例來說,聯合參閱圖1、4,如圖1所示之一基板,其水平邊界經由該處理器設定之後形成一對應之水平定位資訊,如圖4所示,並記錄每一水平線段之編號及對應長度資訊。聯合參閱圖1、5,該基板之垂直邊界經由該處理器設定之後形成一對應之垂直定位資訊,如圖5所示,並記錄每一垂直線段之編號及對應長度資訊。
回復參閱圖3,步驟52是該處理器選取一尚未完成配置的電子元件,並根據該基板之水平及垂直最大範圍配置於該區域內,依據下列方式判斷該電子元件是否位於基板上:參閱圖6,當該電子元件之中心點與該水平定位資訊之水平邊界交越偶數條水平線段時,代表該電子元件之位置落於該基板之外,如圖6中A點所示;反之,當該電子元件之中心點與該水平定位資訊之水平邊界交越奇數條水平線段時,則代表該電子元件之位置落於該基板之內,如圖6中B點所示;因此,當該電子元件之中心點與該垂直定位資訊之垂直邊界交越奇數條垂直線段時,該處理器得到該電子元件對應之一水平配置結果。
回復參閱圖3,步驟53是該處理器將步驟52中該電子元件之水平配置結果依據下列方式判斷其是否有效配置於該基板內:
參閱圖6,當該電子元件之中心點與該垂直定位資訊之垂直邊界交越偶數條垂直線段時,代表該電子元件之位置落於該基板之外,如圖6中A點所示;反之,當該電子元件之中心點與該垂直定位資訊之垂直邊界交越奇數條水平線段時,則代表該電子元件之位置落於該基板之內,如圖6中B點所示;因此,當該電子元件之中心點與該垂直定位資訊之垂直邊界交越奇數條垂直線段時,該處理器得到該電子元件於該基板上的一垂直配置結果與,若否,則跳回步驟52以重新更新該電子元件的水平配置結果。
回復參閱圖3,步驟54是該處理器根據該電子元件之水平配置結果及該垂直配置結果,以下列方式更新該基板之該水平定位資訊及該垂直定位資訊:將該電子元件之水平邊界之資訊加入該基板之水平定位資訊中,且將該電子元件之垂直邊界之資訊加入該基板之垂直定位資訊中,形成一更新後的水平定位資訊及一更新後的垂直定位資訊,舉例來說,參閱圖7,假設一電子元件M被配置完成後,該處理器根據該電子元件M的配置結果更新該基板之水平定位資訊如圖8所示;及步驟55是該處理器判斷是否所有電子元件皆已配置完成,若否則跳回步驟52;若是則完成該基板上所有電子元件的配置結果。
根據本發明之方法,欲將多數個電子元件配置於一非矩形之基板時,根據每一電子元件之中心點與該基板之相關水平線段及垂直線段的交越數為偶數或奇數,得以快速判斷該電子元件是否得以有效配置於該基板上,相較於先前技術,配置電子元件時的計算複雜度得以大幅降低,而且不會如同先前技術般的受限於更小面積之子基板的配置方法,本發明得以全盤考慮到整塊非矩形基板之配置方式,因此,可以得到較佳的配置結果,綜上所述,確實能達成本發明之目的。
惟以上所述者,僅為本發明之較佳實施例而已,當不能以此限定本發明實施之範圍,即大凡依本發明申請專利範圍及發明說明內容所作之簡單的等效變化與修飾,皆仍屬本發明專利涵蓋之範圍內。
51~55...步驟
A...中心點
B...中心點
M...電子元件
圖1是先前技術之電子元件配置處理方式之示意圖;
圖2是先前技術無法考量之電子元件配置結果之示意圖;
圖3是本發明之較佳實施例之流程圖;
圖4是水平定位資訊之示意圖;
圖5是垂直定位資訊之示意圖;
圖6是判斷一電子元件是否成功配置於基板上之示意圖;
圖7是一電子元件之配置結果示意圖;及
圖8是根據已配置之電子元件配置結果進行更新該基板之水平定位資訊之示意圖。
51~55...步驟
Claims (3)
- 一種電子元件配置方法,適用於組配一處理器以配置多數個電子元件於一非矩形之基板上,其包含以下步驟:組配該處理器以取得該基板之一水平定位資訊及一垂直定位資訊;組配該處理器以選取一尚未完成配置的電子元件,並根據該基板之水平及垂直最大範圍配置於該區域內;組配該處理器以計算該電子元件之中心點與該水平定位資訊之水平邊界交越水平線段之數量,當該數量為奇數時,以該電子元件中心點之位置作為一水平配置結果;組配該處理器判斷該電子元件水平配置結果所對應之垂直配置結果是否有效配置於該基板內,計算該電子元件之中心點與該垂直定位資訊之垂直邊界交越垂直線段之數量,當該數量為奇數時,以該電子元件中心點之位置作為一垂直配置結果,當數量為偶數時,則重新計算該電子元件之水平配置結果;組配該處理器以根據該電子元件之水平配置結果及該垂直配置結果,更新該基板之該水平定位資訊及該垂直定位資訊;及組配該處理器以判斷是否以得到所有電子元件對應之水平配置結果及對應之垂直配置結果,若否,則回到選取下一個尚未完成配置的電子元件之步驟,若是,則輸出該基板上所有電子元件對應之水平配置結果及垂直 配置結果。
- 依據申請專利範圍第1項所述之電子元件配置方法,其中,在取得該基板之一水平定位資訊及一垂直定位資訊步驟中,包括:組配該處理器以根據該基板之每一水平邊界、每一垂直邊界,得到對應之水平線段、垂直線段,且得到每一水平線段對應之座標、長度、編號及每一垂直線段對應之座標、長度、編號。
- 依據申請專利範圍第1項所述之電子元件配置方法,其中,在更新該基板之該水平定位資訊及該垂直定位資訊步驟中,包括將該電子元件之水平邊界之資訊加入該基板之水平定位資訊中,且將該電子元件之垂直邊界之資訊加入該基板之垂直定位資訊中,形成一更新後的水平定位資訊及一更新後的垂直定位資訊。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW099116332A TWI545454B (zh) | 2010-05-21 | 2010-05-21 | Method of arranging electronic components for non - rectangular substrates |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW099116332A TWI545454B (zh) | 2010-05-21 | 2010-05-21 | Method of arranging electronic components for non - rectangular substrates |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201142636A TW201142636A (en) | 2011-12-01 |
TWI545454B true TWI545454B (zh) | 2016-08-11 |
Family
ID=46765095
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW099116332A TWI545454B (zh) | 2010-05-21 | 2010-05-21 | Method of arranging electronic components for non - rectangular substrates |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI545454B (zh) |
-
2010
- 2010-05-21 TW TW099116332A patent/TWI545454B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TW201142636A (en) | 2011-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2019003686A5 (zh) | ||
CN104346830A (zh) | 在三维场景中设计连接第一点到第二点的路径 | |
US20120261199A1 (en) | Hierarchical sensing method | |
CN110737944A (zh) | 一种基于Revit生成楼板的方法及生成装置 | |
US8688748B2 (en) | Adaptive table sizing for multiple-attribute parameters | |
CN114386356A (zh) | 芯片设计的布线方法及装置、设备、存储介质 | |
JP2010257098A (ja) | デザインルールチェックシステム、デザインルールチェック方法、及びデザインルールチェックプログラム | |
CN109407955B (zh) | 用户界面交互方法、计算机装置、计算机可读存储介质 | |
TWI545454B (zh) | Method of arranging electronic components for non - rectangular substrates | |
JP2012194888A (ja) | クロックツリー設計装置及びクロックツリー設計方法 | |
CN109800496A (zh) | 一种沿pcb板边添加过孔的方法 | |
TWI528200B (zh) | 電路佈局調整方法 | |
JP4999840B2 (ja) | 目的地点への距離が最短化されたマンハッタンルーティング | |
CN104504218A (zh) | 一种cad图形处理方法、装置及cad软件插件 | |
JP2014127165A (ja) | 回路設計プログラム、回路設計装置及び回路設計方法 | |
JP2012190260A (ja) | 半導体装置の設計支援装置、設計支援プログラム及びレイアウト情報生成方法 | |
JPWO2009037738A1 (ja) | 引出し配線方法、引出し配線プログラムおよび引出し配線装置 | |
WO2018180301A1 (ja) | 情報処理装置、情報処理プログラム、情報処理方法 | |
JP6654343B2 (ja) | 生体モデルを設計するためのコンピュータ実装方法 | |
JP6445242B2 (ja) | 設計支援装置および設計支援方法 | |
CN112487769B (zh) | 一种单元格的背景生成方法及装置 | |
TWI854877B (zh) | 路徑規劃方法 | |
JP6324132B2 (ja) | 回路図変更装置、方法、プログラム及び記録媒体 | |
JP2010283179A (ja) | プリント配線パターン表示装置及びそれを用いたシステム | |
JP6218162B1 (ja) | 半導体の加工検査装置関連付けシステムおよびプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |