TWI538334B - 自給的耐受高電壓電源供應系統及其操作方法 - Google Patents

Description

自給的耐受高電壓電源供應系統及其操作方法

本發明係關於一種電源供應，且更特定言之，係關於一種自給耐受高電壓電源供應。

本申請案主張2011年3月31日申請之美國臨時申請案第61/470,233號之權益，該案之全文以引用之方式併入本文中。

所主張標的之特徵及優勢從以下與之一致之實施例之詳細描述中將變得顯而易見，應參考附圖考慮此描述。

儘管以下實施方式將參考說明性實施例而進行，然而其眾多替代、修改及變動對於熟悉此項技術者將是顯而易見的。

整體而言，本發明提供一種產生一箝位電源供應且提供過電壓保護之電源供應系統。該電源供應接收一輸入電源(例如，匯流排電源供應等)，且產生能夠將電力供應至複數個電路元件(例如，與積體電路(IC)相關聯之電路元件)之一受控制箝位電源供應。本發明之過電壓保護包含箝位電路，該箝位電路隨著輸入電源斜升(ramp up)至全值而產生箝位電源供應。在輸入電源斜升至全值後，利用電荷泵機構產生一設定點控制電壓，其繼而控制一高電壓開關裝置，使得箝位電源供應仍在一選定容限範圍內，同時保護該箝位電源供應(且因此保護耦合至其之裝置)使之免遭輸入電源上之尖峰或突波。本發明之電源供應可作為一積體 電路(IC)之一輸入電力調整級而被包含在內。有利的是，在某些實施例中，本發明之電源供應系統為自給式，此意謂該電源供應可在無來自與IC相關聯之其他源(例如，過電壓保護電路、數位核心電路等)之輸入的情況下操作。

圖1說明與本發明之各種實施例一致之一電源供應系統100。圖1中描繪之電源供應系統100可搭配諸如一半導體積體電路晶片、晶片上系統(SoC)等之一通用或定製積體電路(IC)而包含，或形成其一部分。作為整體概述，該電源供應系統100包含耐受高電壓電路102，其經組態以自一輸入匯流排電源供應103產生一箝位電源供應電壓111。在某些實施例中，該箝位電源供應111可用作耦合至該箝位電源供應111之一或多個裝置116之一內部電源供應。耦合至箝位電源供應111之裝置116可包含(例如)與一IC相關聯之一或多個電路及/或電路系統。因此，該箝位電源供應111至少部分地可用作至一IC之一內部電源供應。

輸入匯流排電源供應103可包含(例如)一輸入匯流排電源供應，諸如一VBUS電源供應(如可與一通用串列匯流排(USB)、迷你通用串列匯流排(MUS)等相關聯)。輸入匯流排電源供應103通常可具有兩個截然不同之週期：期間匯流排電源供應斜升至一全值之一斜升週期，及期間匯流排電源供應能夠按預期供應電力之一全通週期。耐受高電壓電路102包含箝位電路104及高電壓開關電路106。該箝位電路104經組態以接收一輸入匯流排電源供應103。對於該電源供應103之一斜升週期之一選定電壓範圍(例如，在匯 流排之起始、通電重設等期間)，箝位電路104經組態以產生箝位電源供應111。該箝位電路104亦經組態以在該斜升週期之選定電壓範圍期間將箝位電源供應111之電壓限制為一預定義值，因此為耦合至箝位電源供應111之一或多個裝置116提供過電壓保護。如將在下文更詳細地描述，一旦輸入匯流排電源103已斜升超過一預定臨限值，高電壓開關電路106便在箝位電源供應111上提供一預定電壓，且亦為箝位電源供應111提供高電壓保護。

圖1之電源供應系統亦可包含調節器電路108、匯流排偵測電路110、電荷泵電路114及轉譯器電路112。調節器電路108經組態以基於箝位電源供應111產生一經調節電源供應113。如將在下文更詳細地描述，經調節電源供應113可用於供電給及/或啟用匯流排偵測電路110、電荷泵電路114及/或轉譯器電路112。在至少一實施例中，調節器電路108經組態以在經調節電源供應113上產生小於箝位電源供應111上之電壓位準之一電壓位準。有利的是，調節器電路108經組態以產生與匯流排電源供應103無關之一經調節電源供應113，因此使經調節電源供應113與匯流排電源供應103上之過電壓情況隔離。

圖1之電源供應系統亦可包含表示為R1及R2之分壓器電路。R1/R2之比率可經選擇以產生一分壓信號105，該分壓信號105指示匯流排電源供應103或與之成比例，但通常小於匯流排電源供應103。分壓信號105可在匯流排電源供應103之斜升週期期間斜升，且接著在匯流排電源供應103全 通時保持全通，但通常具有比匯流排電源供應103之電壓更低之一電壓。匯流排偵測電路110經組態以接收分壓信號105，且產生指示匯流排電源供應103之狀態之一控制信號107，例如產生指示匯流排電源供應103是在斜升週期內或是在全通週期內之一控制信號107。匯流排偵測電路110可由經調節電源供應113供電。

在一實施例中，若分壓信號105在匯流排電源供應103之斜升週期期間低於一預定臨限值，則匯流排偵測電路110經組態以產生具有一第一(低)值之控制信號107，且當分壓信號105超過該預定臨限值時，該控制信號107具有一第二(高)值。在一實施例中，由於經調節電源供應113對匯流排偵測電路110供應電力，故控制信號107之第一值可約為零伏特，而控制信號107之第二值可約等於經調節電源供應113之電壓。

電荷泵電路114可包含對增加之臨限電流(Icct)敏感之邏輯電路。舉例而言，電荷泵電路114可包含電晶體(例如，反相器電路、反及(NAND)/反或(NOR)/及(AND)/或(OR)閘電路，PMOS/NMOS成對電路等)，若此等電晶體之一閘極電壓小於一供應電壓，則該等電晶體可汲取增加之Icct，或遭受邏輯閘之同時傳導。因此，電源供應系統100之一實施例亦可包含轉譯器電路112，其經組態以將控制信號107轉譯為一經轉譯之控制信號109。舉例而言，可向上轉譯控制信號107之電壓，使得經轉譯之控制信號109具有約等於箝位電源供應111之一值。當然，舉例而言，在電荷 泵電路114經組態以避免Icct增加時可省去轉譯器電路112，在此情況中，控制信號107可由電荷泵電路114利用。

電荷泵電路114經組態以基於控制信號107(或經轉譯之控制信號109)之狀態且基於經調節電源供應113而產生一電壓設定點信號115。電荷泵電路一般操作為經調節電源供應113之一電壓疊加器及/或電壓倍增器。在一實施例中，電壓設定點信號115為經調節電源供應113之一選定倍數(例如，信號115具有兩倍於經調節電源供應113之電壓之一電壓值)。該電壓設定點信號115用於控制高電壓開關電路106之傳導狀態。此外，由於電壓設定點信號115係作為經調節電源供應113之一函數而產生，故電荷泵電路114之操作及電壓設定點信號115可與匯流排電源供應103無關，使得電壓設定點信號115與匯流排電源供應103上之變動隔離。

高電壓開關電路106可耦合在匯流排電源供應103與箝位電源供應111之間。在一實施例中，開關電路106可包含一高電壓電晶體裝置，例如高電壓NMOS裝置，其呈一源極隨耦器組態耦合在匯流排電源供應103與箝位電源供應111之間，使得源極電壓被限制為閘極電壓減去臨限電壓(Vt)。高電壓開關電路106之高電壓容限能力可由(例如)匯流排電源供應103之期望最大電壓位準及/或高達一指定電壓位準(例如，28V，40V等)之暫態電壓尖峰/突波決定。高電壓開關電路106之物理高電壓極限通常可由需要一不 得超過電壓規範之某些半導體製造容限決定。

因此且在操作中，隨著匯流排電源供應103斜升，與高電壓開關電路106並聯之箝位電路104可操作以消除在匯流排電源供應103上出現之過電壓情況，且因此提供穩定且耐受高電壓之箝位電源供應111。一旦匯流排電源供應103已超過一選定臨限值，便可產生與匯流排電源供應103無關之經調節電源供應113，且電荷泵電路114可基於經調節電源供應113且無關於匯流排電源供應103而產生電壓設定點信號115，以控制耐受高電壓開關裝置106之傳導狀態。電源供應系統100藉由將電荷泵電路114所產生之電壓設定點信號115耦合至耐受高電壓開關裝置106之閘極而達成高電壓容限。電壓設定點信號115可控制開關電路106之傳導(例如，線性模式傳導)，使得箝位電源供應111是基於電壓設定點信號115及開關電路106之一臨限電壓(Vt)。

在線性模式下操作且假定匯流排電源供應103上之一過電壓情況，可將開關106之汲極至源極電壓傳導限制為電壓設定點信號115減去Vt，且開關106可經組態以切斷匯流排電源供應103上之超過電壓設定點信號115之電壓位準。電荷泵電路114可因此經組態以產生依據經調節電源供應113及開關106之Vt而變之電壓設定點信號115，因此箝位電源供應111不超過耦合至其之裝置116之電壓容限，且在某些實施例中，箝位電源供應111包含在耦合至箝位電源供應111之裝置116之操作限制內之誤差邊限。另外，藉由控制電壓設定點信號115，可控制箝位電源供應111之標稱 電壓位準。舉例而言，某些裝置(例如，電晶體等)可需要為Y之不得超過電壓，但匯流排電源供應103之正常電壓可具有Y+%Y之標稱電壓。即使%Y相對小，供應電壓之此增加亦可與不能耐受大於Y之任何電壓之某些裝置不相容。因此，可根據耦合至其之裝置116之製造容限來設定箝位電源供應111。

因此，在本發明之一實施例中，箝位電路104及開關電路106可並聯操作以提供過電壓箝位能力，且使箝位電源供應111維持在容許極限內。舉例而言，當電源供應匯流排103正在斜升時，且在匯流排電源供應103超過一預定臨限值之前，電荷泵電路114可操作以(隨著經調節電源供應113斜升)上拉電壓設定點信號115。因此，在斜升週期之至少一部分期間，可使開關電路106之閘極偏壓至約經調節電源供應之電壓位準，且開關電路106之源極可由經調節電源供應113之電壓位準限制。若在斜升週期之此部分期間，匯流排電源供應103上發生過電壓情況，則開關電路106之源極電壓可由電壓設定點信號115限制。因此，一般言之，開關電路106與箝位電路104之間之最小電阻路徑將決定電路效能，這是因為兩者係並聯在匯流排電源供應103與箝位電源供應111之間。然而，因為兩個電路均提供過電壓保護，所以在操作的所有週期期間可維持箝位電源供應111之保護。

當然，在另一實施例中，電荷泵電路114可經組態以在匯流排電源供應103仍低於一預定臨限值時，保持開關電 路106處於一非傳導狀態。在此一實施例中，箝位電路104可經組態以在匯流排電源供應103仍低於一預定臨限值時，為箝位電源供應111提供主要的過電壓保護。

在圖2中描繪電源供應系統100之某些優勢。繼續參考圖1，圖2說明與本發明之一實施例一致之匯流排電源供應103及箝位電源供應111之信號曲線圖200。圖2之信號曲線圖200通常描繪為任意單位之電壓(V)對時間(t)。在操作之一第一時間週期202中，在匯流排電源供應103之一斜升週期期間(即，在匯流排電源供應103之電壓達到一預定臨限值之前)，箝位電源供應111(用虛線描繪)以一類似方式斜升，但取決於箝位電路104之組態，與電源供應103相比較，箝位電源供應111可通常以一位準移位之電壓上升，使得箝位電源供應111被箝位為小於或等於匯流排電源供應103之電壓。在此時間週期202期間，箝位電路104經組態以箝位匯流排電源供應103上之過電壓情況，以為箝位電源供應111提供高電壓容限。除了箝位電路104之外，高電壓開關電路106可在此時間週期202期間並聯傳導。隨著箝位電源供應111及經調節電源供應113斜升，高電壓開關裝置106之閘極亦斜升。組態為一源極隨耦器之高電壓開關裝置106可將源極電壓限制為閘極電壓減去Vt。在此時間週期202期間，閘極電壓可不超過經調節電源供應113，因此限制高電壓開關裝置106之輸出(從源極取得)，且對箝位電源供應111提供過電壓容限。箝位電路104及高電壓開關電路106兩者均經組態以在週期202期間對箝位電源供應 111提供過電壓容限，且可並聯使用。

一旦匯流排電源供應103之電壓達到一選定臨限電壓(在操作之第二時間週期204之開始所描繪)，一旦匯流排電源供應103超過選定臨限值，便確立控制信號107及/或109，且電荷泵電路114產生電壓設定點信號115以控制開關電路106。以線性模式操作之耐受高電壓開關裝置106可充當壓控電阻器，且將匯流排電源供應103短接至箝位電源供應111。在此時間週期204期間，當匯流排電源供應103繼續斜升時，開關電路106保護箝位電源供應111使其免受匯流排電源供應103上之過電壓情況。隨著匯流排電源供應103之電壓繼續增加至過電壓情況，箝位電源供應111上之電壓將仍處於或低於電壓設定點信號115減去Vt，如在操作之第三時間週期206中所示。因此，箝位電源供應111在匯流排電源供應103之斜升週期(週期202)期間提供耐受高電壓供應電壓，且在匯流排電源供應103上之高電壓週期(週期206)期間箝位至選定之低電壓值。

圖3中說明本發明之電源供應系統100之一特定實例。繼續參考圖1，圖3說明與本發明之一實施例一致之電源供應系統100之各種信號之信號曲線圖。將本實施例之信號曲線圖說明為電壓(V)對時間(t，以毫秒為單位)。假定對於本實例，匯流排電源供應103'為遵從通用串列匯流排(USB)規範及/或具有4.0伏特之標稱全通電壓之迷你通用串列匯流排(MUS)規範之一VBUS電源供應。曲線圖302描繪VBUS電源供應103'在過電壓情況(在此實例中，8.0伏特之 電壓值)下斜升。曲線圖304描繪控制信號107'及/或109'。控制信號107'/109'之預定臨限值約為3.5伏特，因此當VBUS 103'超過此臨限值時，控制信號107'/109'確立高。一旦控制信號107'/109'確立高，調節器電路108產生3.5伏特之經調節電源供應113'(曲線圖306)，且電荷泵電路114產生7.0伏特之電壓設定點信號115'(曲線圖308)。因為電壓設定點信號115'依據經調節電源供應113'而變，因此在此實例中，電荷泵電路114經組態以使經調節電源供應113'之電壓乘以2(即，2倍)，以產生電壓設定點信號115'之所要/所需電壓位準。在此實例中，開關106之臨限電壓(Vt)約為0.6伏特。電壓設定點信號115'控制開關106之傳導，使得開關106將箝位電源供應111之電壓設定為電壓設定點信號115'之電壓減去臨限電壓(Vt)。因為電壓設定點信號具有7.0伏特之最大值，因此箝位電源供應111之最大電壓約為6.4伏特。

圖4說明與本發明之一實施例一致之箝位電路104A之一電路實例。繼續參考圖1，本實例之箝位電路104A經組態以在匯流排電源供應103斜升時產生箝位電源供應111。另外，本實施例之箝位電路104A經組態以為匯流排電源供應103上之過電壓情況(例如，尖峰，突波等)提供過電壓容限，因此保護箝位電源供應111使其在匯流排電源供應103之斜升週期期間免受此類情況。本實例之箝位電路104A包含一耐受高電壓開關裝置402(例如，NMOS裝置)及控制電路，該控制電路包含經組態以產生一參考電壓408之電流 源電路404。過電壓保護之量度可基於開關裝置402之特性，例如一「較大」裝置可提供比一「較小」裝置更大之過電壓保護。因此，可基於(例如)可由耦合至箝位電源供應111之裝置116指定之一預期過電壓值及/或一容限來選擇開關裝置402之大小。控制電路經組態以產生一參考電壓408，參考電壓408可控制開關裝置402之傳導，使得箝位電源供應111是基於參考電壓408及開關裝置402之Vt。在一實例中，Iref1 404及二極體堆疊406經選擇以產生一參考電壓408，使得開關裝置402在飽和模式下操作。開關402可耦合至匯流排電源供應103且經組態為一源極隨耦器，其中箝位電源供應111是在開關402之源極處取得。因此，箝位電源供應之電壓位準可表達為參考電壓408減去Vt。

為了為箝位電源供應111提供過電壓保護，箝位電源供應111(在開關402之源極處取得)可與參考電壓408減去開關402之Vt成比例。如所陳述，無論高電壓開關電路106是否並聯傳導，箝位電路104A均操作以在匯流排電源供應103之斜升週期期間產生箝位電源供應111。一旦匯流排電源供應103超過一選定臨限值，電荷泵電路114便產生電壓設定點信號115以控制開關電路106。電壓設定點信號115經設定為將箝位電源供應111約束在匯流排電源供應103上之過電壓情況中之一值，因此提供過電壓保護。電壓設定點信號115之值亦減小高電壓開關裝置106之汲極至源極接通電阻(Rdson)。Rdson之減少允許高電壓開關裝置106成為 最小電阻路徑，且其本質上使箝位電路104A短路。因此，為了減小或消除當匯流排電源供應103超過一選定臨限值時對箝位電路104A之影響，可將開關402之總電阻值選擇為大於高電壓開關裝置106之電阻，使得一旦啟用高電壓開關裝置106，箝位電源供應111之電壓主要基於高電壓開關裝置106之操作，而非箝位電路104A。

圖5說明與本發明之一實施例一致之調節器電路108A之一電路實例。繼續參考圖1，本實例之調節器電路108A經組態以基於箝位電源供應111產生經調節電源供應113。本實例之調節器電路108A包含放大器電路502，該放大器電路502具有與放大器502之輸出成回饋配置而耦合之一正終端，使得放大器電路502之輸出追蹤放大器電路502之一負終端上之一輸入。調節器電路108A亦包含開關電路504，其耦合至箝位電源供應111且由放大器502之輸出予以控制。參考電壓電路506經組態以產生一參考電壓(Vref1)，作為放大器502之負終端處之輸入。因此，可由放大器502控制開關504以在一線性模式下操作，使得回饋電壓(在電阻器R4與電阻器R5之分壓器之間取得)仍實質上等於Vref1 506。

開關504可耦合至箝位電源供應111且經組態為一源極隨耦器，其中一電阻性負載R4/R5以源極隨耦器模式提供偏壓至開關504。開關504及負載R4/R5作為一分壓器而操作，其中在開關402之源極處取得經調節電源供應113。Vref1、R4及R5以及放大器502之增益之值可經選擇以在經調節電源供應113上產生一所要電壓位準，且因為電荷泵 電路114(圖1)之操作可基於經調節電源供應113之電壓位準，所以Vref1、R4及R5以及放大器502之增益之值可經選擇以使得電荷泵電路114在電壓設定點信號115上產生一所要電壓。

另外，為使調節器電路108A可無關於外部參考信號(例如，來自一IC之一數位核心之參考信號)而操作，參考電壓電路506可包含帶隙參考電路，其經組態以產生Vref1作為單獨基於箝位電源供應111之一經溫度補償之帶隙參考電壓。因為箝位電源供應111與匯流排電源供應103隔離，所以經調節電源供應113可與匯流排電源供應103無關。

圖6說明與本發明之一實施例一致之匯流排偵測電路110A之一電路實例。繼續參考圖1，本實例之匯流排偵測電路110A經組態以偵測匯流排電源供應103之電壓位準，且產生控制信號107。如上文所論述，控制信號107通常是指示匯流排電源供應103之電壓(如由分壓信號105表示)何時越過一選定臨限值之一信號。本實例之匯流排偵測電路110A包括一比較器604，比較器604經組態以比較分壓信號105與由參考電壓電路602產生之一參考電壓(Vref2)。若分壓信號105超過Vref2，則比較器604可產生具有約等於經調節電源供應113之電壓之一電壓位準之有效控制信號107。若分壓信號105低於Vref2，則比較器604之輸出之控制信號107可為約0伏特(或某一其他參考電位)。電路110A亦可包含參考電壓偵測電路606，其經組態以偵測Vref2之電壓位準且在Vref2超過一選定臨限值時產生一啟用信號。由電壓偵測電路606 產生之啟用信號可用於啟用/停用比較器604，因此減小或消除在斜升期間當由參考電壓電路602產生之Vref2暫時超過分壓信號105時可能發生之任何短時脈衝波形干擾(glitching)，對於包括帶隙參考之許多模擬參考而言此係常見事件。正如參考電壓電路506(上文所描述)，參考電壓電路602可包含經組態以單獨地基於經調節電源供應113產生Vref2作為經溫度補償之帶隙參考電壓。

圖7說明與本發明之一實施例一致之電荷泵電路114A之一電路實例。繼續參考圖1，本實例之電荷泵電路114A經組態以倍增經調節電源供應113之電壓，且產生電壓設定點信號115。本實例之電荷泵電路114A包含振盪器電路702及電壓倍增器電路704。振盪器電路702經組態以產生一時脈信號且由控制信號107或109予以啟用。箝位電源供應111將電力供應至振盪器電路702，且因此如上文所論述，若控制信號107之電壓位準小於箝位電源供應111之電壓位準，則轉譯器電路112(圖1)可用於將控制信號107之位準提高至一較高電壓之控制信號109。電壓倍增器電路704亦由控制信號107或109予以啟用。為了產生電壓設定點信號115，電壓倍增器電路704可使用時脈信號之邊沿以在電容器(未圖示)之間切換，以增加經調節電源供應113之電壓。

電壓倍增器電路704可經組態以使電源供應113乘以一組倍增因數(例如，1.7倍，2倍等)，或電壓倍增器電路704可程式化以允許倍增因數改變。另外，使用箝位電源供應111之電壓位準作為控制因數，電壓倍增器電路704可經組 態以動態地調整倍增因數以適應經調節電源供應113之變化(為此，電路704可經組態以接收箝位電源供應111之電壓之回饋資訊)。

雖然圖4至圖7描繪可根據本發明之教示利用之某些示範性電路拓撲，但將認識到，許多替代及/或修改對於熟悉此項技術者可為顯而易見的，且滿足以上描述之功能性及/或目的之所有此等替代及/或修改視為在本發明之範圍內。因此，圖8說明與本發明之一實施例一致之操作之一流程圖800。本實施例之操作可包含在一匯流排電源供應之一斜升週期期間，基於匯流排電源供應產生一箝位電源供應，802。操作亦可包含產生與匯流排電源供應無關之一電壓設定點信號，其中該電壓設定點信號指示箝位電源供應上之一預定電壓位準，804。本實施例之操作亦可包含使用該電壓設定點信號控制耦合在匯流排電源供應與箝位電源供應之間之一開關，806。操作可進一步包含使用該開關在箝位電源供應上產生小於該電壓設定點信號之一電壓位準。

雖然圖8說明根據一實施例之各種操作，但應理解，不是所有此等操作都是必需。事實上，本文充分預期在本發明之其他實施例中，可以未在任一圖式中具體展示之方式組合圖8中描繪之操作，但仍完全與本發明一致。因此，針對未明確在一圖式中展示之特徵及/或操作之申請專利範圍視為在本發明之範圍及內容內。另外，如在本文之任意實施例中所使用，「電路(circuitry)」或「電路(circuit)」 可(例如)單獨地或以任意組合包括硬連線電路、可程式化電路、狀態機電路，及/或可用在一較大系統中之電路，舉例而言，可作為一積體電路之一部分而包含在內之離散元件。另外，本文中所描述之開關裝置(例如，開關106、402、504等)之任一者可包含任意類型之已知或之後開發之開關電路，舉例而言，諸如MOS電晶體、BJT等。

有利的是，根據本發明之各種教示之一電源供應系統可提供一箝位內部電源供應，其減小或消除一輸入電源供應上之過電壓情況，因此消除對於單獨過電壓保護電路之需求。亦有利的是，根據本文教示之電源供應系統可以一自給方式產生箝位電源供應，即，無需來自外部源/信號之輸入。因此，舉例而言，電源供應系統可在不需要來自一IC之數位核心之輸入之情況下產生箝位電源供應，因此減小數位核心上之負載，且減小IC之電力調整級之複雜性，且實現使用無數位核心之本發明之電源供應系統。另外，本發明之耐受高電壓開關裝置由與輸入電源供應無關(例如，與匯流排電壓無關)之一電壓設定點信號予以控制，使得從開關導出之一箝位電源供應仍高度順應過電壓箝位需求。與習知過電壓保護系統相比，該電源供應系統之額外優點包含減小之電流消耗及較少受電流消耗影響之一箝位電源供應。

將本文中已使用之術語及表達用作描述之術語且不具限制性，且在此等術語及表達之使用中無意排除所展示及描述之特徵之任何等效物(或其若干部分)，且應認識到，在 申請專利範圍之範疇內各種修改是可能的。因此，申請專利範圍旨在涵蓋所有此等等效物。各種特徵、態樣及實施例已在本文中描述。熟悉此項技術者將理解，該等特徵、態樣及實施例易於彼此結合及易於變動及修改。因此，本發明應視為涵蓋此等組合、變動及修改。

100‧‧‧電源供應系統

102‧‧‧耐受高電壓電路

103‧‧‧輸入匯流排電源供應/輸入匯流排電源/匯流排電源供應/電源供應匯流排

103'‧‧‧匯流排電源供應/VBUS電源供應/VBUS

104‧‧‧箝位電路

104A‧‧‧箝位電路

105‧‧‧分壓信號

106‧‧‧高電壓開關電路/耐受高電壓開關裝置/開關

107‧‧‧控制信號

107'‧‧‧控制信號

108‧‧‧調節器電路

108A‧‧‧調節器電路

109‧‧‧控制信號

109'‧‧‧控制信號

110‧‧‧匯流排偵測電路

110A‧‧‧匯流排偵測電路

111‧‧‧箝位電源供應電壓

112‧‧‧轉譯器電路

113‧‧‧經調節電源供應

113'‧‧‧經調節電源供應

114‧‧‧電荷泵電路

114A‧‧‧電荷泵電路

115‧‧‧電壓設定點信號

115'‧‧‧電壓設定點信號

116‧‧‧裝置

200‧‧‧信號曲線圖

202‧‧‧操作之第一時間週期

204‧‧‧操作之第二時間週期

206‧‧‧操作之第三時間週期

302‧‧‧VBUS電源供應在過電壓情況下斜升之曲線圖

304‧‧‧控制信號之曲線圖

306‧‧‧3.5伏特之經調節電源供應之曲線圖

308‧‧‧7.0伏特之電壓設定點信號之曲線圖

402‧‧‧耐受高電壓開關裝置/開關

404‧‧‧電流源電路/Iref1

406‧‧‧二極體堆疊

408‧‧‧參考電壓

502‧‧‧放大器/放大器電路

504‧‧‧開關電路/開關

506‧‧‧參考電壓電路/Vref1

602‧‧‧參考電壓電路

604‧‧‧比較器

606‧‧‧參考電壓偵測電路

702‧‧‧振盪器電路

704‧‧‧電壓倍增器電路

R1‧‧‧分壓器電路

R2‧‧‧分壓器電路

R4‧‧‧電阻器/電阻性負載

R5‧‧‧電阻器/電阻性負載

圖1說明與本發明之各種實施例一致之一電源供應系統；圖2說明與本發明之一實施例一致之匯流排電源供應及箝位電源供應之一信號曲線圖；圖3說明與本發明之一實施例一致之電源供應系統之各種信號之信號曲線圖；圖4說明與本發明之一實施例一致之箝位電路之一電路實例；圖5說明與本發明之一實施例一致之調節器電路之一電路實例；圖6說明與本發明之一實施例一致之匯流排偵測電路之一電路實例；圖7說明與本發明之一實施例一致之電荷泵電路之一電路實例；及圖8說明根據本發明之一實施例之操作之一流程圖。

100‧‧‧電源供應系統

102‧‧‧耐受高電壓電路

103‧‧‧輸入匯流排電源供應/輸入匯流排電源/匯流排電源供應/電源供應匯流排

104‧‧‧箝位電路

105‧‧‧分壓信號

106‧‧‧高電壓開關電路/耐受高電壓開關裝置/開關

107‧‧‧控制信號/比較器之輸出

108‧‧‧調節器電路

109‧‧‧控制信號

110‧‧‧匯流排偵測電路

111‧‧‧箝位電源供應電壓

112‧‧‧轉譯器電路

113‧‧‧經調節電源供應

114‧‧‧電荷泵電路

115‧‧‧電壓設定點信號

116‧‧‧裝置

R1‧‧‧分壓器電路

R2‧‧‧分壓器電路

Claims (18)

1. 一種電源供應系統，其包括：箝位電路，其經組態以在一匯流排電源供應之一斜升週期期間接收該匯流排電源供應，該箝位電路經組態以產生具有基於該匯流排電源供應之一電壓之一電壓之一箝位電源供應，該箝位電路進一步經組態以箝位該匯流排電源供應上存在之一過電壓；電荷泵電路，其經組態以產生與該匯流排電源供應無關之一電壓設定點信號，該電壓設定點信號指示該箝位電源供應上之一預定電壓位準；及開關電路，其耦合在該匯流排電源供應與該箝位電源供應之間，該開關電路經組態以由該電壓設定點信號予以控制，且進一步經組態以在該箝位電源供應上產生小於該電壓設定點信號之一電壓位準。
2. 如請求項1之電源供應系統，其中該開關電路進一步經組態以箝位該匯流排電源供應上大於該電壓設定點信號之電壓位準。
3. 如請求項1之電源供應系統，其進一步包括調節器電路，該調節器電路經組態以基於該箝位電源供應且無關於該匯流排電源供應而產生一經調節電源供應；其中該電荷泵電路進一步經組態以基於該經調節電源供應產生該電壓設定點信號。
4. 如請求項3之電源供應系統，其中該電荷泵電路經組態以藉由使該經調節電源供應位準偏移而產生該電壓設定 點信號。
5. 如請求項1之電源供應系統，其進一步包括匯流排偵測電路，該匯流排偵測電路經組態以偵測該匯流排電源供應上之一電壓位準，且產生指示該匯流排電源供應是否在該斜升週期或一全通週期中之一控制信號；其中該電荷泵電路進一步經組態以基於該控制信號產生該電壓設定點信號。
6. 如請求項5之電源供應系統，其進一步包括轉譯器電路，該轉譯器電路經組態以將該控制信號之電壓轉譯為約等於該箝位電源供應之電壓之一電壓。
7. 如請求項1之電源供應系統，其中該開關電路包括一高電壓NMOS電晶體，該高電壓NMOS電晶體以一源極隨耦器組態耦合在該匯流排電源供應與該箝位電源供應之間；其中該NMOS電晶體之一源極電壓係限制於該NMOS電晶體之由該電壓設定點信號供應的閘極電壓減去該NMOS電晶體之一電壓臨限值。
8. 如請求項1之電源供應系統，其中該箝位電路及該開關電路並聯耦合至該匯流排電源供應，且其中在該匯流排電源供應之一全通週期期間，該開關電路之一傳導狀態係由該電壓設定點信號控制以限制該箝位電源供應上之該電壓。
9. 如請求項1之電源供應系統，其中該箝位電路包括：耐受高電壓開關電路，其耦合在該匯流排電源供應與該箝位電源供應之間；及控制電路，其經組態以產生一參考 電壓以控制該耐受高電壓開關電路，使得在該匯流排電源供應之該斜升週期期間，該箝位電源供應係基於該耐受高電壓開關電路之一臨限電壓及該參考電壓。
10. 如請求項9之電源供應系統，其中該控制電路包含一參考電流源及至少一二極體，其等經耦合至該匯流排電源供應且經組態以產生具有一電壓值之參考電壓信號，在該斜升週期期間，該參考電壓信號將該耐受高電壓開關電路控制成在一飽和模式下操作。
11. 如請求項5之電源供應系統，其中該電荷泵電路包括振盪器電路及電壓倍增器電路；其中該振盪器電路經組態以由該控制信號予以啟用且產生一時脈脈衝信號，且該倍增器電路經組態以基於該時脈脈衝信號而增加該經調節電源供應之電壓，以產生該電壓設定點信號。
12. 如請求項3之電源供應系統，其中該調節器電路包括：帶隙參考電壓電路，其經組態以產生一帶隙參考電壓；放大器電路，其經組態以接收該帶隙參考電壓；及開關電路，其耦合至該箝位電源供應且耦合至該放大器電路之輸入；其中該開關電路係由該放大器電路予以控制，使得該開關電路以一線性模式操作，且其中該開關電路經組態以產生該經調節電源供應。
13. 如請求項1之電源供應系統，其中該匯流排偵測電路包括：比較器電路，其經組態以比較該匯流排電源供應與一參考電壓；其中該放大器電路經組態以在該匯流排電源供應超過該參考電壓時產生一第一控制信號，且在該 匯流排電源供應小於該參考電壓時產生一第二控制信號。
14. 一種操作一電源供應系統之方法，其包括：在一匯流排電源供應之一斜升週期期間基於該匯流排電源供應產生一箝位電源供應；產生與該匯流排電源供應無關之一電壓設定點信號，其中該電壓設定點信號指示該箝位電源供應上之一預定電壓位準；使用該電壓設定點信號控制耦合在該匯流排電源供應與該箝位電源供應之間之一開關；及使用一開關在該箝位電源供應上產生小於該電壓設定點信號之一電壓位準。
15. 如請求項14之方法，其進一步包括：使用該開關箝位該匯流排電源供應上大於該電壓設定點信號之電壓位準。
16. 如請求項14之方法，其進一步包括：基於該箝位電源供應且無關於該匯流排電源供應產生一經調節電源供應，且藉由使該經調節電源供應位準偏移而產生該電壓設定點信號。
17. 如請求項14之方法，其中：該開關包括一高電壓NMOS電晶體，該高電壓NMOS電晶體以一源極隨耦器組態耦合在該匯流排電源供應與該箝位電源供應之間；且其中該NMOS電晶體之一源極電壓係限制於該NMOS電晶體的由該電壓設定點信號供 應之閘極電壓減去該NMOS電晶體之一電壓臨限值。
18. 如請求項14之方法，其進一步包括：藉由該電壓設定點信號控制該開關之一傳導狀態，以在該匯流排電源供應之一全通週期期間限制該箝位電源供應上之該電壓。