TWI534977B - 電熔絲及其製造方法 - Google Patents

電熔絲及其製造方法 Download PDF

Info

Publication number
TWI534977B
TWI534977B TW102135178A TW102135178A TWI534977B TW I534977 B TWI534977 B TW I534977B TW 102135178 A TW102135178 A TW 102135178A TW 102135178 A TW102135178 A TW 102135178A TW I534977 B TWI534977 B TW I534977B
Authority
TW
Taiwan
Prior art keywords
fuse
contacts
cathode
semiconductor
metal
Prior art date
Application number
TW102135178A
Other languages
English (en)
Other versions
TW201423944A (zh
Inventor
全成都
沈辰燮
金載運
白成烈
金宗洙
崔允熙
金秀珍
朴星範
Original Assignee
美格納半導體有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美格納半導體有限公司 filed Critical 美格納半導體有限公司
Publication of TW201423944A publication Critical patent/TW201423944A/zh
Application granted granted Critical
Publication of TWI534977B publication Critical patent/TWI534977B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Description

電熔絲及其製造方法
以下說明係關於半導體器件之熔絲，且舉例而言，係關於電可程式化半導體器件之電熔絲及其製造方法。
由於現代半導體器件之高積體化及高儲存容量，在製造過程期間在半導體器件之記憶體單元中可能出現缺陷。此會導致產品良率降低。
為改良因現代半導體記憶體器件之高積體化而降低之產品良率，已研發出冗餘電路技術。在冗餘電路技術中，實施預定測試以檢測出現缺陷之單元。在檢測到缺陷之事件中，熔絲盒中之相應熔絲選擇性地斷開，藉此可使用冗餘電路用提供於具有缺陷之主單元周圍之冗餘單元替代該主單元。
通常，藉由用雷射束照射熔絲來熔斷熔絲以形成電路。然而，此類型熔絲結構並非高度可靠且無法以封裝層級使用。此外，使用此技術難以減小熔絲間距。隨著晶片大小之最小化程度增加，此類型熔絲難以用於具有小尺寸之晶片。
最近，為最小化晶片大小，已研發出藉由施加電流來斷開熔絲之電熔絲系統。在電熔絲系統中，程式化電流流經熔絲鏈，使得熔絲鏈變熱並斷開。此程式化過程亦可稱為熔斷熔絲。
然而，在該等電熔絲中，因觸點係佈置於陰極之較寬端部且遠離熔絲鏈，故在相對較寬區域內發生電遷移，因此在熔斷過程期間較大電流變得必不可少。
在一一般態樣中，提供電熔絲，其包括：形成於基板上之陽極；形成於該基板上之陰極；使該陽極與該陰極彼此連接之熔絲鏈；形成於該陽極上之第一觸點；及形成於該陰極上且經佈置成比該第一觸點更靠近該熔絲鏈之第二觸點。
在該電熔絲之該一般態樣中，該熔絲鏈可佈置於該陽極與該陰極之間。
在該電熔絲之該一般態樣中，該陰極可包括橫向於該陰極連接至該熔絲鏈之側之等寬度之三個區，且該第二觸點可形成於該等寬度之三個區中連接至該熔絲鏈之區中。
在該電熔絲之該一般態樣中，該陽極、該陰極及該熔絲鏈可由半導體部分與金屬矽化物部分之沈積結構形成。
在該電熔絲之該一般態樣中，該等半導體部分可為經摻雜多晶矽或未經摻雜多晶矽。
在該電熔絲之該一般態樣中，該等金屬矽化物部分可包括選自由Ti、Co、Ni、Ta、Al、Zr、Hf、W、Pt、Pd、Mo及其組合組成之群之金屬原子。
在該電熔絲之該一般態樣中，該金屬矽化物部分可具有20nm至50nm之厚度。
該電熔絲之該一般態樣可進一步包括形成於該陽極上之第一組觸點及形成於該陰極上之第二組觸點，其中該第一組觸點包括兩個或更多個觸點，且該第一觸點係該第一組觸點中之該兩個或更多個觸點中之一者；且該第二組觸點可包括兩個或更多個觸點，且該第二觸點 可為該第二組觸點中之該兩個或更多個觸點中之一者。
在該電熔絲之該一般態樣中，該第一觸點及該第二觸點可形成於該陽極與該陰極上在由該熔絲鏈之虛擬延長線界定之區域外部。
在該電熔絲之該一般態樣中，形成於該陽極上之該第一觸點可經佈置成比形成於該陰極上之該第二觸點更遠離該熔絲鏈以免阻塞在熔化期間因電遷移而轉移之矽化物積聚之空間。
在另一一般態樣中，提供用於製造電熔絲之方法，該方法包括：在基板上形成半導體層；藉由將該半導體層圖案化以形成第一半導體部分、第二半導體部分及第三半導體部分；藉由分別在該第一半導體部分、該第二半導體部分及該第三半導體部分上形成第一金屬矽化物部分、第二金屬矽化物部分及第三金屬矽化物部分以形成陽極、陰極及使該陽極與該陰極彼此連接之熔絲鏈；在該陽極上形成第一觸點；及在該陰極上形成比該第一觸點更靠近該熔絲鏈之第二觸點。
在該方法之該一般態樣中，該熔絲鏈可佈置於該陽極與該陰極之間。
在該方法之該一般態樣中，該陰極可包括橫向於該陰極連接至該熔絲鏈之側之等寬度之三個區，且該第二觸點可形成於該等寬度之三個區中連接至該熔絲鏈之區中。
在該方法之該一般態樣中，該陽極、該陰極及該熔絲鏈可由第一半導體部分、第二半導體部分及第三半導體部分與第一金屬矽化物部分、第二金屬矽化物部分及第三金屬矽化物部分之沈積結構形成。
在該方法之該一般態樣中，該第一半導體部分、該第二半導體部分及該第三半導體部分可為經摻雜多晶矽或未經摻雜多晶矽。
在該方法之該一般態樣中，該第一半導體部分、該第二半導體部分及該第三半導體部分可以單一個體形成。
在該方法之該一般態樣中，該第一金屬矽化物部分、該第二金 屬矽化物部分及該第三金屬矽化物部分可包括選自由Ti、Co、Ni、Ta、Al、Zr、Hf、W、Pt、Pd、Mo及其組合組成之群之金屬原子。
該方法之該一般態樣可進一步包括形成於該陽極上之第一組觸點及形成於該陰極上之第二組觸點，其中該第一組觸點包括兩個或更多個觸點，且該第一觸點可為該第一組觸點中之該兩個或更多個觸點中之一者；且該第二組觸點可包括兩個或更多個觸點，且該第二觸點可為該第二組觸點中之該兩個或更多個觸點中之一者。
在該方法之該一般態樣中，該第一觸點及該第二觸點可形成於該陽極及該陰極上在由該熔絲鏈之虛擬延長線界定之區域外部。
在該方法之該一般態樣中，形成於該陽極上之該第一觸點可經佈置成比該第二觸點更遠離該熔絲鏈以免阻塞在熔化期間因電遷移而轉移之矽化物積聚之空間。
在該方法之該一般態樣中，該等金屬矽化物部分之該形成可包括在該第一半導體部分、該第二半導體部分及該第三半導體部分上以5nm至50nm之厚度形成金屬層及藉由對該金屬層實施熱處理在該金屬層之表面上形成矽化物。
在該方法之該一般態樣中，該金屬矽化物部分可具有20nm至50nm之厚度。
依據以下詳細說明、圖式及申請專利範圍，其他特徵及態樣可顯而易見。
10‧‧‧電熔絲
20‧‧‧陽極
25‧‧‧觸點
30‧‧‧陰極
30a‧‧‧區
30b‧‧‧區
30c‧‧‧區/區域
35‧‧‧觸點
40‧‧‧熔絲鏈
50‧‧‧熔絲之部分/矽化物損失
100‧‧‧電熔絲
101‧‧‧半導體基板
102‧‧‧第一半導體部分
103‧‧‧第二半導體部分
104‧‧‧第三半導體部分
105‧‧‧半導體層
107‧‧‧第一光阻劑膜
107a‧‧‧第一光阻劑膜圖案
112‧‧‧第一金屬矽化物部分
113‧‧‧第二金屬矽化物部分
114‧‧‧第三金屬矽化物部分
115‧‧‧金屬層
117‧‧‧第二光阻劑膜
117a‧‧‧第二光阻劑膜圖案
120‧‧‧陽極
125‧‧‧第一組觸點/第一觸點
130‧‧‧陰極
130a‧‧‧區
130b‧‧‧區
130c‧‧‧區
135‧‧‧第二組觸點/第二觸點
140‧‧‧熔絲鏈
140a‧‧‧虛擬延長線
150‧‧‧矽化物損失/矽化物之總損失區域
IV‧‧‧線
L1‧‧‧矽化物損失長度
L2‧‧‧矽化物損失長度
V‧‧‧線
W1‧‧‧寬度
W2‧‧‧寬度
圖1係呈平面圖之電熔絲之示意圖。
圖2係以平面圖說明電熔絲之程式化狀態之圖1之電熔絲之示意圖。
圖3係一般態樣之呈平面圖之電熔絲之實例之示意圖。
圖4係圖3中所說明之電熔絲沿線IV-IV之剖面圖。
圖5係圖3中所說明之電熔絲之陰極部分沿線V-V之剖面圖。
圖6係說明電熔絲之程式化狀態之電熔絲之實例之平面圖。
圖7(a)係說明在對比較實例電熔絲實施程式化後矽化物之損失狀態之電熔絲之比較實例之平面圖。
圖7(b)係說明在對電熔絲實施程式化後矽化物之損失狀態之一般態樣之電熔絲之實例之平面圖。
圖8A至圖8H係說明根據一般態樣製造電熔絲之方法之實例之剖面圖。
圖9係說明在對一般態樣之電熔絲實施程式化後基於單元電阻之積聚分佈變化之圖形。
在該等圖式及詳細說明中，除非另有闡述，否則相同圖式元件符號將被理解為指代相同元件、特徵及結構。為清晰、說明及方便起見，可擴大該等元件之相對大小及繪示。
提供以下詳細說明以輔助讀者獲得對本文中所述方法、裝置及/或系統之全面理解。因此，將向熟習此項技術者提出本文中所述系統、裝置及/或方法之各種改變、修改及等效物。此外，為增加之清晰及簡明起見，可省略對熟知功能及構造之說明。
在下文中，將參照附圖闡述各實例之半導體器件之電熔絲之結構。圖式不一定係按比例繪製，且在某些情況中，可能已放大比例以便清楚地說明該等實例之特徵。當將第一層稱為「在第二層上」或「在基板上」時，其可不僅指代第一層係直接形成於第二層或基板上之情形，且亦可指代在第一層與第二層或基板之間存在第三層之情形。
在電熔絲系統中，程式化電流流經熔絲鏈，使得熔絲鏈變熱並斷開。此程式化過程亦可稱為熔斷熔絲。
電熔絲系統可使用完全斷開多晶矽熔絲以熔斷熔絲之方法。在替代方案中，電熔絲系統可使用藉由透過金屬離子轉移自多晶矽僅移除矽化物來增加電阻之方法。當電流流經金屬時發生金屬離子之轉移，且此現象亦稱為電遷移。
圖1係以平面圖說明電熔絲之示意圖。
圖1中所說明之電熔絲10包括陽極20、陰極30及使陽極20與陰極30彼此連接之熔絲鏈40。另外，可將陰極30劃分為等寬度W1之三個區30a、30b、30c，且觸點35係在與熔絲鏈40之相對側上位於陰極30之區域30c中。
在此電熔絲10中，陽極20係連接至電晶體(未顯示)之汲極(未顯示)。當電晶體受到驅動時，複數個電子經由熔絲鏈40自陰極30流動至陽極20，且矽化物亦同等地轉移，藉此發生熔絲熔斷並且一些電子被移除且其他積聚於熔絲鏈40中。隨著因熔絲熔斷移除矽化物之部分之電阻增加，電熔絲10斷開。
若電熔絲10具有約100歐姆至300歐姆之電阻值，則電熔絲10不再可程式化。
在對陽極20及陰極30兩端施加給定電壓及給定電流後，可對電熔絲10實施程式化以便經過某一長度時間可發生電熔絲10之電遷移。此時，若發生電遷移，則電熔絲10具有數K歐姆值數十M歐姆之電阻值。
圖2係以平面圖說明處於程式化狀態之圖1之電熔絲之示意圖。
在圖2中，當電熔絲10經程式化時，電熔絲之矽化物層因電遷移而自電熔絲10之陰極30之部分延伸至熔絲鏈40之熔絲之部分50移除。
在圖1及圖2中所說明之電熔絲中，觸點35係位於陰極30之區域中，且陰極30之寬度寬於熔絲鏈40。因此，由於觸點35係佈置於陰極30之最遠端，大大增加了電熔絲10之陰極30發生電遷移之區域且在陰 極30與熔絲鏈40之區域內(例如在與熔絲鏈40相對位置處之區域中)可寬廣地移除矽化物層，從而獲得電熔絲10之期望電阻。
在此情形下，儘管可相對穩定地對電熔絲10實施程式化，但應對電熔絲施加較大電流以在陰極30之較寬區域內產生足夠電遷移。
因此，當觸點係與熔絲鏈相對佈置於陰極之端部時，必須在相對較寬區域中發生電遷移，藉此需要較大電流對電熔絲實施程式化。
圖3係呈平面圖之電熔絲之實例之示意圖。
圖4係圖3中所說明之電熔絲沿圖3之線IV-IV之剖面圖。
圖5係電熔絲之陰極部分沿圖3之線V-V之剖面圖。
如圖3至5中所顯示，電熔絲100包括半導體基板101、形成於半導體基板101上且包括第一半導體部分102及第一金屬矽化物部分112之陽極120、形成於半導體基板101上且包括第二半導體部分103及第二金屬矽化物部分113之陰極130、佈置於陽極120與陰極130之間使陽極120與陰極130彼此連接且包括第三半導體部分104及第三金屬矽化物部分114之熔絲鏈140、形成於陽極120上之第一組觸點125及形成於陰極130上且位於距熔絲鏈140最近之拐角部分之第二組觸點135。
此外，陰極130可劃分為橫向於連接至熔絲鏈140之側之等寬度W2之三個獨立區130a、130b、130c。在此電熔絲100中，第二組觸點135係形成於連接至熔絲鏈140之區130a中。因此，第二組觸點135係靠近熔絲鏈140形成。
在此實例中，半導體基板101包括半導體層(未顯示)及絕緣區(未顯示)。
半導體基板101可為體半導體基板、絕緣體上半導體(SOI)或具有體部分及SOI部分之混合半導體基板。半導體層(未顯示)包括半導體材料，例如矽、包括矽之合金、包括鍺之合金、III至V族化合物半導體或II至IV族化合物半導體。
絕緣區(未顯示)包括介電材料，例如二氧化矽膜、氮化矽膜、絕緣金屬氧化物膜或絕緣金屬氮化物膜。
此外，第一、第二及第三半導體部分102、103及104可以單一個體整體地形成，且可由相同半導體材料形成。舉例而言，第一、第二及第三半導體部分102、103及104可由經摻雜或未經摻雜多晶矽形成。
第三半導體部分104之第一拐角部分(其構成熔絲鏈140)係接觸第一半導體部分102形成。第三半導體部分104之第二拐角部分(其構成熔絲鏈140)係接觸第二半導體部分103形成。
對於暴露半導體表面之金屬化而言，金屬層(未顯示)係形成於第一、第二及第三半導體部分102、103及104上。
金屬層包括可與第一、第二及第三半導體部分102、103及104之半導體材料反應以形成金屬半導體合金之金屬。較佳地，使用過渡金屬作為金屬層。舉例而言，可使用諸如Ti、Co、Ni、Ta、Al、Zr、Hf、W、Pt、Pd、Mo及其組合等金屬原子中之至少一者作為金屬層。此外，為了合意地實施電遷移，金屬層可以5nm至50nm之厚度形成。因此，矽化物較佳以20nm至50nm之厚度形成。此係由於若矽化物之厚度過薄則熔化操作變得不穩定；另外，若矽化物之厚度過厚則用於熔化之電流消耗可能過度增加。
第一、第二及第三半導體部分102、103及104之半導體材料包括矽，則金屬層與第一、第二及第三半導體部分102、103及104反應。該反應產生金屬矽化物層。金屬矽化物層包括第一、第二及第三矽化物部分112、113及114。金屬矽化物層可包括金屬原子，例如Ti、Co、Ni、Ta、Al、Zr、Hf、W、Pt、Pd、Mo或其組合。
在說明實例中，第一金屬矽化物部分112係形成於第一半導體部分102上。第二金屬矽化物部分113係形成於第二半導體部分103上。 第三金屬矽化物部分114係形成於第三半導體部分104上。
第一組觸點125中之至少一者係直接形成於第一金屬矽化物部分112上以電連接陽極120，且第二組觸點135中之至少一者係直接形成於第二金屬矽化物部分113上以電連接陰極130。複數個第二觸點135係相對於熔絲鏈140在垂直方向上以給定間隔形成。具體而言，該複數個第二觸點135儘量佈置於第二金屬矽化物部分113上最靠近熔絲鏈140且構成陰極130之拐角部分。
在此實例中，第一組觸點125及第二組觸點135係在由熔絲鏈140之虛擬延長線140a界定之區域外部佈置於陽極120及陰極130上。虛擬延長線140a係直線。因在此區域中未形成觸點，故不會阻塞在熔化期間因電遷移所致之矽化物之轉移。
在此實例中，第一組觸點125係形成於陽極上且遠離熔絲鏈佈置以免阻塞在熔化期間因電遷移而轉移之矽化物可積聚之空間。
此外，陰極130之區域可大於或等於陽極120之區域。舉例而言，陰極130可具有寬於陽極120之寬度。
將參照圖6闡述如上文所述組態之電熔絲之實例之操作。
圖6係說明電熔絲之程式化狀態之電熔絲之實例之平面圖。
在對陽極120及陰極130兩端施加給定電壓及給定電流後，可對電熔絲100實施程式化以便經過特定時間可在電熔絲100中發生電遷移。
若發生電遷移，則電熔絲100之矽化物因強電流而短路，藉此使電阻值大大增加。
具體而言，根據如圖2所示之相關技術，由於在陰極30之寬廣區域中發生矽化物損失50，故應對電熔絲施加相對較高電流。另一方面，如圖6中所顯示，矽化物損失150限於電熔絲100之熔絲鏈140部分而在一側並未發生，在所說明實例中該側係陰極130之觸點135之左 側。
因此，在所說明電熔絲中，由於矽化物損失150限於電熔絲100之熔絲鏈140部分，故矽化物之損失區域減少，藉此，即便對電熔絲施加低電流，亦可有效地對電熔絲100實施程式化。
圖7(a)及圖7(b)係說明在對電熔絲實施程式化後矽化物之損失狀態之兩種不同電熔絲之平面圖。圖7(a)說明以習用方式對電熔絲實施程式化之電熔絲之實例，且圖7(b)說明使用低電流對電熔絲實施程式化之電熔絲之實例。
如圖7(b)中所顯示，在使用低電流程式化之電熔絲100之實例中，矽化物之總損失區域150窄於圖7(a)中所說明之電熔絲100之總損失區域。然而，由於對應於電熔絲100之熔絲鏈140部分之矽化物之損失區域變得寬於圖7(a)中所說明之損失區域，故在對電熔絲100實施程式化後獲得高於圖7(a)中所說明電熔絲之電阻值的電阻值。在圖7(a)中，陰極30毗鄰熔絲鏈140之邊緣與觸點25之間之距離係1.0至4.0μm且通常係2.3μm。此外，陰極30毗鄰熔絲鏈140之邊緣與觸點35之間之距離係0.2至2.0μm且通常係1.0μm。在圖7(a)中，長度L1具有0.2μm至0.4μm之範圍且通常係0.3μm。
在圖7(a)中所說明電熔絲之情形下，矽化物損失50發生在電熔絲10之陰極30之較寬區域中。然而，在圖7(b)中所說明電熔絲之情形下，應注意，矽化物損失150限於電熔絲100之熔絲鏈140部分，如圖6中所顯示。換言之，在圖7(b)中所說明電熔絲之情形下，應注意，若藉由相同條件對電熔絲實施程式化，則矽化物損失150主要發生在電熔絲100之熔絲鏈140部分中且在電熔絲100之熔絲鏈140部分處之矽化物損失長度L2長於相關技術之矽化物損失長度L1。由圖7(b)亦可見形成於該陽極上之該第一觸點係配置於矽化物損失區域之外部。
在圖7(b)中，陰極130毗鄰熔絲鏈140之邊緣與第一觸點125之間之距離係1.0μm至4.0μm且通常係2.3μm。此外，長度L2具有0.5μm 至0.9μm之範圍且通常係0.7μm。因此，由於電阻R係與長度l成正比且與截面積A成反比，如由下文公式(1)所表示，故電熔絲100之電阻主要取決於電熔絲100之熔絲鏈140部分，藉此，若在相同條件下對電熔絲實施程式化，則電熔絲100之電阻大於以習用方式程式化之電熔絲之電阻。
R=ρl/A(R：電阻，ρ：電阻率，l：長度，A：截面積)--------(1)
圖9係說明在對圖7(a)及7(b)中所說明電熔絲實施程式化後基於單元電阻之積聚分佈之變化的圖形。
如圖9中所顯示，若在相同電流條件及相同電壓條件下對電熔絲100實施程式化，則應注意，圖7(b)中所說明之電熔絲100之電阻值大於圖7(a)中所說明電熔絲之電阻值。
因此，藉由施加比習用技術之電流更低之電流來獲得相同電阻值，可比以習用技術更有效地對電熔絲100實施程式化。
同時，參照圖8A至8H闡述用於製造半導體器件之上述電熔絲之方法。
圖8A至8H係說明製造電熔絲之方法之實例的剖面圖。
如圖8A中所顯示，在半導體基板101上沈積半導體層105。此時，使用化學氣相沈積(例如LPCVD(低壓化學氣相沈積)、RTCVD(快速熱化學氣相沈積)或PECVD(電漿增強化學氣相沈積))來沈積半導體層105。
此時，半導體基板101包括半導體層(未顯示)及絕緣區(未顯示)。半導體基板101可為體半導體基板、絕緣體上半導體(SOI)或具有體部分及SOI部分之混合半導體基板。此外，半導體基板之絕緣區(未顯示)包括介電材料，例如二氧化矽膜、氮化矽膜、絕緣金屬氧化物膜或絕緣金屬氮化物膜。
可使用經摻雜多晶矽或未經摻雜多晶矽作為半導體層105，或可使用半導體材料(例如矽、含有矽之合金、含有鍺之合金、III至V族半導體或II至IV族半導體)作為半導體層105。
然後，如圖8B中所顯示，在半導體層105上沈積第一光阻劑膜107。
隨後，如圖8C中所顯示，基於光微影製程藉助曝光及顯影製程來選擇性地移除第一光阻劑膜107，藉此形成第一光阻劑膜圖案107a。
如圖8D中所顯示，使用第一光阻劑膜圖案107a作為蝕刻遮罩來選擇性地蝕刻半導體層105，藉此形成第一、第二及第三半導體部分102、103及104。此時，第一、第二及第三半導體部分102、103及104可以單一個體形成，且可由相同半導體材料(例如，經摻雜多晶矽或未經摻雜多晶矽)形成。
此外，如圖3中所顯示，第三半導體部分104之第一拐角部分係接觸第一半導體部分102以單一個體形成，且第三半導體部分104之第二拐角部分係接觸第二半導體部分103以單一個體形成。
隨後，如圖8E中所顯示，移除第一光阻劑膜圖案107a。然後，對於第一、第二及第三半導體部分102、103及104之表面之金屬化而言，在第一、第二及第三半導體部分102、103及104之表面上沈積金屬層(未顯示)。
此時，金屬層包括可與第一、第二及第三半導體部分102、103及104之半導體材料反應以形成金屬半導體合金之金屬。較佳地，使用過渡金屬作為金屬層。此時，使用諸如Ti、Co、Ni、Ta、Al、Zr、Hf、W、Pt、Pd、Mo及其組合等金屬原子中之至少一者作為金屬層。此外，為了合意地實施電遷移，金屬層可以5nm至50nm之厚度形成。因此，矽化物較佳以20nm至50nm之厚度形成。此係由於若矽 化物之厚度過薄則熔化操作變得不穩定；另外，若矽化物之厚度過厚則用於熔化之電流消耗可能過度增加。根據本發明之一實施例，可藉由對金屬層實施熱處理在金屬層之表面上形成矽化物。
若第一、第二及第三半導體部分102、103及104之半導體材料包括矽，則金屬層與第一、第二及第三半導體部分102、103及104反應，藉此形成金屬矽化物層。此時，金屬矽化物層包括第一、第二及第三矽化物部分112、113及114。金屬矽化物層可包括金屬原子，例如Ti、Co、Ni、Ta、Al、Zr、Hf、W、Pt、Pd、Mo或其組合。
第一金屬矽化物部分112係形成於第一半導體部分102上，第二金屬矽化物部分113係形成於第二半導體部分103上，且第三金屬矽化物部分114係形成於第三半導體部分104上。因此，第一半導體部分102及第一金屬矽化物部分112構成陽極120，第二半導體部分103及第二金屬矽化物部分113構成陰極130，且第三半導體部分104及第三金屬矽化物部分114構成連接陽極120與陰極130之熔絲鏈140。
然後，如圖8F中所顯示，在基板之整個表面(包括第一、第二及第三金屬矽化物部分112、113及114)上沈積金屬層115。此後，在金屬層115上沈積第二光阻劑膜117。此時，使用CVD(化學氣相沈積)、PVD(物理氣相沈積)、ALD(原子層沈積)或其他沈積方法來形成金屬層115。
隨後，如圖8G中所顯示，基於光微影製程藉助曝光及顯影製程來選擇性地移除第二光阻劑膜117，藉此形成第二光阻劑膜圖案117a。然後，如圖8H中所顯示，使用第二光阻劑膜圖案117a作為蝕刻遮罩來蝕刻金屬層115，藉此在第一電極120中形成複數個第一觸點125，並在第二電極130中形成複數個第二觸點135。此時，第一觸點係直接形成於第一金屬矽化物部分112上以電連接陽極120，且第二觸點135中之至少一者係直接形成於第二金屬矽化物部分113上以電連接 陰極130。此時，第二觸點135係相對於熔絲鏈140在垂直方向上以恆定間隔形成。具體而言，該複數個第二觸點135儘量佈置於第二金屬矽化物部分113上最靠近熔絲鏈140之拐角部分。換言之，第二觸點135儘量佈置於第二金屬矽化物部分113最靠近熔絲鏈140之拐角部分且構成陰極130。根據本發明之一實施例，第二觸點135經佈置成比第一觸點125更靠近熔絲鏈。
此外，較佳地，第一觸點125及第二觸點135係佈置於陽極120及陰極130上除延長線內部以外之部分上，以免阻止在熔化期間因電遷移所致之矽化物之轉移。延長線可為沿熔絲鏈140兩端之兩條直線之間之區域。
較佳地，第一觸點125係形成於陽極120上且遠離熔絲鏈140佈置以免阻塞在熔化期間因電遷移而轉移之矽化物可積聚之空間。
隨後，儘管未顯示，移除第二光阻劑膜圖案117a，藉此完成半導體器件之電熔絲100之製造過程。
如上文所述，根據上文所述半導體器件之電熔絲實例及其製造方法，可將陰極之觸點儘量佈置為靠近熔絲鏈部分以最小化該熔絲鏈部分中由電遷移引起之矽化物之損失區域，藉此可獲得極大熔絲電阻值與低電流消耗。
上文提供電熔絲及其製造方法之各種實例。該等電熔絲及其製造方法之實例可顯著改良因在陰極之較寬區域距熔絲鏈之遠端處觸點之佈置出現之問題。
在上文所揭示之電熔絲及其製造方法中，可將陰極之觸點佈置為靠近熔絲鏈以能夠最小化該熔絲鏈部分中由電遷移引起之矽化物之損失區域。因此，可獲得極大電阻值與低電流消耗。
如本文所體現且概述，上文提供電熔絲之實例以達成該等及其他益處。在該實例中，電熔絲包括：形成於半導體基板上之第一電 極；形成於該半導體基板上之第二電極；佈置於該第一電極與該第二電極之間且使該第一電極與該第二電極彼此連接之熔絲鏈；形成於該第一電極上之第一觸點；及形成於該第二電極上且在形成於該第二電極上之觸點中佈置於第二電極中最靠近該熔絲鏈之拐角部分之第二觸點。
上文亦提供用於製造半導體器件之電熔絲之方法之實例，該方法包括：在半導體基板上形成半導體層；藉由將該半導體層圖案化來形成第一導體部分、第二導體部分及第三半導體部分；藉由分別在該第一半導體部分、該第二半導體部分及該第三半導體部分上形成第一金屬矽化物部分、第二金屬矽化物部分及第三金屬矽化物部分來形成第一電極、第二電極及使該第一電極與該第二電極彼此連接之熔絲鏈；在該第一電極上形成第一觸點；及在該第二電極上最靠近該熔絲鏈之拐角部分形成第二觸點。
根據半導體器件之電熔絲及其製造方法，將陰極之觸點佈置為靠近熔絲鏈部分以最小化該熔絲鏈部分中由電遷移引起之矽化物之損失區域，藉此在熔斷後可獲得極大熔絲電阻值與低電流消耗。
電熔絲之適用性之其他範圍自上文所提供之詳細說明顯而易見。然而，應理解，儘管詳細說明及特定實例指示較佳實施例，但其僅以說明方式給出，因為熟習此項技術者自以上詳細說明將受到啟發且易於明瞭在本發明之精神及範圍內之各種改變及修改。
上文已闡述一些實例。然而，應理解，可做出各種修改。舉例而言，若以不同次序實施所述技術及/或若將所述系統、架構、器件或電路中之組件以不同方式組合及/或用其他組件或其等效物替換或補充，則可達成適合結果。因此，其它實施方案亦在以下申請專利範圍之範圍內。
100‧‧‧電熔絲
120‧‧‧陽極
125‧‧‧第一組觸點/第一觸點
130‧‧‧陰極
130a‧‧‧區
130b‧‧‧區
130c‧‧‧區
135‧‧‧第二組觸點/第二觸點
140‧‧‧熔絲鏈
IV‧‧‧線
V‧‧‧線
W2‧‧‧寬度

Claims (20)

  1. 一種電熔絲，其包含：形成於基板上之陽極；形成於該基板上之陰極；使該陽極與該陰極彼此連接之熔絲鏈；形成於該陽極上之第一觸點；及形成於該陰極上且經佈置成比該第一觸點更靠近該熔絲鏈之第二觸點，其中藉由熔絲鏈之虛擬延長所界定之區域不具有形成於其上之觸點。
  2. 如請求項1之電熔絲，其中該熔絲鏈係佈置於該陽極與該陰極之間。
  3. 如請求項1之電熔絲，其中該陰極包含橫向於該陰極連接至該熔絲鏈之側之等寬度之三個區，且該第二觸點係形成於等寬度之該三個區中連接至該熔絲鏈之區中。
  4. 如請求項1之電熔絲，其中該陽極、該陰極及該熔絲鏈係半導體部分與金屬矽化物部分之沈積結構。
  5. 如請求項4之電熔絲，其中該等半導體部分係經摻雜多晶矽或未經摻雜多晶矽。
  6. 如請求項4之電熔絲，其中該等金屬矽化物部分包括選自由Ti、Co、Ni、Ta、Al、Zr、Hf、W、Pt、Pd、Mo及其組合組成之群之金屬原子。
  7. 如請求項4之電熔絲，其中該金屬矽化物部分具有20nm至50nm之厚度。
  8. 如請求項1之電熔絲，其進一步包含形成於該陽極上之第一組觸 點及形成於該陰極上之第二組觸點，其中該第一組觸點包括兩個或更多個觸點，且該第一觸點係該第一組觸點之該兩個或更多個觸點中之一者；且該第二組觸點包括兩個或更多個觸點，且該第二觸點係該第二組觸點之該兩個或更多個觸點中之一者。
  9. 如請求項1之電熔絲，其中形成於該陽極上之該第一觸點係配置於矽化物損失區域之外部。
  10. 一種製造電熔絲之方法，該方法包含：在基板上形成半導體層；藉由將該半導體層圖案化來形成第一半導體部分、第二半導體部分及第三半導體部分；藉由分別在該第一半導體部分、該第二半導體部分及該第三半導體部分上形成第一金屬矽化物部分、第二金屬矽化物部分及第三金屬矽化物部分來形成陽極、陰極及使該陽極與該陰極彼此連接之熔絲鏈；在該陽極上形成第一觸點；及在該陰極上形成比該第一觸點更靠近該熔絲鏈之第二觸點，其中藉由熔絲鏈之虛擬延長所界定之區域不具有形成於其上之觸點。
  11. 如請求項10之方法，其中該熔絲鏈係佈置於該陽極與該陰極之間。
  12. 如請求項10之方法，其中該陰極包含橫向於該陰極連接至該熔絲鏈之側之等寬度之三個區，且該第二觸點係形成於該等寬度之三個區中連接至該熔絲鏈之區中。
  13. 如請求項10之方法，其中該陽極、該陰極及該熔絲鏈係由第一半導體部分、第二半導體部分及第三半導體部分與第一金屬矽 化物部分、第二金屬矽化物部分及第三金屬矽化物部分之沈積結構形成。
  14. 如請求項10之方法，其中該第一半導體部分、該第二半導體部分及該第三半導體部分係經摻雜多晶矽或未經摻雜多晶矽。
  15. 如請求項10之方法，其中該第一半導體部分、該第二半導體部分及該第三半導體部分係以單一個體形成。
  16. 如請求項10之方法，其中該第一金屬矽化物部分、該第二金屬矽化物部分及該第三金屬矽化物部分包括選自由Ti、Co、Ni、Ta、Al、Zr、Hf、W、Pt、Pd、Mo及其組合組成之群之金屬原子。
  17. 如請求項10之方法，其進一步包含形成於該陽極上之第一組觸點及形成於該陰極上之第二組觸點，其中該第一組觸點包括兩個或更多個觸點，且該第一觸點係該第一組觸點之該兩個或更多個觸點中之一者；且該第二組觸點包括兩個或更多個觸點，且該第二觸點係該第二組觸點之該兩個或更多個觸點中之一者。
  18. 如請求項10之方法，其中形成於該陽極上之該第一觸點係配置於矽化物損失區域之外部。
  19. 如請求項10之方法，其中該等金屬矽化物部分之該形成包括在該第一半導體部分、該第二半導體部分及該第三半導體部分上以5nm至50nm之厚度形成金屬層，及藉由對該金屬層實施熱處理在該金屬層之表面上形成矽化物。
  20. 如請求項10之方法，其中該金屬矽化物部分具有20nm至50nm之厚度。
TW102135178A 2012-09-28 2013-09-27 電熔絲及其製造方法 TWI534977B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120109499A KR101386703B1 (ko) 2012-09-28 2012-09-28 반도체 소자의 전기 퓨즈 및 그 제조방법

Publications (2)

Publication Number Publication Date
TW201423944A TW201423944A (zh) 2014-06-16
TWI534977B true TWI534977B (zh) 2016-05-21

Family

ID=50384386

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102135178A TWI534977B (zh) 2012-09-28 2013-09-27 電熔絲及其製造方法

Country Status (4)

Country Link
US (1) US9362224B2 (zh)
KR (1) KR101386703B1 (zh)
CN (1) CN103715172B (zh)
TW (1) TWI534977B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105826238A (zh) * 2015-01-06 2016-08-03 中芯国际集成电路制造(上海)有限公司 电可编程熔丝结构及其形成方法
US10242988B2 (en) * 2017-08-23 2019-03-26 Nxp Usa, Inc. Antifuses integrated on semiconductor-on-insulator (SOI) substrates

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006108413A (ja) * 2004-10-06 2006-04-20 Matsushita Electric Ind Co Ltd ヒューズ及びヒューズの書き込み方法
JP4284242B2 (ja) * 2004-06-29 2009-06-24 パナソニック株式会社 半導体装置およびその製造方法
US7227207B2 (en) * 2005-03-03 2007-06-05 International Business Machines Corporation Dense semiconductor fuse array
US7784009B2 (en) * 2006-03-09 2010-08-24 International Business Machines Corporation Electrically programmable π-shaped fuse structures and design process therefore
US7674691B2 (en) * 2007-03-07 2010-03-09 International Business Machines Corporation Method of manufacturing an electrical antifuse
KR101219437B1 (ko) 2007-09-03 2013-01-11 삼성전자주식회사 전기적 퓨즈 소자
US20090243032A1 (en) * 2008-03-27 2009-10-01 Shi-Bai Chen Electrical fuse structure
US7642176B2 (en) * 2008-04-21 2010-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical fuse structure and method
US8143694B2 (en) * 2008-06-02 2012-03-27 Infineon Technologies Ag Fuse device
US9741658B2 (en) * 2009-10-30 2017-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical fuse structure and method of formation
US8686536B2 (en) * 2009-10-30 2014-04-01 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical fuse structure and method of formation
CN102157491B (zh) 2011-03-10 2016-11-02 上海华虹宏力半导体制造有限公司 半导体结构及其制备方法
JP2012212852A (ja) * 2011-03-24 2012-11-01 Sony Corp 電気ヒューズ、半導体装置、及び、電気ヒューズの情報書き込み方法
US8716831B2 (en) * 2011-09-29 2014-05-06 Broadcom Corporation One time programmable structure using a gate last high-K metal gate process

Also Published As

Publication number Publication date
TW201423944A (zh) 2014-06-16
KR20140043006A (ko) 2014-04-08
CN103715172B (zh) 2017-06-06
KR101386703B1 (ko) 2014-05-07
US20140091427A1 (en) 2014-04-03
CN103715172A (zh) 2014-04-09
US9362224B2 (en) 2016-06-07

Similar Documents

Publication Publication Date Title
EP1032039B1 (en) Vertical fuse and method of fabrication
US7651893B2 (en) Metal electrical fuse structure
TWI449156B (zh) 半導體裝置及其形成方法
US9865536B2 (en) Electrical fuse structure and method of formation
US12033939B2 (en) Electrical fuse structure and method of formation
US20070284693A1 (en) Electrically programmable fuse with asymmetric structure
CN101432880A (zh) 带有改进接触熔丝的半导体器件
US8921975B2 (en) System and method for forming aluminum fuse for compatibility with copper BEOL interconnect scheme
US20090108396A1 (en) Electrical fuse having a fully silicided fuselink and enhanced flux divergence
TWI534977B (zh) 電熔絲及其製造方法
US8604585B2 (en) Fuse of semiconductor device and method for fabricating the same
KR100945961B1 (ko) 금속층에 접하지 않는 반도체 장치 퓨즈를 포함하는 직접 회로 및 그 제조 방법
KR101605749B1 (ko) 커패시터 구조의 퓨즈를 포함하는 반도체 소자
US20180301411A1 (en) Fuse of semiconductor device and method for forming the same
CN104701295B (zh) 电熔丝结构及其形成方法
US6518158B1 (en) Method of manufacturing a semiconductor device including a fuse
US20240079319A1 (en) Electronic fuse devices and integration methods
US8344476B2 (en) Fuse structure for high integrated semiconductor device
JP7266467B2 (ja) ヒューズ素子、半導体装置、およびヒューズ素子の製造方法
TWI263367B (en) Structure of eFuse
JP5963549B2 (ja) 半導体装置およびその製造方法
JP5044930B2 (ja) Ｍｉｓ型コンデンサの製造方法
KR20090056325A (ko) 퓨즈 구조물 및 그 제조 방법
US8709931B2 (en) Fuse part in semiconductor device and method for forming the same
TWI441225B (zh) 電熔絲結構