TWI529522B - 用於高效即時平台電力管理架構之設備 - Google Patents

用於高效即時平台電力管理架構之設備 Download PDF

Info

Publication number
TWI529522B
TWI529522B TW099144460A TW99144460A TWI529522B TW I529522 B TWI529522 B TW I529522B TW 099144460 A TW099144460 A TW 099144460A TW 99144460 A TW99144460 A TW 99144460A TW I529522 B TWI529522 B TW I529522B
Authority
TW
Taiwan
Prior art keywords
power
power management
dpmi
devices
management unit
Prior art date
Application number
TW099144460A
Other languages
English (en)
Other versions
TW201135439A (en
Inventor
鄒平
約瑟夫 戴本尼二世
費那迪 勒努斯
Original Assignee
英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾公司 filed Critical 英特爾公司
Publication of TW201135439A publication Critical patent/TW201135439A/zh
Application granted granted Critical
Publication of TWI529522B publication Critical patent/TWI529522B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)

Description

用於高效即時平台電力管理架構之設備
本案請求早先提出申請之臨時專利申請案第61/335,153號申請日2009日12月31日之優先權，且以引用方式併入此處。
發明領域
本發明大致上係有關運算系統之電源供應，及更明確言之，係有關一種有效平台電力系統、方法、及架構。
 發明背景
基於電力管理架構諸如ACPI(進階組態電力介面)的既有作業系統(OS)係以OS為中心。當始於作業系統電力管理軟體架構時，平台及裝置電力狀態變遷典型地必須通過OS核心堆疊、裝置驅動器、平台韌體，及最後至平台的電力管理單元(通常為控制器)來執行電力狀態改變。當始於裝置時，相反動作典型地必須於反向經過相同路徑，及然後必須等候來自OS的授權(及其類)，故該過程也緩慢。此種架構暗示就電力的使用上有大量無效率與浪費。使用傳統電壓調節器解決之道的有些技術可容許如此緩慢，該等技術可具有相當慢的電力狀態改變響應時間且難以與其它裝置諸如GPS、藍牙、及USB裝置整合。據此，需要有於具有運算能力的平台用於電力管理之新穎辦法。
依據本發明之一實施例，係特地提出一種裝置，其包含有：用以執行具有電力管理架構之作業系統的一或多個處理器核心；一電力管理單元(PMU)；及耦接至該電力管理單元而用以在該電力管理單元與多個設備間傳送電力狀態訊息之一直接電力管理介面，該電力管理單元係用來控制供給該等設備之電量。
圖式簡單說明
附圖之各圖舉例說明本發明之實施例但非限制性，各幅圖中類似的元件符號係指相似的元件。
第1A圖為依據若干實施例結合直接電力管理介面(直接PMI(DPMI))之電力管理能力的普及性架構之略圖。
第1B圖為依據若干實施例，適用於實施第1A圖所示基於DPMI之電力管理架構的一般平台之方塊圖。
第2圖為略圖顯示依據若干實施例第1A圖之電力管理架構，但較為顯示細節。
第3圖為依據若干實施例具有DPMI架構之單晶片系統(SoC)平台之方塊圖。
第4圖顯示依據額外實施例一種OS PM-DPMI架構。
第5圖為略圖顯示依據若干實施例之整合型電壓調節器(IVR)。
第6圖為依據若干實施例，提供經調節之電壓供應源給相關聯之裝置之多電池整合型電壓調節器之略圖。
第7圖顯示依據若干實施例一種平台封裝體之剖面圖。
第8圖為依據若干實施例用以決定可容許的可運作電池範圍之處理流程。
第9圖顯示依據若干實施例，用以決定基於可容許的可運作電池範圍須為可運作的電池數目之處理流程。
第10圖顯示依據若干實施例，用以決定在一可運作電池內多少切換腳須為可運作之處理流程。
第11圖為處理流程顯示依據若干實施例，電力管理電池如何決定適當整合型電壓調節器電力狀態運作。
 較佳實施例之詳細說明
於一些實施例中，本發明提供一種用於運算平台之高效即時平台電力管理架構。使用整合型電壓調節器可提供，及於若干實施例中直接電力管理介面(DPMI)也可提供更直接的電力管理架構。整合型電壓調節器諸如矽內電壓調節器(ISVR)(容後詳述)可用來實施更快速更高反應性的電力狀態變遷。此外，可採用新穎更直接的電力管理架構(DPMI)來更有效管理用於平台的電壓調節器及/或ISVR。
於若干實施例中，DPMI可提供硬體協定允許活動狀態及電力狀態改變在裝置與電力管理單元(PMU)間直接(亦即比較使用傳統基於OS之辦法更直接)傳送，而非必須通過習知基於OS的電力管理鏈。此項機制允許適合用於快速整合型電壓調節器諸如ISVR之即時電力狀態控制。
不似使用既有的基於作業系統之電力管理辦法，當適當時，例如回應於電力狀態改變或裝置通知其將較少運作或不運作，具有DPMI之平台可更有效地繞道作業系統來更快速地減低電力。使用IVR時，可達成快速電力狀態變遷，例如約為微秒或奈秒，及其可整合入平台，包括整合入具有其它功能模組的單晶片系統(SoC)來具有更緊密且更良好的電力輸送控制。舉例言之，使用DPMI，IVR可整合入功能裝置來以幾乎即時方式，快速地進出低功率、休眠、或沈睡模式而達成史無前例的電力使用效率。如此例如有利於行動裝置諸如小型筆記型電腦、智慧型手機、及行動網際網路裝置平台。
於若干實施例中，提供在IVR可運作平台之硬體層的直接電力管理介面(簡稱DPMI或直接PMI)架構。因系統的電力管理單元(PMU)係與IVR整合，故直接PMI可允許裝置直接傳送電力狀態變遷需求至PMU(例如繞過OS)，及然後PMU可執行電力狀態改變而未涉及OS及其電力管理架構，藉此加速電力管理同時也節電，節省執行OS所耗用的電力。許多(即使並非大部分)電力管理活動大致上對OS為透明，藉此提供更加以硬體為中心的電力管理架構。可改進電力狀態改變的響應時間，及平台典型地將要求較少CPU資源用於電力管理活動。因此，可改良總平台電力使用效率。
第1A圖為結合直接電力管理介面(直接PMI(DPMI))之電力管理能力的普及性架構之略圖。如圖所示，所顯示之平台部分包括OS電力管理架構102、電力管理單元104(連同P-代碼105)、直接電力管理介面(DPMI)邏輯組件106、電壓調節器108、及裝置1XX全部皆係耦接在一起。裝置1XX係由VR 108供電，而VR 108又係藉OS PM框架102、PMU 104，及DPMI邏輯組件106控制。裝置標示為「1XX」的原因在於裝置係指平台的多種不同裝置或模組，或甚至平台外部裝置，其中部分例示說明於第1B圖。
操作中，PMU(借助於DPMI邏輯組件106)及OS PM框架共同發揮作用來對整個平台實施電力管理。OS核心頂上，OS架構可能類似既有OS PM框架，但具有DPMI特定添加。於若干實施例中，使用者可選擇允許運作或不可運作基於DPMI之電力管理功能。如此可提供應用軟體與新穎DPMI實施平台之反向可相容性。
如此處教示，PMU及DPMI之效果為其可在OS電力管理102體系架構內部或與其獨立無關工作。因此例如在體系架構內部工作，OS可實施習知電力狀態方案諸如ACPI等，且同時，PMU及DPMI邏輯組件可工作來在較低位準(較高解析度，較快速反應)管理電力，多種情況下，並未通過OS架構。OS可在給定的電力狀態(例如G狀態或s狀態)，及PMU 104/DPMI 106可據此管理裝置之電力。舉例言之，依據給定OS/系統狀態而定，PMU/DPMI可能更緩慢、更快速、及/或差異地例如，指示某些組件維持開或關或在節電模式經歷較長或較短的時間而改變裝置電力狀態。
PMU藉由控制自電壓調節器108送出的實際供電位準來執行電力的改變。可基於自OS、自DPMI、或自平台感測器或其它資訊源通知的目前電力狀態以及基於即時事件或狀況的改變而設定位準。PMU 104可以任一種適當電路或電路模組包括但非限於微控制器實施。電壓調節器VR(通常透過可調式供應器電壓位準控制)供給之電量係依多項因素指示供應，其中包括系統/平台/裝置之電力狀態、裝置之特定活動(或無活動)、預期裝置即將到臨之活動，及與電力管理效率相關之其它因素。處理此等及其它因素來控制欲藉VR控制之電量的策略可藉於PMU及DPMI邏輯組件106執行的可執行軟體或韌體的組合(稱作為「P-代碼」105)實施。
電壓調節器108可以適當電壓調節器的任一種合宜組合實施。典型地，使用降壓型DC至DC變換器，但可組合它型調節器使用。意圖若干即使並非許多電壓調節器可用來提供可控制式變化的電壓供應源給平台的分開裝置。調節器可具有不同尺寸，且可一起使用多於一個調節器來界定VR域用以供電給一給定裝置。
於若干實施例中，可使用所謂的矽內電壓調節器(ISVR)。容後詳述但通常提供若干即使並非許多電壓調節器實質上整合成一或多個晶片，該等晶片係配置於鄰近提供其所供電的裝置之一或多個晶片。於若干實施例中，其可部分或甚至全體整合成具有其欲供電的相關聯之裝置之晶片。
DPMI邏輯組件106係用來協助PMU更有效地及有效地處理得自裝置之訊息，及於若干實施例中，與PMU直接分開處理裝置訊息。DPMI邏輯組件106可以任一種適當邏輯組件電路實施，包括但非限於組合式邏輯組件、循序邏輯組件、狀態機、控制器，及/或任何其它適當電路之任一種適當組態。
使用微控制器實施的傳統PMU之缺點為其難以以有效方式同時服務全部來自不同裝置的不同請求或通知。舉例言之，若干裝置可能已經完成任務而試圖告知PMU其已經閑置及/或準備進入較低功率狀態。DPMI邏輯組件可用來更快速地管理此等裝置之資料流量及以期望方式前傳至PMU。舉例言之，例如依據訊息類型或依據訊息欲發送處，可將不同訊息排出優先順序。此外，於若干實施例中，DPMI可直接處理訊息，諸如電力狀態改變請求或工作負載通知。PMU及/或DPMI邏輯組件可以每一裝置基礎，處理及/或實施狀態改變，且同時前傳該等改變至OS，使得OS PM框架可管理整體平台的電力，但同時可更快速執行改變。就節電而言，如此可能導致遞增改良，例如比必須通過OS更快數毫秒進入較低功率狀態，但隨著時間的經過及通過可能多種不同操作裝置，此等遞增節省可加總。
第1B圖為適用於實施第1A圖所示基於DPMI之電力管理架構的一般平台之方塊圖。其包含一或多個核心103、I/O裝置/介面105、記憶體裝置107、繪圖處理器109、收發器裝置111、及用以管理用來供電包括該等一或多個核心之裝置的電壓調節器(圖中未顯示)之PMU 104及DPMI 106。連接線於圖中並未顯示以求簡明，原因在於任何或全部此等裝置可直接或間接彼此連結，例如取決於特殊應用及設計選擇，可藉由一或多個匯流排或點對點鏈結而彼此連結。同理，電壓調節器於圖中未顯示，原因在於其係分散遍布平台(例如於分開附近晶片上或全體或部分地整合入平台的一次晶片)來形成電壓調節器域用以供電予各個裝置。有些電壓調節器可整合入含有多個裝置之晶片，或其可構成其供電之裝置近端的一或多個分開模組之一部分。
核心執行OS PM框架及與PMU及DPMI邏輯組件一起工作來控制各個供電給裝置的VR。平台可實施個人電腦、伺服器、可攜式運算裝置諸如智慧型手機、小筆電、平板電腦或任何其它適當運算裝置。
第2圖顯示第1A圖之電力管理架構但較為詳盡。如圖所示，連同OS域201一起耦接者顯示為PMU 104、具有可執行P-代碼105、DPMI邏輯組件106、電壓調節器108，及裝置1XX。同時也顯示者為用以鏈結DPMI邏輯組件106至裝置1XX之內部DPMI匯流排250。DPMI邏輯組件係透過裝置介面而鏈接裝置代理器用以透過匯流排250而與DPMI邏輯組件通訊。(雖然使用「匯流排」一詞，但須瞭解可使用匯流排以外的鏈結。此等鏈結包括點對點鏈結及甚至無線鏈結)。
除了OS PM框架102外，OS域包含應用程式206、服務207、作業系統核心230、PMU驅動器234、及裝置PMI及DPMI驅動器236。
OS PM框架102包含訊息框架203、關係或影響電力管理之多個模組204、216，及平台電力管理器224。電力管理模組204/216包括高階策略提供/使用者介面模組208、電力策略引擎209、電力管理服務品質(QoS)引擎210、平台模式及組態表211、DPMI管理模組212、電力輪廓資料模組217、計時器管理模組219、平台感測器輸入模組221，及事件處置器模組223。
訊息框架203係用作為執行應用程式206(CAD程式、電影編輯器等)與執行服務207(例如即時通傳訊器等)及電力管理模組間之介面。自該等應用程式及服務，電力管理模組獲得電力相關資訊諸如活動狀態、工作持續時間估值等。依據於電力管理模組204/216實施的特定策略，此項資訊可用以對不同平台設定適當電力狀態，例如自平台整體直至裝置層面。平台電力管理器224介接在該等模組與OS核心230間(須觀察此處所示及所述為電力管理相關的OS構面；並未顯示及描述OS的全部特徵)。
OS PM框架102提供高階策略管理及組態，且基於應用狀態及用途模式等而決定電力狀態變遷。就此方面而言，OS PM框架典型地將與既有OS PM實施態樣為反向可相容性。因此，藉DPMI實施的架構可支援既有應用程式軟體基礎結構。
DPMI管理器212及使用者介面模組208係用來允許一給定裝置之DPMI特徵可運作或不可運作。當一裝置1XX之DPMI代理器係被解除運作時，此種裝置的電力管理機構基本上係與不含DPMI之作業系統實施態樣相同。當一裝置的DPMI代理器已經允許運作時，然後可透過DPMI邏輯組件106及PMU P-代碼105而進行其電力管理至較大程度，且變成對OS及應用程式/服務大為透明。此種情況下，PMU 104仍然對來自OS PM框架102的電力管理指令有回應，但泰半電力管理活動發生在PMU與該等裝置間。
裝置即時傳送活動狀態及電力狀態改變請求給PMU 104，然後PMU可快速調整給定供電線跡(及可能的次系統，諸如時鐘樹)至低功率狀態，且視需要「回復」至較高功率狀態，藉此允許平台達成增高的電力使用效率。DPMI允許電力管理架構改良電力使用效率，不僅係藉快速電力狀態變遷，同時也藉減少OS PM框架所需運算資源及CPU的使用。
為了配合在既有OS PM框架內部的DPMI架構延伸，電力管理QoS引擎210具有特徵結構來反映出DPMI被作動時的電力管理模式。同理，除了已經對既有OS PM界定的模式外，平台模式及組態表211可包括DPMI作動狀態之模式。
OS PM框架102與硬體(PMU、裝置、VR等)間之一中間層包括PMU驅動器234及裝置驅動器236。於若干實施例中，此等驅動器可使用韌體實施。PMU驅動器234允許PMU 104與OS及應用程式/服務軟體通訊。其可能為對非DPMI作動裝置於OS PM框架102與PMU 104間傳送電力管理指令的主要(即使並非唯一)機制。對DPMI作動裝置而言，PMU仍然與OS PM框架102連絡於OS PM框架102與PMU 104間傳送的電力影響事件，同時泰半電力管理請求可透過DPMI基礎結構(PMU 104、DPMI邏輯組件106、及DPMI內部匯流排250)交換。
裝置驅動器236提供軟體鉤，允許OS及應用程式軟體來以適當電力管理模力組配裝置及允許其DPMI功能可運作/不可運作。
於所示平台電力管理架構的最低DPMI層為硬體層、具有P-代碼105之PMU 104、DPMI邏輯組件106、VR 108，及裝置1XX。硬體層成功地實施快速電力管理響應係基於PMU 104、VR 108與裝置1XX(例如藍牙裝置、CDMA裝置、USB裝置等)的緊密整合。於若干實施例中，許多(即使並非大部分)裝置將與PMU及甚至與VR至某種程度整合成單一SoC來完全利用快速且精密的電力線跡控制。當然，可能有些裝置並未整合入一給定平台的此種SoC。該等情況下，於該SoC的若干VR可被部署來支援外部裝置的電力線跡。
對非DPMI允許運作裝置，PMU將可能主要執行與處置源自於OS PM框架102的電力管理指令。但對DPMI允許運作裝置，PMU將具有雙重功能。一方面，其持續處理源自於OS PM的電力管理指令。另一方面，其額外用作為自主代理器而透過於P-代碼105定義的策略且與DPMI邏輯組件協力合作，且無需通過OS PM框架來直接管理裝置電力狀態。
DPMI硬體主要包含位於該等裝置內之DPMI邏輯組件106、DPMI內部匯流排250，及DPMI代理器。內部匯流排250係在整合型裝置間共享，及用來透過DPMI邏輯組件106傳送裝置活動狀態及電力狀態請求予PMU 104。DPMI邏輯組件106可管理內部及外部DPMI匯流排通訊、解決裝置間的匯流排競爭、用作為來自該等裝置之電力狀態改變請求的中樞器，及將電力狀態請求排優先順序且傳送予PMU 104等等。DPMI邏輯組件106也處理DPMI擴充埠(顯示於後方實施例)，允許外部裝置透過DPMI協定管理何時其供電線跡係藉VR 108供電，諸如何時與PMU及DPMI控制器整合。
PMU當實施為控制器時，P-代碼105係作為低階程式功能(相當的適當碼/邏輯組件可用於其它PMU實施態樣)。其包括低階電力管理引擎264、DPMI可運作裝置策略詢查表265、DPMI不可運作裝置策略詢查表266、低階OS PM事件處置器267、平均電力使用監視器模組268、計時器管理模組269、溫度管理模組270，及感測器監視模組271。可知新穎功能(例如DPMI有關的策略、事件處置)可整合入傳統PMU功能(例如溫度管理、時間管理)。
低階電力管理引擎264處理透過DPMI邏輯組件106傳送的電力狀態事件及源自於OS PM框架102的請求。電力狀態策略係透過詢查表265、266等而內建於P-代碼來允許快速電力狀態改變。一給定裝置的特定電力狀態通常基本上係對應於特定電壓設定值，透過發給適當VR 108的指令藉PMU控制。依據載入策略詢查表之預定關聯，PMU處理來自OS PM框架102OS PM框架或來自DPMI的電力狀態改變請求/命令來設定靶定的電壓調節器電壓設定值。P-代碼也允許PMU使用平均電力使用監視器模組268及感測器監視模組271來追蹤例如對關注的裝置之平均電力使用。
第3圖為依據若干實施例具有DPMI架構的SoC平台之方塊圖。其通常包含一或多個核心303、PMU 304、記憶體307、計時/周邊裝置305、DPMI邏輯組件306、I/O介面309、VR 308，及SoC內部由IVR 308所供電之整合型裝置。也顯示外部裝置311，其電力狀態可由PMU 304及DPMI邏輯組件306控制。SoC可用於任一種適當應用諸如小筆電、所謂的智慧型手機、或任何其它電器設施，特別為節電相當重要的可攜式電器。
一或多個處理器核心執行OS PM框架301，其可能類似恰如前述，但其具有或多或少不同組織的模組來因應SoC之特殊設計特徵。同理，PMU 304(包括P-代碼)及DPMI邏輯組件306也可如先前章節所述實施。整合型裝置對應於SoC內可於控制式不同電力狀態操作的裝置(功能單元、模組)。IVR 308為用來供電予裝置使得各裝置的電源可分開控制的VR或VR域。IVR可以VR實施，該VR可全部或部分整合入SoC晶片或整合至配置在SoC晶片鄰近的分開晶片上，例如如下就第7圖之討論。
參考第4圖，顯示依據額外實施例之OS PM-DPMI架構。此種電力管理架構可用於第3圖之SoC，以及用於其它平台，特別係用於可攜式平台。此種電力管理架構係類似第2圖所示，但其額外包括用於外部裝置之硬體及軟體，及其也特別顯示可由IVR 476或其它VR 456供電的裝置(外部或內部)。其也包括時鐘樹閘控組態暫存器480，其可由PMU 404控制用以更有效電力管理。
於本DPMI實施例中，VR(IVR)476用以供電給相同實施 例的IVR整合的內部裝置458，及其它VR(例如IVR)456用以供電給未與相同實施例的IVR整合的裝置439。為了支援不同裝置類型(與IVR整合及未與IVR整合)，分開的PMI/DPMI驅動器(436及437)提供二分開路徑給OS PM框架402。也包括用以在PMU 104/DPMI邏輯組件406與非整合型裝置439間通訊的DPMI擴充埠454。
外部DPMI埠(匯流排或其它互連結構)可由外部裝置所共享，且可用來傳送外部裝置活動狀態及電力狀態請求給DPMI邏輯組件406。當第三方外部裝置可將DPMI代理器含括入其設計來指示裝置活動狀態及電力狀態請求給DPMI邏輯組件時，基於DPMI之架構提供基本的基礎結構用以整合裝置(內部及外部裝置二者)成為高效DPMI框架，其允許第三方外部裝置整合而未犧牲平台電力使用效率。於若干實施例中，DPMI協定可包括一詢查表例如於P-代碼及/或DPMI邏輯組件，對該等裝置有預定電力狀態變遷策略。第三方裝置販售商允許將其電力管理策略資訊結合入詢查表，例如結合入平台P-代碼，因而具有完全自由度來界定其裝置之電力狀態變遷方策用以達成改良電力使用效率。
第5圖顯示於平台封裝體500之整合型(單一電池或多電池)電壓調節器(IVR)501。各個VR 501經耦接而提供整合型電壓供應器VR給平台裝置1XX。各個VR通常包含一監督控制器502及一或多個電壓調節器(VR)電池504(VR電池1至VR電池N)如圖所示共同耦接。
個別VR電池輸出端係共同耦接而提供經調節的輸出電源電壓VR。監督控制器502耦接至VR電池504來基於得自個別電池(例如若於電池產生則為平均每電池電流，或取樣電流)及/或得自裝置負載(例如輸出電壓、總輸出電流等)的負載資訊控制單元(來如PMU的命令而維持經調節的電壓)。可耦接至PMU及/或耦接至DPMI邏輯組件來接收供應命令(例如VID)及可能的其它資訊而提供適當供應位準予裝置負載。
於若干實施例中，DPMI邏輯組件可自裝置(例如處理器、收發器、USB介面、音訊編解碼器等)接收活動狀態資訊，來基於適當裝置活動狀態以及基於其所監視的電流需求而控制該等電池。於若干實施例中，監督控制器可操作來基於目前耗用的負載電流操作來接合適當電池數目(在其裝置的活動狀態決定的範圍以內)。監督控制器502可包含任何適當電路來執行此項功能。舉例言之，可包含控制器(或其它處理單元電路)；可包含分開的邏輯組件及類比組件其係組配用於控制VR電池504的特殊目的；或可包含邏輯元件、類比電路，及更一般功能控制器電路的組合。
於若干實施例中，各個VR電池504可組成獨立功能電壓調節器，帶有其本身的控制器及及電力變換電路。舉例言之，VR電池504可包含一控制器耦接至排列成多相位組態的降壓型交換器及輸出節段且如圖所示而耦接之一陣列來提供經調節的輸出電壓VR。於若干實施例中，輸出節段可包含整合入IVR晶粒及/或封裝體的經耦接的電感器。使用經耦接的電感器，電感器之飽和度並非實質上(即便有絲毫)取決於負載電流，結果導致下述效果，電力單元(VR單元504)可供應高於其連續額定值歷經短持續時間的電流，取決於特殊溫度條件及限制。
於若干實施例中，VR電池504可相對於彼此以類似方式設計，具有可相媲美(即便並非相當的)穩態輸出電流能力。舉例言之，其可各自設計來於1安培至5安培，或100毫安培至1安培之範圍有效可靠地操作，及提供經調節的約1伏特經調節的直流電壓或任何載明的電壓給一給定裝置電力狀態。此外，其可設計來以夠高的切換效率操作，使得其可依據裝置負載1XX的操作頻率動態接合與解除接合，來有效地因應動態改變負載情況。舉例言之，具有20 MHz至100 MHz(或甚至更高)範圍之切換頻率的各電池可有足夠響應，允許例如在數十奈秒的快速負載響應。
(注意在所述實施例中，VR電池包括其電感器可整合入單晶片，例如整合入平台的一次晶粒或晶粒及基體，如同使用SoC封裝體的情況。另外，其可為設置在包括裝置之晶粒旁的一分開晶粒的一部分，且可為具有多重晶粒之一共用IC封裝體之一部分。VR或VR域與其個別的裝置負載相鄰近允許其以例如超過20 MHz驅動而無過量切換損耗)。
第6圖顯示於DPMI實施的平台600相關聯之裝置611提供經調節的電壓供應之經耦接的多電池IVR 601之一實施例。IVR 601具有多個多電池VR域604(6041至604N)，各自包含如前文討論之多電池及各自耦接至平台600的相關聯之裝置611(6111至611N)。各個IVR 604包含多個電池其可經控制用於有效操作，例如遵照第8至10圖之處理程序操作來提供經調節的電壓供應源給其相關聯之裝置。如同第5圖之IVR，IVR 601具有監督控制器602來控制各個IVR域604，基於得自PMU 614之資訊，例如基於藉由DPMI邏輯組件616提供的裝置電力狀態資訊而允許該域內部之電池可運作及不可運作。
第7圖顯示平台封裝體諸如SoC或多核心處理器積體電路(IC)之剖面圖。如圖所示，其包含多電池整合型電壓調節器(IVR)晶粒701及DPMI實施的平台晶粒710共同耦接。IVR晶粒701係埋設在封裝體基體720內部，而平台晶粒係安裝至基體720，及背向IVR晶粒701用以獲得有效信號傳導(於本實施例中，基體720用作為平台710及IVR 701的封裝體基體。注意晶粒可能或可能未實際上彼此接觸。在其毗連的表面部分之若干或全部，晶粒可具有一或多種其它材料夾置於其間。此等材料可用於結構穩定性、傳熱目的、電力及信號格網等)。
IVR晶粒701可包含一或多個多電池VR域，而DPMI平台晶粒710可包含一或多個裝置，如前述。使用此種封裝體組態，各晶粒係彼此併排安裝，VR域的電路元件可設置成更加鄰近其相關聯之裝置。如此可允許有效傳導路徑(例如透過焊接凸塊或其它接點)而傳導相當大量電流至裝置(須瞭解使用一或多個晶粒來實施裝置及VR的任一種適當封裝體組態皆可實施且係落入於本發明之範圍。舉例言之，IVR晶粒可在平台晶粒「頂上」而非在其「下方」。另外可在其旁、可部分背向之，或可構成相同晶粒的一部分)。
第8圖顯示處理流程，其可由監督控制器執行用以決定容許的運作電池範圍，亦即基於其裝置的活動狀態，在一多電池VR中有多少個電池可運作之範圍，及控制運作電池數目使得其維持於該範圍內。舉例言之，對一給定電力活動狀態，可能期望回應於虛假負載電流變化來避免增加或遺漏過多個電池。範圍極限本身可基於對該活動狀態預期的最大暫態及靜態負載狀態，而對各個可能的裝置/系統/平台活動狀態預先決定。
處理流程始於處理方塊802此時出現活動狀態改變，例如回應於來自裝置的請求可能自PMU傳送至監督控制器。舉例言之，裝置為繪圖處理器，該繪圖處理器內部的裝置代理器可將處理器的狀態改變傳送給DPMI邏輯組件。於處理方塊804，設定新穎最大及最小極限值(nmax,nmin)。適當範圍極限可使用任一種適當方法決定。舉例言之，其可自詢查表取還，而極限係基於負載活動狀態界定。
若作動電池(nact)的目前數目係在極限值(nmax,nmin)設定的範圍以外，則藉常式獲得更新。於處理方塊806，若目前作動電池(nact)數目係高於nmax，則於處理方塊808，nact改成nmax及前進至處理流程的結束，直到活動狀態再度改變。若否，則前進至處理方塊810及檢查是否nact過低，指示電池係以不夠低效率操作。若nact係低於nmin，則於處理方塊812，nact改成nmin及處理流程前進至結束及等候另一個狀態改變。
第9圖顯示用以決定基於容許的作動電池範圍(例如前節討論)及基於每個作動電池電流(ICell)值，應可運作的細胞數目(nact)之處理流程。如此處使用，「作動電池電流」及如此「ICell」係指與作動電池對應的電流(負載電流)值，例如電流估值、計算值、測量值或其組合。此值可直接或間接以多種不同方式達成。舉例言之，如單池相對於彼此充分平衡，則得自作動電池中之任一者的樣本值或平均值可以足夠。另一方面，若其不夠充分平衡可靠，則可使用得自最惡劣情況電池(例如有最大電流電池)的平均值或樣本值。此外，並非必要考慮是否使用總輸出負載電流或電池之電流。舉例言之，監督控制器可獲得總輸出電流值，直接對一目標(或目標範圍)控制，或可自其計算得自此數值的每個作動電池的平均電流，及對一目標值(或目標範圍)直接控制，或可自此值計算每個作動電池的平均電流，例如若可適當假設電池負載為平衡，及然後對每個電池電流目標值作控制。此外，電流或電流信號可能並未實際上計算或監視。換言之，可使用與電流相干性的電壓(或其它)信號。據此，顯然顯示用以獲得每作動電池之電流(ICell)值之特定類別或方法並不要求實施本發明之教示，如此，本發明並未受此所限。
第9圖顯示控制ICell趨近目標電流(I目標)之處理流程，於本實施例中，I目標對每個操作活動狀態為相同(記住各個電池的電力變換效率係不受總負載電流量影響，反而係受電池所提供的電流影響)。若每作動電池之電流(ICell)過低，則試回減少作動電池(nact)數目來提高每作動電池之電流；若ICell為過高，則試圖增加作動電池數目來減低每作動電池之電流。
最初於處理方塊902，測定每作動電池之電流(ICell)值(例如作動電池之最高電池電流)。由此處，有兩條路徑(過低、過高)可同時執行。採取第一(過低)路徑，處理流程於處理方塊904判定ICell值是否維持足夠量時間，亦即歷經足夠窗。如此係為了安定性目的避免回應於短期減弱而拋棄電池。若ICell係在(或低於)一給定值歷經足夠量時間，則於處理方塊906，判定此一ICell值是否過低。例如於處理方塊906A指示，判定ICell是否為過低時，處理流程可調整ICell達與作動電池數目成反比的量，來偏移ICell使得其有利於當nact降低時更難以拋棄電池。於處理方塊906A，ICell係乘以nact/(nact-1)來偏移之。
若ICell並未過低，則處理流程返回處理方塊902；但若ICell實際上過低，則於處理方塊908檢查，瞭解是否目前作動電池(nact)數目係大於nmin。若nact係大於nmin，則處理流程前進至處理方塊912及遞減nact，亦即放棄一電池及返回處理方塊902。但於處理方塊908，若nact係測得為不大於nmin，則處理流程前進至處理方塊910(維持nact於其目前位準)及造成執行切換腳脫落處理流程。於切換腳脫落，藉由於作動電池放棄一或多個切換腳可額外節電。此種處理流程之一實例顯示於第10圖。由此處，處理流程返回處理方塊902。
(切換腳脫落涉及使一或多個彼此並聯的切換腳不能運作不能控制提供給相位腳的電力，例如提供給同相位的電感器。此係與相位脫落相反，此處相位腳脫落。於切換腳脫落，相位仍然維持可運作，但橋接器大小、或開關、電晶體經有效調整來減或增橋接器阻抗而呈負載電流之函數而改良橋接器效率。係藉由使組成橋接器的並聯切換腳的選擇性組合可運作或不可運作而進行。切換腳脫落相較於相位脫落的優點在於其對電路操作為透明，且可更有效地用於耦接電感器)。
現在將描述得自處理方塊902的「過高」路徑。於處理方塊914，處理流程判定ICell值是否過高(注意：不似另一路徑，本路徑並未首先驗證ICell值維持夠長時間，原因在於干本實施例中回應儘可能合理地快速來補償例如瞬間及持續負載線增高。牢記此點，可特殊設計用以執行此一路徑的動作之邏輯組件例如專用邏輯電路用以快速處理)。
判定ICell是否過高之一種方式實例係顯示於處理方塊914A。此處，處理流程判定(ICell/Itarget)+1之截頭值是否大於nact(注意該值偏移來判定ICell是否過高，其將導致增加電池)。若ICell過高，則於處理方塊916，作動電池的數目增加。例如於處理方塊916A，nact值係設定為(ICell/Itarget)+1之截頭值。藉此方式，nact可增加大於1來快速補償電流波尖。於其它實施例中，nact單純為遞增或使用另一種方法增加。nact已增加後，處理流程返回處理方塊902。
讓電池變不能運作乃改良效率之一種有效辦法。但如前述處理方塊910遭逢的情況，一旦已經達到作動電池的最小數目，則調整作動電池的電晶體橋接器大小(亦即減少此種橋接器的作動切換腳數目)乃改良效率的另一種辦法。如此可於其餘作動電池的控制器實施。改變電池的作動切換腳數目之處理流程可能類似改變電池數目的處理流程，如反映於第10圖之處理流程。
第10圖顯示決定作動電池中多少切換腳須可運作之處理流程。此一處理流程係類似第9圖之處理流程，如此不再於此處詳細說明細節。ILeg係類似ICell且為電池的每切換腳電流，而nLact為目前作動切換腳數目(如同ICell，ILeg可以多種方式決定，且可對應於總電池電流而非具有腳電流。換言之，替代ILeg為實際每腳電流，其可對應於總電池輸出電流，而I目標係經適當調整)。
於前文詳細說明部分及後文申請專利範圍，下列術語須如下解譯：可使用「耦接」及「連結」等詞連同其衍生詞。須瞭解此等術語絕非意圖作為彼此的同義詞。反而於特定實施例中，「連結」係用來指兩個或多個元件彼此直接實體或電氣接觸。「耦接」係用來指兩個或多個元件彼此協力合作或互動，但其可為或可非為直接實體或電氣接觸。
第11圖顯示PMU如何基於來自DPMI之電力狀態通訊而決定適當IVR電力狀態動作之程序。第8、9及10圖給定的IVR處理流程為藉IVR的監督控制器執行而達成高電力使用效率之此等電力狀態運作實例。
初步，於處理方塊1102，PMU查詢DPMI邏輯組件有關任何電力狀態事件。於處理方塊1104，自此處其檢查是否有DPMI所接收的電力狀態改變請求。若無電力狀態事件透過DPMI傳送，則於處理方塊1114，繼續查詢是否有來自OS PM框架的電力狀態事件。於處理方塊1114，若無OS PM電力狀態事件，則返回進入點處理方塊1102。自處理方塊1114，程序接著流至處理方塊1110，及執行適當P-代碼程序來滿足OS PM電力狀態請求，及於所需IVR處理流程上指示IVR監督控制器。於處理方塊1110之後，IVR於處理方塊1112執行所選動作，例如調整電源供應器電壓/時鐘、樹狀態、決定作動的IVR電池範圍等。然後處理自處理方塊1110返回進入點處理方塊1102。於處理方塊1104，若有DPMI電力狀態事件，則處理常式進入處理方塊1106之程序，判定是否有OS PM電力狀態事件具有比DPMI事件更高的優先順序。若OS PM電力狀態事件具有較高優先順序(例如基於預定策略)，處理繼續至處理方塊1110來滿足OS PM請求。於處理方塊1106，若DPMI電力狀態事件載有較高優先順位，則移動至處理程序處理方塊1108，PMU檢查策略詢查表來判定透過DPMI源自於此種事件的裝置之電力狀態請求的適當IVR動作。其然後指令IVR的監督控制器執行需要的IVR動作。自處理方塊1108，程序流至處理方塊1110，及IVR監督控制器進行需要的處理流程。
第11圖列舉的處理流程實例係連續執行，然後透過DPMI源自於裝置之電力狀態請求或源自於OS PM之電力狀態事件將遵照預定的優先順序處置。指示IVR監督控制器執行需要的動作，及滿足平台電力管理目標來維持高電力使用效率。
本發明並非囿限於所述實施例，反而可以在隨附之精髓及範圍內作修正及變更。舉例言之，須瞭解本發明可應用於全部類型的半導體積體電路(「IC」)晶片。此等IC晶片之實例包括但非限於處理器、控制器、晶片組組件、可程式規劃邏輯陣列(PLA)、記憶體晶片、網路晶片等。
也須瞭解於附圖中之若干圖，信號導體線路係以線表示。有些線可較粗，指示較多條組成信號路徑，具有數目標示來指示多條組成信號路徑，及/或在一端或多端有箭頭來指示一次資訊流動方向。但如此絕非以限制性意義解譯。反而此等額外細節可連結一或多個具體實施例用來協助更容易瞭解電路。任何所表示的信號線路無論是否具有額外資訊實際上皆可能包含一或多個信號，該等信號可於多個方向行進，且可以任何適當類型的信號方案實施，例如，以差異成對實施的數位線路或類比線路、光纖線路及/或單端線路。
須瞭解可能已經給定大小/模式/數值/範圍等實例，但本發明並非囿限於此。當製造技術(例如微影術)隨著時間之經過而成熟，預期可製造尺寸較小的裝置。此外，眾所周知之連結至IC晶片及其它組件的電力/接地連結可能或可能未顯示於附圖以求例示說明與討論的簡明，俾便不會遮隱本發明。又復，配置可以方塊圖形式顯示來避免遮掩本發明，及又鑑於實施此等方塊圖配置實施態樣的規格細節與實施本發明之平台有高度相依性，換言之，此等規格細節須落入熟諳技藝人士之技巧範圍。當列舉特定細節(例如電路)來描述本發明之具體實施例時，熟諳技藝人士須瞭解可無此等特定細節或帶有變化來實施本發明。如此詳細說明部分須視為例示說明而非限制性。
101、600．．．平台
102．．．作業系統(OS)電力管理架構
103．．．核心
104、304、404、614．．．電力管理單元(PMU)
105．．．P-代碼、I/O裝置/介面
106、306、406、616．．．直接電力管理介面(DPMI)邏輯組件
107．．．記憶體裝置
108．．．電壓調節器(VR)
109．．．繪圖處理器(GPX)
111．．．TxRx、收發器裝置
1XX、611、6111~N．．．裝置
201、401．．．OS域
203．．．訊息框架
204、216．．．電力管理模組
206．．．應用程式
207．．．服務
208．．．高階策略提供/使用者介面模組
209．．．電力策略引擎
210．．．電力管理品管引擎
211．．．平台模式及組態表
212．．．DPMI管理模組
217．．．電力輪廓資料模組
219、269．．．計時器管理模組
221．．．平台感測器輸入端模組
223．．．事件處置器模組
224．．．平台電力管理器
230．．．作業系統核心
234．．．PMU驅動器
236．．．裝置PMI及DPMI驅動器
250、350．．．DPMI內部匯流排
264．．．低階電力管理引擎
265．．．DPMI可運作裝置之策略詢查表
266‧‧‧DPMI不可運作裝置之策略詢查表
267‧‧‧低階OS PM事件處置器
268‧‧‧平均電力使用監視器模組
270‧‧‧溫度管理模組
271‧‧‧感測器監視模組
301、402‧‧‧OS PM框架
303‧‧‧處理器核心
305‧‧‧計時/周邊
307‧‧‧記憶體
308、501、601‧‧‧整合型電壓調節器(IVR)
309‧‧‧I/O介面
311‧‧‧外部裝置
405‧‧‧P-代碼
436‧‧‧IVR裝置PMI及DPMI驅動器
437‧‧‧非IVR裝置PMI及DPMI驅動器
439‧‧‧非IVR裝置
454‧‧‧DPMI擴充埠
456‧‧‧VR/IVR供應外部線跡
458‧‧‧IVR裝置
476‧‧‧VR/IVR供應內部線跡
480‧‧‧時鐘樹閘控組態暫存器
500‧‧‧IVR封裝體、平台封裝體
502、602‧‧‧監督控制器
504‧‧‧VR電池
604、6041~N‧‧‧IVR域、多電池VR域
701‧‧‧多電池整合型電壓調節器(IVR)晶粒
710‧‧‧DPMI實施之平台晶粒
720‧‧‧封裝體基體
802~812、902~916、916A、1002~1016、1102~1114‧‧‧處理方塊
第1A圖為依據若干實施例結合直接電力管理介面(直接PMI(DPMI))之電力管理能力的普及性架構之略圖。
第1B圖為依據若干實施例，適用於實施第1A圖所示基於DPMI之電力管理架構的一般平台之方塊圖。
第2圖為略圖顯示依據若干實施例第1A圖之電力管理架構，但較為顯示細節。
第3圖為依據若干實施例具有DPMI架構之單晶片系統(SoC)平台之方塊圖。
第4圖顯示依據額外實施例一種OS PM-DPMI架構。
第5圖為略圖顯示依據若干實施例之整合型電壓調節器(IVR)。
第6圖為依據若干實施例，提供經調節之電壓供應源給相關聯之裝置之多電池整合型電壓調節器之略圖。
第7圖顯示依據若干實施例一種平台封裝體之剖面圖。
第8圖為依據若干實施例用以決定可容許的可運作電池範圍之處理流程。
第9圖顯示依據若干實施例，用以決定基於可容許的可運作電池範圍須為可運作的電池數目之處理流程。
第10圖顯示依據若干實施例，用以決定在一可運作電池內多少切換腳須為可運作之處理流程。
第11圖為處理流程顯示依據若干實施例，電力管理電池如何決定適當整合型電壓調節器電力狀態運作。
102‧‧‧作業系統(OS)電力管理架構
104‧‧‧電力管理單元(PMU)
105‧‧‧P-代碼
106‧‧‧直接電力管理介面(直接PMI、DPMI)邏輯組件
108‧‧‧電壓調節器(VR)
1XX‧‧‧裝置
201‧‧‧OS域
203‧‧‧訊息框架
204、216‧‧‧電力管理模組
206‧‧‧應用程式
207‧‧‧服務
208‧‧‧高階策略提供/使用者介面模組
209‧‧‧電力策略引擎
210‧‧‧電力管理品管引擎
211‧‧‧平台模式及組態表
212‧‧‧DPMI管理模組
217‧‧‧電力輪廓資料模組
219、269‧‧‧計時器管理模組
221‧‧‧平台感測器輸入端模組
223‧‧‧事件處置器模組
224‧‧‧平台電力管理器
230‧‧‧作業系統核心
234‧‧‧PMU驅動器
236‧‧‧裝置PMI及DPMI驅動器
250‧‧‧DPMI內部匯流排
264‧‧‧低階電力管理引擎
265‧‧‧DPMI可運作裝置之策略詢查表
266‧‧‧DPMI不可運作裝置之策略詢查表
267‧‧‧低階OS PM事件處置器
268‧‧‧平均電力使用監視器模組
270‧‧‧溫度管理模組
271‧‧‧感測器監視模組

Claims (21)

  1. 一種用於高效即時平台電力管理架構之設備，包含：用以執行具有一電力管理架構之一作業系統(OS)的一或多個處理器核心；一電力管理單元(PMU)；以及耦接至該電力管理單元而用以在該電力管理單元與多個裝置間雙向地傳送電力狀態訊息之一直接電力管理介面(DPMI)，該電力管理單元係用來接收來自該DPMI之針對該等裝置的一第一裝置之一DPMI電力狀態改變請求，及用來接收一作業系統電力管理(OSPM)電力狀態事件，該電力管理單元係用來將該DPMI電力狀態改變請求與該OSPM電力狀態事件針對優先權做比較，該電力管理單元用來產生一指令，用以當該OSPM電力狀態事件具有優先權時實現該OSPM電力狀態事件，並且該電力管理單元用來當該DPMI電力狀態改變請求具有優先權時判定針對該DPMI電力狀態改變請求之一電力狀態改變，該指令或該電力狀態改變用來控制供給該第一裝置之電量，其中該電力管理單元可在該作業系統電力管理之架構外部核發該指令或該電力狀態改變。
  2. 如申請專利範圍第1項之設備，其中該直接電力管理介面包含用以處理來自該等裝置之電力請求訊息之邏輯組件。
  3. 如申請專利範圍第2項之設備，其中該電力請求訊息係 包括用於減低電力的一請求。
  4. 如申請專利範圍第2項之設備，進一步包含：用以通訊式鏈接該直接電力管理介面至該等裝置之一內部匯流排。
  5. 如申請專利範圍第1項之設備，其中該等裝置包含在包含有該電力管理單元之一晶片上的內部裝置。
  6. 如申請專利範圍第1項之設備，其中該等裝置包含透過一輸入/輸出介面而耦接到該電力管理單元之外部裝置。
  7. 如申請專利範圍第1項之設備，其進一步包含在包含有該一或多個處理器核心之一晶片上的內部電壓調節器。
  8. 如申請專利範圍第7項之設備，其中該等裝置之各者具有相關聯之一或多個內部電壓調節器。
  9. 如申請專利範圍第1項之設備，其中該電力管理單元包含可執行軟體或韌體(P-代碼)用以產生該指令來實現該OSPM電力狀態事件，與一策略詢查表用以判定針對該DPMI電力狀態改變請求之該電力狀態改變。
  10. 一種運算平台，包含：用以執行具有一電力管理架構來核發電力狀態改變之一作業系統(OS)的一或多個處理器核心；一電力管理單元(PMU)；耦接至該電力管理單元而用以在該電力管理單元與多個裝置間雙向地傳送電力狀態訊息之一直接電力管理介面(DPMI)，該電力管理單元用來控制供給該等裝 置之電量，其中該電力管理單元可在作業系統電力管理架構外部核發電力狀態改變，且該DPMI可處理來自不同裝置的電力狀態改變請求訊息，該電力管理單元包含可執行軟體或韌體(P-代碼)用以產生一指令來實現一作業系統電力管理(OSPM)電力狀態事件，與一策略詢查表用以判定與針對該等裝置之一第一裝置的一電力狀態改變請求相關聯之一電力狀態改變。
  11. 如申請專利範圍第10項之運算平台，其中該直接電力管理介面包含用以處理來自該等裝置之電力請求訊息之邏輯組件。
  12. 如申請專利範圍第11項之運算平台，其中該等電力狀態改變請求訊息係包括關於減低電力的一請求。
  13. 如申請專利範圍第11項之運算平台，其進一步包含用以通訊式鏈接該直接電力管理介面至該等裝置之一內部匯流排。
  14. 如申請專利範圍第10項之運算平台，其中該等裝置包含在包含有該電力管理單元之一晶片上的內部裝置。
  15. 如申請專利範圍第10項之運算平台，其中該等裝置包含透過一輸入/輸出介面而耦接到該電力管理單元之外部裝置。
  16. 如申請專利範圍第10項之運算平台，其進一步包含在包含有該一或多個處理器核心之一晶片上的內部電壓調節器。
  17. 如申請專利範圍第16項之運算平台，其中各個裝置具有 相關聯之一或多個內部電壓調節器。
  18. 如申請專利範圍第10項之運算平台，其中該一或多個處理器核心、該電力管理單元、及該直接電力管理介面係屬單晶片系統之一部分。
  19. 一種用於高效即時平台電力管理架構之設備，包含：一處理器，其係用以執行具有一電力管理架構之作業系統來核發電力狀態改變給該處理器及給耦接至該處理器之裝置；用以控制提供給該等裝置之電力之一電力管理單元；及用以處理來自該等裝置之電力請求及用以核發電力命令至該等裝置之耦接在該電力管理單元與該等裝置間之一電力管理介面，其中該電力管理單元不通過作業系統電力管理架構即可改變裝置之電力狀態，該電力管理單元用以將來自該等裝置的一第一裝置之一電力請求與來自該電力管理架構之一電力狀態事件作比較以判定優先權，且該電力管理單元基於該優先權而實現該電力請求或該電力狀態事件以控制提供給該等裝置之電力。
  20. 如申請專利範圍第19項之設備，進一步包含用來提供電力給該等裝置之多個內部電壓調節器。
  21. 如申請專利範圍第19項之設備，其中該電力管理單元包含有用以管理提供給該等裝置的電力之電力管理策略。
TW099144460A 2009-12-31 2010-12-17 用於高效即時平台電力管理架構之設備 TWI529522B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US33515309P 2009-12-31 2009-12-31
US12/724,084 US8990591B2 (en) 2009-12-31 2010-03-15 Power management system for selectively changing the power state of devices using an OS power management framework and non-OS power management framework

Publications (2)

Publication Number Publication Date
TW201135439A TW201135439A (en) 2011-10-16
TWI529522B true TWI529522B (zh) 2016-04-11

Family

ID=44188922

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099144460A TWI529522B (zh) 2009-12-31 2010-12-17 用於高效即時平台電力管理架構之設備

Country Status (9)

Country Link
US (1) US8990591B2 (zh)
EP (1) EP2519886B1 (zh)
JP (2) JP5676638B2 (zh)
KR (1) KR101421853B1 (zh)
CN (1) CN102473146B (zh)
BR (1) BRPI1010230A2 (zh)
RU (1) RU2507561C2 (zh)
TW (1) TWI529522B (zh)
WO (1) WO2011081839A2 (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8990591B2 (en) 2009-12-31 2015-03-24 Intel Corporation Power management system for selectively changing the power state of devices using an OS power management framework and non-OS power management framework
US8601288B2 (en) * 2010-08-31 2013-12-03 Sonics, Inc. Intelligent power controller
TWI492039B (zh) 2010-12-03 2015-07-11 Phoenix Tech Ltd 電源管理模組和電源供應裝置
US9978022B2 (en) 2010-12-22 2018-05-22 Facebook, Inc. Providing context relevant search for a user based on location and social information
US9354689B2 (en) 2012-03-13 2016-05-31 Intel Corporation Providing energy efficient turbo operation of a processor
WO2013137860A1 (en) 2012-03-13 2013-09-19 Intel Corporation Dynamically computing an electrical design point (edp) for a multicore processor
WO2013137862A1 (en) 2012-03-13 2013-09-19 Intel Corporation Dynamically controlling interconnect frequency in a processor
GB201211340D0 (en) * 2012-06-26 2012-08-08 Nordic Semiconductor Asa Control of semiconductor devices
US8984313B2 (en) 2012-08-31 2015-03-17 Intel Corporation Configuring power management functionality in a processor including a plurality of cores by utilizing a register to store a power domain indicator
US9766678B2 (en) * 2013-02-04 2017-09-19 Intel Corporation Multiple voltage identification (VID) power architecture, a digital synthesizable low dropout regulator, and apparatus for improving reliability of power gates
US9305632B2 (en) 2013-04-29 2016-04-05 Qualcomm Incorporated Frequency power manager
US10386900B2 (en) * 2013-09-24 2019-08-20 Intel Corporation Thread aware power management
US9306457B2 (en) * 2013-12-04 2016-04-05 Apple Inc. Instantaneous load current monitoring
US9514715B2 (en) * 2013-12-23 2016-12-06 Intel Corporation Graphics voltage reduction for load line optimization
US10013011B2 (en) 2014-05-13 2018-07-03 Texas Instruments Incorporated Power supply design tool for power supply system designs including multi-channel regulators
US9645598B2 (en) * 2014-07-14 2017-05-09 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Controlling distributed power stages responsive to the activity level of functions in an integrated circuit
US20160188351A1 (en) * 2014-12-24 2016-06-30 Bull Hn Information Systems, Inc. Process for providing increased power on demand in a computer processing system with submodeling
US9939869B2 (en) 2015-03-13 2018-04-10 Qualcomm Incorporated Methods and systems for coordination of operating states amongst multiple SOCs within a computing device
US9736779B2 (en) * 2015-06-26 2017-08-15 Intel Corporation Techniques for mobile platform power management using low-power wake-up signals
US9826482B2 (en) 2015-06-26 2017-11-21 Intel Corporation Method of fine grained wake-up modes for Wi-Fi/BT utilizing wake-up receiver
US9891700B2 (en) * 2015-10-02 2018-02-13 Infineon Technologies Austria Ag Power management for datacenter power architectures
CN108632977B (zh) * 2017-03-24 2023-04-07 中兴通讯股份有限公司 功率状态转换方法及装置、终端、存储介质、处理器
US10884472B2 (en) 2018-04-27 2021-01-05 Oracle International Corporation Current compensation during dynamic voltage and frequency scaling transitions
US10802557B2 (en) * 2018-06-28 2020-10-13 Intel Corporation Supporting maximum power spikes above battery capability without throttling
RU2706110C1 (ru) * 2018-08-31 2019-11-14 Владимир Яковлевич Завьялов Устройство питания для электроприборов
US11892893B2 (en) 2019-10-01 2024-02-06 Microsoft Technology Licensing, Llc Systems and methods for thermal system management
US11262826B2 (en) * 2020-01-08 2022-03-01 Intel Corporation Multiple power input charging
US20230104685A1 (en) * 2020-03-27 2023-04-06 Intel Corporation Power management circuitry
US12093100B2 (en) 2020-09-26 2024-09-17 Intel Corporation Hierarchical power management apparatus and method
CN113655994B (zh) * 2021-10-21 2022-02-18 北京壁仞科技开发有限公司 多核处理器的电流变化斜率控制方法、控制设备和介质
US12126458B1 (en) * 2022-06-13 2024-10-22 Cisco Technology, Inc. Core allocation and power saving for multi-core network processing units deployed in a software defined wide area network

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7024A (en) * 1850-01-15 Machinery tor towguzng and grooving
US7007A (en) * 1850-01-08 Improvement in machinery for making cotton cordage
US10010A (en) * 1853-09-13 demeure and a
US5483656A (en) * 1993-01-14 1996-01-09 Apple Computer, Inc. System for managing power consumption of devices coupled to a common bus
JPH0713787A (ja) * 1993-06-15 1995-01-17 Fujitsu Ltd 情報処理装置
US5511203A (en) 1994-02-02 1996-04-23 Advanced Micro Devices Power management system distinguishing between primary and secondary system activity
US5640573A (en) 1994-02-02 1997-06-17 Advanced Micro Devices, Inc. Power management message bus for integrated processor
US5493684A (en) 1994-04-06 1996-02-20 Advanced Micro Devices Power management architecture including a power management messaging bus for conveying an encoded activity signal for optimal flexibility
US5752050A (en) * 1994-10-04 1998-05-12 Intel Corporation Method and apparatus for managing power consumption of external devices for personal computers using a power management coordinator
US6105142A (en) * 1997-02-11 2000-08-15 Vlsi Technology, Inc. Intelligent power management interface for computer system hardware
US6675303B1 (en) 1999-09-29 2004-01-06 2Micro International Limited PC card controller with advanced power management reset capabilities
US6714891B2 (en) * 2001-12-14 2004-03-30 Intel Corporation Method and apparatus for thermal management of a power supply to a high performance processor in a computer system
US6948079B2 (en) * 2001-12-26 2005-09-20 Intel Corporation Method and apparatus for providing supply voltages for a processor
US6646425B2 (en) * 2002-02-21 2003-11-11 Texas Instruments Incorporated Multi-cell voltage regulator and method thereof
US7062647B2 (en) * 2002-05-31 2006-06-13 Intel Corporation Method and apparatus for reducing the power consumed by a computer system
US6940163B2 (en) * 2002-12-31 2005-09-06 Intel Corporation On die voltage regulator
US7350087B2 (en) 2003-03-31 2008-03-25 Intel Corporation System and method of message-based power management
TWI242707B (en) * 2003-07-07 2005-11-01 Quanta Comp Inc Fully employable ac/dc converter-power electronic device
US8037445B2 (en) * 2003-08-20 2011-10-11 Hewlett-Packard Development Company, L.P. System for and method of controlling a VLSI environment
US7642672B2 (en) * 2004-04-05 2010-01-05 Agere Systems Inc. Control of integrated supply voltage regulation due to on-chip internal resistance fluctuations in integrated circuits
RU2267849C1 (ru) 2004-07-12 2006-01-10 Федеральное государственное унитарное предприятие "Центральный научно-исследовательский институт "Гранит" Система электропитания корабельного информационно-управляющего комплекса
US7966511B2 (en) 2004-07-27 2011-06-21 Intel Corporation Power management coordination in multi-core processors
US7565562B2 (en) 2004-09-03 2009-07-21 Intel Corporation Context based power management
TW200636487A (en) * 2005-04-15 2006-10-16 Uli Electronics Inc Transmission method of system command in computer system
US8589704B2 (en) * 2005-06-16 2013-11-19 Active-Semi, Inc. System for a scalable and programmable power management integrated circuit
US20070013080A1 (en) * 2005-06-29 2007-01-18 Intel Corporation Voltage regulators and systems containing same
US7461274B2 (en) * 2005-08-23 2008-12-02 International Business Machines Corporation Method for maximizing server utilization in a resource constrained environment
US7568115B2 (en) * 2005-09-28 2009-07-28 Intel Corporation Power delivery and power management of many-core processors
US7650519B1 (en) * 2005-10-12 2010-01-19 Teradici Corporation Methods and apparatus for managing a user interface on a powered network
US7421601B2 (en) * 2006-02-17 2008-09-02 International Business Machines Corporation Method and system for controlling power in a chip through a power-performance monitor and control unit
US7802116B2 (en) * 2006-09-27 2010-09-21 Intel Corporation Subsystem power management
US7646108B2 (en) * 2006-09-29 2010-01-12 Intel Corporation Multiple output voltage regulator
US7609047B2 (en) * 2006-11-09 2009-10-27 Intel Corporation Dynamically configurable voltage regulator for integrated circuits
US7818592B2 (en) * 2007-04-18 2010-10-19 Globalfoundries Inc. Token based power control mechanism
US7870407B2 (en) * 2007-05-18 2011-01-11 Advanced Micro Devices, Inc. Dynamic processor power management device and method thereof
JP5292776B2 (ja) * 2007-07-19 2013-09-18 ソニー株式会社 送信装置、送信装置の電源切換方法、受信装置および受信装置の電源供給方法
US20090049314A1 (en) * 2007-08-13 2009-02-19 Ali Taha Method and System for Dynamic Voltage and Frequency Scaling (DVFS)
JP4379516B2 (ja) * 2007-11-26 2009-12-09 日本電気株式会社 電力制御システム、電力制御装置、電力制御方法及びプログラム
US8129971B2 (en) * 2007-12-15 2012-03-06 Intel Corporation Multi-cell voltage regulator
US8063618B2 (en) * 2007-12-31 2011-11-22 Intel Corporation Supply voltage control based at least in part on power state of integrated circuit
US7930574B2 (en) * 2007-12-31 2011-04-19 Intel Corporation Thread migration to improve power efficiency in a parallel processing environment
US8762759B2 (en) * 2008-04-10 2014-06-24 Nvidia Corporation Responding to interrupts while in a reduced power state
JP5547718B2 (ja) 2008-05-13 2014-07-16 スイノプスイス インコーポレーテッド 電源マネージャ及び電源管理方法
US8028182B2 (en) * 2008-06-04 2011-09-27 Dell Products L.P. Dynamic CPU voltage regulator phase shedding
US8112647B2 (en) * 2008-08-27 2012-02-07 Globalfoundries Inc. Protocol for power state determination and demotion
US8898484B2 (en) * 2008-10-27 2014-11-25 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Optimizing delivery of regulated power from a voltage regulator to an electrical component
US8332552B2 (en) * 2008-11-13 2012-12-11 International Business Machines Corporation Supporting multiple high bandwidth I/O controllers on a single chip
US8566628B2 (en) * 2009-05-06 2013-10-22 Advanced Micro Devices, Inc. North-bridge to south-bridge protocol for placing processor in low power state
US8990591B2 (en) 2009-12-31 2015-03-24 Intel Corporation Power management system for selectively changing the power state of devices using an OS power management framework and non-OS power management framework

Also Published As

Publication number Publication date
KR20120095442A (ko) 2012-08-28
JP5676638B2 (ja) 2015-02-25
EP2519886A2 (en) 2012-11-07
JP2015092386A (ja) 2015-05-14
US8990591B2 (en) 2015-03-24
JP2013513190A (ja) 2013-04-18
US20110161683A1 (en) 2011-06-30
RU2507561C2 (ru) 2014-02-20
WO2011081839A3 (en) 2011-10-20
BRPI1010230A2 (pt) 2016-03-22
JP6010822B2 (ja) 2016-10-19
TW201135439A (en) 2011-10-16
EP2519886A4 (en) 2015-03-04
CN102473146B (zh) 2016-01-20
EP2519886B1 (en) 2017-08-16
RU2011153305A (ru) 2013-07-10
CN102473146A (zh) 2012-05-23
WO2011081839A2 (en) 2011-07-07
KR101421853B1 (ko) 2014-07-24

Similar Documents

Publication Publication Date Title
TWI529522B (zh) 用於高效即時平台電力管理架構之設備
JP3510884B2 (ja) マイクロエレクトロニック装置の選択的パワーダウンシステム
CN104246652B (zh) 用于活动互连链路功率管理的自适应低功率链路状态进入策略
US8683247B2 (en) Method and apparatus for controlling power supply to primary processor and portion of peripheral devices by controlling switches in a power/reset module embedded in secondary processor
CN103842934A (zh) 用于降低功耗的基于优先级的应用事件控制（paec）
US20220197519A1 (en) Multi-level memory system power management apparatus and method
US12007823B2 (en) Power management of a processor and a platform in active state and low power state
TW201239609A (en) Computing platform power management with adaptive cache flush
US20220407337A1 (en) Predictable battery power management apparatus and method
US11940855B2 (en) Apparatus and method for dynamic reallocation of processor power by throttling processor to allow an external device to operate
US12073227B2 (en) Energy-efficient core voltage selection apparatus and method
TWI454898B (zh) 用於電壓調整器功率模式介面之裝置及電腦系統
CN105487638A (zh) 电子电路系统及其降低功耗的方法
EP4092864A1 (en) Power delivery architecture for high power portable devices
CN106774808B (zh) 一种异构多核芯片的多级低功耗管理单元及其方法
US20210208668A1 (en) Apparatus and method to reduce standby power for systems in battery mode with a connected bus powered device
CN113254216B (zh) 边缘计算模组及其功耗控制方法
WO2013170809A1 (zh) 降低移动终端功耗的方法、装置及其终端
WO2019068050A1 (en) RETENTION LEVEL VOLTAGE INPUT OR OUTPUT MECHANISM WHILE ON-CHIP SYSTEM IS IN LOW ENERGY CONSUMPTION MODE
US11954501B2 (en) Apparatus and method for restoring a password-protected endpoint device to an operational state from a low power state
US20220197364A1 (en) Power management for universal serial bus (usb) type-c port
Monticelli Taking a system approach to energy management
CN204795699U (zh) 低功耗电源控制电路
CN117641541A (zh) 一种基于双芯协同的多电压域低功耗管理方法
Parnevich et al. Strategy of selecting power reduction technique for energy-efficient semiconductor designs