KR101421853B1 - 고효율 실시간 플랫폼 전력 관리 아키텍처를 위한 장치 - Google Patents

고효율 실시간 플랫폼 전력 관리 아키텍처를 위한 장치 Download PDF

Info

Publication number
KR101421853B1
KR101421853B1 KR1020127015870A KR20127015870A KR101421853B1 KR 101421853 B1 KR101421853 B1 KR 101421853B1 KR 1020127015870 A KR1020127015870 A KR 1020127015870A KR 20127015870 A KR20127015870 A KR 20127015870A KR 101421853 B1 KR101421853 B1 KR 101421853B1
Authority
KR
South Korea
Prior art keywords
power
devices
pmu
power management
dpmi
Prior art date
Application number
KR1020127015870A
Other languages
English (en)
Other versions
KR20120095442A (ko
Inventor
팽 조우
요셉 다이비니 2세
페나르디 테누스
Original Assignee
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코오퍼레이션 filed Critical 인텔 코오퍼레이션
Publication of KR20120095442A publication Critical patent/KR20120095442A/ko
Application granted granted Critical
Publication of KR101421853B1 publication Critical patent/KR101421853B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

일부 실시예들에서, 본 발명은 컴퓨팅 플랫폼들에 대한 더 높은 효율의, 실시간 플랫폼 전력 관리 아키텍처를 제공한다. 더 직접적인 전력 관리 아키텍처는 통합된 전압 레귤레이터들, 및 일부 실시예들에서는 다이렉트 전력 관리 인터페이스(DPMI)도 이용하여 제공될 수 있다. 인-실리콘(in-silicon) 전압 레귤레이터들(ISVR)과 같은 통합된 전압 레귤레이터들은 더 빠르고, 더 고도로 응답적인 전력 상태 천이들을 구현하는 데 이용될 수 있다.

Description

고효율 실시간 플랫폼 전력 관리 아키텍처를 위한 장치{APPARATUS FOR HIGH EFFICIENT REAL-TIME PLATFORM POWER MANAGEMENT ARCHITECTURE}
본 출원은 2009년 12월 31일에 출원되고 참고로 여기에 포함된 이전 출원된 임시특허 출원 제61/335,153호의 출원일의 우선권을 주장한다.
본 발명은 일반적으로는, 컴퓨팅 시스템들로의 전력의 공급에 관한 것으로, 특히 효율적인 플랫폼 전력 시스템, 방법 및 아키텍처에 관한 것이다.
ACPI(진보된 구성 전력 인터페이스)와 같이, 현재의 오퍼레이팅 시스템(OS) 기반 전력 관리 스킴들은 OS 중심이다. 플랫폼 및 디바이스 전력 상태 천이들은, OS 전력 관리 소프트웨어 프레임워크로부터 개시되는 경우에, 전력 상태 변경들을 실행하기 위해 통상적으로 OS 커널 스택, 디바이스 드라이버들, 플랫폼 펌웨어를 통해, 그리고 최종적으로는 플랫폼의 전력 관리 유닛(대개는 컨트롤러)까지 아래로 통과해야 한다. 역방향 액션은, 디바이스에 의해 개시되는 경우에, 또한 느리고, 통상적으로는 동일한 경로를 역방향으로 통과해야 하고 그리고나서 OS로부터의 허가(또는 비슷한 것)를 기다려야 한다. 그러한 아키텍처는 전력 이용의 측면에서 다량의 비효율 및 허비에 영향을 미친다. 이것은 비교적 느린 전력 상태 변경 응답 시간들을 가질 수 있는 종래의 전압 레귤레이터 솔루션들을 이용하는 일부 기술들에서는 허용가능할 수 있지만, 다른 디바이스들, 예를 들면 GPS, 블루투스 및 USB 디바이스들과 통합하기 어렵다. 따라서, 컴퓨팅 성능을 가지는 플랫폼들에서의 전력 관리를 위한 새로운 접근법들이 요구된다.
본 발명의 실시예들은 유사한 참조번호들이 유사한 구성요소들을 참조하는 첨부된 도면들의 그림들에서, 제한으로서가 아니라 예로서 예시되어 있다.
도 1a는 일부 실시예들에 따른, 다이렉트 PMI(DPMI) 전력 관리 성능을 포함하는 일반화된 아키텍처의 다이어그램이다.
도 1b는 일부 실시예들에 따른, 도 1a에 도시된 DPMI 기반 전력 관리 아키텍처를 구현하는 것이 가능한 일반적인 플랫폼의 블록도이다.
도 2는 일부 실시예들에 따른, 도 1a의 전력 관리 프레임워크를 더 상세하게 도시하는 다이어그램이다.
도 3은 일부 실시예들에 따른, DPMI 아키텍처를 구비하는 SoC 플랫폼의 블록도이다.
도 4는 추가 실시예들에 따른, OS PM-DPMI 아키텍처를 도시하고 있다.
도 5는 일부 실시예에 따른, 통합된 전압 레귤레이터들을 도시하는 다이어그램이다.
도 6은 일부 실시예들에 따른, 연관된 디바이스들에 대한 레귤레이팅된 전압 서플라이들을 제공하는 멀티-셀 IVR의 다이어그램이다.
도 7은 일부 실시예들에 따른, 플랫폼 패키지의 단면도를 도시하고 있다.
도 8은 일부 실시예들에 따른, 허용가능한 액티브 셀 범위를 결정하기 위한 루틴이다.
도 9는 일부 실시예들에 따른, 허용가능한 액티브 셀 범위에 기초하여 액티브해야 하는 셀들의 개수를 결정하기 위한 루틴을 도시하고 있다.
도 10은 일부 실시예들에 따른, 하나의 액티브 셀에서 얼마나 많은 스위치 레그들이 액티브해야 하는지를 결정하기 위한 루틴을 도시하고 있다.
도 11은 일부 실시예들에 따른, PMU가 적절한 IVR 전력 상태 액션을 결정할 수 있는 방법을 도시하는 루틴이다.
일부 실시예들에서, 본 발명은 컴퓨팅 플랫폼들에 대한 더 높은 효율의, 실시간 플랫폼 전력 관리 아키텍처를 제공한다. 더 직접적인 전력 관리 아키텍처가 통합된 전압 레귤레이터들, 및 일부 실시예들에서는 다이렉트 전력 관리 인터페이스(DPMI)도 이용하여 제공될 수 있다. 아래에 설명된 인-실리콘(in-silicon) 전압 레귤레이터들(ISVR)과 같은 통합된 전압 레귤레이터들은 더 빠르고, 더 고도로 응답적인 전력 상태 천이들을 구현하는 데 이용될 수 있다. 뿐만 아니라, 새롭고 더 직접적인 전력 관리 아키텍처(DPMI)가 플랫폼에 이용되는 전압 레귤레이터들 및/또는 ISVR들을 더 효율적으로 관리하는 데 채용될 수 있다.
일부 실시예들에서, DPMI는 종래의 OS 기반 전력 관리 체인을 통과해야 하는 대신에, 디바이스들과 전력 관리 유닛(PMU) 사이에서 액티비티 상태(activity status) 및 전력 상태 변경 요구들의 직접적인(즉, 종래의 OS 기반 접근법들보다 더 직접적인) 통신들을 가능하게 하는 하드웨어 프로토콜을 제공할 수 있다. 이러한 메커니즘은 ISVR과 같은 고속 및 통합된 VR들에 적합한 실시간 전력 상태 제어를 가능하게 한다.
현재의 오퍼레이팅 시스템 기반 전력 관리 접근법들과는 달리, DPMI를 구비하는 플랫폼들은 오퍼레이팅 시스템을 더 효율적으로 우회하여, 적절한 경우에, 예를 들면 전력 상태 변경에 응답하여, 또는 디바이스가 덜 액티브하거나 인액티브하거나 또는 그럴 것이라는 디바이스의 통지에 응답하여 전력을 더 신속하게 줄일 수 있다. IVR들이 이용되는 경우에, 고속 전력 상태 천이들이 예를 들면 마이크로 및 심지어 나노 초의 수준에서 달성될 수 있고, 이들은 더 밀접하고 더 정밀한 전력 전달 제어를 갖도록 다른 기능적 모듈들과 함께 플랫폼에 통합될 수 있다(시스템 온 칩(SoC)들에 통합되는 것을 포함함). 예를 들면, DPMI에 있어서, IVR들은 기능적 디바이스들에 통합되어, 급속하게, 거의 실시간으로, 저전력, 수면(sleep), 또는 숙면(deep-sleep) 모드들로 들어가거나 빠져나옴으로써, 전례없는 전력 이용 효율을 달성할 수 있다. 이것은 예를 들면, 노트북들, 스마트폰들, 및 모바일 인터넷 디바이스 플랫폼들과 같은 모바일 기기들에 유리할 수 있다.
일부 실시예들에서, IVR 지원 플랫폼의 하드웨어 레이어에서 다이렉트 전력 관리 인터페이스(DPMI 또는 요약하면 다이렉트 PMI) 아키텍처가 제공된다. 시스템의 전력 관리 유닛(PMU)이 IVR들과 통합되므로, 다이렉트 PMI는 디바이스들이 전력 상태 천이 요구들을 PMU에 직접적으로(예를 들면, OS를 우회함으로써) 통신할 수 있게 하고, 그리고나서 PMU는 OS 및 그 전력 관리 프레임워크의 관여 없이도 전력 상태 변경들을 실행할 수 있으며, 그럼으로써 전력 관리의 속도를 증가시키고 또한 다르게는 실행중인 OS에 의해 이용될 수 있는 전력을 절감할 수 있다. 전력 관리 액티비티들의 다수(대부분은 아니더라도)가 본질적으로 OS에게 투명하게 되므로, 더 하드웨어 중심적인 전력 관리 아키텍처를 제공할 수 있다. 전력 상태 변경들의 응답 시간이 개선될 수 있고, 플랫폼은 통상적으로 전력 관리 액티비티들에 대해 더 적은 CPU 리소스들을 요구할 것이다. 그러므로, 전체 플랫폼 전력 이용 효율이 개선될 수 있다.
도 1a는 다이렉트 PMI(DPMI) 전력 관리 성능을 포함하는 일반화된 아키텍처의 다이어그램이다. 도시된 플랫폼 부분은 OS 전력 관리(PM) 프레임워크(102), 전력 관리 유닛(PMU)(104, P-코드(105)와 함께), 다이렉트 전력 관리 인터페이스(DPMI) 로직(106), 전압 레귤레이터들(108), 및 디바이스들(1XX)을 포함하고, 모두가 도시된 바와 같이 함께 결합된다. 디바이스들(1XX)은 VR들(108)에 의해 전력을 공급받고, VR들(108)은 차례로 OS PM 프레임워크(102), PMU(104) 및 DPMI 로직(106)에 의해 제어된다. 디바이스들은 "1XX"로 지칭되는데 이는 이들이 하나의 플랫폼 내에, 또는 심지어 그 외부에 있는 다양한 상이한 디바이스들 또는 모듈들을 지칭하기 때문이고, 이들 중 일부가 도 1b에 예시되어 있다.
동작 시, PMU(DPMI 로직(106)으로부터 지원을 받음) 및 OS PM 프레임워크가 함께 작동하여, 전체 플랫폼에 대한 전력 관리를 구현한다. OS 프레임워크는 현재의 OS PM 프레임워크와 유사하지만, OS 커널의 최상부 위에 DPMI 특정 추가물들을 가지고 있다. 일부 실시예들에서, 사용자들은 DPMI 기반 전력 관리 기능들을 인에이블시키거나 디스에이블시키도록 선택할 수 있다. 이것은 새로운 DPMI 구현된 플랫폼들에 대해 어플리케이션 소프트웨어의 하위 호환성(back-compatibility)을 제공할 수 있다.
PMU 및 DPMI의 잇점은, 여기에 지시된 바와 같이, 그것이 OS 전력 관리(102) 스킴의 프레임워크 내에서 또는 그와 독립적으로 작동할 수 있다는 점이다. 그러므로, 예를 들면, 그 내부에서 작동하므로, OS는 ACPI 등과 같은 종래의 전력 상태 스킴들을 구현할 수 있고, 동시에 PMU 및 DPMI 로직은 다수의 경우들에서 OS 프레임워크를 통과할 필요없이, 더 낮은 레벨(더 높은 입도(granularity), 더 빠른 응답)에서 전력을 관리하도록 작동할 수 있다. OS는 주어진 전력 상태(예를 들면, G 상태 또는 s 상태)에 있을 수 있고, PMU(104)/DPMI(106)는 이에 따라 디바이스들에 대한 전력을 관리할 수도 있다. 예를 들면, 주어진 OS/시스템 상태에 따라, PMU/DPMI는 디바이스 전력 상태들을 더 느리게, 더 빠르게, 및/또는 상이하게 변경할 수 있고, 예를 들면 어떤 것에게 더 길거나 짧은 시간 동안에 온 또는 오프 상태, 또는 감소된 전력 모드에서 머무르도록 명령할 수 있다.
PMU는 전압 레귤레이터들(108)로부터 나오는 실제 서플라이 레벨들의 제어를 통해 전력 변경들을 실현시킨다. 그것은 OS로부터, DPMI로부터, 또는 플랫폼 센서 또는 다른 정보 소스들로부터 통지될 수 있는 실시간 이벤트들 또는 조건 변경들뿐만 아니라, 현재의 전력 상태에 기초하여 레벨들을 설정할 수 있다. PMU(104)는 마이크로컨트롤러를 포함하고 이것으로 제한되지 않는 임의의 적합한 회로 또는 회로 모듈로 구현될 수 있다. VR들에 의해 공급되는 전력량(대개는 조절가능한 서플라이 전압 레벨을 통해 제어됨)은 다양한 인자들에 의해 좌우되는데, 이들 중 적지 않은 것은 시스템/플랫폼/디바이스에 대한 전력 상태들, 디바이스의 특정 액티비티(또는 인액티비티), 디바이스의 예상되는 다음 액티비티, 및 전력 관리 효율과 관련된 다른 인자들이다. VR들에 의해 공급되는 전력량을 제어하도록 이들 및 다른 인자들을 처리하기 위한 정책들은 PMU 내에서 실행되는 실행가능한 소프트웨어 또는 펌웨어("P-코드"(105)로 지칭됨) 및 DPMI 로직(106)의 조합에 의해 구현될 수 있다.
전압 레귤레이터들(108)은 적절한 전압 레귤레이터들의 임의의 적합한 조합으로 구현될 수 있다. 통상적으로, 벅크 타입 DC-대-DC 컨버터들이 이용되지만, 이들은 다른 타입들의 레귤레이터들과 조합하여 이용될 수 있다. 다수는 아니더라도, 수개의 VR들이 플랫폼의 분리된 디바이스들에게 제어가능하게 가변되는 서플라이들을 제공하는 데 이용될 수 있을 것으로 사료된다. 레귤레이터들은 상이한 크기들을 가질 수 있고, 둘 이상이 함께 이용되어, 주어진 디바이스에 공급하기 위한 VR 도메인을 정의할 수 있다.
일부 실시예들에서, 소위 인-실리콘 전압 레귤레이터들(ISVRs)이 이용될 수 있다. 이들은 이하에 더 설명되지만, 일반적으로 이들이 전력공급하는 디바이스들을 제공하는 하나 이상의 칩들에 인접하여 배치된 하나 이상의 칩들에 실질적으로 통합되는 다수는 아니더라도 수개의 VR들을 제공한다. 일부 실시예들에서, 이들은 전력을 공급받을 그들의 연관된 디바이스들을 가진 칩들에 부분적으로, 또는 심지어 전체적으로 통합될 수 있다.
DPMI 로직(106)은 PMU가 디바이스들로부터의 메시지들을 더 효과적으로 그리고 효율적으로 처리하고, 일부 실시예들에서는 PMU와는 별도로, 디바이스 메시지들을 직접적으로 처리하는 것을 돕도록 역할한다. DPMI 로직(106)은 조합 로직, 순차 로직, 상태 머신들, 컨트롤러들, 및/또는 임의의 다른 적합한 회로의 임의의 적합한 구성을 포함하고 이들로 제한되지 않는 임의의 적합한 로직 회로로 구현될 수 있다.
마이크로 컨트롤러들로 구현된 전통적인 PMU들의 단점은, 이들이 상이한 디바이스들로부터의 상이한 요구들 또는 통지들의 모두를 동시에 효율적인 방식으로 서비스하는 어려운 시간을 가질 수 있다는 점이다. 예를 들면, 수 개의 디바이스들은 태스크들을 끝냈고, PMU에게 이들이 유휴상태이거나 다르게는 더 낮은 전력 상태에 준비되어 있다는 것을 통지하려고 시도할 수 있다. DPMI 로직은 그러한 디바이스 트래픽을 더 빨리 관리하고 이를 원하는 방식으로 PMU에게 포워딩하도록 기능할 수 있다. 예를 들면, 그것은 예를 들면 메시지 타입 또는 메시지가 전송되고 있는 장소에 따라 상이한 메시지들을 우선순위화할 수 있다. 추가적으로, 일부 실시예들에서, DPMI는 전력 상태 변경 요구들 또는 작업부하 통지들과 같은 메시지들을 직접 처리할 수 있다. PMU 및/또는 DPMI 로직은 디바이스마다 상태 변경들을 처리하거나 구현하고, 동시에 OS PM 프레임워크가 전체 플랫폼에 대한 전력을 관리할 수 있지만, 동시에 변경들이 더 신속하게 달성될 수 있도록 변경들을 OS에게 포워딩할 수 있다. 이것은 결과적으로 전력을 절감하는 측면에서 증가된 개선들로 나타나고, 예를 들면 OS를 통과해야 하는 것보다 수 밀리-초 더 빠르게 더 낮은 전력 상태로 들어가게 되지만, 그러한 증가된 절감들은 시간에 걸쳐, 그리고 아마 다수의 상이한 오퍼레이팅 디바이스들에 걸쳐 누적될 것이다.
도 1b는 도 1a에 도시된 DPMI 기반 전력 관리 아키텍처들을 구현하는 것이 가능한 일반적인 플랫폼의 블록도이다. 이것은 하나 이상의 코어들(103), I/O 디바이스들/인터페이스들(105), 메모리 디바이스들(107), 그래픽스 프로세서(109), 트랜시버 디바이스들(111), 및 하나 이상의 코어들을 포함하는 디바이스들에 전력공급하기 위한 VR들(도시 생략)을 관리하기 위한 PMU(104) 및 DPMI(106)를 포함한다. 디바이스들 중 임의의 하나 또는 모두는 특정 어플리케이션들 및 설계 선택들에 따라 예를 들면 하나 이상의 버스들 또는 점대점 링크들에 의해 서로에게 직접적으로 또는 간접적으로 접속될 수 있으므로, 접속 라인들은 단순성을 위해 도시되지 않는다. 유사하게, VR들은 다양한 디바이스들에게 전력을 공급하기 위한 VR 도메인들을 형성하도록 플랫폼 전체에 걸쳐(예를 들면, 분리된 근접 칩 상에, 또는 플랫폼의 주요 칩에 전체적으로 또는 부분적으로 통합됨) 분산되어 있으므로, 도시되지 않는다. 일부 VR들은 다양한 디바이스들을 포함하는 하나의 칩 또는 칩들에 통합될 수 있고, 또는 이들은 이들이 전력을 공급하는 디바이스에 근접한 하나 이상의 분리된 모듈들의 일부일 수 있다.
코어들은 OS PM 프레임워크를 실행하고, PMU 및 DPMI 로직과 함께 동작하여, 디바이스들에게 전력을 공급하는 다양한 VR들을 제어한다. 플랫폼은 퍼스널 컴퓨터, 서버, 스마트 폰과 같은 휴대용 컴퓨팅 디바이스들, 노트북, 태블릿 PC, 또는 임의의 다른 적합한 컴퓨팅 장치를 구현할 수 있다.
도 2는 도 1a의 전력 관리 프레임워크를, 그러나 더 상세하게 도시하고 있다. OS 도메인(201)과 함께, 도시되어 있는 것은 실행가능한 P-코드(105)를 구비하는 PMU(104), DPMI 로직(106), 전압 레귤레이터들(108), 및 디바이스들(1XX)이고, 모두가 도시된 바와 같이 함께 결합된다. 또한 도시되어 있는 것은 DPMI 로직(106)을 디바이스들(1XX)에게 링크하기 위한 내부 DPMI 버스(250)이다. DPMI 로직은 DPMI 로직과 버스(250)를 통한 통신을 위해 디바이스 인터페이스들을 경유하여 디바이스 에이전트들에게 링크된다. (용어 "버스"가 이용되지만, 버스 또는 버스들 이외의 링크들이 이용될 수 있다는 것은 자명하다. 그러한 링크들은 점대점 링크들 및 심지어 무선 링크들도 포함한다.)
OS PM 프레임워크(102)뿐만 아니라, OS 도메인은 어플리케이션들(206), 서비스들(207), 오퍼레이팅 시스템 커널(230), PMU 드라이버(234), 및 디바이스 PMI 및 DPMI 드라이버들(236)을 포함한다.
OS PM 프레임워크(102)는 메시지 프레임워크(203), 전력 관리에 관련되거나 영향을 주는 다양한 모듈들(204, 216), 및 플랫폼 전력 매니저(224)를 포함한다. 전력 관리 모듈들(204/216)은 하이-레벨 정책 프로비져닝/사용자 인터페이스 모듈(208), 전력 정책 엔진(209), 전력 관리 서비스 품질(QoS) 엔진(210), 플랫폼 모드 및 구성 테이블(211), DPMI 관리 모듈(212), 전력 프로파일 모듈(217), 타이머 관리 모듈(219), 플랫폼 센서 입력들 모듈(221), 및 이벤트 핸들러 모듈(223)을 포함한다.
메시지 프레임워크(203)는 실행중인 어플리케이션들(206, CAD 프로그램, 영화 에디터, 등) 및 운용중인 서비스들(207, 예를 들면 인스턴트 메신저, 등) 및 전력 관리 모듈들 사이의 인터페이스로서 역할한다. 어플리케이션들 및 운용중인 서비스들로부터, 전력 관리 모듈들은 액티비티 상태들, 태스크 지속기간 추정들, 등과 같은 전력 관련된 정보를 획득한다. 전력 관리 모듈들(204/216)에서 구현된 특정 정책들에 따라, 이러한 정보는 상이한 플랫폼들에 대해, 예를 들면 플랫폼으로부터 전체적으로 디바이스 레벨들까지 적절한 전력 상태들을 설정하는 데 이용될 수 있다. 플랫폼 전력 매니저(224)는 모듈들 및 OS 커널(230) 사이에서 인터페이싱한다. (여기에 도시되고 기재되어 있는 것은 전력 관리에 관한 OS의 양태들이고, OS의 모든 특징들이 도시되고 설명되는 것은 아니라는 것을 알 것이다.)
OS-PM 프레임워크(102)는 하이-레벨 정책 관리 및 구성을 제공하고, 여럿 중에서도 어플리케이션 상태 및 이용 모델들에 기초하여 전력 상태 천이들을 결정한다. 이러한 양태에서, OS PM 프레임워크는 통상적으로 현재의 OS PM 구현들과 하위-호환가능할 것이다. 그러므로, 현재의 어플리케이션 소프트웨어 인프라구조들은 DPMI 구현된 아키텍처들에 의해 지원될 수 있다.
DPMI 매니저(212) 및 사용자 인터페이스 모듈(208)은 주어진 디바이스의 DPMI 특징들을 활성화시키거나 비활성화시키도록 역할한다. 디바이스(1XX)에 대한 DPMI 에이전트가 비활성화되는 경우에, 그러한 디바이스의 전력 관리 메커니즘은 DPMI가 없는 오퍼레이팅 시스템 구현들과 기본적으로 동일할 것이다. 디바이스의 DPMI 에이전트가 활성화되는 경우에, 그 전력 관리는 대부분은 DPMI 로직(106) 및 PMU P-코드(105)를 통해 수행될 수 있고, 대개는 OS 및 어플리케이션들/서비스들에 투명하게 될 수 있다. 이 경우에, PMU(104)는 여전히 OS PM 프레임워크(102)로부터의 전력 관리 지시들(directions)에 응답할 수 있지만, 대다수의 전력 관리 액티비티들은 PMU와 디바이스들 사이에서 발생한다.
디바이스는 액티비티 상태 및 전력 상태 변경 요구를 PMU(104)에게 실시간으로 통신하고, 그리고나서 PMU는 주어진 서플라이 레일(및, 아마 예를 들면 클럭 트리와 같은 서브-시스템들)을 낮은 전력 상태들로 신속히 조절하며, 필요한 대로 더 높은 전력 상태로 "복원"함으로써, 플랫폼이 증가된 전력 이용 효율을 달성할 수 있게 한다. DPMI 지원 전력 관리 아키텍처는 신속한 전력 상태 천이에 의한 것뿐만 아니라, OS PM 프레임워크에 의해 요구되는 컴퓨팅 리소스들 및 CPU 이용을 줄임으로써 전력 이용 효율을 개선시킨다.
현재의 OS PM 프레임워크 내에 DPMI 아키텍처 확장들을 수용하기 위해, 전력 관리 QoS 엔진(210)은 DPMI가 활성화되는 경우에 전력 관리 모드들을 반영하는 특징들을 가지고 있다. 유사하게, 플랫폼 모드 및 구성 테이블(211)은 현재의 OS PM에 대해 이미 정의된 모드들뿐만 아니라 DPMI 활성화된 상태들에 대한 모드들을 포함할 수 있다.
OS PM 프레임워크(102)와 하드웨어(PMU, 디바이스들, VR들, 등) 사이의 미들 레이어는 PMU 드라이버들(234) 및 디바이스 드라이버들(236)을 포함한다. 일부 실시예들에서, 이들 드라이버들은 펌웨어를 이용하여 구현될 수 있다. PMU 드라이버(234)는 PMU(104)가 OS 및 어플리케이션/서비스 소프트웨어와 통신할 수 있게 한다. 이것은 비-DPMI 활성화되는 디바이스들에 대해 OS PM 프레임워크(102)와 PMU(104) 사이에서 전력 관리 명령들을 채널링하는 주요한(유일한 것은 아니더라도) 메커니즘일 수 있다. DPMI 활성화되는 디바이스들에 대해, PMU는 OS PM 프레임워크(102)와 PMU(104) 사이에서 통신되는 전력에 영향을 미치는 이벤트들(power affecting events)을 OS PM 프레임워크(102)와 여전히 통신하는 데 대해, 전력 관리 요구들의 대부분은 DPMI 인프라구조(PMU(104), DPMI 로직(106) 및 DPMI 내부 버스(250))를 통해 교환될 수 있다.
디바이스 드라이버들(236)은 소프트웨어 후크들을 제공하여, OS 및 어플리케이션 소프트웨어가 적절한 전력 관리 모드들에서 디바이스들을 구성하고 그들 DPMI 기능을 활성화/비활성화시킬 수 있게 한다.
도시된 플랫폼 전력 관리 프레임워크의 최저 DPMI 레이어는 하드웨어 레이어로서, P-코드(105)를 구비하는 PMU(104), DPMI 로직(106), VR들(108), 및 디바이스들(1XX)이다. 고속 전력 관리 응답을 구현하는 하드웨어 레이어의 성공은 PMU(104), VR들(108), 및 디바이스들(1XX, 예를 들면 블루투스 디바이스들, CDMA 디바이스들, USB 디바이스들, 등)의 밀접한 통합에 기초하고 있다. 일부 실시예들에서, 디바이스들의 다수(대부분은 아니더라도)는 고속 및 미세 전력 레일 제어를 충분히 활용하기 위해, PMU 및 심지어 어느 정도까지는 VR들과 단일 SoC 상으로 통합될 것이다. 물론, 주어진 플랫폼에 대해 그러한 SoC에 통합되지 않는 디바이스들이 있을 수 있다. 이들 경우들에서, SoC의 일부 VR들은 외부 디바이스들에 대한 전력 레일들을 지원하도록 할당될 수 있다.
비 DPMI 지원 디바이스들에 대해, PMU는 아마 OS PM 프레임워크(102)로부터 발원된 전력 관리 명령들을 주로 실행하고 핸들링할 것이다. 그러나, DPMI 지원 디바이스들에 대해, PMU 기능은 2중으로 되어 있을 수 있다. 한편으로, 그것은 OS PM으로부터 발원된 전력 관리 지시들을 계속해서 처리한다. 다른 한편으로, 그것은 추가적으로 OS PM 프레임워크를 통과할 필요없이, P-코드(105)에 정의된 정책들을 통해, 그리고 DPMI 로직과 협력하여, 디바이스 전력 상태들을 직접적으로 관리하는 자율 에이전트로서 동작한다.
DPMI 하드웨어는 디바이스들 내에 DPMI 로직(106), DPMI 내부 버스(250), 및 DPMI 에이전트들을 본질적으로 포함한다. 내부 버스(250)는 통합된 디바이스들 사이에서 공유되고, 디바이스 액티비티 상태 및 전력 상태 요구를 DPMI 로직(106)을 통해 PMU(104)에 통신하는 데 이용된다. DPMI 로직(106)은, 여럿 중에서, 내부 및 외부 DPMI 버스 통신들을 관리하고, 디바이스들 사이의 버스 경합들을 해결하며, 디바이스들로부터의 전력 상태 변경 요구들에 대한 허브로서 작동하고, 전력 상태 요구들을 우선순위화하여 PMU(104)에게 통신할 수 있다. DPMI 로직(106)은 또한 PMU 및 DPMI 컨트롤러와 통합되는 경우와 같이 외부 디바이스들의 서플라이 레일들이 VR들(108)에 의해 공급되는 경우에, 외부 디바이스들이 DPMI 프로토콜을 통해 관리될 수 있도록 DPMI 확장 포트(나중 실시예들에 도시됨)를 핸들링할 수 있다.
P-코드(105)는 컨트롤러로서 구현되는 경우에 PMU에 대한 로우-레벨 프로그램으로서 기능한다. (등가의 적절한 코드/로직이 대안 PMU 구현들에 이용될 수 있다.) 이것은 로우-레벨 전력 관리 엔진(264), DPMI-지원 디바이스 정책 룩업 테이블(265), DPMI 비-지원 디바이스 정책 룩업 테이블(266), 로우-레벨 OS PM 이벤트 핸들러(267), 평균 전력 이용 모니터 모듈(268), 타이머 관리 모듈(269), 열 관리 모듈(270), 및 센서 모니터링 모듈(271)을 포함한다. 새로운 기능(예를 들면, DPMI 관련 정책, 이벤트 핸들링)이 종래의 PMU 기능(예를 들면, 열 관리, 타이밍 관리)에 통합될 수 있다는 것을 알 수 있다.
로우-레벨 전력 관리 엔진(264)은 DPMI 로직(106)을 통해 통신된 전력 상태 이벤트들 및 OS PM 프레임워크(102)로부터 발원된 요구들을 핸들링한다. 전력 상태 정책은 여러 방법들 중에서 룩업 테이블들(265, 266)을 통해 P-코드로 구축되어, 신속한 전력 상태 변경들을 가능하게 한다. 주어진 디바이스에 대한 특정 전력 상태는 정상적으로는 적절한 VR(108)로의 명령 또는 명령들을 통해 PMU에 의해 제어되는 특정 전압 세팅에 기본적으로 대응한다. PMU는 정책 룩업 테이블들에 로딩된 미리 정의된 연관들에 따라 OS PM 프레임워크로부터의 또는 DPMI로부터의 전력 상태 변경 요구들/명령들을 처리하여, 목표 VR 전압 세팅을 설정한다. P-코드는 또한 PMU가 평균 전력 이용 모니터(268) 및 센서 모니터링 모듈들(271)을 이용하여, 예를 들면 관심되는 디바이스들에 대해 평균 전력 이용을 추적할 수 있게 한다.
도 3은 일부 실시예에 따른, DPMI 아키텍처를 구비하는 SoC 플랫폼의 블록도이다. 이것은 일반적으로 하나 이상의 코어들(303), PMU(304), 메모리(307), 타이밍/주변장치들(305), DPMI 로직(306), I/O 인터페이스들(309), VR들(308), 및 IVR들(308)에 의해 전력을 공급받는 Soc 내의 통합된 디바이스들을 포함한다. 또한 도시되어 있는 것은 그 전력 상태들이 PMU(304) 및 DPMI 로직(306)에 의해 제어되는 외부 디바이스들(311)이다. SoC는 노트북, 소위 스마트 폰, 또는 임의의 다른 기기, 특히 전력 절감이 중요할 수 있는 휴대용 기기들과 같은 임의의 적합한 어플리케이션에 이용될 수 있다.
하나 이상의 프로세서 코어(들)는 OS PM 프레임워크(301)를 실행하고, 이는 SoC의 특정 설계 특징들을 수용하도록 상이하게 구성된 다소의 모듈들을 구비할 수 있다는 점을 제외하고는 상기 설명된 것과 유사할 수 있다. 유사하게, PMU(304, P-코드를 포함함) 및 DPMI 로직(306)은 또한 이전 섹션에 기재된 바와 같이 구현될 수도 있다. 통합된 디바이스들은 제어가능하게 상이한 전력 상태들에서 동작될 수 있는 SoC 내의 디바이스들(기능적 유닛들, 모듈들)에 대응한다. IVR들(308)은 디바이스에 전력을 공급하는 데 이용되는 분리된 VR들 또는 VR 도메인들이므로, 각 디바이스에 대한 서플라이가 분리되어 제어될 수 있다. IVR들은 예를 들면 도 7에 대해 이하에 설명되는 바와 같이, SoC 칩에 또는 SoC 칩에 인접하여 배치된 분리된 칩 상에 전체적으로 또는 부분적으로 통합되는 VR들로 구현될 수 있다.
도 4를 참조하면, 추가적인 실시예에 따른 OS PM-DPMI 아키텍처가 예시되어 있다. 이러한 전력 관리 아키텍처는 다른 플랫폼들, 특히 휴대용인 것들뿐만 아니라 도 3의 SoC에 이용될 수 있다. 이러한 전력 관리 아키텍처는, 외부 디바이스들에 대한 하드웨어 및 소프트웨어를 추가적으로 포함하고 있고 또한 IVR들(476) 또는 다른 VR들(456)에 의해 공급될 수 있는 디바이스들(외부 또는 내부)을 특별히 도시하고 있다는 점을 제외하고는, 도 2에 도시된 것과 유사하다. 이것은 또한 더 효율적인 전력 관리를 위해 PMU(404)에 의해 제어될 수 있는 클럭 트리 게이팅 구성 레지스터들(480)을 포함한다.
이러한 DPMI 실시예에서, VR들(IVR들)(476)은 동일한 실시예 내에서 IVR(458)과 통합되는 내부 디바이스들에게 전력을 공급하는 데 이용되고, 다른 VR들(예를 들면, IVR, 456)은 동일한 실시예 내에서 IVR과 통합되지 않은 디바이스들(439)에게 전력을 공급하는 데 이용된다. 상이한 디바이스 타입들(IVR과 통합된 것 및 IVR과 통합되지 않은 것)을 지원하기 위해, OS PM 프레임워크(402)로의 2개의 분리된 경로들에 대해 분리된 PMI/DPMI 드라이버들(436 및 437)이 제공된다. 또한 포함되어 있는 것은 PMU(104)/DPMI 로직(406)과 비통합된 디바이스들(439) 사이의 통신을 위한 DPMI 확장 포트(454)이다.
외부 DPMI 포트(버스 또는 다른 인터커넥트)는 외부 디바이스들에 의해 공유될 수 있고, 외부 디바이스 액티비티 상태 및 전력 상태 요구를 DPMI 로직(406)에 통신하는 데 이용될 수 있다. DPMI 기반 아키텍처는 디바이스들(양쪽 내부 및 외부 디바이스들 모두)을 더 높은 효율 DPMI 프레임워크로 통합하기 위한 기초적 인프라구조를 제공하고, 이는, 제3자 외부 디바이스들이 디바이스 액티비티 상태 및 전력 상태 요구들을 DPMI 로직에 나타내도록 DPMI 에이전트들을 그들 설계들에 포함할 수 있는 경우에, 플랫폼 전력 이용 효율을 희생할 필요없이 제3자 외부 디바이스들이 통합될 수 있게 한다. 일부 실시예들에서, DPMI 프로토콜은 예를 들면 P-코드 및/또는 DPMI 로직 내에 디바이스들에 대한 미리 정의된 전력 상태 천이 정책들을 가지는 룩업 테이블을 포함할 수 있다. 제3자 디바이스 벤더들은 그들 전력 관리 정책 정보를 룩업 테이블들에, 예를 들면 플랫폼 P-코드에 포함시킬 수 있고, 그럼으로써 개선된 전력 이용 효율을 달성하도록 그들 디바이스들에 대한 전력 상태 천이 전략을 정의하는 완전한 자유를 가질 수 있다.
도 5는 플랫폼 패키지(500)의 통합된(단일 또는 멀티-셀) 전압 레귤레이터들(IVR들, 501)을 도시하고 있다. 각 VR(501)은 레귤레이팅된 전압 서플라이 VR을 플랫폼 디바이스(1XX)에 제공하도록 결합된다. 각 VR은 도시된 바와 같이 함께 결합된 감독 컨트롤러(502) 및 하나 이상의 전압 레귤레이터(VR) 셀들(504, VR 셀 1 내지 VR 셀 N)을 일반적으로 포함한다.
개별적인 VR 셀 출력들이 함께 결합되어 레귤레이팅된 출력 서플라이 전압 VR을 제공한다. 감독 컨트롤러(502)는 VR 셀들(504)에 결합되어, 개별적인 셀들로부터의 부하 정보(예를 들면, 셀에서 생성되는 경우에 평균 셀당 전류 또는 샘플링된 전류) 및/또는 디바이스 부하(예를 들면, 출력 전압, 전체 출력 전류, 등)로부터의 부하 정보에 기초하여 셀들을 제어한다(PMU에 의해 명령된 바와 같이, 레귤레이팅된 전압을 유지하도록). 이것은 PMU 및/또는 DPMI 로직에 결합되어, 그로부터 서플라이 명령(예를 들면, VID) 및 아마 다른 정보를 수신하여 적합한 서플라이 레벨을 디바이스 부하에 제공할 수 있다.
일부 실시예들에서, DPMI 로직은 디바이스(예를 들면, 프로세서, 트랜시버, USB 인터페이스, 오디오 코덱, 등)로부터 액티비티 상태 정보를 수신하여, 그 모니터링된 전류 요구뿐만 아니라 적절한 디바이스 액티비티 상태에 기초하여 셀들을 제어할 수 있다. 일부 실시예들에서, 감독 컨트롤러는 현재 소비되고 있는 부하 전류에 기초하여 적합한 개수의 셀들(그 디바이스의 액티비티 상태로부터 결정된 범위 내에서)을 체결하도록 동작할 수 있다. 감독 컨트롤러(502)는 이러한 기능을 수행하는 임의의 적합한 회로를 포함할 수 있다. 예를 들면, 이것은 컨트롤러(또는 다른 처리 유닛 회로)를 포함할 수 있고, VR 셀들(504)을 제어할 특별한 목적으로 구성된 이산 로직 및 아날로그 컴포넌트들을 포함하거나, 로직 구성요소들, 아날로그 회로, 및 더 일반적인-기능 컨트롤러 회로의 조합을 포함할 수 있다.
일부 실시예들에서, 각 VR 셀(504)은 그 자신의 컨트롤러 및 전력 변환 회로로 독립적으로 기능하는 전압 레귤레이터를 구성할 수 있다. 예를 들면, VR(504)은 멀티-페이즈 구성으로 배열되고, 도시된 바와 같이 레귤레이팅된 출력 전압 VR을 제공하도록 결합된, 벅크-타입 스위치들 및 출력 섹션들의 어레이에 결합된 컨트롤러를 포함할 수 있다. 일부 실시예들에서, 출력 섹션들은 IVR 다이 및/또는 패키지에 통합되는 결합형 인덕터들을 포함할 수 있다. 결합형 인덕터들에 있어서, 인덕터의 포화는 부하 전류에 거의(전적으로는 아니더라도) 종속되지 않고, 결과적으로 전력 셀(VR 셀(504))이 특정 열 조건들 및 제한들에 따라 짧은 지속기간 동안에 그 연속적인 레이팅보다 큰 전류를 공급할 수 있다는 장점으로 나타난다.
일부 실시예에서, VR 셀들(504)은 서로에 대해 유사하게 설계될 수 있고, 유사한(등가적이지는 않지만) 정상-상태(steady-state) 출력 전류 성능들을 가지고 있다. 예를 들면, 이들은 각각 1 Amps 내지 5 Amps 또는 100 밀리-Amps 내지 1 Amp 사이의 범위에서 효율적이고 신뢰성 있게 동작하고, 주어진 디바이스 전력 상태에 대해 대략 1 볼트 또는 임의의 지정된 전압의 레귤레이팅된 DC 전압을 제공하도록 설계될 수 있다. 뿐만 아니라, 이들은 디바이스 부하(1XX)의 동작 주파수들에 따라 다이나믹하게 체결되거나 체결해제될 수 있도록 충분히 높은 스위칭 주파수에서 동작하도록 설계되어, 다이나믹하게 변경되는 부하 조건들에 효율적으로 대응할 수 있다. 예를 들면, 각 셀이 20 MHz 내지 100 MHz(또는 그 이상)의 범위에서 스위칭 주파수를 갖는 것으로 충분한 응답이 이용 가능할 수 있고, 따라서, 예를 들면 수십 나노초에서 신속한 부하 응답을 허용한다.
(유의할 점은, 도시된 실시예에서, 그들 인덕터들을 포함하는 VR 셀들은 SoC 패키지의 경우에서와 같이, 단일 칩으로, 예를 들면 플랫폼의 주요 다이 또는 다이 및 기판으로 통합될 수 있다. 대안적으로, 이들은 디바이스-포함 다이에 인접되어 배치된 분리된 다이의 일부일 수 있고, 복수 다이들을 구비하는 공통 IC 패키지의 일부일 수 있다. 그들 각각의 디바이스 부하들로의 VR들 또는 VR 도메인들의 근접은 이들이 예를 들면 과도한 스위칭 손실들 없이 20 MHz를 넘어서서 구동될 수 있게 한다.)
도 6은 DPMI 구현된 플랫폼(600)에서 연관된 디바이스들(611)에 대해 레귤레이팅된 전압 서플라이들을 제공하도록 결합된 멀티-셀 IVR(601)의 실시예를 도시하고 있다. IVR(601)은 복수의 멀티-셀 VR 도메인들(604, 6041 내지 604N)을 구비하고 있고, 각각은 상기 설명된 바와 같이 복수의 셀들을 포함하며 각각은 플랫폼(600)에서 연관된 디바이스(611, 6111 내지 611N)에 결합된다. 각 IVR(604)은 효율적인 동작을 위해, 예를 들면 도 8 내지 10의 루틴에 따라, 레귤레이팅된 전압 서플라이를 그 연관된 디바이스에게 제공하도록 제어되는 복수의 셀들을 포함한다. 도 5의 IVR에 있어서와 같이, IVR(601)은 PMU(614)로부터의 정보에 기초하여, 예를 들면 DPMI 로직(616)을 통해 제공되는 디바이스 전력 상태 정보에 기초하여 도메인 내의 셀들을 인에이블하거나 디스에이블시키도록 IVR 도메인들(604)의 각각을 제어하는 감독 컨트롤러(602)를 가지고 있다.
도 7은 SoC 또는 멀티-코어 프로세서 집적 회로(IC)와 같은 플랫폼 패키지의 단면도를 도시하고 있다. 이것은 도시된 바와 같이 함께 결합된 멀티-셀 통합된 전압 레귤레이터(IVR) 다이(701) 및 DPMI 구현된 플랫폼 다이(710)를 포함한다. IVR 다이(701)는 패키지 기판(720) 내에 매립되는 데 대해, 플랫폼 다이는 효율적인 신호 전도율을 위해 기판(720)에, 그리고 IVR 다이(701)에 기대어 장착된다. (이러한 실시예에서, 기판(720)은 양쪽 플랫폼(710) 및 IVR(701) 모두에 대한 패키지 기판으로서 역할한다. 유의할 점은, 다이들은 서로 실제로 접촉하거나 그렇지 않을 수 있고, 이들은 이들의 인접하는 표면 부분들의 일부 또는 모두 전체에 걸쳐 이들 사이에 샌드위칭된 하나 이상의 다른 재료들을 가질 수 있다는 점이다. 그러한 재료들은 구조적 안정성, 열 전달 목적들, 전력 및 신호 그리드들, 등에 이용될 수 있다.)
IVR 다이(701)는 상기 설명된 바와 같이, 하나 이상의 멀티-셀 VR 도메인들을 포함하는 데 대해, DPMI 플랫폼 다이(710)는 하나 이상의 디바이스들을 포함할 수 있다. 이러한 패키지 구성에 있어서, 다이들이 서로에 인접하여 장착된 상태에서, VR 도메인들에 대한 회로 소자들은 그 연관된 디바이스들에 더 근접하여 배치될 수 있다. 이것은 충분한 도전성 경로들(예를 들면, 솔더 범프들 또는 다른 컨택트들을 경유함)이 비교적 다량의 전류를 디바이스들에게 도전시키는 것을 허용할 수 있다. (디바이스들 및 VR들을 구현하는 데 하나 이상의 다이들을 이용하는 임의의 적합한 패키지 구성이 구현될 수 있고 본 발명의 범주 내에 있다는 것은 자명하다. 예를 들면, IVR 다이는 플랫폼 다이의 "아래" 대신에 그 "위에" 있을 수 있다. 대안적으로, 이는 그것에 근접하거나, 그것에 부분적으로 기대어 있거나, 또는 이들은 동일한 다이의 일부일 수 있다.)
도 8은 허용가능한 액티브 셀 범위, 즉 멀티-셀 VR에서 그 디바이스의 액티비티 상태에 기초하여 액티브할 수 있는 셀들의 개수의 범위를 결정하기 위해, 그리고 이들이 그 범위 내에 머물도록 액티브 셀들의 개수를 제어하기 위해, 감독 컨트롤러에 의해 실행될 수 있는 루틴을 도시하고 있다. 예를 들면, 이것은 주어진 전력 액티비티 상태에 대해 가짜의 부하 전류 변경들에 응답하여 너무나 많은 셀들을 추가하거나 드롭시키는 것을 피하는 것이 바람직할 수 있다. 범위 한계들은, 자체적으로는, 액티비티 상태에 대한 예상되는 최대 일시적 및 정적 부하 조건들에 기초하여 각 가능한 디바이스/시스템/플랫폼 액티비티 상태에 대해 미리 결정될 수 있다.
루틴은 액티비티 상태 변경이 발생하는 경우에 참조번호 802에서 시작되고, 예를 들면 액티비티 상태 변경은 디바이스로부터의 요구에 응답하여 PMU로부터 감독 컨트롤러에 통신될 수 있다. 예를 들면, 디바이스가 그래픽스 프로세서인 경우에 있어서, 그래픽스 프로세서 내의 디바이스 에이전트는 DPMI 로직에게 프로세서에 대한 상태 변경을 통신할 수 있다. 참조번호 804에서, 새로운 최대 및 최소 한계들(nmax, nmin)이 설정된다. 적절한 범위 한계들은 임의의 적합한 방법을 이용하여 결정될 수 있다. 예를 들면, 이들은 부하 액티비티 상태에 기초하여 정의된 한계들을 가지는 룩업 테이블로부터 검색될 수 있다.
액티브 셀들의 현재 개수(nact)가 한계들(nmax,nmin)에 의해 설정된 범위의 외부에 있는 경우에, 이것은 루틴에 의해 업데이트되게 된다. 참조번호 806에서, 현재의 액티브 셀들의 개수(nact)가 nmax보다 큰 경우에, 참조번호 808에서, nact는 nmax로 변경되고, 액티비티 상태가 다시 한번 변경될 때까지 루틴의 종료로 진행된다. 아니오인 경우에, 이는 참조번호 810으로 진행하고, nact가 너무 낮은지 - 셀들이 불충분하게 낮은 효율로 동작하고 있다는 것을 나타냄 - 를 체크한다. nact가 nmin보다 낮은 경우에, 참조번호 812에서, nact는 nmin으로 변경되고 루틴은 종료로 진행하고 또 하나의 상태 변경을 기다린다.
도 9는 허용가능한 액티브 셀 범위(예를 들면, 이전 섹션에 설명된 바와 같음) 및 액티브 셀 당 전류(current-per-active-cell; ICell) 값에 기초하여 액티브되어야 되는 셀들의 개수(nact)를 결정하기 위한 루틴을 도시하고 있다. 여기에 이용된 바와 같이, 용어 "액티브 셀 당 전류" 및 따라서 "ICell"은 전류(부하 전류) 값, 예를 들면 액티브 셀의 전류에 대응하는, 전류 추정, 계산, 측정, 또는 그 조합을 지칭한다. 이러한 값은 다양한 상이한 방식들로 직접적으로 또는 간접적으로 얻어질 수 있다. 예를 들면, 셀들이 서로에 대해 충분하게 밸런싱되어 있다면, 액티브 셀들 중 임의의 액티브 셀로부터의 샘플 또는 평균값이 충분할 수 있다. 한편으로, 이들이 충분히 그리고 신뢰성 있게 밸런싱되어 있지 않다면, 최악-경우 셀(예를 들면, 최대 전류를 가지는 셀)로부터의 평균 또는 샘플이 이용될 수 있다. 뿐만 아니라, 전체 출력 부하 전류가 이용되는지 하나의 셀에 대한 전류가 이용되는지는 반드시 중요한 것은 아니다. 예를 들면, 감독 컨트롤러는 전체 출력 전류에 대한 값을 획득하여, 이를 목표(또는 목표 범위)에 대해 직접적으로 제어하거나, 예를 들면 셀 부하들이 밸런싱되어 있다고 적절하게 가정될 수 있는 경우에 이 값으로부터의 액티브 셀당 평균 전류를 그로부터 계산하고, 그리고나서 셀당 전류 목표에 대해 이를 제어할 수 있다. 뿐만 아니라, 전류 또는 전류 신호가 실제로 계산되거나 모니터링되지 않을 수 있다. 즉, 전류에 상관되는 전압(또는 다른) 신호가 이용될 수 있다. 따라서, 액티브 셀 당 전류(ICell) 값을 획득하는 특정한 타입 또는 그를 위한 방법이 본 발명의 사상들을 실시하는 데 요구되지 않고, 따라서 본 발명은 그렇게 제한되지 않는다는 것은 자명하다 할 것이다.
도 9는 본 실시예에서, 모든 동작 액티비티 상태에 대해 동일한 목표 전류(Itarget)에 접근하도록 ICell을 제어하는 루틴을 도시하고 있다. (각 셀에 대한 전력 변환 효율은 전체 부하 전류의 양에 의하기보다는 셀에 의해 제공되는 전류에 의해 영향을 받는다는 것을 기억하라.) 액티브 셀 당 전류(ICell)가 너무 낮다면, 액티브 셀들의 개수(nact)를 감소시켜 액티브 셀 당 전류를 증가시키려고 시도하고, 이것이 너무 높다면, 액티브 셀들의 개수를 증가시켜 액티브 셀 당 전류를 감소시키려고 시도한다.
처음에, 참조번호 902에서, 액티브 셀 당 전류(ICell) 값(예를 들면, 액티브 셀들의 최고 셀 전류)을 결정한다. 여기로부터, 동시에 실행할 수 있는 2개의 경로들(너무 낮음, 너무 높음)이 있다. 제1(너무 낮음) 경로에 대해, 루틴은 참조번호 904에서, 충분한 양의 시간 동안, 즉 충분한 윈도우에 걸쳐 ICell 값이 유지되는지를 결정한다. 이는 짧게-존속된 드룹들(droops)에 응답하여 셀들을 드롭시키는 것을 중지하도록 안정성 목적을 위해 이를 수행한다. ICell이 충분한 양의 시간 동안 주어진 값이면(또는 그보다 낮다면), 참조번호 906에서, 이러한 ICell 값이 너무 낮은지를 결정한다. 예를 들면, 참조번호 906A에 표시된 바와 같이, ICell이 너무 낮은지를 결정할 때, 루틴은 nact가 감소함에 따라 셀을 드롭시키는 것을 더 어렵게 하는 것을 위하여 액티브 셀들의 개수에 반비례하는 양만큼 ICell을 조절하여 이를 바이어싱할 수 있다. 참조번호 906A에서, ICell은 nact/(nact-1)에 의해 승산되어 이를 바이어싱한다.
ICell이 너무 낮지 않다면, 루틴은 참조번호 902로 리턴하지만, ICell이 실제로 너무 낮다면, 참조번호 908에서, 현재의 액티브 셀들의 개수(nact)가 nmin보다 더 큰지를 알아보기 위해 체크한다. nact가 nmin보다 크다면, 루틴은 참조번호 912로 진행하고, nact를 감소시키며, 즉 셀을 드롭시키고 참조번호 902로 다시 리턴한다. 그러나, 참조번호 908에서, nact가 nmin보다 크지 않은 것으로 결정된다면, 루틴은 참조번호 910으로 진행하고(그 현재 레벨에서 nact를 유지함), 스위치-레그 셰딩(switch-leg shedding) 루틴이 실행되도록 유발한다. 스위치-레그 셰딩에 있어서, 전력은 액티브 셀(들)에서 하나 이상의 스위치 레그들을 드롭시킴으로써 추가적으로 절감될 수 있다. 그러한 루틴의 예는 도 10에 도시되어 있다. 여기로부터, 루틴은 참조번호 902로 다시 리턴한다.
(스위치 레그 셰딩은 위상 레그, 예를 들면 그 위상의 인덕터에 제공되는 전력을 제어하도록 서로 병렬로 결합되는 하나 이상의 스위치 레그들을 디스에이블시키는 것과 관련된다. 이것은 위상 레그들이 드롭되는 위상 셰딩(phase shedding)과 비교된다. 스위치 레그 셰딩에 있어서, 위상은 액티브하게 유지되지만, 브리지, 또는 스위치, 트랜지스터들의 크기는 브리지 임피던스를 감소시키거나 증가시키도록 효율적으로 조절되어, 부하 전류의 함수로서 브리지 효율을 개선시킨다. 이것은 브리지를 구성하는 병렬 스위치 레그들의 선택된 조합들을 인에이블시키거나 디스에이블시킴으로써 수행된다. 스위치 레그 셰딩 대 위상 셰딩의 장점은 이것이 회로 동작에 투명하고 결합형 인덕터들과 더 효율적으로 이용될 수 있다는 점이다.)
참조번호 902로부터의 "너무 높음"경로가 이제 설명될 것이다. 참조번호 914에서, 루틴은 ICell 값이 너무 높은 지를 결정한다. (본 실시예에서, 예를 들면 순간 및 유지된 부하 라인 증가들을 보상하는 데 가능한 한 상당히 신속하게 응답하기 때문에, 나머지 경로와는 달리, ICell 값이 충분한 양의 시간 동안 유지된다는 것을 첫 번째로 확인하지 않는다는 점에 유의하라. 이것을 염두에 둔 상태에서, 이러한 경로에서 액션들을 실행하기 위한 로직, 예를 들면 전용 로직 회로들은 고속 처리를 위해 특별히 설계될 수 있다.)
ICell이 너무 높은지를 결정하는 방법의 예는 참조번호 914A에 도시되어 있다. 여기에서, 루틴은 (ICell/Itarget)의 트렁케이팅된 값(truncated value)+1이 nact보다 큰지를 결정한다. (이것은 ICell이 너무 높다고 결정하는 것을 위하여 바이어싱되고, 이는 결과적으로 하나의 셀 또는 셀들이 추가되는 것으로 나타난다는 점에 유의하라.) Icell이 너무 높다면, 참조번호 916에서, 액티브 셀들의 개수가 증가된다. 예를 들면, 참조번호 916A에서, nact의 값은 (ICell/Itarget)의 트렁케이션(truncation) +1 로 설정된다. 이와 같이, nact는 1보다 크게 증가되어 현재의 스파이크들을 신속하게 보상한다. 다른 실시예들에서, nact는 또 하나의 방법을 이용하여 간단히 증분되거나 증가될 수 있다. nact가 증가된 이후에, 루틴은 참조번호 902로 다시 리턴한다.
셀들을 디스에이블시키는 것은 효율을 개선시키는 효율적인 방식이다. 그러나, 상기 참조번호 910에서 직면하는 바와 같이, 일단 액티브 셀들의 최소 개수가 도달되었다면, 액티브 셀의 트랜지스터 브리지의 크기를 조절하는 것(즉, 그들 브리지들의 액티브 스위치 레그들의 개수를 감소시키는 것)은 효율을 개선하는 또 하나의 방법이다. 이것은 나머지 액티브 셀(들)의 컨트롤러들에서 구현될 수 있다. 하나의 셀에서 액티브 스위치 레그들의 개수를 변경하기 위한 루틴은 도 10의 루틴에 반영된 바와 같이, 셀들의 개수를 변경하기 위한 것과 유사할 수 있다.
도 10은 하나의 액티브 셀에서 얼마나 많은 스위치 레그들이 액티브한지를 결정하기 위한 루틴을 도시하고 있다. 이러한 루틴은 도 9의 루틴과 유사하고, 따라서 그만큼 상세하게 설명되지 않을 것이다. ILeg는 ICell과 유사하고, 셀의 스위치 레그 당 전류(per-switch-leg current)이며, nLact는 현재 액티브한 스위치 레그들의 개수이다. (ICell에서와 같이, ILeg는 다양한 상이한 방식들로 결정될 수 있고, 레그 전류이어야 하기보다는 전체 셀 전류에 대응할 수 있다. 즉, ILeg가 실제 레그 당 전류인 것 대신에, 이것은 Itarget이 적절하게 조절된 상태에서 전체 셀 출력 전류에 대응할 수 있다.)
상기 설명 및 이하의 청구항들에서, 이하의 용어들은 이하와 같이 해석되어야 된다. 용어들 "결합된" 및 "접속된"은 그 파생어들과 함께, 이용될 수 있다. 이들 용어들은 서로에 대한 동의어로서 의도된 것은 아니라는 것은 자명하다. 오히려, 특정 실시예들에서, "접속된"은 2개 이상의 구성요소들이 서로 직접적인 물리적 또는 전기적 접촉 상태에 있다는 것을 나타내는 데 이용된다. "결합된"은 2개 이상의 구성요소들이 서로 협동하거나 상호작용하지만 이들이 직접적인 물리적 또는 전기적 접촉 상태에 있거나 그렇지 않을 수도 있다는 것을 나타내는 데 이용된다.
도 11은 PMU가 DPMI로부터의 전력 상태 통신들에 기초하여 적절한 IVR 전력 상태 액션을 결정하는 방법의 절차를 도시하고 있다. 도 8, 9 및 10에 주어진 IVR 루틴은 높은 전력 이용 효율을 달성하기 위해 IVR의 감독 컨트롤러에 의해 실행되는 그러한 전력 상태 액션들의 예들이다.
처음에, 참조번호 1102에서, PMU는 DPMI 로직에게 임의의 전력 상태 이벤트에 대해 질의한다. 여기로부터, 참조번호 1104에서, 그것은 DPMI에 의해 수신된 전력 상태 변경 요구가 있는지를 체크한다. DPMI를 통해 통신된 전력 상태 이벤트가 전혀 없다면, 그것은 참조번호 1114에서 OS PM 프레임워크로부터의 전력 상태 이벤트가 있는지를 계속해서 질의한다. 참조번호 1114에서, 어떠한 OSPM 전력 상태 이벤트도 없다면, 엔트리 포인트(1102)로 뒤돌아간다. 참조번호 1114로부터, 절차는 참조번호 1110으로 플로우를 이어가고, OSPM 전력 상태 요구들을 이행하도록 적절한 P-코드 절차를 실행하며, 필요로 하는 IVR 루틴들에 대해 IVR의 감독 컨트롤러에게 명령한다. 참조번호 1110에 이어서, IVR은 참조번호 1112에서 선택된 액션, 예를 들면 전력 서플라이 전압/클럭, 트리 상태를 조절하고, 액티브 IVR 셀 범위를 결정하는 것 등을 실행한다. 그리고나서, 루틴은 참조번호 1110으로부터 엔트리 포인트(1102)로 뒤돌아간다. 참조번호 1104에서, DPMI 전력 상태 이벤트가 있다면, 루틴은 참조번호 1106에서의 절차로 이동하여, DPMI 이벤트보다 더 높은 우선권을 가지는 OS PM 전력 상태 이벤트가 있는지를 결정한다. OSPM 전력 상태 이벤트가 더 높은 우선권을 가지고 있다면(예를 들면, 소정 정책에 기초하여), 루틴은 계속해서 참조번호 1110으로 진행되어, OSPM 요구를 이행한다. 참조번호 1106에서 DPMI 전력 상태 이벤트가 더 높은 우선권을 지니고 있다면, 절차(1108)로 이동하고, PMU는 정책 룩업 테이블을 체크하여 DPMI를 통해 그러한 이벤트를 발원하는 디바이스에 대해 전력 상태 요구에 대한 적절한 IVR 액션들을 결정한다. 그리고나서, 그것은 필요로 되는 IVR 액션들에 대해 IVR의 감독 컨트롤러에게 명령한다. 참조번호 1108로부터, 절차는 참조번호 1110으로 흐르고, IVR 감독 컨트롤러는 필요로 되는 루틴들을 수행한다.
도 11에 주어진 루틴의 예는 연속적으로 실행되고, 그리고나서 DPMI를 통해 디바이스들로부터 발원된 전력 상태 요구들 또는 OSPM으로부터 발원된 전력 상태 이벤트는 소정 우선권 순서에 따라 핸들링될 것이다. IVR 감독 컨트롤러는 요구되는 액션들을 실행하고, 플랫폼 전력 관리 목적을 이행하여 높은 전력 이용 효율을 유지하도록 지시받는다.
본 발명은 기재된 실시예들로 제한되지 않고, 첨부된 청구항들의 사상 및 범주 내에서 변형 및 교체되어 실시될 수 있다. 예를 들면, 본 발명은 모든 타입들의 반도체 집적 회로("IC") 칩들과 함께 이용하도록 적용가능하다는 것은 자명하다. 이들 IC 칩들의 예들은 프로세서들, 컨트롤러들, 칩 셋 컴포넌트들, 프로그램가능한 로직 어레이들(PLA), 메모리 칩들, 네트워크 칩들, 등을 포함하고 이들로 제한되지 않는다.
또한, 일부 도면들에서, 신호 도전체 라인들이 선들로 표현되어 있다는 것은 자명하다. 일부는 더 많은 구성 신호 경로들을 표시하도록 더 두꺼울 수 있거나, 다수의 구성 신호 경로들을 나타내도록 숫자 라벨을 가질 수 있거나, 및/또는 주요 정보 플로우 방향을 나타내도록 하나 이상의 단부들에서 화살표들을 가질 수 있다. 그러나, 이것은 제한적인 것으로 해석되어서는 안 된다. 오히려, 그러한 추가된 세부사항은 회로의 더 쉬운 이해를 용이하게 하도록 하나 이상의 예로 든 실시예들과 관련하여 이용된다. 임의의 표현된 신호 라인들은, 추가 정보를 가지고 있는지 여부에 관계없이, 복수의 방향들로 이동할 수 있고, 임의의 적합한 타입의 신호 스킴, 예를 들면 차동 쌍들(differential pairs), 광섬유 라인들, 및/또는 단일-엔딩된 라인들로 구현되는 디지털 또는 아날로그 라인들로 구현될 수 있는 하나 이상의 신호들을 실제로 포함할 수 있다.
예로 든 크기들/모델들/값들/범위들이 주어져 있지만, 본 발명이 그것으로 제한되지 않는다는 것은 자명하다. 제조 기술들(예를 들면, 포토리소그래피)이 시간에 따라 발달함에 따라, 더 작은 크기의 디바이스들이 제조될 수 있을 것으로 예상된다. 뿐만 아니라, IC 칩들 및 다른 컴포넌트들로의 공지된 전력/그라운드 접속들은 예시 및 설명의 단순성을 위해, 그리고 본 발명을 모호하게 하지 않기 위해 도면들 내에 도시되거나 그렇지 않을 수 있다. 또한, 배열들은 본 발명을 모호하게 하는 것을 피하기 위해 블록도 형태로 도시될 수 있고, 또한 그러한 블록도 배열들의 구현에 관한 세부사항들이 본 발명이 구현되어야 되는 플랫폼에 고도로 종속된다는 사실을 감안하여, 즉 그러한 세부사항들은 본 기술분야의 숙련자의 범주 내에 있어야 한다. 본 발명의 실시예들의 예를 기술하기 위해 특정 세부사항들(예를 들면, 회로들)이 제시되어 있는 경우에, 본 기술분야의 숙련자에게는, 본 발명이 이들 특성 세부사항들 없이도, 또는 그들의 변동을 가지고서 실시될 수 있다는 것은 자명하다. 그러므로, 상세한 설명은 제한적인 것 대신에 예시적인 것으로 간주되어야 된다.

Claims (23)

  1. 장치에 있어서,
    전력 관리(PM) 프레임워크를 가지는 오퍼레이팅 시스템(OS)을 실행하는 하나 이상의 프로세서 코어들;
    전력 관리 유닛(PMU); 및
    상기 PMU에 결합되어, 상기 PMU와 디바이스들 사이에서 전력 상태 메시지들을 통신하는 다이렉트 전력 관리 인터페이스
    를 포함하고, 상기 PMU는 상기 디바이스들에 공급되는 전력량을 제어하고,
    상기 PMU는 상기 OS의 전력 관리 프레임워크 외부의 전력 상태 변경들을 발행할 수 있는 장치.
  2. 제1항에 있어서, 상기 다이렉트 전력 관리 인터페이스는 상기 디바이스들로부터의 전력 요구 메시지들을 처리하는 로직을 포함하는 장치.
  3. 제2항에 있어서, 상기 전력 요구들은 감소된 전력에 대한 요구들을 포함하는 장치.
  4. 제2항에 있어서, 상기 다이렉트 전력 관리 인터페이스를 상기 디바이스들에 통신가능하게 링크하는 내부 버스를 포함하는 장치.
  5. 삭제
  6. 제1항에 있어서, 상기 디바이스들은 상기 PMU를 포함하는 칩 상의 내부 디바이스들을 포함하는 장치.
  7. 제6항에 있어서, 상기 디바이스들은 입력/출력 인터페이스를 통해 상기 PMU에 결합되는 외부 디바이스들을 포함하는 장치.
  8. 제1항에 있어서, 상기 하나 이상의 프로세서 코어들을 포함하는 칩 상의 내부 전압 레귤레이터들을 포함하는 장치.
  9. 제8항에 있어서, 각 디바이스는 연관된 하나 이상의 내부 전압 레귤레이터들을 구비하는 장치.
  10. 컴퓨팅 플랫폼에 있어서,
    전력 관리(PM) 프레임워크를 가지는 오퍼레이팅 시스템(OS)을 실행하여 전력 상태 변경들을 발행하는 하나 이상의 프로세서 코어들;
    전력 관리 유닛(PMU); 및
    상기 PMU에 결합되어, 상기 PMU와 디바이스들 사이에서 전력 상태 메시지들을 통신하는 다이렉트 전력 관리 인터페이스
    를 포함하고, 상기 PMU는 상기 디바이스들에 공급되는 전력량을 제어하고,
    상기 PMU는 상기 OS의 전력 관리 프레임워크의 외부의 전력 상태 변경들을 발행할 수 있는 컴퓨팅 플랫폼.
  11. 제10항에 있어서, 상기 다이렉트 전력 관리 인터페이스는 상기 디바이스들로부터의 전력 요구 메시지들을 처리하는 로직을 포함하는 컴퓨팅 플랫폼.
  12. 제11항에 있어서, 상기 전력 요구들은 감소된 전력에 대한 요구들을 포함하는 컴퓨팅 플랫폼.
  13. 제11항에 있어서, 상기 다이렉트 전력 관리 인터페이스를 상기 디바이스들에 통신가능하게 링크하는 내부 버스를 포함하는 컴퓨팅 플랫폼.
  14. 삭제
  15. 제10항에 있어서, 상기 디바이스들은 상기 PMU를 포함하는 칩 상의 내부 디바이스들을 포함하는 컴퓨팅 플랫폼.
  16. 제15항에 있어서, 상기 디바이스들은 입력/출력 인터페이스를 통해 상기 PMU에 결합된 외부 디바이스들을 포함하는 컴퓨팅 플랫폼.
  17. 제10항에 있어서, 상기 하나 이상의 프로세서 코어들을 포함하는 칩 상의 내부 전압 레귤레이터들을 포함하는 컴퓨팅 플랫폼.
  18. 제17항에 있어서, 각 디바이스는 연관된 하나 이상의 내부 전압 레귤레이터들을 구비하는 컴퓨팅 플랫폼.
  19. 제10항에 있어서, 상기 하나 이상의 처리 코어들, PMU, 및 다이렉트 전력 관리 인터페이스는 시스템-온-칩의 일부인 컴퓨팅 플랫폼.
  20. 장치에 있어서,
    전력 관리(PM) 프레임워크를 가지는 오퍼레이팅 시스템(OS)을 실행하여, 전력 상태 변경들을 프로세서, 및 프로세서에 결합된 디바이스들에게 발행하는 프로세서;
    상기 디바이스들에 제공되는 전력을 제어하는 전력 관리 유닛(PMU); 및
    상기 PMU와 상기 디바이스들 사이에 결합되어 상기 디바이스들로부터의 전력 요구들을 처리하는 전력 관리 인터페이스
    를 포함하고,
    상기 PMU는 상기 오퍼레이팅 시스템의 전력 관리 프레임워크를 통과하지 않고 디바이스 전력 상태들을 변경할 수 있는 장치.
  21. 제20항에 있어서, 상기 전력을 상기 디바이스들에게 제공하는 복수의 내부 전압 레귤레이터들을 포함하는 장치.
  22. 제20항에 있어서, 상기 PMU는 상기 디바이스들에게 제공되는 전력을 관리하기 위한 전력 관리 정책들을 포함하는 장치.
  23. 삭제
KR1020127015870A 2009-12-31 2010-12-10 고효율 실시간 플랫폼 전력 관리 아키텍처를 위한 장치 KR101421853B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US33515309P 2009-12-31 2009-12-31
US61/335,153 2009-12-31
US12/724,084 US8990591B2 (en) 2009-12-31 2010-03-15 Power management system for selectively changing the power state of devices using an OS power management framework and non-OS power management framework
US12/724,084 2010-03-15
PCT/US2010/059812 WO2011081839A2 (en) 2009-12-31 2010-12-10 Apparatus for high efficient real-time platform power management architecture

Publications (2)

Publication Number Publication Date
KR20120095442A KR20120095442A (ko) 2012-08-28
KR101421853B1 true KR101421853B1 (ko) 2014-07-24

Family

ID=44188922

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127015870A KR101421853B1 (ko) 2009-12-31 2010-12-10 고효율 실시간 플랫폼 전력 관리 아키텍처를 위한 장치

Country Status (9)

Country Link
US (1) US8990591B2 (ko)
EP (1) EP2519886B1 (ko)
JP (2) JP5676638B2 (ko)
KR (1) KR101421853B1 (ko)
CN (1) CN102473146B (ko)
BR (1) BRPI1010230A2 (ko)
RU (1) RU2507561C2 (ko)
TW (1) TWI529522B (ko)
WO (1) WO2011081839A2 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8990591B2 (en) 2009-12-31 2015-03-24 Intel Corporation Power management system for selectively changing the power state of devices using an OS power management framework and non-OS power management framework
US8601288B2 (en) * 2010-08-31 2013-12-03 Sonics, Inc. Intelligent power controller
TWI492039B (zh) 2010-12-03 2015-07-11 Phoenix Tech Ltd 電源管理模組和電源供應裝置
US9978022B2 (en) 2010-12-22 2018-05-22 Facebook, Inc. Providing context relevant search for a user based on location and social information
US9436245B2 (en) 2012-03-13 2016-09-06 Intel Corporation Dynamically computing an electrical design point (EDP) for a multicore processor
WO2013137859A1 (en) 2012-03-13 2013-09-19 Intel Corporation Providing energy efficient turbo operation of a processor
WO2013137862A1 (en) 2012-03-13 2013-09-19 Intel Corporation Dynamically controlling interconnect frequency in a processor
GB201211340D0 (en) * 2012-06-26 2012-08-08 Nordic Semiconductor Asa Control of semiconductor devices
US8984313B2 (en) 2012-08-31 2015-03-17 Intel Corporation Configuring power management functionality in a processor including a plurality of cores by utilizing a register to store a power domain indicator
US9766678B2 (en) 2013-02-04 2017-09-19 Intel Corporation Multiple voltage identification (VID) power architecture, a digital synthesizable low dropout regulator, and apparatus for improving reliability of power gates
US9305632B2 (en) 2013-04-29 2016-04-05 Qualcomm Incorporated Frequency power manager
US10386900B2 (en) * 2013-09-24 2019-08-20 Intel Corporation Thread aware power management
US9306457B2 (en) * 2013-12-04 2016-04-05 Apple Inc. Instantaneous load current monitoring
US9514715B2 (en) 2013-12-23 2016-12-06 Intel Corporation Graphics voltage reduction for load line optimization
US10013011B2 (en) 2014-05-13 2018-07-03 Texas Instruments Incorporated Power supply design tool for power supply system designs including multi-channel regulators
US9645598B2 (en) * 2014-07-14 2017-05-09 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Controlling distributed power stages responsive to the activity level of functions in an integrated circuit
US20160188351A1 (en) * 2014-12-24 2016-06-30 Bull Hn Information Systems, Inc. Process for providing increased power on demand in a computer processing system with submodeling
US9939869B2 (en) 2015-03-13 2018-04-10 Qualcomm Incorporated Methods and systems for coordination of operating states amongst multiple SOCs within a computing device
US9826482B2 (en) 2015-06-26 2017-11-21 Intel Corporation Method of fine grained wake-up modes for Wi-Fi/BT utilizing wake-up receiver
US9736779B2 (en) * 2015-06-26 2017-08-15 Intel Corporation Techniques for mobile platform power management using low-power wake-up signals
US9891700B2 (en) * 2015-10-02 2018-02-13 Infineon Technologies Austria Ag Power management for datacenter power architectures
CN108632977B (zh) * 2017-03-24 2023-04-07 中兴通讯股份有限公司 功率状态转换方法及装置、终端、存储介质、处理器
US10884472B2 (en) 2018-04-27 2021-01-05 Oracle International Corporation Current compensation during dynamic voltage and frequency scaling transitions
US10802557B2 (en) 2018-06-28 2020-10-13 Intel Corporation Supporting maximum power spikes above battery capability without throttling
RU2706110C1 (ru) * 2018-08-31 2019-11-14 Владимир Яковлевич Завьялов Устройство питания для электроприборов
US11892893B2 (en) 2019-10-01 2024-02-06 Microsoft Technology Licensing, Llc Systems and methods for thermal system management
US11262826B2 (en) * 2020-01-08 2022-03-01 Intel Corporation Multiple power input charging
US20230104685A1 (en) * 2020-03-27 2023-04-06 Intel Corporation Power management circuitry
CN113655994B (zh) * 2021-10-21 2022-02-18 北京壁仞科技开发有限公司 多核处理器的电流变化斜率控制方法、控制设备和介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5752046A (en) * 1993-01-14 1998-05-12 Apple Computer, Inc. Power management system for computer device interconnection bus
US20040210778A1 (en) 2003-03-31 2004-10-21 Alon Naveh System and method of message-based power management
US7120807B2 (en) 1999-09-29 2006-10-10 O2Micro International Limited Apparatus for resetting power management enable register and resetting power management register based on an operating system instruction and output of power management enable register
US20090153109A1 (en) * 2007-12-15 2009-06-18 Koertzen Henry W Multi-cell voltage regulator

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7007A (en) * 1850-01-08 Improvement in machinery for making cotton cordage
US7024A (en) * 1850-01-15 Machinery tor towguzng and grooving
US10010A (en) * 1853-09-13 demeure and a
JPH0713787A (ja) * 1993-06-15 1995-01-17 Fujitsu Ltd 情報処理装置
US5640573A (en) * 1994-02-02 1997-06-17 Advanced Micro Devices, Inc. Power management message bus for integrated processor
US5511203A (en) 1994-02-02 1996-04-23 Advanced Micro Devices Power management system distinguishing between primary and secondary system activity
US5493684A (en) 1994-04-06 1996-02-20 Advanced Micro Devices Power management architecture including a power management messaging bus for conveying an encoded activity signal for optimal flexibility
US5752050A (en) * 1994-10-04 1998-05-12 Intel Corporation Method and apparatus for managing power consumption of external devices for personal computers using a power management coordinator
US6105142A (en) * 1997-02-11 2000-08-15 Vlsi Technology, Inc. Intelligent power management interface for computer system hardware
US6714891B2 (en) * 2001-12-14 2004-03-30 Intel Corporation Method and apparatus for thermal management of a power supply to a high performance processor in a computer system
US6948079B2 (en) * 2001-12-26 2005-09-20 Intel Corporation Method and apparatus for providing supply voltages for a processor
US6646425B2 (en) * 2002-02-21 2003-11-11 Texas Instruments Incorporated Multi-cell voltage regulator and method thereof
US7062647B2 (en) * 2002-05-31 2006-06-13 Intel Corporation Method and apparatus for reducing the power consumed by a computer system
US6940163B2 (en) * 2002-12-31 2005-09-06 Intel Corporation On die voltage regulator
TWI242707B (en) * 2003-07-07 2005-11-01 Quanta Comp Inc Fully employable ac/dc converter-power electronic device
US8037445B2 (en) * 2003-08-20 2011-10-11 Hewlett-Packard Development Company, L.P. System for and method of controlling a VLSI environment
US7642672B2 (en) * 2004-04-05 2010-01-05 Agere Systems Inc. Control of integrated supply voltage regulation due to on-chip internal resistance fluctuations in integrated circuits
RU2267849C1 (ru) 2004-07-12 2006-01-10 Федеральное государственное унитарное предприятие "Центральный научно-исследовательский институт "Гранит" Система электропитания корабельного информационно-управляющего комплекса
US7966511B2 (en) 2004-07-27 2011-06-21 Intel Corporation Power management coordination in multi-core processors
US7565562B2 (en) 2004-09-03 2009-07-21 Intel Corporation Context based power management
TW200636487A (en) * 2005-04-15 2006-10-16 Uli Electronics Inc Transmission method of system command in computer system
US8589704B2 (en) * 2005-06-16 2013-11-19 Active-Semi, Inc. System for a scalable and programmable power management integrated circuit
US20070013080A1 (en) * 2005-06-29 2007-01-18 Intel Corporation Voltage regulators and systems containing same
US7461274B2 (en) * 2005-08-23 2008-12-02 International Business Machines Corporation Method for maximizing server utilization in a resource constrained environment
US7568115B2 (en) 2005-09-28 2009-07-28 Intel Corporation Power delivery and power management of many-core processors
US7650519B1 (en) * 2005-10-12 2010-01-19 Teradici Corporation Methods and apparatus for managing a user interface on a powered network
US7421601B2 (en) * 2006-02-17 2008-09-02 International Business Machines Corporation Method and system for controlling power in a chip through a power-performance monitor and control unit
US7802116B2 (en) * 2006-09-27 2010-09-21 Intel Corporation Subsystem power management
US7646108B2 (en) * 2006-09-29 2010-01-12 Intel Corporation Multiple output voltage regulator
US7609047B2 (en) * 2006-11-09 2009-10-27 Intel Corporation Dynamically configurable voltage regulator for integrated circuits
US7818592B2 (en) * 2007-04-18 2010-10-19 Globalfoundries Inc. Token based power control mechanism
US7870407B2 (en) * 2007-05-18 2011-01-11 Advanced Micro Devices, Inc. Dynamic processor power management device and method thereof
JP5292776B2 (ja) * 2007-07-19 2013-09-18 ソニー株式会社 送信装置、送信装置の電源切換方法、受信装置および受信装置の電源供給方法
US20090049314A1 (en) * 2007-08-13 2009-02-19 Ali Taha Method and System for Dynamic Voltage and Frequency Scaling (DVFS)
JP4379516B2 (ja) * 2007-11-26 2009-12-09 日本電気株式会社 電力制御システム、電力制御装置、電力制御方法及びプログラム
US7930574B2 (en) * 2007-12-31 2011-04-19 Intel Corporation Thread migration to improve power efficiency in a parallel processing environment
US8063618B2 (en) * 2007-12-31 2011-11-22 Intel Corporation Supply voltage control based at least in part on power state of integrated circuit
US8762759B2 (en) * 2008-04-10 2014-06-24 Nvidia Corporation Responding to interrupts while in a reduced power state
WO2009138953A1 (en) 2008-05-13 2009-11-19 Nxp B.V. Power manager and method for managing power
US8028182B2 (en) * 2008-06-04 2011-09-27 Dell Products L.P. Dynamic CPU voltage regulator phase shedding
US8112647B2 (en) * 2008-08-27 2012-02-07 Globalfoundries Inc. Protocol for power state determination and demotion
US8898484B2 (en) * 2008-10-27 2014-11-25 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Optimizing delivery of regulated power from a voltage regulator to an electrical component
US8332552B2 (en) * 2008-11-13 2012-12-11 International Business Machines Corporation Supporting multiple high bandwidth I/O controllers on a single chip
US8566628B2 (en) * 2009-05-06 2013-10-22 Advanced Micro Devices, Inc. North-bridge to south-bridge protocol for placing processor in low power state
US8990591B2 (en) 2009-12-31 2015-03-24 Intel Corporation Power management system for selectively changing the power state of devices using an OS power management framework and non-OS power management framework

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5752046A (en) * 1993-01-14 1998-05-12 Apple Computer, Inc. Power management system for computer device interconnection bus
US7120807B2 (en) 1999-09-29 2006-10-10 O2Micro International Limited Apparatus for resetting power management enable register and resetting power management register based on an operating system instruction and output of power management enable register
US20040210778A1 (en) 2003-03-31 2004-10-21 Alon Naveh System and method of message-based power management
US20090153109A1 (en) * 2007-12-15 2009-06-18 Koertzen Henry W Multi-cell voltage regulator

Also Published As

Publication number Publication date
US8990591B2 (en) 2015-03-24
EP2519886B1 (en) 2017-08-16
KR20120095442A (ko) 2012-08-28
CN102473146B (zh) 2016-01-20
TW201135439A (en) 2011-10-16
CN102473146A (zh) 2012-05-23
RU2507561C2 (ru) 2014-02-20
JP2015092386A (ja) 2015-05-14
WO2011081839A2 (en) 2011-07-07
EP2519886A2 (en) 2012-11-07
WO2011081839A3 (en) 2011-10-20
RU2011153305A (ru) 2013-07-10
JP6010822B2 (ja) 2016-10-19
JP5676638B2 (ja) 2015-02-25
US20110161683A1 (en) 2011-06-30
BRPI1010230A2 (pt) 2016-03-22
JP2013513190A (ja) 2013-04-18
TWI529522B (zh) 2016-04-11
EP2519886A4 (en) 2015-03-04

Similar Documents

Publication Publication Date Title
KR101421853B1 (ko) 고효율 실시간 플랫폼 전력 관리 아키텍처를 위한 장치
US8129971B2 (en) Multi-cell voltage regulator
CN104246652B (zh) 用于活动互连链路功率管理的自适应低功率链路状态进入策略
KR20110038036A (ko) 슬리프 프로세서
US20210135478A1 (en) Workload dependent load-sharing mechanism in multi-battery system, and adaptive charging and discharging for a hybrid battery
CN114647296A (zh) 多级存储器系统功率管理装置和方法
US20220224135A1 (en) Context-based battery charging apparatus and method
TWI454898B (zh) 用於電壓調整器功率模式介面之裝置及電腦系統
KR20220051159A (ko) 디지털 방식으로 조정된 동적으로 적응가능한 클록 및 전압 공급 장치 및 방법
CN115378253A (zh) 计算型电流传感器
WO2022132276A1 (en) Hardware and software coordinated cost-aware low power state selection
EP4099130A1 (en) Power management of a processor and a platform in active state and low power state
Li et al. Adaptive power delivery system management for many-core processors with on/off-chip voltage regulators
US20220376515A1 (en) Power delivery architecture for high power portable devices
Li et al. Workload-aware adaptive power delivery system management for many-core processors
US20220197842A1 (en) Dynamic usb-c mode selection ospm policy method and apparatus
US20220026945A1 (en) Keeper-free integrated clock gate circuit
KR20160105209A (ko) 전자 장치 및 이의 전력 제어 방법
Pathak et al. Load balanced on-chip power delivery for average current demand
US20210208668A1 (en) Apparatus and method to reduce standby power for systems in battery mode with a connected bus powered device
US11954501B2 (en) Apparatus and method for restoring a password-protected endpoint device to an operational state from a low power state
US20220374065A1 (en) Power optimized timer module for processors
EP4268050A1 (en) Power management for universal serial bus (usb) type-c port
CN102184004A (zh) 集成电路基板偏压动态调整装置与方法
Parnevich et al. Strategy of selecting power reduction technique for energy-efficient semiconductor designs

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180628

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190627

Year of fee payment: 6