CN102184004A - 集成电路基板偏压动态调整装置与方法 - Google Patents

Abstract

本发明揭示集成电路基板偏压动态调整装置以及方法。所述装置包括数个元件。一第一元件接收一个或多个电源管理状态，以于一偏压总线上供应一数值，该数值基于上述一个或多个电源管理状态而设定。一第二元件根据自该偏压总线所接收的该数值产生一可变偏压，以施加于集成电路的基板上。

Description

集成电路基板偏压动态调整装置与方法

技术领域

本发明涉及微电子(microelectronics)领域，特别是涉及根据电源控制状态控制集成电路反偏压的装置以及方法。

背景技术

近年来，计算机性能与功能持续地发展且扩充。相对于四十年前占据一整个房间但仅能实现简单的运算电子装置，现今手机内的处理器可进行的是千倍复杂度的计算。此发展实在令人惊叹。

相关领域的发展，例如，装置微型化、工艺以及逻辑设计等，近年来逐渐微缩而发展出极小面积但极大功能的装置。例如，上世纪70年代所制作的微处理器使用的是10微米工艺且使用的内部晶体管数量为数千颗，但现今微处理器技术却是采用45奈米工艺制作且使用了超过二十亿颗的晶体管。

然而上述微型化以及处理技术的复杂化是需要付出相当成本的。近年来设计者所面临的多项挑战中，装置的电量耗损以及管理是持续受到关注的议题。由于便携式计算机的系统必须在有限的电源供应所供应的操作时间内有效执行极复杂且多样化的运算，所以便携式计算机即面临相当严苛的电量使用限制。因此，从数年前开始，计算机系统的设计者即开始发展电源管控技术，在有限电源供应下延长计算机系统的工作时间。最简单的方式是将不使用的装置关闭以避免无谓的电量消耗。此类概念已经被施行至子装置(sub-device)阶层。例如，常见的进阶组态电源管理接口(advanced configuration and power management interface，ACPI)，用以呼叫微处理器的处理能力渐进削减的多种状态，包括完全操作、具有不同运算能力的多种睡眠(sleep)状态以及完全关闭状态。上述状态通常是由操作系统的软件进行管理以及控制，而上述软件会感测运算输入以及目前作业环境，以引导中央处理单元(CPU)根据运算需求进入或离开上述的状态。本领域的技术人员可发现电源组态与管理方案-例如，ACPI技术-可使电池寿命远较先前延长一个数量级。因此，更进一步应用所述的省电概念，不仅可令中央处理器中的逻辑区块根据运算需求启动或关闭，还可根据运算需求改变处理器的频率以及核心电压。而且，使用者通常不会察觉到为了延长电池寿命而在运算期间内对操作状态、频率以及电压所作的改变。

电源管理的另一个重点-降低漏电流-也受到相当的关注，尽管与前述内容看似不相关。简单来说，漏电流指的是电源启动但不动作的装置所耗费的能量。以晶体管层级来说，漏电流是测量互补式金属氧化物半导体(CMOS)栅极不启动状态所消耗的能量。本领域技术人员可发现CMOS技术装置的微型化使得漏电流问题随着装置尺寸缩小而恶化，主因是通道长度缩短。漏电流通常占整体装置能量消耗一显著比例。

目前已有多种技术用于消除漏电流，其中一种是对晶体管的基板进行偏压(substrate biasing)。实质上说来，施加于集成电路晶体管的基板上的电压是为了降低晶体管于关闭状态下所汲取的电流量。基板偏压虽可有效控制漏电流，但其现今技术却存在一些问题。本领域技术人员可发现，增加基板偏压的同时亦会限制其功效。装置的速度反比于装置的核心操作电压以及基板偏压的差值。此反比关为非线性，且呈更高次幂。此外，装置所存在的漏电量并非仅受核心操作电压与基板偏压的差值影响，还与核心操作电压本身的大小有关(呈更高次幂)。

本申请的发明人注意到现今系统受限于为了所有操作电压与频率的漏电流问题所设计的单一、固定基板偏压。倘若操作于最高核心电压时处理器所汲取的能量是可适当地由所述固定偏压电压所控制，则操作系统控制电源状态降低核心运算电压时，处理器所能达到的效能会被限制。

因此，基板偏压技术不应限制于单一、固定值的基板偏压。此外，目前需要的设计是于处理器或集成电路中，于实现电源管理与控制的同时进行动态调整以使效能最佳化。此外，目前亦需要的是根据电源状态变化调整基板偏压的一种装置与方法，不仅使漏电流得以被妥善控制，也使得操作频率在各种电源状态下可为最大值。

发明内容

本发明用于解决传统技术所遭遇的上述问题、且克服传统技术的其他问题、缺点以及限制，所发展出的较佳解决实施方式用于精准控制集成电路的基板偏压。

本发明一实施方式供应一种集成电路基板偏压动态调整装置。所述装置包括一可选式偏压产生器以及一状态查表逻辑。所述可选式偏压产生器配置于一集成电路，用以根据自一偏压选择总线所接收的一数值产生多个偏压之一，以施加于该集成电路的一基板上。所述状态查表逻辑耦接该可选式偏压产生器，用以接收一种或多种电源管理状态，且用于供应该偏压选择总线上的该数值，其中，该数值包括状态查表逻辑所储存的多个偏压指示之一。

在本发明另外一种实施方式中，揭示一种集成电路基板偏压动态调整方法。所述方法包括于集成电路所配置的一状态查表逻辑中储存多个偏压指示。藉由该状态查表逻辑接收一个或多个电源状态，且经由一偏压选择总线供应一数值；该数值为多个偏压指示的其中一个。藉由该集成电路上的可选式偏压产生器接收该偏压选择总线上的数值，以根据该数值产生多个偏压的其中一个，以施加于该集成电路一基板上。

在一种实施方式中，所揭示的是一种集成电路基板偏压动态调整的装置。所述装置包括一可调式偏压产生器以及一状态处理器。该可调式偏压产生器配置于一集成电路上，用于根据自一偏压总线所接收的一数值产生一可变偏压，以施加于该集成电路一基板上。该状态处理器耦接该可调式偏压产生器，用以接收一种或多种电源管理状态，且用于供应该偏压总线上的该数值，其中，该数值为上述一种或多种电源管理状态的一函数。

本发明另外一个实施方式揭示一种集成电路基板偏压动态调整方法。所述方法包括接收一个或多个电源管理状态，以上述一个或多个电源状态的一函数计算一数值交由一偏压总线传递。自该偏压总线接收该数值，据以产生一可变偏压，以施加于一集成电路的一基板上。

在工业应用上，本发明适用于微处理器中，所述微处理器可应用于普通设计或特殊用途的计算装置中。

附图说明

以下结合附图的叙述将有助于了解本发明的优点、特征以及改善内容，附图包括：

图1示出了以方块图图解现今计算机系统内的电源管理技术；

图2示出了以方块图图解本发明应用于一集成电路内实现可选式反偏压控制的一装置；

图3示出了以方块图图解本发明应用于一集成电路内实现可调式反偏压控制的一装置；以及

图4示出了以方块图图解本发明应用于一集成电路内实现可调式反偏压控制的一可调整装置。

附图符号说明

100～计算机系统的电源管理技术；

101～使用者接口；

102～操作系统；

103～政策管理单元；

104～装置驱动单元；

105～进阶组态电源管理接口子系统；

110～进阶组态电源管理硬件；

120～基本输入/输出系统；

130～稳压模块；

140～中央处理单元；

141～状态C管理器；

142～状态P管理器；

143～反偏压产生器；

144～基板；

200～集成电路；

201～状态C管理器；

202～状态P管理器；

203状态查表逻辑；

204～可选式偏压产生器；

205～基板；

300～集成电路；

301～状态C管理器；

302～状态P管理器；

303～状态处理器；

304～可调式偏压产生器；

305～基板；

400～集成电路；

401～状态C管理器；

402～状态P管理器；

403～状态处理器；

404～可调式偏压产生器；

405～基板；

406～重置引擎；

407～熔丝阵列；

BACKBIAS、BIASPOINT、BIASSEL～总线；

BIOSBUS～基本输入/输出系统总线；

CLKCTRL、FREQCTRL～总线；

C-STATE、P-STATE～状态C、状态P总线；

FXDBIAS～定值反偏压总线；

RESET～重置信号；

VCTRL、FCTRL～总线；

VRMBUS～稳压模块总线；以及

WEIGHT～权重值总线。

具体实施方式

以下说明将帮助本领域技术人员得以将本说明书所揭示的发明内容制作且运用于特定应用以及条件。本领域技术人员依照以下所揭示的实施方式可能发展出多种变形，且说明书所揭示的技巧也可能以其他实施方式实现。因此，本发明的范围并非意图限定在以下所示、所述的特定实施例，事实上，应以所揭示的技巧与特征作最广范围的解释。

鉴于背景技术中关于反偏压生成(back bias voltage generation)的讨论、以及现今集成电路关于漏电流抑制的技术，图1图解相关技术领域目前的状况。图2至图4则图解本发明所提出来的内容。

参考图1，方块图100是图解现今计算机系统中的电源管理技术。图示100包括进阶组态电源管理接口的硬件(ACPI hardware)110。ACPI硬件110所耦接的是一操作系统102，操作系统102一般配置于一存储器(图中未显示)中。操作系统102包括软件模块103-105，其中方块103为一政策管理单元(policy manager)103、一个或多个装置驱动单元104、以及一进阶组态电源管理接口的子系统105。操作系统102耦接ACPI硬件110。ACPI硬件110内包括一基本输入/输出系统(BIOS)120、一稳压模块(VRM)130、以及一中央处理单元(CPU)140。中央处理单元140为一集成电路，通常配置于由P型或N型半导体材料所形成的一基板144上，且包括有一状态C管理器(C-state manager)141、一状态P管理器(P-state manager)142以及一反偏压产生器143。在常见配置中，基本输入/输出系统120是配置于一存储器中，该存储器经由一总线BIOSBUS与配置有该中央处理单元140的集成电路耦接。此外，稳压模块130经由一总线VRMBUS与中央处理单元140的集成电路耦接。状态C管理器141产生总线信号CLKCTRL以及FREQCTRL，传送给中央处理单元140内的时钟以及频率控制电路(未显示在图中)。至于状态P管理器142则产生总线信号VCTRL以及FCTRL，传送给中央处理单元140内的电压以及频率控制电路(未显示在图中)。反偏压产生器143产生一输出FXDBIAS耦接至基板144。

操作时，反偏压产生器143产生一定值的反偏压经电压总线FXDBIAS传送至基板144，以降低中央处理单元集成电路140的漏电流。如本领域技术人员所知，将施予基板144反偏压为一种降低漏电流的常见技术。以采用65奈米CMOS工艺的中央处理单元140(或其他集成电路)为例，相较于90奈米工艺所制作的中央处理单元，65奈米技术的通道长度较短，会有较高的漏电流发生。因此，65奈米的中央处理单元140可能存在的导通电流/漏电流比例(Ion-to-Ioff ratio)约为1000，为较不理想的漏电流比例。装置的能量消耗约有三分之一来自漏电流。较佳的导通电流/漏电流比例约为10000。除了上述比例量度方式，许多设计者仅测量中央处理单元140睡眠时的能量耗损。所量测到的是单纯的电池消耗，或其他电源不具有意义的耗能。

因此，设计者采用基板反偏压为小面积装置的一种漏电流抑制机制。以常见的65奈米工艺中央处理单元140为例，反偏压产生器143产生-500mV的一反偏压，以经由总线FXDBIAS传递给基板144。固定于-500mV的反偏压会显著降低中央处理单元140内的漏电流。然而，本领域技术人员可能会发现，所述反偏压的值乃针对某一特定操作电压(例如，稳压模块130经总线VRMBUS所供应的1伏特核心电压)所作的最佳化结果。若核心操作电压有改变(例如，改变成600mV)，该定值反偏压可能就无法发挥最佳效能。常见的是，针对一特定操作电压，反偏压的增加会延长切换时间，导致中央处理单元140整体效能降低。此外，对定值的反偏压而言，漏电流会随着操作电压的降低而呈指数下降。上述的方块图100即描述施予定值反偏压的系统方块图。

进阶组态电源管理接口(ACPI)为本技术领域使计算机电能使用保有最佳化的一种标准技术。原始设计是为了延长便携式计算机的电池使用时间，进阶组态电源管理接口设计多种中央处理单元状态(例如，状态C的各种设定)以允许中央处理单元140进入睡眠(sleep)、休眠(hibernation)以及待机(standby)模式，以使全操作状态的中央处理单元140的电量消耗随着进入状态的深度不同而逐渐降低。各种状态C的定义通常是以程序化的方式纪录于基本输入/输出系统120中。使用者(未显示在图中)通常可提供一触发(stimulus，例如，键盘输入、鼠标输入、按钮致动)经由使用者接口101指示操作系统102开启或结束某一特定状态C。接着，政策管理单元103谘询ACPI子系统105，根据基本输入/输出系统上的程序判断使用者施加的操作如何影响系统的电源状态。如本领域技术人员所了解，状态C设计为进阶组态电源管理系统所提供的一种全面式电源管理，应用于中央处理单元140的电源管理。尚有关于其他装置-例如，存储器，周边总线等-的电源管理。所涉及的内容超出本说明书范围，乃关于电源管理技术的综合讨论。本说明书主要着重于现今运算系统-如图1所示-动态改变中央处理单元140或类似装置的电源使用的技术，目的是使系统参数如热发散(heat dissipation)与电量消耗(power consumption)最佳化。

若政策管理单元103判断中央处理单元的状态C需更新，则对应的装置驱动单元104会接收到指示，经由常见的机制通知ACPI硬件110改变其状态C。例如，现今的中央处理单元140可能具有四种或五种状态C设定。在一般的中央处理单元140中，状态C可有以下多种设定：

C0-一般工作模式(normal operating mode)；

C1-暂停模式(halt)；

C2-停止允许(stop grant)；

C3-关闭所有时钟(Shut off All Clocks)；

C4-关闭所有时钟且降低电压(Shut Off All Clocks and Reduce Voltage)；

C5-关闭所有时钟、降低电压且清除所有快取内容(Shut Off All Clocks，Reduce Voltage，and Clear All Caches)。

犹如各状态的描述，中央处理单元140所呈现的耗能随着状态自C0转变到C5而递减。所需操作由操作系统102指导ACPI硬件110完成。随着上述操作，稳压模块130增加或降低供应给中央处理单元140的操作电压，以对应状态C的变化。状态C管理器141会关闭/启动多个内部逻辑单元(未显示在图中，例如，装置中的快取(on-board caches)、监看逻辑(snoop logic)、总线逻辑(bus logic)...等)的时钟。若一特定状态C需要进行电压调整时，则藉由总线FREQCTRL，状态C管理器141会对核心操作频率作对应调整，以对应新的操作电压。

各种状态C的操作参数也可由基本输入/输出系统120内的程序功能做动态管理，通常视中央处理单元140的操作速度而定。举例说明，现今中央处理单元140提供多种效能状态，例如，多种状态P设定。该等效能状态自以最大操作频率与电压工作的高阶效能状态逐步递减至最低操作电压下的最低操作频率状态。以65奈米工艺的中央处理单元140为例，高阶效能状态P0可在1V操作电压下采用3.6GHz的核心时钟频率，且最低效能状态P5可在600mV核心电压下采800MHz的核心时钟频率。通常，该等状态P设定的数量以及操作状况是程序化于基本输入/输出系统120中，并且由操作系统102控制。与状态C设计雷同，当指示改变状态P时，相关信息是由操作系统102下达给ACPI硬件110，使稳压模块130随之调整核心操作电压。此外，状态P管理器142会以总线信号VCTRL以及FCTRL改变核心操作频率以及相关的核心电压，以实现所指定的状态P操作。

然而，如本领域技术人员所了解，当中央处理单元140的核心操作电压有所改变，核心操作电压以及定值反偏压之间的差值会限制操作频率。现今系统设计者追求的即是该些设定间的平衡。通常，定值反偏压是针对最高操作状态(例如，状态C0以及P0)的漏电流最佳化所设计，其余的效能状态则视该定值反偏压的适用状况定义于基本输入/输出系统120中。例如，65奈米工艺的中央处理单元140可对应-500mV的反偏压，以在1V核心电压且3.6GHz的操作环境下达到值为10,000的导通/漏电流比例。因为反偏压电压为定值，若核心电压下降至600mV，导通/漏电流比例可能超过1,000,000，则最高可操作频率仅达800MHz。

本申请发明人注意到以上述技术实现的系统-特别是如中央处理单元140这样供应定值反偏压的系统-其整体效能受到相当限制。即是，本申请发明人注意到，纵然某些条件使得全效能状态的中央处理单元得以有效抑制漏电流，但也限制其低操作电压状态的效能。原因是，低核心电压下，定值反偏压过份补偿漏电流问题，且核心电压以及定值反偏压之间的差值限制住操作频率。因此，本申请发明人研拟出一种动态管理且控制反偏压，使之与进阶组态电源管理界面的相关参数-包括状态C设定以及状态P设定有所关联。

本发明所提供的控制允许动态决定芯片的反偏压，使操作于低核心电压的中央处理单元或处理器不但可以维持高速操作，且仍能有效抑制漏电流。在一种实施方式中，所实现的装置以及方法会根据状态C以及状态P现况以查表方式决定反偏压。在另一种实施方式中，所实现的装置以及方法是利用公式方式计算出目前状态C以及状态P所需的反偏压。还有另外一种实施方式供应一种可调整的装置实现可调式反偏压的设定与供应，所述调整可在制作阶段实现。以下以图2～图4图解上述实施方式。

参阅图2，其中根据本发明实现一种在集成电路200上供应多样化反偏压控制的装置。此装置设计于集成电路200上，采用进阶组态电源管理接口。此集成电路200例如是图1所示的中央处理单元140，当然，亦可采用其他集成电路200，进行电源管理。集成电路200包括一状态C管理器201，状态C管理器201自总线C-STATE接收一状态C信息，且产生总线信号CLKCTRL以及FREQCTRL传送给集成电路200内的时钟以及频率控制电路(未显示在图中)。类似地，状态P管理器202自总线P-STATE接收一状态P信息，且产生总线信号VCTRL以及FCTRL传送给集成电路200内的电压以及频率控制电路(未显示在图中)。

与现今集成电路-如图1所示的中央处理单元140-相比，基于本发明所实现的集成电路200还具有状态查表逻辑203以及可选式偏压产生器204。状态查表逻辑203接收总线信号C-STATE以及P-STATE且产生反偏压指示，藉总线BIASSEL传递给可选式偏压产生器204。可选式偏压产生器204产生输出FXDBIAS，该输出FXDBIAS耦接至基板205(对应图1的基板144)。在一种实施方式中，集成电路200是一中央处理单元。根据本发明一种实施方式所实现的状态查表逻辑203用于储存一特定数量的反偏压指示，分别对应不同的状态C以及状态P组合。状态查表逻辑203包括逻辑运算、电路、装置、或微代码(microcode，例如，微指令(micro instructions)或原生指令(native instructions))、或是由逻辑运算、电路、装置或微代码所形成的一组合、或其他等效、可如所揭示技术储存一特定数量的反偏压指示的元件。用于储存上述指示实现状态查表逻辑203的元件可与其它电路、微代码等共用，这些其它电路、微代码等可于集成电路200中实现其他功能。在本说明书中，微代码指的是一或多个微指令。微指令(micro instruction，亦指原生指令)为单元(unit)阶层所执行的指令。例如，微指令是直接由精简指令集计算机(reduced instruction set computer，RISC)所直接执行。关于复杂指令集计算机(complex instruction set computer，CISC)，例如X86相容的微处理器，X86指令会转译为相关微指令，直接由复杂指令集计算机内的某一单元或多个单元执行。

另外，可选式偏压产生器204是经由总线BIASSEL接收反偏压指示，以产生且配置对应的反偏压，经由总线BACKBIAS传送给基板205。可选式偏压产生器204包括逻辑、电路、装置或微代码(microcode，例如，微指令micro instructions或原生指令native instructions)、或逻辑、电路、装置或微代码的一组合、或可如所揭示内容一样产生且配置反偏压的等效设计。本发明所揭示的产生且配置反偏压的装置可与其他电路、微代码等共用，这些其它电路、微代码等可于集成电路200内实现其他功能。

操作上，进阶组态电源管理接口的状态C以及状态P控制信息是由操作系统经由如图1所示的装置驱动单元经总线C-STATE以及P-STATE所发送。不同于现今集成电路仅供应单一且固定的反偏压，本发明所揭示的装置将多个反偏压指示储存或程序化于状态查表逻辑203中，且其存取是根据总线C-STATE以及P-STATE上的信息。在一种实施方式中，状态查表逻辑203包括一可编程唯读存储器(programmable read-only memory)。在其他实施方式中，也可以快闪存储器、或其他可电可擦除重复编程的非易失性计算机储存技术实现，以储存状态查表逻辑203。在一种实施方式中，状态查表逻辑203可供应多达64个的反偏压指示，以应付八种状态C设定以及八种状态P设定所需的不同反偏压指示。由于可供应多种反偏压指示，因此可为不同状态C、状态P组合供应不同的反偏压指示。

若状态C以及状态P有所变动，对应的反偏压指示会下达给可选式偏压产生器204，以产生且配置对应的一反偏压给基板205，使之与集成电路200目前的电源以及效能状态相对应。在一种实施方式中，可选式偏压产生器204产生且配置正值以及负值反偏压，以使操作频率可在较低的操作电压下达最大值。因此，设计者可在各种核心操作电压下使导通/漏电流比例维持定值，并同时兼顾高频操作的需求。或者，若集成电路200内多个逻辑方块或其他资源是依照状态C需求而关闭，设计者可选择维持电源的耗能为定值。此处所揭示的可选式反偏压装置是相当有弹性的，以允许多种效能参数藉反偏压的动态控制而最佳化。例如，在某些实施方式中，可藉由提升反偏压电压使集成电路超频操作。即使漏电流增加，通过本实施例的动态调整，集成电路200的效能(例如，操作频率)仍可被提升。本实施例所揭示架构于提升系统效能上有相当良好的表现。

接着讨论图3，图3所揭示的方块图图解根据本发明实现的可调式反偏压控制，施行于集成电路300上。所揭示装置设置于集成电路300中，采用进阶组态电源管理接口。集成电路300如图1所示的中央处理单元应用。其他的集成电路300亦可适用于本实施例。集成电路300包括一状态C管理器301，状态C管理器301藉由总线C-STATE接收状态C信息，以产生总线信号CLKCTRL以及FREQCTRL，传送给集成电路300内的时钟以及频率控制电路(未显示在图中)。此外，集成电路300还包括一状态P管理器302，藉由总线P-STATE接收状态P信息，以产生总线信号VCTRL以及FCTRL，传送给集成电路300的电压以及频率控制电路(未显示在图中)。

集成电路300还包括一状态处理器303以及一可调式偏压产生器304。状态处理器303接收总线信号C-STATE以及P-STATE，以产生一反偏压指示，经由总线BIASPOINT传送给可调式偏压产生器304。可调式偏压产生器304产生一输出BACKBIAS，该输出BACKBIAS耦接基板305(对应图1的基板144)。在一种实施方式中，集成电路300是一中央处理单元。根据本发明所实现的状态产生器303用于产生可变的偏压指示，偏压指示与状态C以及状态P的函数相关。在一种实施方式中，状态处理器303根据状态C、状态P于最小与最大反偏压间内插得到数值BIASPOINT。在一种实施方式中，所述内插技术为线性。在另外一种实施方式中，所述内插技术为二次插值技术(quadratic interpolation)。还有其他实施方式于最小以及最大反偏压间内采用权重内插(weighted interpolation)，所使用的权重值是针对设计目标所适用的状态P、状态C以及相关的函数而设计。状态处理器303包括逻辑、电路、装置或微代码(microcode，例如微指令micro instructions或原生指令native instructions)、或逻辑、电路、装置或微代码的组合、或如所揭示的技术得以产生可变反偏压指示的等效装置。应用于状态处理器303中产生上述可变反偏压指示的装置可还与其他电路或微代码共用，这些其它电路、微代码等可用来实现集成电路300内的其他功能。

此外，可调式偏压产生器304用于接收来自总线BIASPOINT的反偏压指示，以产生且配置对应的反偏压，并经总线BACKBIAS传送对应的反偏压到基板305。可调式偏压产生器304包括逻辑、电路、装置、或微代码(例如，微指令或原生指令)、或逻辑、电路、装置或微代码的一组合、或如所揭示的技术得以产生且配置多样反偏压选择的等效元件。所述用来产生且配置多样反偏压供基板使用的装备可与其他电路、微代码共用，这些其他电路、微代码可用于实现集成电路300内其他功能。

操作上，进阶组态电源管理接口的状态C与状态P控制信息可自操作系统经由如图1所示的装置驱动单元藉总线C-STATE以及P-STATE传递。相较于现今集成电路仅供应单一且定值的反偏压，本发明所揭示的装置由状态处理器303根据总线C-STATE以及P-STATE的内容供应多样的反偏压指示。在一种实施方式中，所供应的反偏压数量受限于总线BIASPOINT的尺寸。以八位的总线BIASPOINT为例，可供应的反偏压指示多达256种，且彼此不限定为线性关系。

当状态C以及状态P有所改变，偏压指示会供应给可调式偏压产生器304，使之根据集成电路300目前的电源以及效能状态产生且配置相应的反偏压于基板305上。在一种实施方式中，可调式偏压产生器304可产生正值以及负值反偏压，以使低操作电压的状况也能达到最高操作频率。因此，设计者可在各种核心操作电压下维持定值的导通/漏电流比例，并同时兼顾高频操作的需求。此外，集成电路300的多个逻辑方块或其他资源依照状态C设定不导通时，设计者可维持电源以定值耗能。此处所揭示的可选式反偏压装置是相当有弹性的，使得多种效能参数得以经由反偏压的动态控制而最佳化。例如，某些实施方式会藉由提升反偏压使集成电路超频。即使漏电流增加，通过本实施例的动态调整，集成电路300的效能(例如，操作频率)可被提升。本实施例所揭示架构于提升系统效能上有相当良好的表现。

在与图3实施方式相关的权重设计中，各种状态C、状态P及相关函数所对应的内插权重设计为固定。因此，亟需一种得以简便调整权重值的设计。

基于上述理由，图4方块图揭示本发明另外一种实施方式，其中包括一可调整的装置，于一集成电路400中实现可调式反偏压控制。所述装置设计于集成电路400中，采用进阶组态电源管理接口技术。集成电路400如图1所讨论的中央处理单元140。其他应用的集成电路400亦可适用于本实施例。所述集成电路400包括一状态C管理器401，状态C管理器401经由总线C-STATE接收一状态C信息，以产生总线信号CLKCTRL以及FREQCTRL，传送给集成电路400的时钟以及频率控制电路(未显示在图中)。另外，P状态管理器402经由总线P-STATE接收状态P的信息，以产生总线信号VCTRL以及FCTRL，传送给集成电路400的电压以及频率控制电路(未显示在图中)。

集成电路400具有一状态处理器403以及一可调式偏压产生器404。状态处理器403接收总线C-STATE以及P-STATE的信号，以产生反偏压指示，经由总线BIASPOINT传递给可调式偏压产生器404。可调式偏压产生器404产生一输出BACKBIAS，输出BACKBIAS耦接至一基板405(对应图1的基板144)。在一种实施方式中，集成电路400是一中央处理单元，所揭示的状态处理器403用于产生多样的反偏压指示，此反偏压指示乃状态C以及状态P的权重函数。状态处理器403包括逻辑、电路、装置、或微代码(microcode，例如，微指令(micro instructions)或原生指令(native instructions))、或逻辑、电路、装置或微代码的组合、或如所揭示的技术得以产生多样反偏压指示的等效装置。所述用于状态处理器403内产生多样反偏压指示的该些元件可与其他电路、微代码...等共用，这些其它电路、微代码等可用于实现集成电路400内的其他功能。

同样地，可调式偏压产生器404是用来接收总线BIASPOINT的偏压指示，以产生且配置对应的反偏压，并经由总线BACKBIAS传送对应的反偏压给基板405。可调式偏压产生器404包括逻辑、电路、装置、或微代码(microcode，例如，微指令或原生指令)、或逻辑、电路、装置或微代码的一组合、或如所揭示技术得以产生而配置多样反偏压的等效元件。所述产生且配置多样反偏压的元件可与其他电路、微代码...等共用，这些其它电路、微代码等可实现集成电路400内的其他功能。

集成电路400还包括一熔丝阵列(fuse array)407，其耦接一重置引擎406。熔丝阵列407包括一个或多个聚合物或金属熔丝，配置于集成电路400的晶粒的数层布局设计上。熔丝阵列407中，被选定的熔丝是在制造过程中烧熔，且是以常见的技术测试，以分派/调整状态C、状态P以及相关函数所对应的权重值，以应用于数值BIASPOINT的内插运算中。在一种实施方式中，熔丝的的烧熔用于实现权重值分配。在另一种实施方式中，状态处理器403供应预设权重值，而熔丝阵列的烧熔状况将覆盖所述预设权重值。

重置引擎406用于接收一重置信号RESET。如同集成电路400内一重置序列的部分设计，重置引擎406读取熔丝阵列407内选定熔丝的状态，且经由总线WEIGHT将相关权重值传递给状态处理器403，藉以供应一机制分派以及/或覆盖，以基于状态C以及状态P的反偏压指示内插设计的预设权重设定。

在操作中，选定的熔丝是在制造以及集成电路400测试时烧熔。基于重置动作，重置引擎406读取熔丝阵列407的状态，且经由总线WEIGHT将相关的权重设定传递给状态处理器403。进阶组态电源管理接口的状态C以及状态P控制信息乃自操作系统经由如图1所示的装置驱动单元藉总线C-STATE以及P-STATE传递。根据本发明所实现的装置供应多种反偏压指示。所述反偏压指示是由状态处理器403如以上所述基于总线C-STATE以及PSTATE的状况所产生。在一种实施方式中，反偏压指示的数量受总线BIASPOINT尺寸限制。以8位的总线BIASPOINT为例，可供应多达256个反偏压指示，其间关系不限定为线性。

随着状态C以及状态P的变化，相关的偏压指示供应给可调式偏压产生器404，以对应集成电路400的电源以及效能状态产生且配置一反偏压给一基板405。在一种实施方式中，可调式偏压产生器404产生且配置有正值以及负值反偏压，使低操作电压设计的操作频率得以最大化。因此，设计者可在维持-如操作电流/漏电流比例-等参数在各种核心电压中为定值的同时，使操作频率最大化。此外，可藉由封装前晶片阶段(wafer level)中关于熔丝阵列407的设计，调整所述比例。

本领域技术人员可能会采用本申请所揭示的概念与特定实施方式作为基础，设计或调整某些结构，以实现与本申请相同的目的。在不脱离本发明的精神和范围-由本申请的权利要求界定-的前提下，本领域技术人员可对本申请的技术做若干更动、取代与修正。

Claims (24)

1.一种集成电路基板偏压动态调整装置，包括：

一可选式偏压产生器，配置于一集成电路上，用以根据自一偏压选择总线所接收的一数值输出多个偏压之一以施加于该集成电路的一基板上；以及

一状态查表逻辑，耦接该可选式偏压产生器，用以接收一种或多种电源管理状态，且用于供应该偏压选择总线上的该数值，其中，该数值包括该状态查表逻辑所储存的多个偏压指示之一。

2.如权利要求1所述的装置，其中上述一种或多种电源管理状态包括：

进阶组态电源管理接口的状态C设定，其中，上述数值随上述进阶组态电源管理接口的状态C设定变化。

3.如权利要求2所述的装置，其中上述一种或多种电源管理状态还包括：

进阶组态电源管理接口的状态P设定，其中，上述数值随上述进阶组态电源管理接口的状态C设定变化以及随上述进阶组态电源管理接口的状态P设定变化。

4.如权利要求1所述的装置，其中该状态查表逻辑包括一可编程只读存储器。

5.如权利要求1所述的装置，其中该集成电路包括一微处理器。

6.一种集成电路基板偏压动态调整方法，包括：

储存多个偏压指示于一集成电路的一状态查表逻辑；

经由该状态查表逻辑接收一个或多个电源管理状态，以经由一偏压选择总线供应一数值，其中该数值包括上述多个偏压指示之一；以及

经由配置于该集成电路上的一可选式偏压产生器接收该偏压选择总线上的该数值，据以产生多个偏压之一，以施加于该集成电路一基板上。

7.如权利要求6所述的方法，其中上述一种或多种电源管理状态包括：

进阶组态电源管理接口的状态C设定，其中，上述数值随上述进阶组态电源管理接口的状态C设定变化。

8.如权利要求7所述的方法，其中上述一种或多种电源管理状态包括：

进阶组态电源管理接口的状态P设定，其中，上述数值随上述进阶组态电源管理接口的状态C设定变化以及随上述进阶组态电源管理接口的状态P设定变化。

9.一种集成电路基板偏压动态调整装置，包括：

一可调式偏压产生器，配置于一集成电路上，用以根据自一偏压总线所接收到的一数值产生一可变偏压，以施加于该集成电路一基板上；以及

一状态处理器，耦接该可调式偏压产生器，用以接收一种或多种电源管理状态，且用于供应该偏压总线上的该数值，其中，该数值为上述一种或多种电源管理状态的一函数。

10.如权利要求9所述的装置，还包括：

一熔丝阵列，用以耦接该状态处理器，以控制一个或多个权重值，其中上述权重值应用于决定该数值的上述函数。

11.如权利要求10所述的装置，其中该熔丝阵列内选定的熔丝是在该集成电路工艺中烧熔，以指定/调整上述一个或多个权重值。

12.如权利要求10所述的装置，其中该状态处理器于一最小反偏压以及一最大反偏压间执行一权重内插。

13.如权利要求9所述的装置，其中上述一种或多种电源管理状态包括：

进阶组态电源管理接口的状态C设定，其中，上述数值随上述进阶组态电源管理接口的状态C设定变化。

14.如权利要求13所述的装置，其中上述一种或多种电源管理状态还包括：

进阶组态电源管理接口的状态P设定，其中，上述数值随上述进阶组态电源管理接口的状态C设定变化以及随上述进阶组态电源管理接口的状态P设定变化。

15.如权利要求9所述的装置，其中该状态处理器于一最小反偏压以及一最大反偏压间执行一线性内插。

16.如权利要求9所述的装置，其中该状态处理器于一最小反偏压以及一最大反偏压间执行一权重内插。

17.如权利要求9所述的装置，其中该集成电路包括一微处理器。

18.一种集成电路基板偏压动态调整方法，包括：

接收一个或多个电源管理状态，以上述一个或多个管理状态的一函数计算一数值，且供应该数值于一偏压总线上；以及

自该偏压总线接收该数值，根据该数值产生一可变偏压，以施加于一集成电路的一基板上。

19.如权利要求18所述的方法，在接收上述一个或多个电源管理状态的步骤的前，还包括：

烧熔一熔丝阵列中的选定熔丝，以控制一个或多个权重值，其中上述权重值应用于计算该数值的该函数中。

20.如权利要求19所述的方法，其中上述烧熔步骤包括：

于一最小偏压以及一最大偏压之间实现一权重内插。

21.如权利要求18所述的方法，其中上述一个或多个电源管理状态包括：

进阶组态电源管理接口的状态C设定，其中，上述数值随上述进阶组态电源管理接口的状态C设定变化。

22.如权利要求21所述的方法，其中上述一个或多个电源管理状态还包括：

进阶组态电源管理接口的状态P设定，其中，上述数值随上述进阶组态电源管理接口的状态C设定变化以及随上述进阶组态电源管理接口的状态P设定变化。

23.如权利要求18所述的方法，其中计算该数值的步骤包括：

于一最小反偏压以及一最大反偏压之间执行一线性内插。

24.如权利要求18所述的方法，其中计算该数值的步骤包括：

于一最小反偏压以及一最大反偏压之间执行一权重内插。

Images