CN102473146A - 用于高效实时平台功率管理架构的装置 - Google Patents

用于高效实时平台功率管理架构的装置 Download PDF

Info

Publication number
CN102473146A
CN102473146A CN2010800296848A CN201080029684A CN102473146A CN 102473146 A CN102473146 A CN 102473146A CN 2010800296848 A CN2010800296848 A CN 2010800296848A CN 201080029684 A CN201080029684 A CN 201080029684A CN 102473146 A CN102473146 A CN 102473146A
Authority
CN
China
Prior art keywords
power
equipment
pmu
power management
dpmi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800296848A
Other languages
English (en)
Other versions
CN102473146B (zh
Inventor
P.邹
J.迪贝内二世
F.瑟努斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN102473146A publication Critical patent/CN102473146A/zh
Application granted granted Critical
Publication of CN102473146B publication Critical patent/CN102473146B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

在一些实施例中，本发明提供了一种用于计算平台的更高效的实时平台功率管理架构。可以使用集成稳压器来提供更为直接的功率管理架构，并且在一些实施例中也使用直接功率管理接口（DPMI）来提供更为直接的功率管理架构。诸如硅内稳压器（ISVR）的集成稳压器可以被用来实现更快、响应度更高的功率状态转换。

Description

用于高效实时平台功率管理架构的装置
本申请要求较早提交的临时专利申请No.61/335,153的优先权提交日，该临时专利申请于2009年12月31日提交并且通过引用结合于此。
技术领域
本发明一般地涉及对计算系统的供电，尤其涉及高效的平台电力系统、方法和架构。
背景技术
诸如ACPI（高级配置电源接口）的现有的基于操作系统（OS）的功率管理方案是以OS为中心的。当从OS功率管理软件构架发起时，平台和设备的功率状态转换典型地必须向下穿过OS核心栈、设备驱动器、平台固件并最终到达平台的功率管理单元（通常为控制器）以执行功率状态变化。当由设备发起时，反向的动作也很慢，典型地必须在相反方向上穿过相同的路径并且随后必须等待来自OS的授权（等等）。这样的架构在功率使用方面隐含有许多低效和浪费。这可以被一些使用常规稳压器解决方案的技术所容忍，所述常规稳压器解决方案可能具有相对慢的功率状态变化响应时间并且难以与例如GPS、蓝牙和USB设备的其它设备集成。因此，期望用于在具有计算能力的平台中进行功率管理的新方法。
附图说明
在附图的各个图中通过举例而并非通过限制对本发明的实施例进行了图示，在附图中相似的附图标记指代类似的部件。
图1A是依据一些实施例的结合有直接PMI（DPMI）功率管理能力的通用架构的示图。
图1B是依据一些实施例的用于实现图1A所示的基于DPMI的功率管理架构的一般平台的框图。
图2是依据一些实施例的更为详细地示出图1A的功率管理架构的示图。
图3是依据一些实施例的具有DPMI架构的SoC平台的框图。
图4示出了依据附加实施例的OS PM-DPMI架构。
图5是示出依据一些实施例的集成稳压器的示图。
图6是依据一些实施例的用于向关联的设备提供稳压电源的多单元（multi-cell）IVR的示图。
图7示出了依据一些实施例的平台封装的截面图。
图8是依据一些实施例的用于确定可允许的活跃单元范围的例程。
图9示出了依据一些实施例的用于基于可允许的活跃单元范围确定应当活跃的单元的数量的例程。
图10示出了依据一些实施例的用于确定活跃单元中有多少开关引线应当活跃的例程。
图11是示出依据一些实施例PMU可以如何确定适当的IVR功率状态动作的例程。
具体实施方式
在一些实施例中，本发明提供了一种用于计算平台的更高效的实时平台功率管理架构。可以使用集成稳压器提供更为直接的功率管理架构，并且在一些实施例中也使用直接功率管理接口（DPMI）来提供更为直接的功率管理架构。以下所讨论的诸如硅内（in-silicon）稳压器（ISVR）的集成稳压器可以被用来实现更快、响应度更高的功率状态转换。此外，可以采用新的更为直接的功率管理架构（DPMI）来更高效地管理用于平台的稳压器和/或ISVR。
在一些实施例中，DPMI可以在设备和功率管理单元（PMU）之间直接（即，比利用传统的基于OS的方法更为直接）提供允许活动状态通信和功率状态变化请求的硬件协议，而不是必须经过常规的基于OS的功率管理链。这种机制使得能够进行适用于诸如ISVR的快速且集成的VR的实时功率状态控制。
与现有的基于操作系统的功率管理方法不同，具有DPMI的平台能够更高效地绕过操作系统以在适当的时候（例如，响应于功率状态变化或来自设备的其当前或即将较不活跃或不活跃的通知）更快地降低功率。在使用IVR时，可以例如以微秒和甚至纳秒的级别实现快速的功率状态转换，并且IVR可以被集成到平台中，包括集成到具有其它功能模块的芯片上系统（SoC）中，以实现更为严格且更为精细的功率输送控制。例如，利用DPMI，IVR可以被集成到功能设备中以便以几乎实时的方式快速进入或离开低功率、休眠或深度休眠模式从而实现史无前例的功率使用效率。这例如对于诸如上网本、智能电话和移动互联网设备平台的移动装置可能是有益的。
在一些实施例中，在允许IVR的平台的硬件层中提供了直接功率管理接口（简称为DPMI或直接PMI）架构。由于系统的功率管理单元（PMU）与IVR集成，所以直接PMI可以使得设备能够直接向PMU传输功率状态转换需求（例如，绕过OS），并且PMU能够接着执行功率状态变化而并不涉及OS及其功率管理构架，由此加快了功率管理并且也节约了功率，所节约的功率可以其它方式被执行的OS所使用。许多（如果不是大多数）功率管理活动实质上能够对OS变为透明，由此提供更加以硬件为中心的功率管理架构。功率状态变化的响应时间能够有所改善，并且典型地，平台将需要较少的CPU资源来进行功率管理活动。因此，整体的平台功率使用效率能够有所改善。
图1A是结合有直接PMI（DPMI）功率管理能力的通用架构的示图。所描绘的平台部分包括OS功率管理构架102、功率管理单元104（连同P代码105）、直接功率管理接口（DPMI）逻辑106、稳压器108以及设备1XX，它们全部如所示那样耦合在一起。设备1XX由VR 108进行供电，所述VR 108又由OS PM构架102、PMU 104和DPMI逻辑106所控制。这些设备被称作“1XX”是因为它们指代平台中或者甚至平台之外的各种不同设备或模块，其中一些在图1B中进行图示。
在操作中，PMU（借助于DPMI逻辑106）和OS PM构架一起工作以实现针对整个平台的功率管理。OS构架可以与现有的OS PM构架类似但是在OS核心的顶端具有特定于DPMI的添加。在一些实施例中，用户能够选择启用或停用基于DPMI的功率管理功能。这可以为新的实现DPMI的平台提供应用软件的向后兼容性。
如这里所教导的，PMU和DPMI的好处在于其能够在OS功率管理102机制的构架内进行工作或者与该构架独立地进行工作。因此，例如在该构架内进行工作，OS可以实现诸如ACPI等常规功率状态机制，并且与此同时，PMU和DPMI逻辑可以进行工作以在许多情况下在较低的级别上管理功率（更高的粒度、更快的响应）而无需通过OS构架。OS可以处于给定的功率状态（例如，G状态或s状态）并且PMU 104/DPMI 106可以相应地为设备管理功率。例如，根据给定的OS/系统状态，PMU/DPMI可以更慢、更快和/或不同地改变设备的功率状态，例如指示某物保持打开或关闭或者处于降低功率的模式较长或较短的时间。
PMU通过其对来自稳压器108的实际供电电平进行的控制来实现功率改变。PMU可以基于当前功率状态以及实时的事件或条件变化来设置这些电平，该PMU可以从OS、从DPMI或者从平台传感器或其它信息源被通知所述实时的事件或条件变化。PMU 104可以利用任意适当的电路或电路模块来实现，任意适当的电路或电路模块包括但并不限于微控制器。（通常经由可调节的供电电压电平所控制的）VR所提供的功率数量由各种因素所规定，而不仅仅是系统/平台/设备的功率状态、设备的特定活动（或无活动）、设备预期即将出现的活动以及与功率管理效率相关的其它因素。用于处理这些和其它因素以控制VR所要提供的功率数量的策略可以通过在PMU和DPMI逻辑106中执行的可执行软件或固件（被称作“P代码”105）的组合来实现。
稳压器108可以利用适当稳压器的任意适当组合来实现。典型地，使用buck型DC至DC转换器，但是它们可以与其它类型的调节器组合使用。预计若干（如果不是许多）VR可以被用来向平台的单独的设备提供可控变化的电源。所述调节器可以为不同大小并且可以将多于一个的调节器一起使用以定义用于为给定设备供电的VR域。
在一些实施例中，可以使用所谓的硅内（in-silicon）稳压器（ISVR）。它们在以下进一步讨论，但是它们通常提供实质上要集成到一个或多个芯片中的若干（如果不是许多）VR，所述一个或多个芯片临近于提供由这些VR供电的设备的一个或多个芯片地设置。在一些实施例中，它们可以部分或甚至全部集成到具有它们相关联的待供电的设备的芯片中。
DPMI逻辑106用于帮助PMU更为有效且高效地对来自设备的消息进行处理，并且在一些实施例中，用于除了PMU之外也直接处理设备消息。DPMI逻辑106可以利用任意适当的逻辑电路系统来实现，包括但不限于组合逻辑、顺序逻辑、状态机、控制器和/或任意其它适当电路系统的任意适当配置。
利用微控制器实现的传统PMU的缺陷在于它们可能难以以高效的方式同时对来自不同设备的所有不同请求或通知进行服务。例如，若干设备可能完成了任务并且试图通知PMU它们处于空闲和/或以其它方式准备应付较低功率状态。DPMI逻辑能够用于更快地管理这样的设备业务并且以期望的方式将这样的设备业务转发给PMU。例如，DPMI逻辑可以例如根据消息类型或者根据该消息发送自哪里而对不同的消息设置优先级。此外，在一些实施例中，DPMI可能能够直接对诸如功率状态变化请求或工作负载通知的消息进行处理。PMU和/或DPMI逻辑可以以每个设备为基础处理和/或实现状态变化，并且同时将所述变化转发至OS以使得OS PM构架能够为整个平台管理功率，但是同时所述变化能够更快地被实现。这可能在功率节约方面产生增量改进，例如与必须通过OS相比快数毫秒地进入较低功率状态，但是这样的增量节约将随时间并且跨可能许多不同的操作设备累加起来。
图1B是用于实现图1A所示的基于DPMI的功率管理架构的一般平台的框图。该平台包括一个或多个核心103、I/O设备/接口105、存储器设备107、图形处理器109、收发器设备111，以及用于管理VR（未示出）的PMU 104和DPMI 106，所述VR用于对包括所述一个或多个核心的设备进行供电。由于根据特定的应用和设计选择，这些设备中的任意或所有设备可以直接或间接地相互连接，例如通过一个或多个总线或点对点链路，所以为了简要起见而没有示出连接线。同样，由于VR遍布平台地分布（例如，在单独的临近芯片上或者全部或部分集成到平台的主芯片中）以形成用于向不同设备供电的VR域。因此没有示出VR。一些VR可以被集成到包含各种设备的一个或多个芯片中，或者它们可以作为临近于由它们供电的设备的一个或多个单独模块的一部分。
所述核心执行OS PM构架并且与PMU和DPMI逻辑一起工作以控制向所述设备供电的各个VR。所述平台能够实现个人计算机、服务器，诸如智能电话、上网本、平板电脑的便携式计算设备，或者任意其它适当的计算装置。
图2更为详细地示出了图1A的功率管理构架。连同OS域201一起，示出了具有可执行P代码105的PMU 104、DPMI逻辑106、稳压器108和设备1XX，它们全部如所示那样耦合在一起。还示出了用于将DPMI逻辑106链接到设备1XX的内部DPMI总线250。所述DPMI逻辑经由设备接口链接到设备代理，所述设备接口用于通过总线250与DPMI逻辑进行通信。（虽然使用了术语“总线”，但是应当意识到可以使用不同于一条或多条总线的链路。这样的链路包括点对点链路和甚至是无线链路）。
除了OS PM构架102之外，OS域还包括应用206、服务207、操作系统核心230、PMU驱动器234以及设备PMI和DPMI驱动器236。
OS PM构架102包括消息构架203、与功率管理相关或影响功率管理的各个模块204、216，以及平台功率管理器224。功率管理模块204/216包括高级策略提供/用户接口模块208、功率策略引擎209、功率管理服务质量（QoS）引擎210、平台模式和配置表211、DPMI管理模块212、功率记录模块217、计时器管理模块219、平台传感器输入模块221和事件处理器模块223。
消息构架203用作执行的应用206（CAD程序、电影编辑器等）和运行的服务207（例如，即时消息收发器等）以及功率管理模块之间的接口。从所述应用和运行的服务，功率管理模块获取功率相关信息，诸如活动状态、任务持续时间估计等。根据功率管理模块204/216中实现的特定策略，该信息可以被用于为不同平台设置适当的功率状态，例如从整个平台向下到设备级别。平台功率管理器224在所述模块和OS核心230之间连接。（应当观察到，这里所示出和描述的是OS的与功率管理相关的方面；并没有示出和描述OS的全部特征。）
OS-PM构架102提供高级策略管理和配置并且基于应用状态和使用模型及其它来确定功率状态转换。在这一方面，OS PM构架将典型地与现有的OS PM实现方式向后兼容。因此，现有的应用软件基础结构可以被实现DPMI的架构所支持。
DPMI管理器212和用户接口模块208用于激活或去活给定设备的DPMI特征。当设备1XX的DPMI代理被去活时，这样的设备的功率管理机制将基本上与没有DPMI的操作系统实现方式相同。当设备的DPMI代理被激活时，其功率管理就能够在很大程度上通过DPMI逻辑106和PMU P代码105来进行，并且在很大程度上对于OS和应用/服务而言变得透明。在这种情况下，PMU 104仍然能够对来自OS PM构架102的功率管理指示进行响应，但是主要的功率管理活动发生在PMU和设备之间。
所述设备将活动状态和功率状态变化请求实时传输给PMU 104，并且PMU随后能够将给定的供电轨（以及例如可能的诸如时钟树的子系统）快速调节到低功率状态，并且按照需要“恢复”到较高功率状态，由此使得平台能够实现功率使用效率的提升。允许DPMI的功率管理架构不仅通过快速的功率状态转换，而且还通过减少OS PM构架所需的计算资源和CPU使用来提高功率使用效率。
为了在现有的OS PM构架内容纳DPMI架构扩展，功率管理QoS引擎210具有在DPMI被激活时反映功率管理模式的特征。类似地，除了已经为现有OS PM所定义的模式之外，平台模式&配置表211还可以包括用于DPMI激活状态的模式。
处于OS PM构架102和硬件（PMU、设备、VR等）之间的中间层包括PMU驱动器234和设备驱动器236。在一些实施例中，这些驱动器可以使用固件来实现。PMU驱动器234使得PMU 104能够与OS和应用/服务软件进行通信。对于无DPMI激活的设备而言，其可以是在OS PM构架102和PMU 104之间建立功率管理指令通道的主要（如果不是仅有的）机制。对于DPMI激活的设备而言，PMU仍然可以与OS PM构架102传输在OS PM构架102和PMU 104之间传输的影响功率的事件，而大多数功率管理请求可以通过DPMI基础结构（PMU 104、DPMI逻辑106和DPMI内部总线205）进行交换。
设备驱动器236提供软件挂件（hook），使得OS和应用软件能够以适当的功率管理模式来配置设备并且激活/去活这些设备的DPMI功能。
所描绘的平台功率管理构架中最低的DPMI层是硬件层、具有P代码105的PMU 104、DPMI逻辑106、VR 108和设备1XX。硬件层实现快速功率管理响应的成功是基于PMU 104、VR 108以及设备1XX（例如，蓝牙设备、CDMA设备、USB设备等）的紧密集成。在一些实施例中，许多（如果不是大多数）设备将与PMU并且甚至在一定程度上与VR一起集成到单个SoC上，以便完全利用快速且良好的供电轨控制。当然，对于给定的平台可以存在未集成到这样的SoC中的设备。在这些情况下，SoC中的一些VR可以被分配用于支持外部设备的供电轨。
对于不允许DPMI的设备而言，PMU可能将主要执行和处理源自OS PM构架102的功率管理指令。然而，对于允许DPMI的设备而言，PMU的功能可以是双重的。一方面，PMU继续处理源自OS PM的功率管理指示。另一方面，PMU另外作为自主代理用于通过P代码105中所定义的策略并且与DPMI逻辑协作地直接管理设备功率状态，而不必通过OS PM构架。
DPMI硬件实质上包括DPMI逻辑106、DPMI内部总线250以及设备中的DPMI代理。内部总线250在所集成的设备之间进行共享，并且被用来通过DPMI逻辑106向PMU104传输设备活动状态和功率状态请求。除其它之外，DPMI逻辑106还可以管理内部和外部的DPMI总线通信，解决设备之间的总线争夺，作为来自设备的功率状态变化请求的集线器（hub），并且对功率状态请求设置优先级并将功率状态请求传输到PMU 104。DPMI逻辑106还可以处理DPMI扩展端口（在随后的实施例中示出）以使得在外部设备的供电轨通过VR 108供电时，诸如与PMU和DPMI控制器集成时，能够通过DPMI协议对这些外部设备进行管理。
P代码105在被实现为控制器时用作PMU的低级程序。（可以将等同的适当代码/逻辑用于可替换的PMU实现方式。）P代码105包括低级功率管理引擎264、允许DPMI的设备策略查找表265、不允许DPMI的设备策略查找表266、低级OS PM事件处理器267、平均功率使用监视器模块268、计时器管理模块269、热管理模块270和传感器监视模块271。可以看到，可以将新的功能（例如，DPMI相关策略、事件处理）集成到常规的PMU功能（例如，热管理、计时管理）之中。
低级功率管理引擎264对通过DPMI逻辑106传输的功率状态事件以及源自OS PM构架102的请求进行处理。除其它方式之外，功率状态策略还通过查找表265、266被构建到P代码之中以使得能够进行快速的功率状态变化。正常情况下，给定设备的特定功率状态基本上对应于要由PMU通过针对适当VR 108的一条或多条命令来控制的特定的电压设置。PMU依据被加载到策略查找表中以设置目标VR电压设置的预先定义的关联对来自OS PM构架或来自DPMI的功率状态变化请求/命令进行处理。P代码还使用平均功率使用监视器268和传感器监视模块271而使得PMU能够例如针对感兴趣设备追踪平均功率使用。
图3是依据一些实施例的具有DPMI架构的SoC平台的框图。该SoC平台一般地包括一个或多个核心303、PMU 304、存储器307、计时/外围设备305、DPMI逻辑306、I/O接口309、VR 308以及Soc内的由IVR 308供电的集成设备。还示出了外部设备311，其功率状态可以由PMU 304和DPMI逻辑306进行控制。SoC可以被用于任意适当的应用，诸如用于上网本、所谓的智能电话或者任意其它装置，尤其是功率节约可能很重要的便携式装置。
一个或多个处理器核心执行OS PM构架301，该OS PM构架301除了可以具有被不同地组织以适应SoC的特定设计特征的更多或更少的模块之外可以与刚才所描述的相类似。类似地，PMU 304（其包括P代码）和DPMI逻辑306也可以如之前部分中所描述的那样来实现。集成设备对应于SoC中的可以以可控制的不同功率状态来操作的设备（功能单元、模块）。IVR 308是用来为这些设备供电以使得针对每个设备的供电可以被单独控制的单独的VR或VR域。例如，如以下参考图7所讨论的，IVR可以利用全部或部分集成到SoC芯片中或集成到设置在SoC芯片附近的单独芯片上的VR来实现。
参见图4，图示了依据附加实施例的OS PM-DPMI架构。该功率管理架构可以被用于图3的SoC，以及用于其它平台，尤其是用于那些便携式的平台。除了该功率管理架构附加地包括用于外部设备的硬件和软件并且还特别展示出可以由IVR 476或由其它VR 456供电的（外部或内部）设备之外，该功率管理架构与图2所示的类似。该功率管理架构还包括可以由PMU 404控制以进行更高效的功率管理的时钟树门限配置寄存器480。
在该DPMI实施例中，VR（IVR）476被用于向在相同实施例内与IVR集成的内部设备458进行供电，并且其它VR（例如，IVR）456则被用于向在相同实施例内没有与IVR集成的设备439进行供电。为了支持不同的设备类型（与IVR集成以及没有与IVR集成），为至OS PM构架402的两条单独的路径提供单独的PMI/DPMI驱动器（436和437）。还包括用于在PMU 104/DPMI逻辑406和没有集成的设备439之间进行通信的DPMI扩展端口454。
外部DPMI端口（总线或其它互连）可以由外部设备所共享，并且可以被用来向DPMI逻辑406传输外部设备的活动状态和功率状态请求。在第三方外部设备能够在其设计中包括DPMI代理以向DPMI逻辑指示设备活动状态和功率状态请求时，基于DPMI的架构提供了用于将设备（内部设备和外部设备二者）集成到更高效的DPMI构架之中的功能性基础结构，这使得所述第三方外部设备能够被集成而不必牺牲平台的功率使用效率。在一些实施例中，DPMI协议例如可以在P代码和/或DPMI逻辑中包括查找表，该查找表具有针对设备的预先定义的功率状态转换策略。第三方设备供应商可能能够将他们的功率管理策略信息集成到所述查找表中，例如集成到平台P代码中，并且由此具有完整的库来为第三方设备供应商的设备定义功率状态转换策略以实现提高的功率使用效率。
图5示出了平台封装500中的集成（单个或多个单元）稳压器（IVR）501。每个VR 501被耦合以向平台设备1XX提供稳定电压VR。每个VR一般地包括如所示出的那样耦合在一起的监管控制器502以及一个或多个稳压器（VR）单元504（VR单元1至VR单元N）。
各个VR单元输出被耦合到一起以提供稳定的输出电压VR。监管控制器502被耦合到VR单元504以基于来自各个单元的负载信息（例如，在单元中生成的情况下的每单元平均电流或者采样电流）和/或来自设备负载的负载信息（例如，输出电压、整体输出电流等）来控制所述单元（以维持如PMU所命令的稳定电压）。监管控制器502可以被耦合到PMU和/或DPMI逻辑以从PMU和/或DPMI逻辑接收供电命令（例如，VID）以及可能的其它信息以向设备负载提供适当的供电电平。
在一些实施例中，DPMI逻辑可以从设备（例如，处理器、收发器、USB接口、音频编解码器等）接收活动状态信息以基于适当的设备活动状态以及基于DPMI逻辑所监视到的电流需求来控制所述单元。在一些实施例中，所述监管控制器可以进行操作以基于当前正消耗的负载电流来（在从其设备活动状态所确定的范围内）采用适当数量的单元。监管控制器502可以包括任意适当的电路系统来执行该功能。例如，监管控制器502可以包括控制器（或其它处理单元电路系统）；监管控制器502可以包括针对控制VR单元504的特定目的而配置的离散逻辑和模拟组件；或者监管控制器502可以包括逻辑部件、模拟电路系统以及更为一般性功能的控制器电路的组合。
在一些实施例中，每个VR单元504可以构成具有其自己的控制器和功率转换电路系统的独立工作的稳压器。例如，VR 504可以包括耦合到buck型开关和输出部分的阵列的控制器，所述阵列如所示出的那样以多相配置进行布置并且耦合以提供稳定的输出电压VR。在一些实施例中，所述输出部分可以包括集成到IVR模组（die）和/或封装中的耦合的感应器。在耦合的感应器的情况下，感应器的饱和度并非实质上（即使真的是）取决于负载电流，这带来的好处在于功率单元（VR单元504）能够根据特定的热条件和限制在短的持续时间内提供高于该功率单元的连续额定值的电流。
在一些实施例中，VR单元504可以关于彼此类似地设计，具有相当的（如果不是等同的）稳态输出电流能力。例如，它们可以均被设计为在1安培至5安培或者100毫安至1安培之间的范围内高效且可靠地操作，并且针对给定的设备功率状态提供大约1伏特的稳定DC电压或者任意指定电压。此外，它们可以被设计为以充分高的切换频率操作以使得它们能够被依据设备负载1XX的操作频率而动态采用和解放，以有效应对动态变化的负载条件。例如，对于每个具有处于20 MHz至100 MHz（或者甚至更高）的范围内的切换频率的单元可以获得足够的响应，以允许快速的负载响应，例如数十纳秒。
（注意在所描绘的实施例中，包括其感应器的VR单元可以被集成到单个芯片中，例如集成到平台的主要模组中或者模组和衬底中，在SoC封装的情况下就可能是这样。可替换地，它们可以是设置在包括设备的模组近旁并且可以是具有多个模组的共用IC封装的一部分的单独模组的一部分。VR或VR域接近于其各自的设备负载可以使得这些设备负载能够以例如超过20 MHz被驱动，而没有过多的切换损耗）。
图6示出了多单元IVR 601的实施例，该多单元IVR 601被耦合以为实现DPMI的平台600中的关联设备611提供稳压供应。IVR 601具有多个多单元VR域604（6041至604N），它们每个都包括如以上所讨论的多个单元并且每个都被耦合到平台600中的关联设备611（6111至611N）。每个IVR 604都包括多个单元，所述多个单元被控制用于例如根据图8至图10的例程的高效操作以向IVR 604的关联设备提供稳压供应。同图5的IVR一样，IVR 601具有监管控制器602来控制每个IVR域604以基于来自PMU 614的信息启用和停用该域内的单元，例如基于利用DPMI逻辑616所提供的设备功率状态信息。
图7示出了诸如用于SoC或多核处理器集成电路（IC）的平台封装的截面图。该平台封装包括如所示那样耦合在一起的多单元集成稳压器（IVR）模组701和实现DPMI的平台模组710。IVR模组701嵌入在封装衬底720内，而平台模组被安装到衬底720上并且靠着IVR模组701以实现高效的信号传导。（在该实施例中，衬底720用作平台710和IVR 701二者的封装衬底。注意，这些模组可以实际彼此接触或不接触。这些模组可以具有夹在它们之间并遍布其相邻表面部分的一些或全部的一种或多种其它材料。这样的材料可以被用于结构稳定、热传输目的、供电和信号网格等）。
IVR模组701可以包括一个或多个多单元VR域，而DPMI平台模组710可以包括一个或多个如上所描述的设备。利用这种封装配置，通过这些模组被彼此紧邻地安装，VR域的电路部件可以与其关联的设备更为临近地设置。这能够允许充分传导的路径（例如，经由焊锡凸块或其它接触）来向设备传导相对大量的电流。（应当意识到的是，可以实现使用一个或多个模组来实现设备和VR的任意适当的封装配置并且该封装配置处于本发明的范围之内。例如，IVR模组可以处于平台模组“顶端”而不是处于平台模组“下方”。可替换地，IVR模组可以处于平台模组的近旁，与平台模组部分地相靠，或者它们可以是相同模组的一部分。）
图8示出了一种例程，其可以由监管控制器执行以用于基于其设备的活动状态来确定可允许的活跃单元范围，即多单元VR中有多少单元可以活跃的范围，并且用于控制活跃单元的数量以使得它们处于所述范围内。例如，这可能被期望用来避免响应于给定功率活动状态的假负载电流变化而增加或减少过多的单元。对于每个可能的设备/系统/平台活动状态，可以基于针对该活动状态的预期的最大瞬时和静态负载条件预先确定所述范围限制自身。
所述例程在802当活动状态变化发生时开始，例如该活动状态变化可以响应于来自设备的请求而从PMU传输给监管控制器。例如，在该设备是图形处理器的情况下，所述图形处理器内的设备代理能够向DPMI逻辑传输该处理器的状态变化。在804，设置新的最大限制和最小限制（nmax, nmin）。可以使用任意适当的方法来确定适当的范围限制。例如，适当的范围限制可以从具有基于负载活动状态所定义的限制的查找表检索出。
如果活跃单元的当前数量（nact）处于由限制（nmax, nmin）所设置的范围之外，则该当前数量由所述例程进行更新。在806，如果当前活跃单元的数量（nact）高于nmax，则在808，nact变为nmax并且前进至所述例程的结束，直至活动状态再次变化。如果不是这样，则该例程前进至810并检查nact是否过低，这表明单元在以不足的低效率进行操作。如果nact低于nmin，则在812，nact变为nmin并且该例程前进至结束并等待另一次状态变化。
图9示出了用于基于可允许的活跃单元范围（例如之前部分中所讨论的）以及基于每个活跃单元电流（ICell）的数值确定应当活跃的单元的数量（nact）的例程。如这里所使用的，术语“每个活跃单元电流”以及因此“ICell”是指对应于活跃单元中的电流的电流（负载电流）数值，例如电流估计、计算、测量或其组合。该数值可以以各种不同方式直接或间接获得。例如，如果单元们关于彼此充分平衡，则来自任意活跃单元的样本或平均数值就可能是足够的。另一方面，如果单元们并非充分且可靠地平衡，则来自最差情况的单元（例如，具有最大电流的单元）的平均值或样本就可能被使用。此外，是使用整体输出负载电流还是使用单元的电流并不一定是事关重要的。例如，监管控制器可以获得整体输出电流的数值，并且或者对照目标（或目标范围）直接对该数值进行控制，或者该监管控制器可以根据该数值计算每个活跃单元的平均电流，例如如果可以适当假设单元负载得以平衡的话，并且接着对照每个单元的电流目标对该数值进行控制。此外，电流或电流信号可以实际上不被计算或监视。也就是说，可以使用与电流相关的电压（或其它）信号。因此，应当清楚的是，实践本发明的教导并不要求用于获得每个活跃单元电流（ICell）数值的特定类型的方法，并且因此本发明并不局限于此。
图9示出了用于控制ICell以接近目标电流（Itarget）的例程，所述目标电流在该实施例中对于每种操作活动状态而言是相同的。（记住，每个单元的功率转换效率并不受到整体负载电流量的影响，而是受到该单元所提供的电流的影响。）如果每个活跃单元电流（ICell）过低，则该例程试图减少活跃单元的数量（nact）以提高每个活跃单元电流，并且如果每个活跃单元电流过高，则该例程试图增加活跃单元的数量以降低每个活跃单元电流。
最初，在902，该例程确定每个活跃单元电流（ICell）的数值（例如，活跃单元的最高单元电流）。从这里，存在两条可以同时执行的路径（过低，过高）。对于第一条（过低）路径，所述例程在904确定ICell数值是否维持足够的时间量，即在足够的窗口上被维持。这样做是出于稳定的目的以避免响应于短期减弱而减少单元。如果ICell在足够时间量内处于（或低于）给定数值，则在906该例程确定这个ICell数值是否过低。例如，如906A所示，在确定ICell是否过低时，所述例程可以以与活跃单元数量成反比的量调节ICell以使其偏移，这有利于更加难以随nact的降低而减少单元。在906A，ICell被乘以nact /( nact -1)以使其偏移。
如果ICell并未过低，则所述例程返回902，但是如果ICell实际上过低，则在908所述例程检查当前活跃单元的数量（nact）是否大于nmin。如果nact大于nmin，则所述例程前进至912并减小nact，即减少单元并返回902。然而，在908，如果nact被确定为不大于nmin，则所述例程进行至910（将nact维持在其当前水平）并且使得开关引线脱落例程（switch-leg shedding routine）得以执行。利用开关引线脱落，可以通过减少（一个或多个）活跃单元中的一个或多个开关引线而附加地节约功率。这样的例程的示例在图10中示出。从这里，所述例程返回902。
（开关引线脱落包括停用彼此并联耦合的一个或多个开关引线以控制提供给相引线的功率，例如提供给该相中的感应器的功率。这与其中相引线被减少的相脱落（phase shedding）对照。利用开关引线脱落，各个相保持活跃，但是桥或者开关、晶体管的大小被有效调节以降低或增加桥阻抗从而依据负载电流来提高桥效率。这是通过启用或停用构成所述桥的并联开关引线的选定组合来实现的。开关引线脱落与相脱落相比的优势在于其对于电路操作是透明的并且能够更为有效地与耦合的感应器一起使用）。
现在将对始于902的“过高”路径进行描述。在914，所述例程确定ICell数值是否过高。（注意，不同于另一条路径，所述例程并不首先确认ICell数值是否维持足够的时间量，这是因为在该实施例中，要尽可能合理地快速响应以对例如瞬时的和持续的负载线路增加进行补偿。带着这个想法，例如专用逻辑电路的用于执行该路径中的动作的逻辑可以被特别设计用于进行快速处理。）
确定ICell是否过高的方法示例在914A示出。这里，所述例程确定（ICell/Itarget）+1的舍位数值是否大于nact。（注意，该数值被偏移以有利于确定ICell过高，这将导致一个或多个单元被增加。）如果ICell过高，则在916，增加活跃单元的数量。例如，在916A，nact的数值被设置为(ICell/Itarget)+1的舍位形式。以这种方式，nact可以被增加超过1以快速补偿电流尖峰（spike）。在其它实施例中，可以使用其它方法简单增大或增加nact。在nact被增加之后，所述例程返回902。
停用单元是一种提高效率的有效方式。然而，如以上在910所遇到的，一旦已经达到了活跃单元的最小数量，则调节活跃单元的晶体管桥的大小（即，降低它们的桥中的活跃开关引线的数量）是另一种提高效率的方式。这可以在剩余的（一个或多个）活跃单元的控制器中实现。如图10的例程中所反映的，用于改变单元中活跃开关引线数量的例程与用于改变单元数量的例程类似。
图10示出了用于确定活跃单元中应当有多少开关引线是活跃的例程。该例程类似于图9的例程，因此将不再进行详细讨论。ILeg类似于ICell并且是单元中的每个开关引线的电流，并且nLact是当前活跃开关引线的数量。（同ICell一样，ILeg可以以各种不同方式被确定并且可以对应于整体单元电流而不是必须作为引线电流。也就是说，并非ILeg是实际每个引线电流，而是ILeg可以对应于整体单元输出电流，其中Itarget经过适当的调节。）
在之前的描述和以下权利要求中，以下术语可以被如下解释：可以使用术语“耦合”和“连接”连同它们的派生形式。应当理解的是，这些术语并非意在互相作为同义词。相反，在特定实施例中，“连接”被用于指示两个或更多部件相互处于直接的物理或电接触。“耦合”则被用于指示两个或更多部件相互进行协作或交互，但是它们可以或无需处于直接的物理或电接触。
图11示出了PMU如何基于来自DPMI的功率状态通信来确定适当的IVR功率状态动作的过程。图8、9和10中所给出的IVR例程是为了实现高的功率使用效率而由IVR的监管控制器执行的这样的功率状态动作的示例。
最初，在1102，PMU就任意的功率状态事件询问DPMI逻辑。从这里，PMU在1104检查是否存在由DPMI接收的功率状态变化请求。如果没有通过DPMI传输的功率状态事件，则PMU在1114继续询问是否存在来自OSPM构架的功率状态事件。在1114，如果没有OSPM功率状态事件，则PMU返回到入口点1102。从1114，该过程跟随流程到1110并且执行适当的P代码过程以履行OSPM功率状态请求，并且就所需要的IVR例程对IVR的监管控制器进行指示。在1110之后，IVR在1112执行所选择的动作，例如调节电源电压/时钟、树状态、确定活跃IVR单元范围等。所述例程接着从1110返回入口点1102。在1104，如果存在DPMI功率状态事件，则所述例程进行到1106处的确定是否存在优先级高于DPMI事件的OSPM功率状态事件的过程。如果OSPM功率状态事件具有更高优先级（例如，基于预先确定的策略），则所述例程继续进行至1110以履行OSPM请求。如果DPMI功率状态事件在1106携带更高优先级，则所述例程进行至过程1108，并且PMU检查策略查找表以针对通过DPMI发起这样的事件的设备的功率状态请求来确定适当的IVR动作。接着PMU就所需要的IVR动作对IVR的监管控制器进行指示。从1108，所述过程进行至1110，并且IVR监管控制器执行所需的例程。
图11中给出的示例例程被连续执行，接着通过DPMI的源自设备的功率状态请求或者源自OSPM的功率状态事件将依据预先确定的优先权顺序得到处理。IVR监管控制器被指示以执行所需的动作，并且履行平台功率管理目标以维持高的功率使用效率。
本发明并不局限于所描述的实施例，而是可以利用在所附权利要求的精神和范围之内的修改和变化进行实践。例如，应当意识到的是，本发明可应用于与所有类型的半导体集成电路（IC）芯片一起使用。这些IC芯片的示例包括但不局限于处理器、控制器、芯片组组件、可编程逻辑阵列（PLA）、存储器芯片、网络芯片等。
还应当意识到的是，在一些附图中，信号导体线路以线条表示。一些可以较粗以指示更多组成信号路径，具有数字标记以指示很多组成信号路径，和/或在一个或多个端点处具有箭头以指示主要的信息流方向。然而，这不应当以限制的方式来解释。相反，这样的添加的细节可以结合一个或多个示例性实施例来使用以使得电路更易于理解。所表示的任意信号线路，无论是否具有附加信息，实际上都可以包括可以在多个方向上行进的一个或多个信号，并且可以利用任意适当类型的信号机制来实现，例如利用差分对、光纤线路和/或单端线路实现的数字或模拟线路。
应当意识到的是，可能已经给出了示例性的大小/模型/数值/范围，但是本发明并不局限于此。随着制造技术（例如，光刻法）随时间的成熟，预计能够制造出更小的设备。此外，为了图示和讨论的简要以及为了不对本发明造成混淆，到IC芯片和其它组件的已知供电/接地连接可以或无需在附图中示出。此外，布置可以以框图的形式示出以避免对本发明造成混淆，并且还考虑到关于这样的框图布置的实现的细节高度依赖于要在其中实现本发明的平台的这一事实，即这样的细节应当良好地处于本领域技术人员的视界之内。在给出特定细节（例如电路）以便对本发明的示例性实施例进行描述的情况下，对于本领域技术人员显而易见的是，本发明可以在没有这些特定细节或者这些特定细节有所变化的情况下进行实践。因此，本说明书被视为说明而非限制。

Claims (23)

1. 一种装置，包括：
一个或多个处理器核心，用于执行具有功率管理构架的操作系统；
功率管理单元（PMU）；
耦合到PMU的直接功率管理接口，用于在PMU和设备之间传输功率状态消息，所述PMU用于控制提供给所述设备的功率数量。
2. 如权利要求1所述的装置，其中所述直接功率管理接口包括用于处理来自所述设备的功率请求消息的逻辑。
3. 如权利要求2所述的装置，其中所述功率请求包括对于降低功率的请求。
4. 如权利要求2所述的装置，包括内部总线，用于将所述直接功率管理接口通信联络地链接到所述设备。
5. 如权利要求1所述的装置，其中所述PMU能够在OS功率管理构架之外发布功率状态变化。
6. 如权利要求1所述的装置，其中所述设备包括处于包括所述PMU的芯片上的内部设备。
7. 如权利要求6所述的装置，其中所述设备包括经由输入/输出接口耦合到所述PMU的外部设备。
8. 如权利要求1所述的装置，包括处于包括所述一个或多个处理器核心的芯片上的内部稳压器。
9. 如权利要求8所述的装置，其中每个设备具有相关联的一个或多个内部稳压器。
10. 一种计算平台，包括：
一个或多个处理器核心，用于执行具有功率管理构架的操作系统，所述功率管理构架发布功率状态变化；
功率管理单元（PMU）；
耦合到PMU的直接功率管理接口，用于在PMU和设备之间传输功率状态消息，所述PMU用于控制提供给所述设备的功率数量。
11. 如权利要求10所述的计算平台，其中所述直接功率管理接口包括用于处理来自所述设备的功率请求消息的逻辑。
12. 如权利要求11所述的计算平台，其中所述功率请求包括对于降低功率的请求。
13. 如权利要求11所述的计算平台，包括内部总线，用于将所述直接功率管理接口通信联络地链接到所述设备。
14. 如权利要求10所述的计算平台，其中所述PMU能够在OS功率管理构架之外发布功率状态变化。
15. 如权利要求10所述的计算平台，其中所述设备包括处于包括所述PMU的芯片上的内部设备。
16. 如权利要求15所述的计算平台，其中所述设备包括经由输入/输出接口耦合到所述PMU的外部设备。
17. 如权利要求10所述的计算平台，包括处于包括所述一个或多个处理器核心的芯片上的内部稳压器。
18. 如权利要求17所述的计算平台，其中每个设备具有关联的一个或多个内部稳压器。
19. 如权利要求10所述的计算平台，其中所述一个或多个处理核心、PMU和直接功率管理接口是芯片上系统的一部分。
20. 一种装置，包括：
处理器，用于执行具有功率管理构架的操作系统，所述功率管理构架向所述处理器以及耦合到所述处理器的设备发布功率状态变化；
功率管理单元（PMU），用于控制提供给所述设备的功率；和
功率管理接口，耦合在所述PMU和所述设备之间以用于处理来自所述设备的功率请求。
21. 如权利要求20所述的装置，包括多个内部稳压器以向所述设备提供功率。
22. 如权利要求20所述的装置，其中所述PMU包括用于管理提供给所述设备的功率的功率管理策略。
23. 如权利要求22所述的装置，其中所述PMU能够改变设备的功率状态而不经过操作系统的功率管理构架。
CN201080029684.8A 2009-12-31 2010-12-10 用于高效实时平台功率管理架构的装置 Expired - Fee Related CN102473146B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US33515309P 2009-12-31 2009-12-31
US61/335153 2009-12-31
US12/724,084 US8990591B2 (en) 2009-12-31 2010-03-15 Power management system for selectively changing the power state of devices using an OS power management framework and non-OS power management framework
US12/724084 2010-03-15
PCT/US2010/059812 WO2011081839A2 (en) 2009-12-31 2010-12-10 Apparatus for high efficient real-time platform power management architecture

Publications (2)

Publication Number Publication Date
CN102473146A true CN102473146A (zh) 2012-05-23
CN102473146B CN102473146B (zh) 2016-01-20

Family

ID=44188922

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080029684.8A Expired - Fee Related CN102473146B (zh) 2009-12-31 2010-12-10 用于高效实时平台功率管理架构的装置

Country Status (9)

Country Link
US (1) US8990591B2 (zh)
EP (1) EP2519886B1 (zh)
JP (2) JP5676638B2 (zh)
KR (1) KR101421853B1 (zh)
CN (1) CN102473146B (zh)
BR (1) BRPI1010230A2 (zh)
RU (1) RU2507561C2 (zh)
TW (1) TWI529522B (zh)
WO (1) WO2011081839A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104412199A (zh) * 2012-06-26 2015-03-11 北欧半导体公司 半导体器件的控制
CN113655994A (zh) * 2021-10-21 2021-11-16 北京壁仞科技开发有限公司 多核处理器的电流变化斜率控制方法、控制设备和介质

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8990591B2 (en) 2009-12-31 2015-03-24 Intel Corporation Power management system for selectively changing the power state of devices using an OS power management framework and non-OS power management framework
US8601288B2 (en) * 2010-08-31 2013-12-03 Sonics, Inc. Intelligent power controller
TWI492039B (zh) 2010-12-03 2015-07-11 Phoenix Tech Ltd 電源管理模組和電源供應裝置
US9978022B2 (en) 2010-12-22 2018-05-22 Facebook, Inc. Providing context relevant search for a user based on location and social information
CN104169832B (zh) 2012-03-13 2017-04-19 英特尔公司 提供处理器的能源高效的超频操作
US9323316B2 (en) 2012-03-13 2016-04-26 Intel Corporation Dynamically controlling interconnect frequency in a processor
WO2013137860A1 (en) 2012-03-13 2013-09-19 Intel Corporation Dynamically computing an electrical design point (edp) for a multicore processor
US8984313B2 (en) 2012-08-31 2015-03-17 Intel Corporation Configuring power management functionality in a processor including a plurality of cores by utilizing a register to store a power domain indicator
US9766678B2 (en) * 2013-02-04 2017-09-19 Intel Corporation Multiple voltage identification (VID) power architecture, a digital synthesizable low dropout regulator, and apparatus for improving reliability of power gates
US9305632B2 (en) 2013-04-29 2016-04-05 Qualcomm Incorporated Frequency power manager
US10386900B2 (en) * 2013-09-24 2019-08-20 Intel Corporation Thread aware power management
US9306457B2 (en) * 2013-12-04 2016-04-05 Apple Inc. Instantaneous load current monitoring
US9514715B2 (en) * 2013-12-23 2016-12-06 Intel Corporation Graphics voltage reduction for load line optimization
US10013011B2 (en) 2014-05-13 2018-07-03 Texas Instruments Incorporated Power supply design tool for power supply system designs including multi-channel regulators
US9645598B2 (en) * 2014-07-14 2017-05-09 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Controlling distributed power stages responsive to the activity level of functions in an integrated circuit
US20160188351A1 (en) * 2014-12-24 2016-06-30 Bull Hn Information Systems, Inc. Process for providing increased power on demand in a computer processing system with submodeling
US9939869B2 (en) 2015-03-13 2018-04-10 Qualcomm Incorporated Methods and systems for coordination of operating states amongst multiple SOCs within a computing device
US9826482B2 (en) 2015-06-26 2017-11-21 Intel Corporation Method of fine grained wake-up modes for Wi-Fi/BT utilizing wake-up receiver
US9736779B2 (en) * 2015-06-26 2017-08-15 Intel Corporation Techniques for mobile platform power management using low-power wake-up signals
US9891700B2 (en) * 2015-10-02 2018-02-13 Infineon Technologies Austria Ag Power management for datacenter power architectures
CN108632977B (zh) * 2017-03-24 2023-04-07 中兴通讯股份有限公司 功率状态转换方法及装置、终端、存储介质、处理器
US10884472B2 (en) 2018-04-27 2021-01-05 Oracle International Corporation Current compensation during dynamic voltage and frequency scaling transitions
US10802557B2 (en) 2018-06-28 2020-10-13 Intel Corporation Supporting maximum power spikes above battery capability without throttling
RU2706110C1 (ru) * 2018-08-31 2019-11-14 Владимир Яковлевич Завьялов Устройство питания для электроприборов
US11892893B2 (en) 2019-10-01 2024-02-06 Microsoft Technology Licensing, Llc Systems and methods for thermal system management
US11262826B2 (en) * 2020-01-08 2022-03-01 Intel Corporation Multiple power input charging
US20230104685A1 (en) * 2020-03-27 2023-04-06 Intel Corporation Power management circuitry

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5640573A (en) * 1994-02-02 1997-06-17 Advanced Micro Devices, Inc. Power management message bus for integrated processor
US5752046A (en) * 1993-01-14 1998-05-12 Apple Computer, Inc. Power management system for computer device interconnection bus
US5752050A (en) * 1994-10-04 1998-05-12 Intel Corporation Method and apparatus for managing power consumption of external devices for personal computers using a power management coordinator
US20050040810A1 (en) * 2003-08-20 2005-02-24 Poirier Christopher A. System for and method of controlling a VLSI environment
CN101040241A (zh) * 2004-09-03 2007-09-19 英特尔公司 基于情境的功率管理
US20090049314A1 (en) * 2007-08-13 2009-02-19 Ali Taha Method and System for Dynamic Voltage and Frequency Scaling (DVFS)

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7024A (en) * 1850-01-15 Machinery tor towguzng and grooving
US10010A (en) * 1853-09-13 demeure and a
US7007A (en) * 1850-01-08 Improvement in machinery for making cotton cordage
JPH0713787A (ja) * 1993-06-15 1995-01-17 Fujitsu Ltd 情報処理装置
US5511203A (en) 1994-02-02 1996-04-23 Advanced Micro Devices Power management system distinguishing between primary and secondary system activity
US5493684A (en) 1994-04-06 1996-02-20 Advanced Micro Devices Power management architecture including a power management messaging bus for conveying an encoded activity signal for optimal flexibility
US6105142A (en) * 1997-02-11 2000-08-15 Vlsi Technology, Inc. Intelligent power management interface for computer system hardware
US6675303B1 (en) 1999-09-29 2004-01-06 2Micro International Limited PC card controller with advanced power management reset capabilities
US6714891B2 (en) 2001-12-14 2004-03-30 Intel Corporation Method and apparatus for thermal management of a power supply to a high performance processor in a computer system
US6948079B2 (en) * 2001-12-26 2005-09-20 Intel Corporation Method and apparatus for providing supply voltages for a processor
US6646425B2 (en) 2002-02-21 2003-11-11 Texas Instruments Incorporated Multi-cell voltage regulator and method thereof
US7062647B2 (en) * 2002-05-31 2006-06-13 Intel Corporation Method and apparatus for reducing the power consumed by a computer system
US6940163B2 (en) * 2002-12-31 2005-09-06 Intel Corporation On die voltage regulator
US7350087B2 (en) 2003-03-31 2008-03-25 Intel Corporation System and method of message-based power management
TWI242707B (en) 2003-07-07 2005-11-01 Quanta Comp Inc Fully employable ac/dc converter-power electronic device
US7642672B2 (en) * 2004-04-05 2010-01-05 Agere Systems Inc. Control of integrated supply voltage regulation due to on-chip internal resistance fluctuations in integrated circuits
RU2267849C1 (ru) 2004-07-12 2006-01-10 Федеральное государственное унитарное предприятие "Центральный научно-исследовательский институт "Гранит" Система электропитания корабельного информационно-управляющего комплекса
US7966511B2 (en) 2004-07-27 2011-06-21 Intel Corporation Power management coordination in multi-core processors
TW200636487A (en) * 2005-04-15 2006-10-16 Uli Electronics Inc Transmission method of system command in computer system
US8589704B2 (en) * 2005-06-16 2013-11-19 Active-Semi, Inc. System for a scalable and programmable power management integrated circuit
US20070013080A1 (en) 2005-06-29 2007-01-18 Intel Corporation Voltage regulators and systems containing same
US7461274B2 (en) * 2005-08-23 2008-12-02 International Business Machines Corporation Method for maximizing server utilization in a resource constrained environment
US7568115B2 (en) 2005-09-28 2009-07-28 Intel Corporation Power delivery and power management of many-core processors
US7650519B1 (en) * 2005-10-12 2010-01-19 Teradici Corporation Methods and apparatus for managing a user interface on a powered network
US7421601B2 (en) * 2006-02-17 2008-09-02 International Business Machines Corporation Method and system for controlling power in a chip through a power-performance monitor and control unit
US7802116B2 (en) * 2006-09-27 2010-09-21 Intel Corporation Subsystem power management
US7646108B2 (en) * 2006-09-29 2010-01-12 Intel Corporation Multiple output voltage regulator
US7609047B2 (en) 2006-11-09 2009-10-27 Intel Corporation Dynamically configurable voltage regulator for integrated circuits
US7818592B2 (en) * 2007-04-18 2010-10-19 Globalfoundries Inc. Token based power control mechanism
US7870407B2 (en) * 2007-05-18 2011-01-11 Advanced Micro Devices, Inc. Dynamic processor power management device and method thereof
JP5292776B2 (ja) * 2007-07-19 2013-09-18 ソニー株式会社 送信装置、送信装置の電源切換方法、受信装置および受信装置の電源供給方法
JP4379516B2 (ja) * 2007-11-26 2009-12-09 日本電気株式会社 電力制御システム、電力制御装置、電力制御方法及びプログラム
US8129971B2 (en) 2007-12-15 2012-03-06 Intel Corporation Multi-cell voltage regulator
US7930574B2 (en) * 2007-12-31 2011-04-19 Intel Corporation Thread migration to improve power efficiency in a parallel processing environment
US8063618B2 (en) * 2007-12-31 2011-11-22 Intel Corporation Supply voltage control based at least in part on power state of integrated circuit
US8762759B2 (en) * 2008-04-10 2014-06-24 Nvidia Corporation Responding to interrupts while in a reduced power state
CN102084318B (zh) 2008-05-13 2015-06-03 新思科技有限公司 功率管理器和用于管理功率的方法
US8028182B2 (en) * 2008-06-04 2011-09-27 Dell Products L.P. Dynamic CPU voltage regulator phase shedding
US8112647B2 (en) * 2008-08-27 2012-02-07 Globalfoundries Inc. Protocol for power state determination and demotion
US8898484B2 (en) * 2008-10-27 2014-11-25 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Optimizing delivery of regulated power from a voltage regulator to an electrical component
US8332552B2 (en) * 2008-11-13 2012-12-11 International Business Machines Corporation Supporting multiple high bandwidth I/O controllers on a single chip
US8566628B2 (en) * 2009-05-06 2013-10-22 Advanced Micro Devices, Inc. North-bridge to south-bridge protocol for placing processor in low power state
US8990591B2 (en) 2009-12-31 2015-03-24 Intel Corporation Power management system for selectively changing the power state of devices using an OS power management framework and non-OS power management framework

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5752046A (en) * 1993-01-14 1998-05-12 Apple Computer, Inc. Power management system for computer device interconnection bus
US5640573A (en) * 1994-02-02 1997-06-17 Advanced Micro Devices, Inc. Power management message bus for integrated processor
US5752050A (en) * 1994-10-04 1998-05-12 Intel Corporation Method and apparatus for managing power consumption of external devices for personal computers using a power management coordinator
US20050040810A1 (en) * 2003-08-20 2005-02-24 Poirier Christopher A. System for and method of controlling a VLSI environment
CN101040241A (zh) * 2004-09-03 2007-09-19 英特尔公司 基于情境的功率管理
US20090049314A1 (en) * 2007-08-13 2009-02-19 Ali Taha Method and System for Dynamic Voltage and Frequency Scaling (DVFS)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
邓云飞，吴玉广: "一种芯片内部稳压电源的实现", 《电子器件》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104412199A (zh) * 2012-06-26 2015-03-11 北欧半导体公司 半导体器件的控制
CN104412199B (zh) * 2012-06-26 2018-02-06 北欧半导体公司 半导体器件的控制
CN113655994A (zh) * 2021-10-21 2021-11-16 北京壁仞科技开发有限公司 多核处理器的电流变化斜率控制方法、控制设备和介质
CN113655994B (zh) * 2021-10-21 2022-02-18 北京壁仞科技开发有限公司 多核处理器的电流变化斜率控制方法、控制设备和介质

Also Published As

Publication number Publication date
JP2013513190A (ja) 2013-04-18
JP2015092386A (ja) 2015-05-14
WO2011081839A3 (en) 2011-10-20
US8990591B2 (en) 2015-03-24
EP2519886A4 (en) 2015-03-04
RU2011153305A (ru) 2013-07-10
RU2507561C2 (ru) 2014-02-20
CN102473146B (zh) 2016-01-20
WO2011081839A2 (en) 2011-07-07
JP6010822B2 (ja) 2016-10-19
JP5676638B2 (ja) 2015-02-25
US20110161683A1 (en) 2011-06-30
KR20120095442A (ko) 2012-08-28
KR101421853B1 (ko) 2014-07-24
BRPI1010230A2 (pt) 2016-03-22
TW201135439A (en) 2011-10-16
EP2519886B1 (en) 2017-08-16
TWI529522B (zh) 2016-04-11
EP2519886A2 (en) 2012-11-07

Similar Documents

Publication Publication Date Title
CN102473146A (zh) 用于高效实时平台功率管理架构的装置
US8760142B2 (en) Multi-cell voltage regulator
JP5330995B2 (ja) 駆動オーバーライドを備えた電圧レギュレータ
CN102468263B (zh) 具有分布式电源的集成电路系统
US20130124890A1 (en) Multi-core processor and method of power management of a multi-core processor
US11842202B2 (en) Apparatus and method for dynamic selection of an optimal processor core for power-up and/or sleep modes
US11742754B2 (en) Enhanced constant-on-time buck intellectual property apparatus and method
Prasad et al. Power management factors and techniques for IoT design devices
CN104049577B (zh) 用于运行工业控制系统的方法以及工业控制系统
EP4099130A1 (en) Power management of a processor and a platform in active state and low power state
WO2022132276A1 (en) Hardware and software coordinated cost-aware low power state selection
US20210111579A1 (en) Apparatus and method to provide dynamic battery charging voltage
US20220376515A1 (en) Power delivery architecture for high power portable devices
EP4047605A1 (en) Memory power management method and apparatus
KR20160105209A (ko) 전자 장치 및 이의 전력 제어 방법
Li et al. Workload-aware adaptive power delivery system management for many-core processors
US20220197842A1 (en) Dynamic usb-c mode selection ospm policy method and apparatus
US20220026945A1 (en) Keeper-free integrated clock gate circuit
TWI465917B (zh) 橋接裝置以及橋接裝置的省電操作方法
CN102236570A (zh) 一种龙芯刀片软关机的方法
US20220374065A1 (en) Power optimized timer module for processors
CN100524757C (zh) 一种降低欧姆压降的芯片及其方法
EP4075237A2 (en) Apparatus and method to reduce standby power for systems in battery mode with a connected bus powered device
US20230127078A1 (en) Multi-output programmable power manager
CN105630128A (zh) Mram芯片及其功耗控制方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160120

Termination date: 20191210

CF01 Termination of patent right due to non-payment of annual fee