TWI523391B - 電源轉換器的混合式補償電路 - Google Patents

Description

電源轉換器的混合式補償電路

本發明係有關一種電源轉換器，特別是關於一種電源轉換器的補償電路。

在電源轉換器的回授迴路中，需要補償電路對相位邊限(phase margin)進行補償以使迴路穩定。傳統的類比式補償電路包括如圖1所示的EA型補償電路10或圖2所示的gm型補償電路14。參照圖1，EA型補償電路10包括誤差放大器12，電容C1及電阻R3串聯在誤差放大器12的反相輸入端及輸出端之間，電阻R4與電容C1及電阻R3並聯，誤差放大器12放大回授信號Vfb及參考值Vref之間的差值產生信號Vcomp以供電源轉換器穩定輸出電壓Vo，電阻R3、R4及電容C1用以補償信號Vcomp。在某些應用中，圖1的電阻R4可以省略。參照圖2，gm型補償電路14包括轉導放大器16，電阻R3及電容C1串聯在轉導放大器16的輸出端及地端GND之間，電容C2與電阻R3及電容C1並聯，轉導放大器將回授信號Vfb與參考值Vref之間的差值轉換為電流Icomp，電阻R3及電容C1、C2根據電流Icomp產生補償的信號Vcomp。使用外接式補償電路需要佔用控制IC的一支接腳，為了減少接腳數量，有越來越多的方案將補償電路整合到IC中，例如美國專利號7,504,888。一般而言，gm型補償電路14較容易整合在積體電路(IC)中，但是這些方案也有許多限制，一般來說，高切換頻率直流對直流電源轉換器的控制IC由於極點及零點大於10KHz，因此較容易將補償電路整合到IC中。而在低頻寬應用中，例如功率因數修正(Power Factor Correction；PFC)電源轉換器或是其他類似PFC的控制IC或電 源轉換器，補償電路14需要大電容C1及C2，但是因為成本及面積的考量，大電容C1及C2很難全部整合到IC中。更具體而言，PFC電源轉換器的輸入電壓為具有60Hz交流頻率的交流電壓，因此其控制IC需要低增益及低頻的極點及零點來達成低頻寬迴路以濾除交流頻率，因此補償電路14需要大電容C1及C2來進行補償，使信號Vcomp的變化較緩慢，才能濾除該交流頻率。然而在IC中無法實現符合需求的大電容C1及C2，因此需要使用一支接腳外接大電容C1及C2，若想要縮小電容C1及C2使其可以整合到IC中，則需要將電流Icomp降到奈(nano)安培等級或皮(pico)安培等級，但是如此小的電流很容易受到製程影響而無法準確控制，因此難以實現。

由於類比式補償電路不易整合，因此有不少數位式補償電路被提出，例如美國專利號7,743,266及7,894,218，這些數位式補償電路雖然可以整合在PFC電源轉換器的控制IC中，但是通常需要複雜的數位信號處理(數位信號Processing；DSP)演算法，因而需要佔用較大的晶片面積，導致成本上升及晶片尺寸增加。另一方面，變化緩慢的信號Vcomp會造成電源轉換器無法快速反應負載暫態，導致輸出電壓Vo發生大的電壓落差(drop)或過衝(overshoot)。

就其中一個觀點，本發明提出一種電源轉換器的混合式補償電路，包括：數位信號產生器，用以提供一第一極點，該數位信號產生器根據回授信號及參考值產生數位信號，其中該回授信號與該電源轉換器的輸出電壓相關；以及數位類比轉換器，耦接該數位信號產生器，將該數位信號轉換為類比的第一信號。

在一種實施例中，上述混合式補償電路可更包含：偏移注入器，耦接該數位類比轉換器，用以提供一零點，該偏移注入器提供可變偏 移值以偏移該第一信號產生第二信號，其中該可變偏移值係由該回授信號與該參考值之間的差值決定。

在一種實施例中，上述混合式補償電路可更包含：低通濾波器，耦接該數位類比轉換器，用以提供一第二極點，該數位類比轉換器過濾該第一信號的高頻成分產生第二信號。

在一種實施例中，上述混合式補償電路可更包含：偏移注入器，耦接該數位類比轉換器，提供可變偏移值以偏移該第一信號產生第二信號，其中該可變偏移值係由該回授信號與該參考值之間的差值決定；以及低通濾波器，耦接該偏移注入器，濾除該第二信號的高頻成分產生第三信號供該電源轉換器穩定該輸出電壓。

在一種實施例中，上述混合式補償電路可更包含：低通濾波器，耦接該數位類比轉換器，濾除該第一信號的高頻成分產生第二信號；以及偏移注入器，耦接該低通濾波器，提供可變偏移值以偏移該第二信號產生第三信號供該電源轉換器穩定該輸出電壓，其中該可變偏移值係由該回授信號與該參考值之間的差值決定。

在一種實施例中，上述混合式補償電路可更包含：偏移注入器，耦接該數位信號產生器，提供可變偏移值以偏移該數位信號產生第二信號，其中該可變偏移值係由該回授信號與該參考值之間的差值決定；以及加法器，將該第一信號與該第二信號相加，產生第三信號供該電源轉換器穩定該輸出電壓。

在一種實施例中，上述混合式補償電路可更包含：偏移注入器，耦接該數位信號產生器，提供可變偏移值以偏移該數位信號產生第二信號，其中該可變偏移值係由該回授信號與該參考值之間的差值決定；低通濾波器，耦接該偏移注入器，濾除該第二信號的高頻成分產生第三信號； 以及加法器，將該第一信號與該第三信號相加，產生第四信號供該電源轉換器穩定該輸出電壓。

就另一個觀點，本發明提出一種電源轉換器的混合式補償電路，包括：數位信號產生器，根據輸出電壓回授信號及參考值產生第一與第二數位信號，其中該輸出電壓授信號與該電源轉換器的輸出電壓相關；數位偏移注入器，耦接該數位信號產生器，以根據該第二數位信號產生可變偏移值；加法器，將該第一數位信號與該可變偏移值相加、或將該第一數位信號與該可變偏移值之相關信號相加；以及數位類比轉換器，耦接該加法器，將該加法器的輸出、或該加法器的輸出之相關信號轉換為類比信號。

在一種實施例中，上述混合式補償電路可更包含：低通濾波器，耦接該數位類比轉換器，用以濾除該類比信號的高頻成分。

在一種實施例中，上述混合式補償電路可更包含：數位濾波器，耦接於該數位偏移注入器與該加法器之間，用以過濾該可變偏移值而產生該可變偏移值之相關信號。

在一種實施例中，上述混合式補償電路可更包含：數位濾波器，耦接於該加法器與該數位類比轉換器之間，用以過濾該加法器的輸出而產生該加法器的輸出之相關信號。

在一種實施例中，該數位偏移注入器回授控制該數位信號產生器之一操作時脈。

就另一個觀點，本發明提出一種電源轉換器的混合式補償電路，包括：數位信號產生器，根據輸出電壓回授信號及參考值產生第一與第二數位信號，其中該輸出電壓授信號與該電源轉換器的輸出電壓相關；數位偏移注入器，耦接該數位信號產生器，以根據該第二數位信號產生可 變偏移值；第一數位類比轉換器，耦接該數位信號產生器，將該第一數位信號轉換為第一類比信號；第二數位類比轉換器，耦接該數位偏移注入器，將該可變偏移值轉換為第二類比信號；以及加法器，將該第一類比信號與該第二類比信號相加、或將該第一類比信號之相關信號與第二類比信號相加。

在一種實施例中，該混合式補償電路可更包含低通濾波器，耦接於該第一數位類比轉換器和該加法器之間、或耦接於該加法器之輸出端。

就另一個觀點，本發明提出一種電源轉換器的混合式補償電路，包括：數位信號產生器，根據輸出電壓回授信號及參考值產生第一數位信號，其中該回授信號與該電源轉換器的輸出電壓相關；數位濾波器，耦接該數位信號產生器，以過濾該第一數位信號；以及數位類比轉換器，耦接該數位濾波器，將該數位濾波器的輸出轉換為類比信號。

在一種實施例中，該數位信號產生器包括：逐次求近暫存器類比數位轉換器(SAR-ADC,Successive Approximation Register Analog to Digital Converter)，根據該輸出電壓回授信號及該參考值而產生一升降信號；以及升降計數電路，其中該升降計數電路的輸出信號受控於該升降信號而對應地上升或下降。

在一種實施例中，該數位偏移注入器產生一個對應於α．(Vfb1-Vref1)的數位數字或編碼，其中α為正實數，Vfb1為該輸出電壓回授信號，Vref1為該參考值。

在一種實施例中，該數位濾波器包括一D正反器或一移動平均電路。

10‧‧‧EA型補償電路

12‧‧‧誤差放大器

14‧‧‧gm型補償電路

16‧‧‧轉導放大器

20,20a-20g‧‧‧混合式補償電路

22‧‧‧數位信號產生器

24‧‧‧數位類比轉換器

26‧‧‧偏移注入器

28‧‧‧低通濾波器

29‧‧‧加法器

30‧‧‧比較器

32‧‧‧反相器

34‧‧‧磁滯比較器

36‧‧‧磁滯比較器

38‧‧‧運算轉導放大器

40‧‧‧振盪器

42‧‧‧控制器

44‧‧‧升降計數器

46‧‧‧電流源

48‧‧‧電流源

50‧‧‧電流源

52‧‧‧電流源

54‧‧‧電阻Rof的第一端

56‧‧‧電阻Rof的第二端

60‧‧‧多工器

62‧‧‧比較器

64‧‧‧脈衝產生器

70‧‧‧比較器

72‧‧‧比較器

74‧‧‧比較器

76‧‧‧比較器

78‧‧‧比較器

80‧‧‧控制器

82‧‧‧除頻器

84‧‧‧除頻器

86‧‧‧除頻器

88‧‧‧除頻器

90‧‧‧運算放大器

92‧‧‧電源轉換器的輸出電壓

94‧‧‧電源轉換器的輸出電壓

96‧‧‧回授信號

98‧‧‧回授信號

120,120a~120f‧‧‧混合式補償電路

122‧‧‧數位信號產生器

123‧‧‧加法器

124,124a‧‧‧DAC

126‧‧‧數位偏移注入器

128‧‧‧數位濾波器

129‧‧‧LPF

132‧‧‧SAR-ADC

134‧‧‧升降計數電路

136‧‧‧OSC

141‧‧‧誤差放大器

142~144‧‧‧比較器

146‧‧‧控制器及數碼產生器

148‧‧‧DAC

152‧‧‧控制器

154‧‧‧升降計數器

162‧‧‧加法/減法器

164‧‧‧數位乘法器

166‧‧‧除頻電路

168‧‧‧DAC

圖1係傳統的EA型補償電路；圖2係傳統的gm型補償電路；圖3A係根據本發明的混合式補償電路的一個實施例；圖3B-3H係根據本發明的混合式補償電路之其他實施例；圖4係圖3A的混合式補償電路的一個具體實施例；圖5係圖2的轉導放大器的電流-電壓特性曲線；圖6係圖4的第一信號Va1的電壓變化率dVa1/dt對電壓Vref1-Vfb1的特性曲線；圖7係圖3A的混合式補償電路的另一個具體實施例；圖8係圖7的時脈信號及脈衝信號的時序圖；圖9係圖7的第一信號Va1的電壓變化率dVa1/dt對電壓Vref1-Vfb1的特性曲線；圖10係圖3A的混合式補償電路的另一個具體實施例；圖11係使用圖2的gm型類比式補償電路及本發明的混合式補償電路產生的電源轉換器的輸出電壓和信號Vcomp；圖12A-12G係混合式補償電路的另外幾個具體實施例；圖13係數位信號產生器122的一個具體實施例；圖14A-14D係逐次求近暫存器(SAR,Successive Approximation Register)類比數位轉換器(ADC,Analog to Digital Converter)132，簡稱SAR-ADC的幾個具體實施例；圖15係升降計數電路134的一個具體實施例；圖16A-16I係數位偏移注入器126的幾個具體實施例；圖17A-17B係數位濾波器128的兩個具體實施例。

參照圖3，根據本發明的混合式補償電路20可以應用在各種類型的電源轉換器，例如直流對直流電源轉換器及PFC電源轉換器。在混合式補償電路20中，數位信號產生器22根據與電源轉換器的輸出電壓相關的回授信號Vfb1及參考值Vref1產生數位信號Sd，數位類比轉換器(Digital-to-Analog Converter；DAC)24將數位信號Sd轉換為類比的第一信號Va1，偏移注入器(offset injector)26提供可變偏移值偏移第一信號Va1產生第二信號Va2，低通濾波器(Low Pass Filter；LPF)28濾除第二信號Va2的高頻成分產生第三信號Vcomp供穩定電源轉換器的輸出電壓。混合式補償電路20係模擬如圖2所示的gm型補償電路14。眾所周知，gm型補償電路14提供二極點及一零點，混合式補償電路20同樣可以提供二極點及一零點，詳言之，數位信號產生器22及DAC 24可視為第一極點產生器/補償器，用以提供第一極點，偏移注入器26可視為零點產生器/補償器，用以提供零點，LPF 28可視為第二極點產生器/補償器，用以提供第二極點。

需說明的是：根據本發明，並不絕對必須產生/補償兩個極點和一個零點、亦即所產生/補償的極點和零點數目可以改變。例如，在某些應用中，可以僅產生/補償一個極點、或一個極點和一個零點、或兩個極點。圖3B-3D舉例顯示配合這些應用的混合式補償電路20a-20c。此外，在產生/補償兩個極點和一個零點的實施例中，LPF 28也不必須設置在偏移注入器26的後方且與數位信號產生器22和DAC 24串聯，而可為其他連接形式。舉例而言，圖3E顯示LPF 28設置在偏移注入器26前方的實施例；圖3F實施例中，偏移注入器26和LPF 28設置在另一條路徑上，以提供一個零點和第二極點的補償，而加法器29將DAC 24的輸出與該另一路徑所產生的補償信號相加；圖3G顯示了與圖3F相似的實施例，但省略了LPF 28。除上 述安排之外，LPF 28還可設置在其他位置，例如但不限於在圖3H的實施例中，將LPF 28設置在加法器29的後方。

圖4係混合式補償電路20的一個具體實施例。為了實現低頻的第一極點，使用數位信號產生器22及DAC 24模擬gm型補償電路14的轉導放大器16。圖4的數位信號產生器22包括比較器30比較回授信號Vfb1及參考值Vref1產生比較信號Sc1，反相器32將比較信號Sc1反相產生信號Sc2給控制器42，振盪器40提供時脈信號Clk給控制器42及升降計數器44，控制器42因應時脈信號Clk對信號Sc2取樣，當取樣結果表示回授信號Vfb1大於參考值Vref1時，控制器42發出控制信號Down給升降計數器44以調降數位信號Sd一個位元，進而調降電源轉換器的輸出功率。當取樣結果表示回授信號Vfb1低於參考值Vref1時，控制器42發出控制信號Up給升降計數器44以調升數位信號Sd一個位元，進而調升電源轉換器的輸出功率。升降計數器44根據時脈信號Clk取樣控制器42所輸出的控制信號Up及Down以調整數位信號Sd。DAC 24將數位信號Sd轉換為第一信號Va1。DAC 24係相當常見的電路，其內部電路及操作於此不再贅述。在時脈信號Clk為低頻時，取樣的頻率較低，數位信號Sd的變化較緩慢，導致混合式補償電路20輸出的第三信號Vcomp變化緩慢，此效果如同gm型補償電路14使用大電容C1及C2一樣。

在電源轉換器發生負載暫態時，若混合式補償電路20輸出的第三信號Vcomp仍緩慢變化，將無法快速反應，造成輸出電壓Vo發生大的電壓落差或過衝。為了改善此問題，圖4的數位信號產生器22還包括磁滯比較器34比較回授信號Vfb1及臨界值VH1產生比較信號SH給控制器42，磁滯比較器36比較回授信號Vfb1及臨界值VL1產生比較信號SL給控制器42，以及運算轉導放大器38放大回授信號Vfb1及參考值Vref1之間的差值△V產生頻率調整信號Sfm給振盪器40以調整時脈信號Clk的 頻率。當回授信號Vfb1及參考值Vref1之間的差值△V增加時，頻率調整信號Sfm將調高時脈信號Clk的頻率以加快取樣頻率，進而加快數位信號Sd的變化以及加快第三信號Vcomp的扭轉率(slew rate)，當回授信號Vfb1大於臨界值VH1或小於臨界值VL1時，磁滯比較器34或36送出比較信號SL或SH給振盪器40，以使時脈信號Clk的頻率上升至最大值，進而使數位信號Sd以最大頻率調升或調降。此外，在回授信號Vfb1大於臨界值VH1時，控制器42亦根據比較信號SL發出控制信號Down_limit給升降計數器44，使該升降計數器44以最大頻率將數位信號Sd調降到最小值以提高第三信號Vcomp的扭轉率，使電源轉換器的輸出功率快速減少，使輸出電壓快速地下降至預設準位。同樣的，在回授信號Vfb1小於臨界值VL1時，控制器42根據比較信號SH發出控制信號Up_limit給升降計數器44，使該升降計數器44以最大頻率將數位信號Sd調升到最大值，因而提高第三信號Vcomp的扭轉率，使電源轉換器的輸出功率上升，使輸出電壓快速上升到預設準位。在其他實施例中，當回授信號VFB1大於或小於臨界值VH1或VL1時，使升降計數器44也可以立即將數位信號Sd調升到最小值或最大值。在發生負載暫態時，回授信號Vfb1及參考值Vref1之間的差值△V增加，故控制器42及升降計數器44的取樣頻率加快，因此加快第三信號Vcomp的扭轉率(slew rate)，而且在回授信號Vfb1大於臨界值VH1或小於臨界值VL1時可以使數位信號Sd立即或以最快頻率下降到最小值或上升到最大值，故能有效改善電源轉換器的負載暫態響應。

圖2的轉導放大器16的電流-電壓特性曲線如圖5所示，從圖2可得Ce×Vcomp=Icomp×T， 公式1其中Ce為電容C1及C2的等效電容，T為產生電流Icomp的時間。從公式1可進一步推得 Icomp/Ce=Vcomp/T， 公式2由公式2可知電流Icomp及電容Ce決定一電壓變化率dVcomp/dt，又電容Ce為定值，故電流Icomp正比於電壓變化率dVcomp/dt，因此圖5的Y軸也可以視為電壓變化率dVcomp/dt。圖3A的數位信號產生器22及DAC 24模擬轉導放大器16也可以得到類似的電壓變化率，例如圖6係圖4的DAC 24的第一信號Va1的電壓變化率dVa1/dt(即扭轉率)對數位信號產生器22的輸入電壓Vfb1的特性曲線，在臨界值VL1和VH1之間和圖5的曲線是一樣的，在兩端則有遲滯區域，當回授信號Vfb1上升到大於臨界值VH1時，數位信號Sd以最快取樣頻率被調降，故第一信號Va1具有最快負向電壓變化率-dVa1/dt_max，直到回授信號Vfb1下降到小於磁滯臨界值Vhy1，第一信號Va1的電壓變化率dVa1/dt才回到原來的水準；同樣的，當回授信號Vfb1下降到小於臨界值VL1時，數位信號Sd以最快時脈信號Clk的頻率被調升，故第一信號Va1具有最快正向電壓變化率dVa1/dt_max，直到回授信號Vfb1上升到大於磁滯臨界值Vhy2，第一信號Va1的電壓變化率dVa1/dt才回到原來的水準。

在圖4的實施例中，偏移注入器26包括電流源46及開關M1串聯在電源端Vcc及電阻Rof的第一端54之間，電流源48及開關M2串聯在電阻Rof的第一端54及地端GND之間，電流源50及開關M3串聯在電源端Vcc及電阻Rof的第二端56之間，電流源52及開關M4串聯在電阻Rof的第二端56及地端GND之間。開關M1及M4受控於來自控制器42的控制信號Down，開關M2及M3受控於來自控制器42的控制信號Up，藉控制開關M1、M2、M3及M4，可以決定電阻Rof上電流Iof的方向。電流源46、48、50及52根據來自運算轉導放大器38的頻率調整信號Sfm決定電流Iof的大小，進而決定可變偏移值Vof以偏移第一信號Va1產生第二信號Va2。由於頻率調整信號Sfm係與回授信號Vfb1及參考值Vref1 之間的差值△V有關，因此可變偏移值Vof亦隨差值△V變化。在其他實施例中，電流源46、48、50及52亦可改為根據其他與差值△V相關的信號來決定電流Iof。圖4的低通濾波器28包括由電阻Rf及電容Cf組成的RC濾波器，對第二信號Va2濾波產生第三信號Vcomp。從控制迴路的物理意義來看，gm補償電路14的零點係作為相位領先(phase lead)補償，而第二極點則類似低通濾波器，因此本發明的混合式補償電路20利用偏移注入器26提供瞬間的電壓變化來模擬零點的作用，並以RC濾波器實現第二極點。

圖7係圖3A的混合式補償電路20的另一具體實施例，數位信號產生器22包括多工器60根據脈衝信號Sp1~Sp5依序將臨界值VH1、臨界值VH2、參考值Vref1、臨界值VL2及臨界值VL1提供給比較器62的非反相輸入端，其中VH1>VH2>Vref1>VL2>VL1，比較器62的反相輸入端接收回授信號Vfb1，比較器62將回授信號Vfb1分別比較臨界值VH1、VH2、VL1及VL2及參考值Vref1，並將比較信號傳送給控制器42，控制器42根據時脈信號Clk及脈衝信號Sp1~Sp5對比較器62所輸出的比較信號取樣，據以決定控制信號Up或Down給升降計數器44以調升或調降數位信號Sd，控制器42亦根據比較結果判斷回授信號Vfb1是否大於最大的臨界值VH1或小於最小的臨界值VL1，若回授信號Vfb1大於臨界值VH1，控制器42發出控制信號Down_limit使升降計數器44立即或以最大頻率將數位信號Sd調降至最小值以加大第三信號Vcomp的扭轉率，若回授信號Vfb1小於臨界值VL1，控制器42發出控制信號Up_limit使升降計數器44立即或以最大頻率將數位信號Sd調升至最大值以加大第三信號Vcomp的扭轉率。控制器42也根據比較結果決定頻率調整信號Sfm給振盪器40以調整時脈信號Clk的頻率，當回授信號Vfb1與參考值Vref1之間的差值越大時，時脈信號Clk的頻率越高，以加大第三信號Vcomp的扭轉率，改善負載暫態響應。當回授信號Vfb1大於臨界值VH1或小於臨界值VL1 時，頻率調整信號Sfm將使時脈信號Clk的頻率調升至最大值，以加快控制器42及升降計數器44的取樣頻率。脈衝產生器64根據時脈信號Clk產生脈衝信號Sp1~Sp5如圖8所示，在時脈信號Clk的每一個週期T內，脈衝產生器64依序產生脈衝信號Sp1~Sp5給多工器60。

圖7的偏移注入器26係將圖4的電阻Rof改為由開關控制之可變電阻，其阻值隨回授信號Vfb1及參考值Vref1之間的差值△V改變，電流源46、48、50及52提供固定電流，故通過可變電阻Rof的電流Iof係定值。在此實施中，可變電阻Rof包括三個串聯的電阻Ra、Rb及Rc，每一個電阻Ra、Rb及Rc各與開關Ma、Mb及Mc並聯，根據差值△V產生的信號Sa、Sb及Sc分別控制開關Ma、Mb及Mc以調整可變電阻Rof的阻值，進而產生隨差值△V變化的可變偏移值Vof以偏移第一信號Va1產生第二信號Va2。

圖9係圖7的DAC 24的第一信號Va1的電壓變化率dVa1/dt對數位信號產生器22的輸入電壓Vfb1的特性曲線，當回授信號Vfb1上升到大於臨界值VH1時，數位信號Sd以最快頻率被調降，故第一信號Va1具有最快負向電壓變化率-dVa1/dt_max，直到回授信號Vfb1下降到小於臨界值VH2，第一信號Va1的電壓變化率才回到原來的水準；同樣的，當回授信號Vfb1下降到小於臨界值VL1時，數位信號Sd以最快頻率被調升，故第一信號Va1具有最快正向電壓變化率dVa1/dt_max，直到回授信號Vfb1上升到大於磁滯臨界值VL2，第一信號Va1的變化速度才回到原來的水準。在圖7的實施例中，隨著設定的臨界值個數的增加，圖9的特性曲線將趨近於圖6的特性曲線。

圖10係圖3A的混合式補償電路20的另一個具體實施例，數位信號產生器22包括比較器70比較回授信號Vfb1及臨界值VH1產生比較信號SB1，比較器72比較回授信號Vfb1及臨界值VH2產生比較信號 SB2，比較器74比較回授信號Vfb1及參考值Vref1產生比較信號SB3，比較器76比較回授信號Vfb1及臨界值VL2產生比較信號SB4，比較器78比較回授信號Vfb1及臨界值VL1產生比較信號SB5，控制器80根據比較信號SB1、SB2、SB3、SB4及SB5從時脈信號Clk1、Clk2、Clk3、Clk4及Clk5中選擇其中一個作為時脈Clk給升降計數器44，當回授信號Vfb1大於最大的臨界值VH1或小於最小的臨界值VL1時，控制器80選擇頻率最高的時脈信號Clk1給升降計數器44，升降計數器44因應時脈信號Clk對比較信號SB3取樣，並根據取樣結果調升或調降數位信號Sd一個位元，當回授信號Vfb1大於最大的臨界值VH1或小於最小的臨界值VL1時，升降計數器44因應比較信號SB1或SB5立即或以最大頻頻將數位信號Sd調降至最小值或調升至最大值以加大第三信號Vcomp的扭轉率，振盪器40提供具有頻率f的時脈信號Clk1，除頻器82對時脈信號Clk1除頻產生具有頻率f/2的時脈信號Clk2，除頻器84對時脈信號Clk2除頻產生具有頻率f/4的時脈信號Clk3，除頻器86對時脈信號Clk3除頻產生具有頻率f/8的時脈信號Clk4，除頻器88對時脈信號Clk4除頻產生具有頻率f/16的時脈信號Clk5。在此混合式補償電路中，DAC 24的第一信號Va1的電壓變化率dVa1/dt對數位信號產生器22的輸入電壓Vfb1的特性曲線如圖9所示。

圖10的LPF 28包括低頻寬的運算放大器90具有反相輸入端接收來自偏移注入器26的第二信號Va2，以及非反相輸入端連接LPF 28的輸出端Vcomp，電阻R5及補償電容C3串聯在運算放大器90的輸出端及LPF 28的輸出端Vcomp之間，用以穩定第三信號Vcomp，電晶體M5連接在電源端Vcc及LPF 28的輸出端Vcomp之間，電晶體M5的閘極連接運算放大器90的輸出端，電阻R6連接在LPF 28的輸出端Vcomp及地端GND之間。

需說明的是：雖然圖4,7,10是根據圖3A的混合式補償電路20而舉例示出數個具體實施例，但顯然圖3B-3H所示的混合式補償電路20a-20g也可以使用圖4,7,10中的電路元件來構成，故圖3B-3H的電路也當然可以具體實施，其細節不再贅述。

圖11顯示本發明的功效，使用圖2的gm型類比式補償電路14產生的電源轉換器的輸出電壓Vo和信號Vcomp分別如波形92及96所示，使用本發明的混合式補償電路20產生的電源轉換器的輸出電壓Vo和第三信號Vcomp分別如波形94及98所示，其幾乎與使用gm型類比式補償電路14的效果相同，而且在時間t1所示的負載暫態發生時，也有良好的暫態響應，故混合式補償電路20確實可以取代傳統的類比式補償電路14。混合式補償電路20可以降低時脈信號Clk的頻率來達成類比式補償電路14中大電容C1及C2穩定信號Vcomp的功效，因此混合式補償電路20無需使用大電容C1及C2，可以輕易的整合到控制IC中以減少接腳數量。混合式補償電路20係混合類比電路及數位電路，因此相對於數位式補償電路來說，混合式補償電路20較簡單，故佔用較少的晶片面積，而且無需使用複雜DSP演算法，可簡化設計及降低成本。

圖12A示出本發明另一實施例的混合式補償電路120；圖12B-12G顯示本發明另外幾個實施例的混合式補償電路120a-120f，這些電路是舉例說明混合式補償電路120的變化形式。

參照圖12A，混合式補償電路120包含數位信號產生器122、加法器123、數位類比轉換器(DAC)124、數位偏移注入器126、以及數位濾波器128，其中數位信號產生器122可視為第一極點產生器/補償器，用以提供第一極點，數位偏移注入器126可視為零點產生器/補償器，用以提供零點，數位濾波器128可視為第二極點產生器/補償器，用以提供第二極點。本實施例與圖3A實施例的不同處包括：零點產生器/補償器 與第二極點產生器/補償器由數位電路來實施，且設置在DAC 124的前方。不過，本實施例僅是舉例；零點產生器/補償器與第二極點產生器/補償器並不必須都由數位電路來實施，而可以僅其一由數位電路來實施，例如但不限於可將第二極點產生器/補償器改為類比低通濾波器。如圖12B所示，其中將圖12A的數位濾波器128改換為LPF 129。

回到圖12A，數位信號產生器122根據參考值Vref1及與電源轉換器輸出電壓有關的回授信號Vfb1而產生數位信號Sd。數位偏移注入器126根據數位信號產生器122輸出的另一個輸出信號Sfd而產生一個可變的偏移值，此點容後說明。數位濾波器128過濾數位偏移注入器126的輸出信號So(可變偏移值)而產生過濾後的偏移值Sfo，此過濾後的偏移值Sfo為輸出信號So的相關信號。加法器123將數位信號Sd與過濾後的偏移值Sfo相加而產生數位信號Sd1，而DAC 124將數位信號Sd1轉換為信號Vcomp。

需說明的是：根據本發明，並不絕對必須產生/補償兩個極點和一個零點、亦即所產生/補償的極點和零點數目可以改變。例如，在某些應用中，可以僅產生/補償一個極點、或一個極點和一個零點、或兩個極點。當僅需產生/補償一個極點和一個零點時，可以省略數位濾波器128，這將成為圖12C的電路。當僅需產生/補償兩個極點時，可以省略加法器123和數位偏移注入器126，這將成為圖12D的電路。此外請注意數位濾波器128的位置不限於圖12A所示；例如，數位濾波器128可位在加法器123的後方，如圖12E所示(此例中，信號Sfd1為信號Sd1過濾後所得的信號，因此信號Sfd1可視為信號Sd1的相關信號)。

除上述安排之外，當然，所有的數位信號的相加，也可都轉換為類比信號後再相加，例如但不限於如圖12F和12G所示，將數位信號產生器122的輸出信號Sd和數位偏移注入器126的輸出信號So分別以DAC 124,124a轉換換為類比信號後再相加；圖12F和12G的差別在於LPF 129的位置(圖12F實施例中，LPF 129的輸出信號為DAC 124輸出信號的過濾後信號，可視為DAC 124輸出信號的相關信號)。

圖13顯示數位信號產生器122的一個具體實施例。如圖所示，在本實施例中，數位信號產生器122包括一個係逐次求近暫存器(SAR,Successive Approximation Register)類比數位轉換器(ADC,Analoq to Digital Converter)132，簡稱SAR-ADC，以及一個升降計數電路134。SAR-ADC 132根據回授信號Vfb1及參考值Vref1而產生升降信號U/D。升降信號U/D控制升降計數電路134以使升降計數電路134的輸出信號(即數位信號Sd)對應地上升或下降。升降計數電路134根據時脈信號CLK而操作。在圖12A-12C與12E的實施例中，較佳但非必要地，數位偏移注入器126可選擇性地回授控制時脈信號CLK的頻率，例如可由數位偏移注入器126來產生時脈信號CLK；或是由數位信號產生器122中的一個振盪器(未示出)來產生時脈信號CLK，而由數位偏移注入器126發出信號來控制該振盪器。

SAR-ADC 132另外產生一個輸出信號Sfb。輸出信號Sfb為對應於回授信號Vfb1的數位信號，或對應於回授信號Vfb1與參考值Vref1間之差值的數位信號，此點容後詳細說明。

圖14A-14D顯示SAR-ADC 132的幾個具體實施例。在圖14A的實施例中，參考值Vref1為數位信號、且SAR-ADC 132包含比較器144、控制器及數碼產生器146、以及DAC 148。比較器144將回授信號Vfb1與DAC 148所產生的類比回授信號相比較；回應於比較器144的輸出信號，控制器及數碼產生器146產生一個N位元的數位編碼(N為正整數)，並將其傳送給DAC 148，而DAC 148產生之類比回授信號對應於此N位元數位編碼。依此方式所產生的N位元數位編碼是一個相關於回授信號Vfb1並逐漸趨近的數位信號，因此電路稱為SAR-ADC。控制器及數碼產 生器146另產生一個數位信號Sfb，此數位信號Sfb可與前述N位元數位編碼為相同或不同的信號，亦即，數位信號Sfb可為N位元或其他任意位元數，且可與該N位元數位編碼採相同或不同的表示格式。在其中一個實施例中，數位信號Sfb也對應於回授信號Vfb1，或可視為回授信號Vfb1的數位表示形式。藉由比較器144、控制器及數碼產生器146以及DAC 148所形成的回授迴路，數位信號Sfb可逐漸趨近而以數位形式精確表示回授信號Vfb1。此外，控制器及數碼產生器146另接收參考值Vref1，並根據回授信號Vfb1與參考值Vref1間的比較結果而產生升降信號U/D。詳言之，由於參考值Vref1為數位信號，且N位元數位編碼與數位信號Sfb皆為回授信號Vfb1的數位表示形式，因此上述「回授信號Vfb1與參考值Vref1間的比較」可將參考值Vref1與N位元數位編碼或數位信號Sfb之任一者以數位方式比較，例如相減。當回授信號Vfb1大於參考值Vref1時，即，當N位元數位編碼或數位信號Sfb大於參考值Vref1時，升降信號U/D指示升降計數電路134增加數位信號Sd(例如增加數位1)。當回授信號Vfb1小於參考值Vref1時，即，當N位元數位編碼或數位信號Sfb小於參考值Vref1時，升降信號U/D指示升降計數電路134降低位信號Sd(例如降低數位1)。

在另一個實施例中，數位信號Sfb對應於回授信號Vfb1與參考值Vref1之差，且可視為回授信號Vfb1與參考值Vref1之差的數位表示形式。類似地，由於參考值Vref1為數位信號，且N位元數位編碼為回授信號Vfb1的數位表示形式，因此上述「回授信號Vfb1與參考值Vref1間的差」可將參考值Vref1與N位元數位編碼以數位方式比較，例如相減。或是，數位信號Sfb可為該差值的一個數位編碼。電路的其他部分與前述「數位信號Sfb對應於回授信號Vfb1」的實施例相似。

在圖14B實施例中，參考值Vref1為數位信號，並輸入DAC 148作為初始數字。類似地，數位信號Sfb可以對應於回授信號Vfb1或對應於回授信號Vfb1與參考值Vref1之差(即，數位信號Sfb可為回授信號Vfb1的數位表示形式或回授信號Vfb1與參考值Vref1之差的數位表示形式)。電路的其他部分與圖14A實施例相似。

在圖14C實施例中，參考值Vref1為類比信號，且SAR-ADC 132包含誤差放大器141、比較器142、控制器及數碼產生器146、及DAC 148。誤差放大器141比較回授信號Vfb1與參考值Vref1而產生誤差放大訊號。比較器142、控制器及數碼產生器146及DAC 148構成SAR，其操作方式相似於圖14A的實施例，但數位信號Sfb為回授信號Vfb1與參考值Vref1之差的數位表示形式。

在圖14D實施例中，參考值Vref1為類比信號，且SAR-ADC 132包含兩比較器143與144、控制器及數碼產生器146、及DAC 148。比較器143將DAC 148所產生的類比回授信號與參考值Vref1比較，並將比較結果輸入控制器及數碼產生器146。本實施例與圖14A的實施例相似，但控制器及數碼產生器146是接收比較器143的輸出信號而非數位的參考值Vref1。

圖15示出升降計數電路134的實施例。升降計數電路134包含控制器152與升降計數器154。控制器152受控於升降信號U/D，並操作於時脈信號CLK所決定的頻率。控制器152與升降計數器154之間的關係和控制器42與升降計數器44之間的關係相似，因此不重複贅述於此。

圖16A示出數位偏移注入器126的一個實施例。如前所述，數位偏移注入器126的作用是提供一個可變偏移值，以作為零點產生器/補償器，且該可變偏移值相關於回授信號Vfb1與參考值Vref1之差。根據以上，數位偏移注入器126可用各種方式實施，只要能夠產生一個對 應於α．(Vfb1-Vref1)的數位數字或編碼、或是產生α．(Vfb1-Vref1)的數位表示形式即可，其中α為正實數，代表一個比例常數，此比例常數對應於表示圖2之類比電路中，轉導放大器16的轉導係數乘以電阻R3之阻值。如圖16A所示，在其中一個實施例中，數位偏移注入器126可以實現為數位乘法器，將數位信號Sfb乘以因子β而產生可變偏移值So，其中β為正實數。(或者，若因子β為小於1的正實數，則數位乘法器亦可為數位除法器，將數位信號Sfb除以(1/β)。)在本實施例中數位信號Sfb對應於回授信號Vfb1與參考值Vref1之差，或為回授信號Vfb1與參考值Vref1之差的數位表示形式。因子β可由混合式補償電路的設計者來給定。數位乘法器所輸出的可變偏移值So等於β．Sfb，對應於α．(Vfb1-Vref1)。

在圖16B實施例中，數位信號Sfb對應於回授信號Vfb1或為回授信號Vfb1的數位表示形式，而數位偏移注入器126包含加法/減法器162與數位乘法器164。加法/減法器162自數位信號Sfb中減去數位信號Sref1(或是加上數位信號Sref1的負值)，其中數位信號Sref1對應於參考值Vref1，或為參考值Vref1的數位表示形式。數位乘法器164將數位信號Sfb與數位信號Sref1之差乘以因子β。由數位乘法器164輸出的可變偏移值So等於β．(Sfb-Sref1)，對應於α．(Vfb1-Vref1)。

除以上實施例外，數位偏移注入器126還有多種其他實施方式；例如，數位偏移注入器126可實現為一個記憶體，在其內複數個位址裡預先儲存了複數個偏移值，而數位信號Sfb可表示該記憶體的位址、或用以決定該記憶體的位址，如圖16C所示。數位信號Sfb可對應於回授信號Vfb1、或對應於回授信號Vfb1與參考值Vref1之差。

圖16D-16F顯示數位偏移注入器126的另外三個實施例。參照圖16D，在本實施例中數位偏移注入器126包含數位乘法器164與除頻電路166。數位乘法器164的操作方式與圖16A實施例相似。除頻電路166 接收時脈信號CLK_132，該時脈信號是SAR-ADC 132操作的時脈(例如，該時脈信號是SAR-ADC 132中DAC 148操作所根據的時脈)。除頻電路166將時脈信號CLK_132除頻而產生除頻後的時脈信號CLK。所產生的時脈信號CLK可視數位信號Sfb之值而有不同的頻率f1,f2,...。亦即，時脈信號CLK的頻率由數位信號Sfb決定。時脈信號CLK被傳送至升降計數電路134(參照圖12A-12C，圖12E，圖13與圖15)，使控制器152根據時脈信號CLK而操作。依此方式，數位偏移注入器126可調變升降計數電路134的操作頻率，而達到類似於圖2中的電容C1所提供的作用。

圖16E與圖16F分別對應於圖16B與圖16C，差異在於數位偏移注入器126另包含除頻電路166以產生除頻後的時脈信號CLK。除頻電路166操作方式與圖16D的實施例相似。請注意在圖16E實施例中，除了根據數位信號Sfb來將時脈信號CLK_132除頻之外，另一種方式是(未示出，可參照圖16H)，除頻電路166亦可根據加法/減法器162的輸出來對時脈信號CLK_132除頻。後面這方式中，因為數位信號Sref1對應於參考值Vref1、而參考值Vref1為已知信號，因此時脈信號CLK的頻率仍然是由數位信號Sfb決定。

圖16G-16I顯示數位偏移注入器126的另外三個實施例。參照圖16G，在本實施例中數位偏移注入器126包含數位乘法器164與DAC 168。數位乘法器164的操作方式與圖16A實施例相似。DAC 168將數位信號Sfb轉換為類比信號，可為電流或電壓信號。此外，數位信號產生器122還包含一個振盪器(OSC)136，可為電流控制或電壓控制之振盪器，視DAC 168所產生的是電流或電壓信號而定。DAC 168所產生的信號控制OSC 136以決定OSC 136所產生的時脈信號CLK之頻率。時脈信號CLK為升降計數電路134操作所根據的時脈。依此方式，數位偏移注入器126亦可調變升降計數電路134的操作頻率，而達到類似於圖2中的電容 C1所提供的作用。

圖16H與圖16I分別對應於圖16B與圖16C，差異在於數位偏移注入器126另包含DAC 168、且數位信號產生器122還包含OSC 136。DAC 168和OSC 136的操作方式與圖16G的實施例相似。請注意在圖16H實施例中，DAC 168將加法/減法器162的輸出轉換為類比信號，以控制OSC 136。在另一種實施方式中，DAC 168可將數位信號Sfb轉換為類比信號，以控制OSC 136。

圖17A與17B顯示數位濾波器128的兩個實施例。參照圖17A，在一個較簡單的形式中，數位濾波器128可以實現為一個D正反器。以圖12E的實施例為例，其中數位濾波器128連接於加法器123與DAC 124之間，用以接收數位信號Sd1而產生過濾後的數位信號Sfd1，在此實施例中，數位信號Sd1可輸入該D正反器中。D正反器根據時脈信號CLK_128而操作，時脈信號CLK_128的頻率低於時脈信號CLK_132(SAR-ADC 132操作所依據的時脈)，且較佳為更低於時脈信號CLK(升降計數電路134操作所依據的時脈)。需說明的是數字128與132和頻率的實際比例無關；這些數字附註的目的只是為了便利對照是哪個電路使用該時脈信號。由於D正反器的操作頻率較慢，因此可提供類似於圖2中的電容C1所提供的作用。

參照圖17B，在一個較複雜的形式中，數位濾波器128可以實現為一個移動平均電路。也是以圖12E的實施例為例，移動平均電路接收數位信號Sd1並根據移動平均計算而產生過濾後的數位信號Sfd1。移動平均計算方式有許多種，都可使用，舉其中一例如下：Sfd1_t=sum_t/n=(sum_(t-1)-Sfd1_(t-1)+Sfd_t)/n 公式3其中Sfd1_t與Sfd1_(t-1)分別為目前時點的數位信號Sfd1與前一時點的數位 信號Sfd1；Sfd_t為目前時點的數位信號Sfd；Sum_t與Sum_(t-1)分別為目前時點的累積和與前一時點的累積和；n為除數，通常為正整數，以決定移動平均的平滑度與趨近速度。

雖然圖17A與圖17B以圖12E的實施例為例，顯然圖17A與圖17B的電路也可應用於其他實施例。

以上已針對較佳實施例來說明本發明，唯以上所述者，僅係為使熟悉本技術者易於了解本發明的內容而已，並非用來限定本發明之權利範圍。在本發明之相同精神下，熟悉本技術者可以思及各種等效變化。例如，誤差放大器、轉導放大器或比較器的正負端可以互換、數位信號高低位準的意義可以互換，而相關的電路可以做對應的修改；實施例中直接連接的電路或元件，可以在其中插置不影響信號主要意義的其他電路或元件，等等。本發明的範圍應涵蓋上述及其他所有等效變化。

20‧‧‧混合式補償電路

22‧‧‧數位信號產生器

24‧‧‧數位類比轉換器

26‧‧‧偏移注入器

28‧‧‧低通濾波器

Claims (44)

1. 一種電源轉換器的混合式補償電路，包括：數位信號產生器，用以提供一第一極點，該數位信號產生器根據回授信號及參考值產生數位信號，其中該回授信號與該電源轉換器的輸出電壓相關；偏移注入器，耦接該數位信號產生器，提供可變偏移值以偏移該數位信號產生第二信號，其中該可變偏移值係由該回授信號與該參考值之間的差值決定；數位類比轉換器，耦接該數位信號產生器，將該數位信號轉換為類比的第一信號；以及加法器，將該第一信號與該第二信號相加，產生第三信號供該電源轉換器穩定該輸出電壓。
2. 如請求項1之混合式補償電路，更包含低通濾波器，耦接該加法器之輸出端。
3. 一種電源轉換器的混合式補償電路，包括：數位信號產生器，用以提供一第一極點，該數位信號產生器根據回授信號及參考值產生數位信號，其中該回授信號與該電源轉換器的輸出電壓相關；數位類比轉換器，耦接該數位信號產生器，將該數位信號轉換為類比的第一信號；偏移注入器，耦接該數位信號產生器，提供可變偏移值以偏移該數位信號產生第二信號，其中該可變偏移值係由該回授信號與該參考值之間的差值決定；低通濾波器，耦接該偏移注入器，濾除該第二信號的高頻成分產生第三信號；以及加法器，將該第一信號與該第三信號相加，產生第四信號供該電源 轉換器穩定該輸出電壓。
4. 如請求項1至3任一項之混合式補償電路，其中該數位信號產生器包括：比較器，比較該回授信號及該參考值產生比較信號；控制器，耦接該比較器，因應時脈信號對該比較信號取樣以決定控制信號；以及升降計數器，耦接該控制器，提供該數位信號並根據該時脈信號取樣該控制信號以調整該數位信號。
5. 如請求項4之混合式補償電路，更包括：第二比較器，耦接該控制器，在該回授信號大於第一臨界值時產生第二比較信號給該控制器；以及第三比較器，耦接該控制器，在該回授信號小於第二臨界值時產生第三比較信號給該控制器；其中，該控制器根據該第二比較信號及第三比較信號，使該數位信號調降到最小值或調升到最大值。
6. 如請求項4之混合式補償電路，更包括：振盪器，耦接該控制器，提供該時脈信號；以及運算轉導放大器，耦接該振盪器，放大該回授信號及該參考值之間的差值產生頻率調整信號給該振盪器，以調整該時脈信號的頻率；其中，當該回授信號及該參考值之間的差值增加時，該時脈信號的頻率增加。
7. 如請求項6之混合式補償電路，更包括：第二比較器，耦接該振盪器，在該回授信號大於第一臨界值時產生第二比較信號給該振盪器；以及第三比較器，耦接該振盪器，在該回授信號小於第二臨界值時產生第三比較信號給該振盪器； 其中，該振盪器根據該第二比較信號及第三比較信號，調升該時脈信號的頻率至最大值，以使該數位信號以最大頻率調升至最大值或調降至最小值。
8. 如請求項1至3任一項之混合式補償電路，其中該數位信號產生器包括：比較器，比較其兩輸入端的信號產生比較信號，其中該兩輸入端的第一輸入端接收該回授信號；振盪器，提供時脈信號，並根據頻率調整信號調整該時脈信號的頻率；多工器，耦接該比較器，在該時脈信號的每一個週期中，依序將多個臨界值及該參考值供應到該兩輸入端的第二輸入端；控制器，耦接該比較器及振盪器，根據該比較信號決定控制信號及該頻率調整信號；升降計數器，耦接該控制器及振盪器，提供該數位信號並根據該時脈信號取樣該控制信號以調整該數位信號；以及脈衝產生器，耦接該振盪器及多工器，因應該時脈信號產生多個脈衝信號給該多工器，以使該多工器依序將該多個臨界值及該參考值供應到該比較器的第二輸入端。
9. 如請求項8之混合式補償電路，其中該時脈信號的頻率在該回授信號大於該多個臨界值的最大值或小於該多個臨界值的最小值時，調整至最高值。
10. 如請求項8之混合式補償電路，其中該升降計數器在該回授信號大於該多個臨界值的最大值或小於該多個臨界值的最小值時，立即或以最大頻率將該數位信號調降到最小值或調升到最大值。
11. 如請求項1至3任一項之混合式補償電路，其中該數位信號產生器包括：第一比較器，將該回授信號與該參考值比較產生第一比較信號；多個第二比較器，將該回授信號分別與多個臨界值比較產生多個第二比較信號； 控制器，耦接該第一比較器及該多個第二比較器，根據該第一比較信號及該多個第二比較信號從多個時脈信號中選擇其中一個輸出；以及升降計數器，耦接該第一比較器及該控制器，提供該數位信號，根據該控制器輸出的時脈信號對該第一比較信號取樣，並根據取樣結果調整該數位信號。
12. 如請求項11之混合式補償電路，其中該控制器在該回授信號大於該多個臨界值的最大值或小於該多個臨界值的最小值時，選擇頻率最高的時脈信號。
13. 如請求項11之混合式補償電路，其中該升降計數器在該回授信號大於該多個臨界值的最大值或小於該多個臨界值的最小值時，立即或以最大頻率將該數位信號調降到最小值或調升到最大值。
14. 如請求項2或3任一項之混合式補償電路，其中該偏移注入器包括：電阻，具有第一端耦接該數位類比轉換器，以及第二端耦接該低通濾波器，提供該可變偏移值；第一電流源，提供隨該差值變化的電流；第一開關，與該第一電流源串聯到該第一端，受控於第一控制信號；第二電流源，提供隨該差值變化的電流；第二開關，與該第二電流源串聯到該第一端，受控於第二控制信號；第三電流源，提供隨該差值變化的電流；第三開關，與該第三電流源串聯到該第二端，受控於該第二控制信號；第四電流源，提供隨該差值變化的電流；以及第四開關，與該第四電流源串聯到該第二端，受控於該第一控制信號。
15. 如請求項2或3任一項之混合式補償電路，其中該偏移注入器包括： 可變電阻，具有第一端耦接該數位類比轉換器，以及第二端耦接該低通濾波器，提供該可變偏移值，其中該可變電阻的阻值隨該差值改變；第一電流源，提供定電流；第一開關，與該第一電流源串聯到該第一端，受控於第一控制信號；第二電流源，提供定電流；第二開關，與該第二電流源串聯到該第一端，受控於第二控制信號；第三電流源，提供定電流；第三開關，與該第三電流源串聯到該第二端，受控於該第二控制信號；第四電流源，提供定電流；以及第四開關，與該第四電流源串聯到該第二端，受控於該第一控制信號。
16. 如請求項2或3之混合式補償電路，其中該低通濾波器包括由電阻及電容組成的RC濾波器。
17. 如請求項2或3之混合式補償電路，其中該低通濾波器包括：低頻寬的運算放大器，具有第一輸入端接收該偏移注入器輸出的第二信號以及第二輸入端耦接該低通濾波器的輸出端；以及補償電容。
18. 一種電源轉換器的混合式補償電路，包括：數位信號產生器，根據輸出電壓回授信號及參考值產生第一與第二數位信號，其中該輸出電壓授信號與該電源轉換器的輸出電壓相關；數位偏移注入器，耦接該數位信號產生器，以根據該第二數位信號產生可變偏移值；加法器，將該第一數位信號與該可變偏移值相加、或將該第一數位 信號與該可變偏移值之相關信號相加；以及數位類比轉換器，耦接該加法器，將該加法器的輸出、或該加法器的輸出之相關信號轉換為類比信號。
19. 如請求項18之混合式補償電路，更包含：低通濾波器，耦接該數位類比轉換器，用以濾除該類比信號的高頻成分。
20. 如請求項18之混合式補償電路，更包含：數位濾波器，耦接於該數位偏移注入器與該加法器之間，用以過濾該可變偏移值而產生該可變偏移值之相關信號。
21. 如請求項18之混合式補償電路，更包含：數位濾波器，耦接於該加法器與該數位類比轉換器之間，用以過濾該加法器的輸出而產生該加法器的輸出之相關信號。
22. 如請求項18之混合式補償電路，其中該數位偏移注入器回授控制該數位信號產生器之一操作時脈。
23. 一種電源轉換器的混合式補償電路，包括：數位信號產生器，根據輸出電壓回授信號及參考值產生第一與第二數位信號，其中該輸出電壓授信號與該電源轉換器的輸出電壓相關；數位偏移注入器，耦接該數位信號產生器，以根據該第二數位信號產生可變偏移值；第一數位類比轉換器，耦接該數位信號產生器，將該第一數位信號轉換為第一類比信號；第二數位類比轉換器，耦接該數位偏移注入器，將該可變偏移值轉換為第二類比信號；以及加法器，將該第一類比信號與該第二類比信號相加、或將該第一類比信號之相關信號與第二類比信號相加。
24. 如請求項23之混合式補償電路，更包含：低通濾波器，耦接於該第一 數位類比轉換器和該加法器之間、或耦接於該加法器之輸出端。
25. 一種電源轉換器的混合式補償電路，包括：數位信號產生器，根據輸出電壓回授信號及參考值產生第一數位信號，其中該回授信號與該電源轉換器的輸出電壓相關；數位濾波器，耦接該數位信號產生器，以過濾該第一數位信號；以及數位類比轉換器，耦接該數位濾波器，將該數位濾波器的輸出轉換為類比信號。
26. 如請求項18至25任一項之混合式補償電路，其中該數位信號產生器包括：逐次求近暫存器類比數位轉換器(SAR-ADC,Successive Approximation Register Analog to Digital Converter)，根據該輸出電壓回授信號及該參考值而產生一升降信號；以及升降計數電路，其中該升降計數電路的輸出信號受控於該升降信號而對應地上升或下降。
27. 如請求項26之混合式補償電路，其中該SAR-ADC包括：比較器，將該輸出電壓回授信號與一SAR-ADC內部類比回授信號相比較而產生一輸出信號；控制器及數碼產生器，耦接該比較器，並回應於該比較器的輸出信號而產生一個N位元的數位編碼，其中N為正整數，以及產生該升降信號；以及數位類比轉換器，耦接該控制器及數碼產生器，並根據該N位元的數位編碼而產生該SAR-ADC內部類比回授信號，藉此，使該N位元數位編碼相關於該輸出電壓回授信號並逐漸趨近。
28. 如請求項27之混合式補償電路，其中該參考值輸入該控制器及數碼產生器，或輸入該數位類比轉換器，作為初始數字。
29. 如請求項26之混合式補償電路，其中該SAR-ADC包括：誤差放大器，將該輸出電壓回授信號與該參考值比較而產生一誤差放大信號；比較器，將該誤差放大信號與一SAR-ADC內部類比回授信號相比較而產生一輸出信號；控制器及數碼產生器，耦接該比較器，並回應於該比較器的輸出信號而產生一個N位元的數位編碼，其中N為正整數，以及產生該升降信號；以及數位類比轉換器，耦接該控制器及數碼產生器，並根據該N位元的數位編碼而產生該SAR-ADC內部類比回授信號，藉此，使該N位元數位編碼相關於該輸出電壓回授信號並逐漸趨近。
30. 如請求項26之混合式補償電路，其中該SAR-ADC包括：第一比較器，將該輸出電壓回授信號與一SAR-ADC內部類比回授信號相比較而產生一第一輸出信號；第二比較器，將該參考值與該SAR-ADC內部類比回授信號相比較而產生一第二輸出信號；控制器及數碼產生器，耦接該第一與第二比較器，並回應於該第一與第二輸出信號而產生一個N位元的數位編碼，其中N為正整數，以及產生該升降信號；以及數位類比轉換器，耦接該控制器及數碼產生器，並根據該N位元的數位編碼而產生該SAR-ADC內部類比回授信號，藉此，使該N位元數位編碼相關於該輸出電壓回授信號並逐漸趨近。
31. 如請求項27至30任一項之混合式補償電路，其中該控制器及數碼產生器另產生該第二數位信號，此第二數位信號對應於該輸出電壓回授信號或對應於該輸出電壓回授信號與該參考值之差。
32. 如請求項18至24任一項之混合式補償電路，其中該數位偏移注入器產 生一個對應於α．(Vfb1-Vref1)的數位數字或編碼，其中α為正實數，Vfb1為該輸出電壓回授信號，Vref1為該參考值。
33. 如請求項18至24任一項之混合式補償電路，其中該數位偏移注入器包括：數位乘法器，將該第二數位信號乘以一因子β而產生該可變偏移值，其中β為正實數。
34. 如請求項18至24任一項之混合式補償電路，其中該數位偏移注入器包括：加法/減法器，自該第二數位信號中減去對應於該參考值的第三數位信號而得到差值；以及數位乘法器，將該差值乘以一因子β而產生該可變偏移值，其中β為正實數。
35. 如請求項18至24任一項之混合式補償電路，其中該數位偏移注入器包括：一記憶體，具有複數位址，並在該複數位址內預先儲存了複數個偏移值，且該第二數位信號表示該記憶體的位址、或用以決定該記憶體的位址。
36. 如請求項26之混合式補償電路，其中該SAR-ADC根據一第一時脈信號而操作，而該升降計數電路根據一第二時脈信號而操作，且該數位偏移注入器包括：數位乘法器，將該第二數位信號乘以一因子β而產生該可變偏移值，其中β為正實數；以及除頻電路，根據該第二數位信號而將該第一時脈信號除頻，以獲得該第二時脈信號。
37. 如請求項26之混合式補償電路，其中該SAR-ADC根據一第一時脈信號而操作，而該升降計數電路根據一第二時脈信號而操作，且該數位偏移注入器包括：加法/減法器，自該第二數位信號中減去對應於該參考值的第三數位信號而得到差值； 數位乘法器，將該差值乘以一因子β而產生該可變偏移值，其中β為正實數；以及除頻電路，根據該第二數位信號或該第三數位信號而將該第一時脈信號除頻，以獲得該第二時脈信號。
38. 如請求項26之混合式補償電路，其中該SAR-ADC根據一第一時脈信號而操作，而該升降計數電路根據一第二時脈信號而操作，且該數位偏移注入器包括：一記憶體，具有複數位址，並在該複數位址內預先儲存了複數個偏移值，且該第二數位信號表示該記憶體的位址、或用以決定該記憶體的位址；以及除頻電路，根據該第二數位信號而將該第一時脈信號除頻，以獲得該第二時脈信號。
39. 如請求項22之混合式補償電路，其中該數位信號產生器還包含一振盪器以產生該時脈信號，且該數位偏移注入器包括：數位乘法器，將該第二數位信號乘以一因子β而產生該可變偏移值，其中β為正實數；以及數位類比轉換電路，將該第二數位信號轉換為類比信號，以控制該振盪器的頻率。
40. 如請求項22之混合式補償電路，其中該數位信號產生器還包含一振盪器以產生該時脈信號，且該數位偏移注入器包括：加法/減法器，自該第二數位信號中減去對應於該參考值的第三數位信號而得到差值；數位乘法器，將該差值乘以一因子β而產生該可變偏移值，其中β為正實數；以及數位類比轉換電路，將該第二數位信號或該第三數位信號轉換為類比信號，以控制該振盪器的頻率。
41. 如請求項22之混合式補償電路，其中該數位信號產生器還包含一振盪器以產生該時脈信號，且該數位偏移注入器包括：一記憶體，具有複數位址，並在該複數位址內預先儲存了複數個偏移值，且該第二數位信號表示該記憶體的位址、或用以決定該記憶體的位址；以及數位類比轉換電路，將該第二數位信號轉換為類比信號，以控制該振盪器的頻率。
42. 如請求項20、21或25之混合式補償電路，其中該數位濾波器包括一D正反器。
43. 如請求項42之混合式補償電路，其中該數位信號產生器包括：逐次求近暫存器類比數位轉換器(SAR-ADC,Successive Approximation Register Analog to Digital Converter)，根據該輸出電壓回授信號及該參考值而產生一升降信號，此SAR-ADC根據一第一時脈信號而操作；以及升降計數電路，其中該升降計數電路的輸出信號受控於該升降信號而對應地上升或下降，此升降計數電路根據一第二時脈信號而操作；且該D正反器根據一第三時脈信號而操作，此第三時脈信號之頻率低於該第一與第二時脈信號。
44. 如請求項20、21或25任一項之混合式補償電路，其中該數位濾波器包括一移動平均電路。