TWI521844B - 具有斜坡率控制措施的電荷泵 - Google Patents

具有斜坡率控制措施的電荷泵 Download PDF

Info

Publication number
TWI521844B
TWI521844B TW100128354A TW100128354A TWI521844B TW I521844 B TWI521844 B TW I521844B TW 100128354 A TW100128354 A TW 100128354A TW 100128354 A TW100128354 A TW 100128354A TW I521844 B TWI521844 B TW I521844B
Authority
TW
Taiwan
Prior art keywords
output
input
coupled
register
charge pump
Prior art date
Application number
TW100128354A
Other languages
English (en)
Other versions
TW201214939A (en
Inventor
湯瑪斯Ｄ 庫克
傑佛瑞Ｃ 康寧漢
卡希克 雷曼南
Original Assignee
飛思卡爾半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 飛思卡爾半導體公司 filed Critical 飛思卡爾半導體公司
Publication of TW201214939A publication Critical patent/TW201214939A/zh
Application granted granted Critical
Publication of TWI521844B publication Critical patent/TWI521844B/zh

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)
  • Dc-Dc Converters (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

具有斜坡率控制措施的電荷泵 發明領域
本揭示案大體而言係關於電荷泵，且更特定而言係關於具有斜坡率控制措施之電荷泵。
 發明背景
因為有效規劃及抹除所需要之電壓大於電源供應器電壓，所以電荷泵通常需要與非依電性記憶體(NVM)一起使用。一些NVM技術需要具有受控斜坡率之電荷泵電壓。通常，斜坡率受分路電流Ish控制，該分路電流Ish消耗由如第1圖中所示之泵產生之電荷中的一些電荷。或者，充電電容器之大小經調節以調變由如第2圖中所示之泵產生之電荷量。在每一情況下，斜坡率與平滑電容器(Csm)及負載電容器Cl之大小以及負載Ild及分路電流Ish之量值成正比。斜坡率與充電電容器(Cp)及時脈頻率成反比。
選擇分路電流或充電電容器大小可能因負載電容及電流以及總功率消耗之可變性而變得複雜。彼等值將取決於受規劃之位元數目；因此，使用先前技術來精確控制用於所有操作條件之斜坡率為不可能的。此情況可藉由選擇大型平滑電容器而稍微緩和，該大型平滑電容器在斜坡處理期間以晶粒面積及增加的功率消耗為代價而壓制變化的負載電容及電流之效應。在平滑電容器不增加之情況下，負載之增加可能會如第3圖中所示之模擬中所示地顯著減緩斜坡率，該模擬比較兩個負載，其中一個負載為另一個負載的2.5倍。對於第3圖中所示之模擬而言，泵由具有3V輸入及5V調整點之單級組成。
因此，需要一種對上文提出之一或更多問題加以改良之電荷泵。
依據本發明之一實施例，係特地提出一種電荷泵，該電荷泵包含：一第一計數器，具有一控制輸入及一輸出，該控制輸入用於接收一控制信號，該輸出用於提供一第一計數值，其中該第一計數值回應於該控制信號為一第一邏輯狀態而增加，且該第一計數值回應於該控制信號為一第二邏輯狀態而減少；以及一泵級，具有一可變電容器，該可變電容器具有一控制輸入，該控制輸入耦接至該第一計數器之該輸出，以用於接收該第一計數值，其中該可變電容器之一電容值回應於該第一計數值改變而改變，且其中該電容值用於決定在該電荷泵之一輸出處的一輸出電壓之一上升率。
圖式簡單說明
本發明係以實例說明且不受附圖限制，其中相同元件符號表示相似的元件。圖式諸圖中之元件以簡單及清晰原則繪示，且該等元件未必按比例繪製。
第1圖為第一類型之先前技術電荷泵之電路圖；
第2圖為第二類型之先前技術電荷泵之電路圖；
第3圖為圖示先前技術電荷泵特性之圖表；
第4圖為控制輸出電壓之上升的電荷泵之電路圖；
第5圖為具有額外特徵之第4圖之電荷泵之電路圖；
第6圖為出現在第5圖之電荷泵中之多個信號之圖表；以及
第7圖為圖示先前技術及第5圖之電荷泵之電荷泵特性的圖表。
 較佳實施例之詳細說明
在一個態樣中，電荷泵具有計數器，該計數器提供輸出至數位類比(D/A)轉換器，該數位類比轉換器則提供類比信號至比較器。比較器比較D/A轉換器之輸出與電荷泵之輸出，以判定輸出是否遵循所要的斜坡率。若希望有更快的斜坡率，則將更多的電容添加至泵浦過程。若斜坡率超過所要的斜坡率，則從泵浦過程減去電容。參閱圖式及以下描述可更好地理解此情況。
第4圖圖示電荷泵，該電荷泵可獨立於該電荷泵之負載而控制該電荷泵之斜坡率。在每一時脈週期期間，電荷泵比較該週期之泵輸出值與所要的輸出值，並調節充電電容器之值，以增大或減小斜坡率。第4圖圖示電荷泵10，電荷泵10包含：升計數器12；D/A轉換器14，該D/A轉換器具有輸入，該輸入耦接至升計數器12之輸出；比較器16，該比較器具有第一輸入，該第一輸入耦接至D/A轉換器14之輸出；升/降(U/D)計數器18，該升/降計數器具有輸入，該輸入耦接至比較器16之輸出；可變電容器電荷泵20，該可變電容器電荷泵具有輸入，該輸入耦接至U/D計數器18之輸出；以及負載22，該負載耦接至可變電容器電荷泵20之輸出。可變電容器電荷泵20之輸出為電荷泵10之輸出，並且耦接至比較器16之第二輸入。可變電容器電荷泵20可被稱為具有可變電容器之泵級。
藉由D/A轉換器14將升計數器12之輸出值轉換為類比電壓值，該輸出值隨著每一時脈增加，並且將該電壓值施加至比較器16之第一輸入。計數器之輸出值可被稱為計數值。由於比較器16之第二輸入連接至泵20之輸出，故比較器16之輸出將為D/A轉換器14之輸出值與泵20之輸出值Vout之間的差值之符號。若泵20之輸出值Vout大於D/A轉換器14之輸出值，則在後續時脈週期期間泵20之充電電容量減少，並且泵20輸出值Vout變化之遞增增量減小。若泵20輸出值小於D/A轉換器14之輸出值DAout，則在後續時脈週期期間泵20之充電電容量增加，並且泵20輸出值Vout變化之遞增增量增加。因此，用於泵10之輸出電壓Vout之斜坡率將由D/A轉換器14之最低有效位元(LSB)大小及升計數器12時脈頻率來決定。
可藉由以加法器替換升計數器12來產生其他斜坡率。在該情況下，藉由在每一時脈週期添加值1來產生最慢的斜坡率；藉由在每一時脈週期添加較大值來產生較快的斜坡率。為補償較快的斜坡率，亦可藉由以加法器/減法器替換升降計數器18來調節泵電容器之變化，如第5圖中所示。第5圖圖示帶有添加至第4圖之電荷泵10之電路的電荷泵30，且亦更詳細地圖示升計數器12及U/D計數器18。為偵測在斜坡處理過程期間泵20之輸出電壓值等於所要的調整電壓值之時間，可藉由將暫存器32及開關44添加至D/A轉換器14之輸入並將兩個D型正反器(DFF) 34及36添加至比較器16之輸出，在斜坡率控制電壓值與調整電壓值之間將比較器16之輸入予以多工處理。
如第5圖中所示，電荷泵30包括時脈邏輯38、邏輯42及RS正反器(RSFF) 40。升計數器12包括暫存器45、加法器46及暫存器48。U/D計數器18包括暫存器50、加法器/減法器52及暫存器54。開關44具有：第一端子，該第一端子耦接至D/A轉換器14之輸入；第二端子，該第二端子耦接至暫存器32之輸出；以及第三端子，該第三端子耦接至升計數器12之輸出，該升計數器12之輸出為暫存器48之輸出。開關之位置係由時脈C4之狀態控制。加法器46具有：第一輸入，該第一輸入耦接至暫存器48之輸出；第二輸入，該第二輸入耦接至暫存器45之輸出；以及輸出，該輸出耦接至暫存器48之輸入。暫存器48之載入係由時脈C4之狀態控制。加法器/減法器52具有：第一輸入，該第一輸入耦接至暫存器54之輸出，該暫存器54之輸出亦為U/D計數器18之輸出；第二輸入，該第二輸入耦接至暫存器50之輸出；控制輸入，該控制輸入耦接至DFF 34之輸出；以及輸出，該輸出耦接至暫存器54之輸入。暫存器54之載入係由時脈C4之狀態控制。暫存器50及45含有用於使U/D計數器18增加及減少及使升計數器12增加之區間值。DFF 34具有：資料輸入，該資料輸入耦接至比較器16之輸出；時脈輸入，該時脈輸入用於接收時脈C1；以及輸出，該輸出連接至加法器/減法器52之控制輸入。DFF 36具有：時脈輸入，該時脈輸入用於接收時脈C2；資料輸入，該資料輸入耦接至比較器16之輸出；以及輸出，該輸出耦接至邏輯42之輸入及RSFF 40之設定輸入S。邏輯42具有：輸入，該輸入連接至DFF 36之輸出；輸入，該輸入連接至時脈C3；以及輸出，該輸出提供泵時脈CP。電荷泵20具有：耦接至邏輯42之輸出(第5圖中之CP)的一個輸入；耦接至U/D計數器18之輸出的一個輸入；以及耦接至比較器16之第二輸入及負載22的一個輸出。RSFF 40具有：設定輸入S，該設定輸入耦接至DFF 36之輸出；重設輸入R，該重設輸入耦接至RESET；以及輸出Rsout，該輸出耦接至時脈邏輯38之控制輸入。時脈邏輯38具有：連接至RSFF之輸出Rsout的一個輸入；以及連接至主時脈CLK的一個輸入。時脈邏輯38回應於主時脈CLK而提供時脈C1、C2、C3及C4。此等時脈之關係乃圖示於第6圖中。
暫存器32含有用於調整之D/A輸入值(第6圖中之Vreg)。調整發生於泵20之輸出被控制為接近於所要的泵輸出電壓之值(諸如規劃或抹除NVM所需要之電壓值)的值時。如第6圖中所示，在調整之前的斜坡處理過程期間，D/A轉換器14之輸出值DAout在調整值與斜坡控制值之間交替。在調整過程(第6圖中未圖示)期間，D/A轉換器14之輸出值DAout等於調整電壓值Vreg。在斜坡處理過程期間，DFF 34將回應於時脈C1之正邊緣而儲存比較器輸出狀態；由於DFF 34至U/D計數器18之連接，DFF 34之輸出狀態將最終決定可變電容電荷泵20中之電容值。DFF 36將回應於第6圖中之時脈C2之正邊緣而儲存比較器輸出狀態；由於DFF 36至邏輯42之連接，DFF 36之輸出狀態將決定可變電容電荷泵20之有效狀態。
對於斜坡控制而言，暫存器45被載入以一區間值，該區間值將決定在每一週期期間計數器12之輸出值增加之量。舉例而言，暫存器45被載入「2」，且暫存器48被載入「0」，加法器46提供輸出「2」。時脈C4之正變遷使暫存器48將其輸出改變為「2」，且由於暫存器48之輸出係耦接至加法器46之輸入，故加法器46回應於暫存器48之輸出變化而提供輸出「4」。回應於時脈C4之下一個正邊緣，暫存器48將其輸出改變為「4」，以匹配由加法器46提供之輸入，此舉則使加法器46將其輸出改變為「6」。此過程隨著時脈C4之每一正邊緣繼續，從而使出現在開關44之值順序地增加「2」。
在斜坡處理過程期間，除U/D計數器18可增加及減少其輸出之值外，U/D計數器18之操作類似於升計數器12之操作。暫存器50被載入一區間值，該區間值將決定將添加至可變電容電荷泵20中之總電容或將自可變電容電荷泵20中之總電容減去的電容增量。舉例而言，暫存器50被載入「2」，且暫存器54被載入「8」，若DFF 34之輸出為邏輯位準高，則加法器/減法器52之輸出值將為「10」，且若DFF 34之輸出為邏輯位準低，則加法器/減法器52之輸出值將為「6」。時脈C4之正變遷使暫存器54改變其輸出，使得該暫存器54之輸出為與加法器/減法器52之輸出值相同的值。回應於暫存器54之輸出變化，加法器/減法器52將取決於DFF 34之輸出狀態使其輸出改變為「12」或「4」。同樣回應於暫存器54之輸出變化，可變電容電荷泵20將添加或減去電容。
斜坡處理過程從第6圖中所示之時間t0開始。時脈C1為有效的並與主時脈CLK對準，而時脈C2、C3及C4等其他時脈處於邏輯低。暫存器45及50已被載入區間值，且暫存器32已被載入調整值。由於時脈C4處於邏輯低，故開關44將升計數器12之輸出耦接至D/A轉換器14之輸入。D/A轉換器14之輸出值等於用於Vout之第一斜坡步階目標電壓位準。比較器16比較D/A轉換器14輸出DAout之值與Vout之值；在時脈C1之正邊緣上，將所得兩個值之間的差值之符號載入DFF 34中。DFF 34之輸出連接至加法器/減法器52之控制輸入，且DFF 34之輸出決定是將加法器/減法器52組配為加法器還是減法器；因此加法器/減法器52之輸出為含於暫存器54及暫存器50中之值的和或差。當DFF 34之輸出指出Vout之值大於DAout之值時，加法器/減法器52之輸出為兩個暫存器之差，當斜坡率過快並需要減小時，此狀態即會發生。當DFF 34之輸出指出Vout之值小於DAout之值時，加法器/減法器52之輸出為兩個暫存器之和，當斜坡率過慢且需要增大時，此狀態即會發生。因為加法器/減法器52之輸出係連接至暫存器54之輸入，所以在時脈C4之正邊緣上(第6圖中之t1)，暫存器54之輸出狀態改變，以匹配加法器/減法器52之輸出；此變化引起泵20之電容之適當變化。
在時間t1處(該時間t1為時間t0之後的時脈CLK之半週期，如第6圖中所示)，時脈C4切換狀態，以便開關44將暫存器32之輸出連接至D/A轉換器14之輸入。作為回應，D/A轉換器14之輸出值DAout等於所要的調整電壓(圖示為第6圖中之Vreg)。D/A轉換器14之輸出DAout連接至比較器16之輸入，該比較器16比較Vreg之值與Vout之值。因為比較器16之輸出係連接至DFF 36之輸入，所以在時脈C2之下一個正邊緣處(第6圖中之t2)，DFF 36將儲存比較器16之輸出狀態。在Vout之值超過Vreg之值以前，DFF 36之輸出將不會改變。因為DFF 36之輸出係連接至邏輯42，所以時脈C3將不會受到邏輯42阻止，CP將繼續回應於時脈C3之變化而改變，且泵20之輸出值Vout將繼續增加，直至Vout之值超過Vreg之值為止。由於DFF 36之輸出亦連接至RSFF 40之設定輸入S，故Rsout之值將不會改變，直至Vout之值超過Vreg之值為止。當Rsout改變狀態時，時脈C4將受阻，開關44將使暫存器32之輸出連續地連接至D/A轉換器14之輸入，且U/D計數器之輸出值將不會改變。D/A轉換器14之輸入將在升計數器12與暫存器32之間交替，且U/D計數器18之輸出將改變，直至Vout之值超過調整值Vreg為止。
在時間t3處，時脈C4切換至邏輯低；因此開關44將計數器12之輸出耦接至D/A轉換器14之輸入。由於計數器12之輸出值回應於時脈C4之先前正邊緣而增加，故在第6圖中之t3之後的D/A轉換器14之輸出值將大於在第6圖中之t1之前的D/A轉換器輸出值。如第6圖中所示，此等兩個輸出值之間的差為Vstep，該差與儲存在暫存器45中之值相關。比較器16決定D/A轉換器14之輸出值DAout與Vout之間的差值之符號；在時脈C1之下一個正邊緣上(第6圖中之t4)，比較器16之輸出狀態被儲存於DFF 34中。若Vout之值大於DAout之值，則可變電容電荷泵20中之電容值即過大，因此在C4之下一個正變遷處(第6圖中之t5)，加法器/減法器從暫存器54中之值減去暫存器50中之值，且使暫存器54中之值減少等於暫存器50中之值的量。若D/Aout之值大於Vout之值，則電容值過小，因此加法器/減法器52使暫存器50中之值加上暫存器54中之值，以便在時脈C4之下一個正變遷上(第6圖中之t5)，使暫存器54中之值增加等於暫存器50中之值的量。泵20藉由增加或減少電容值而回應於計數器18之輸出變化；當在時脈C3之變遷處泵輸出增加時，此舉導致電壓變化之值的改變，該時脈C3之變遷發生在第6圖中之t5處。
在第6圖中之時間t5處，開關44再次將暫存器32之輸出耦接至D/A轉換器14之輸入。因此，D/A轉換器14之輸出值DAout將再次等於Vreg之值。比較器16再次比較DAout之值與Vout之值；若Vout之值仍然小於Vreg之值，則DFF 36之輸出將不會回應於時脈C2之下一個正邊緣(第6圖中之t6)而變化，且因此RSFF或邏輯42不變化。由於邏輯42未阻止時脈C3，故泵20之輸出值Vout繼續回應於CP之變化而增加。在C4之下一個負邊緣處(第6圖中之t7)，開關44將計數器12之輸出連接至D/A轉換器14之輸入，該計數器12之輸出已增加含於暫存器45中之區間值。因此，對於斜坡過程中之時間而言，D/A轉換器14之輸出值等於下一個所要的斜坡值。由於D/A轉換器14之輸出係連接至比較器16之輸入，故比較器16之輸出狀態將改變為等於DAout與Vout之間的差值之符號。在C1之下一個正邊緣處(第6圖中之t8)，DFF 34將儲存此狀態。
斜坡處理過程繼續，直至泵20之輸出值Vout超過Vreg之值，亦即調整值。當Vout之值超過Vreg之值時，比較器16之輸出將改變狀態，從而使DFF 36之輸出回應於時脈C2之下一個正邊緣(第6圖中之t6)而改變狀態。回應於DFF 36之輸出變化，邏輯42阻止時脈CP，以便泵20之輸出Vout不再增加。由於DFF 36之輸出亦連接至RSFF 40之設定輸入S，故DFF 36之輸出狀態之變化引起RSFF 40之輸出狀態Rsout之變化。因為RSFF 40之輸出Rsout係連接至時脈邏輯38之控制輸入，所以Rsout之變化阻止時脈C4，且開關44將暫存器32之輸出以獨一方式連接至D/A轉換器14之輸入。因此，D/A轉換器14之輸出DAout將以獨一方式等於Vreg之值，且比較器16將連續地比較泵20輸出之值Vout與所要的調整電壓Vreg。若Vout之值減小至小於Vreg之值的值，則比較器16之輸出將改變狀態，且DFF 36之輸出狀態將回應於時脈C2之正變遷而改變。回應於DFF 36之輸出狀態之變化，邏輯42將停止阻止時脈C3，且CP值回應於時脈C3之變化之所得變化將使泵20之輸出值Vout增加，直至Vout之值再次超過Vreg之值為止。只要需要Vout，例如為了規劃或抹除NVM，則將Vout調整至大於或等於Vreg之值的值之此過程將繼續。然而，RSFF 40之輸出狀態Rsout將不會回應於DFF 36之輸出狀態之任何額外變化。Rsout將不會再改變，直至重設信號RESET使RSFF 40之輸出Rsout改變狀態為止。此操作對於時間t9、t10、t11、t12及t13如第6圖中所示繼續進行。
第7圖圖示在各種負載下先前技術電荷泵之操作及本發明之操作。最左側跡線(標示為「無控制、1X負載」)為具有最小負載之先前技術電荷泵之操作；泵之輸出值在近乎2us內達到調整值。最右側跡線(標示為「無控制、2.5X負載」)為負載增加至最小負載之2.5倍時先前技術電荷泵之操作；泵之輸出值在近乎4us內達到調整值。對於某些應用而言，最小負載情況與較大負載情況之間的斜坡率之差為不可接受的。第7圖中之中間跡線(標示為「斜坡控制、1X及2.5X負載」)繪示具有最小負載及2.5倍負載之本發明之操作。由於泵之輸出值之斜坡率對於兩種負載為相等的，故本發明之操作明顯優於先前技術。
至此，應瞭解到，已提供具有第一計數器及泵級的一種電荷泵。第一計數器具有控制輸入及輸出，該控制輸入用於接收控制信號，該輸出用於提供第一計數值，其中第一計數值回應於控制信號為第一邏輯狀態而增加，且第一計數值回應於控制信號為第二邏輯狀態而減少。泵級具有可變電容器，該可變電容器具有耦接至第一計數器之輸出的一個控制輸入，以用於接收第一計數值，其中可變電容器之電容值係回應於第一計數值改變而改變，且其中電容值係用於決定在電荷泵之輸出處的輸出電壓之上升率。電荷泵可進一步包括第二計數器、數位類比轉換器及比較器。該第二計數器具有用於提供第二計數值之輸出。該數位類比轉換器具有：耦接至第二計數器之輸出的一個輸入，以及用於提供第二計數值之類比表示型態的一個輸出。該比較器具有：耦接至數位類比轉換器之輸出的一個第一輸入、耦接至電荷泵之輸出的一個第二輸入、以及用於提供控制信號至第一計數器之控制輸入的一個輸出。電荷泵可進一步包括開關，該開關耦接在第二計數器之輸出與數位類比轉換器之輸入之間，該開關具有用於接收第一時脈信號之控制輸入。電荷泵可進一步包括暫存器，該暫存器用於儲存對應於電荷泵之輸出處所要的輸出電壓之數位值，該暫存器具有選擇性地耦接至數位類比轉換器之輸入的一個輸出，其中開關交替地回應於第一時脈信號而將第二計數值及數位值耦接至數位類比轉換器之輸入。電荷泵可進一步包括第一正反器及第二正反器。該第一正反器具有：耦接至比較器之輸出的一個輸入、耦接至可變電容器之控制輸入的一個輸出、以及用於接收第二時脈信號的一個時脈輸入。該第二正反器具有：耦接至比較器之輸出的一個輸入、耦接至泵級的一個輸出、以及用於接收第三時脈信號的一個時脈輸入。電荷泵可具有另一特徵，亦即第二時脈信號及第三時脈信號之特徵在於它們為非重疊時脈信號。本電荷泵可具有另一特徵，亦即第一正反器回應於第二時脈信號之上升邊緣，且第二正反器回應於第三時脈信號之上升邊緣。本電荷泵可具有另一特徵，亦即第一計數器包括第一暫存器、加法器及第二暫存器。該第一暫存器用於儲存一區間值，該第一暫存器具有輸出。該加法器具有第一輸入、第二輸入、控制輸入及輸出，該第一輸入耦接至第一暫存器之輸出。該第二暫存器具有：耦接至加法器之輸出的一個輸入、以及耦接至加法器之第二輸入的一個輸出。本電荷泵可具有另一特徵，亦即電荷泵實施於單一積體電路上。
本文亦描述一種電荷泵，該電荷泵包括第一計數器，該第一計數器具有用於提供第一計數值之輸出。本電荷泵進一步包括數位類比轉換器，該數位類比轉換器具有：耦接至第一計數器之輸出的一個輸入、以及用於提供第一計數值之類比表示型態的一個輸出。本電荷泵進一步包括比較器，該比較器具有第一輸入、第二輸入及輸出，該第一輸入耦接至數位類比轉換器之輸出。本電荷泵進一步包括第二計數器，該第二計數器具有：耦接至比較器之輸出的一個輸入、以及用於提供第二計數值的一個輸出。本電荷泵進一步包括泵級，該泵級具有輸入、輸出及可變電容器，該輸出耦接至比較器之第二輸入，該可變電容器之電容值回應於第二計數值而改變。本電荷泵可具有另一特徵，亦即第一計數器包含第一暫存器、加法器及第二暫存器，該第一暫存器具有輸出；該加法器具有第一輸入、第二輸入及輸出，該第一輸入耦接至第一暫存器之輸出；該第二暫存器具有：耦接至加法器之輸出的一個輸入、以及耦接至加法器之第二輸入的一個輸出。本電荷泵可具有另一特徵，亦即第二計數器包含第三暫存器、加法器/減法器及第四暫存器；該第三暫存器具有輸出；該加法器/減法器具有第一輸入、第二輸入及輸出，該第一輸入耦接至第三暫存器之輸出；該第四暫存器具有：耦接至加法器/減法器之輸出的一個輸入、以及耦接至加法器/減法器之第二輸入的一個輸出。本電荷泵可進一步包括第五暫存器，該第五暫存器用於儲存對應於泵級之輸出處所要的輸出電壓之數位值，其中數位值及第一計數值係交替地提供至數位類比轉換器之輸入。本電荷泵可進一步包括開關，該開關用於交替地回應於時脈信號而將第二暫存器之輸出及第五暫存器之輸出耦接至數位類比轉換器之輸入。本電荷泵可進一步包括第一邏輯電路，該第一邏輯電路耦接在比較器之輸出與第二計數器之輸入之間。本電荷泵可具有另一特徵，亦即電荷泵實施於單一積體電路中。
本文亦描述一種電荷泵，該電荷泵包括第一計數器，該第一計數器具有用於提供第一計數值之輸出。本電荷泵進一步包括數位類比轉換器，該數位類比轉換器具有輸入及輸出。本電荷泵進一步包括第一暫存器，該第一暫存器用於儲存對應於電荷泵之輸出處所要的輸出電壓之數位值。本電荷泵進一步包括開關，該開關具有：耦接至第一暫存器之輸出的一個第一端子、耦接至第一計數器之輸出的一個第二端子、以及耦接至數位類比轉換器之輸入的一個第三端子，其中數位值及第一計數值交替地回應於時脈信號而提供至數位類比轉換器之輸入。本電荷泵進一步包括比較器，該比較器具有第一輸入、第二輸入及輸出，該第一輸入耦接至數位類比轉換器之輸出。本電荷泵進一步包括第二計數器，該第二計數器具有：耦接至比較器之輸出的一個輸入、以及用於提供第二計數值的一個輸出。本電荷泵進一步包括泵級，該泵級具有可變電容器，該可變電容器具有耦接至第二計數器之輸出以用於接收第二計數值的一個輸入，該泵級具有耦接至比較器之第二輸入的一個輸出，該泵級具有耦接至比較器之輸出的一個時脈輸入。本電荷泵可具有另一特徵，亦即第二計數器為升/降計數器，其中該升/降計數器回應於比較器之輸出為第一邏輯狀態而增加第二計數值，且升/降計數器回應於比較器之輸出為第二邏輯狀態而減少第二計數值。本電荷泵可具有另一特徵，亦即第一計數器包括第一暫存器、加法器及第二暫存器；該第一暫存器具有輸出；該加法器具有第一輸入、第二輸入及輸出，該第一輸入耦接至第一暫存器之輸出；該第二暫存器具有：耦接至加法器之輸出的一個輸入、以及耦接至加法器之第二輸入的一個輸出。本電荷泵可具有另一特徵，亦即第二計數器包含第一暫存器、加法器/減法器及第二暫存器；該第一暫存器具有輸出；該加法器/減法器具有第一輸入、第二輸入及輸出，該第一輸入耦接至第一暫存器之輸出；該第二暫存器具有：耦接至加法器/減法器之輸出的一個輸入、以及耦接至加法器/減法器之第二輸入的一個輸出。
因為實施本發明之設備在很大程度上由熟習此項技術者已知之電子組件及電路組成，所以為理解及瞭解本發明之基礎概念且以便不使本發明之教示難以理解或偏離本發明之教示，將不會以任何較如上文所說明之被認為是必需之程度更大的程度來解釋電路細節。
儘管本文參照特定實施例來描述本發明，但是在不脫離如以下申請專利範圍中闡述之本發明之範疇的情況下，可進行各種修改及變化。舉例而言，時脈可為反向的，且事件可發生在下降邊緣而非上升邊緣上，或發生在上升邊緣與下降邊緣之任何組合上。因此，將以例示性意義而非限制性意義來考慮說明書及諸圖，且所有此等修改意欲包括在本發明之範疇內。本文就特定實施例描述之任何利益、優點或問題之解決方案不意欲被視為任何或所有申請專利範圍之關鍵、必需或必要特徵或要素。
如本文所使用之用語「耦接」並非意欲限於直接耦接或機械耦接。
此外，如本文所使用之用語「一」係定義為一個或多於一個。又，即使相同申請專利範圍包括引介用語「一或更多」或「至少一個」及諸如「一」之不定冠詞時，諸如「至少一個」及「一或更多」之引介用語在申請專利範圍中之使用不應理解為意味著，用不定冠詞「一」對另一申請專利範圍要素之引介將含有此所引介的申請專利範圍要素之任何特定申請專利範圍限制於僅含有一個此要素之發明。此情況同樣適用於定冠詞之使用。
除非另有說明，否則諸如「第一」及「第二」之用語係用來任意區分此等用語描述之元件。因此，此等用語未必意欲指示此等元件之時間或其他優先順序。
10．．．電荷泵/泵
12．．．升計數器/計數器
14．．．D/A轉換器
16．．．比較器
18．．．升/降計數器/U/D計數器/計數器
20．．．可變電容器電荷泵/泵/電荷泵/可變電容電荷泵
22、Ild．．．負載
30．．．電荷泵
32、45、48、50、54‧‧‧暫存器
34、36‧‧‧D型正反器/DFF
38‧‧‧時脈邏輯
40‧‧‧RS正反器/RSFF
42‧‧‧邏輯
44‧‧‧開關
46‧‧‧加法器
52‧‧‧加法器/減法器
Cp‧‧‧充電電容器
Csm‧‧‧平滑電容器
Ish‧‧‧分路電流
Cl‧‧‧負載電容器
D/Aout‧‧‧D/A轉換器之輸出值
Vout‧‧‧泵之輸出值/泵之輸出電壓
Vreg‧‧‧調整電壓值/所要的調整電壓/調整值
Vstep‧‧‧輸出值之間的差
S‧‧‧設定輸入
R‧‧‧重設輸入
Rsout‧‧‧輸出
C1~C4‧‧‧時脈
CP‧‧‧泵時脈/時脈
CLK‧‧‧主時脈/時脈
t0-t13‧‧‧時間
RESET‧‧‧重設信號
第1圖為第一類型之先前技術電荷泵之電路圖；
第2圖為第二類型之先前技術電荷泵之電路圖；
第3圖為圖示先前技術電荷泵特性之圖表；
第4圖為控制輸出電壓之上升的電荷泵之電路圖；
第5圖為具有額外特徵之第4圖之電荷泵之電路圖；
第6圖為出現在第5圖之電荷泵中之多個信號之圖表；以及
第7圖為圖示先前技術及第5圖之電荷泵之電荷泵特性的圖表。
12．．．升計數器/計數器
14．．．D/A轉換器
16．．．比較器
18．．．升/降計數器/U/D計數器/計數器
20．．．可變電容器電荷泵/泵/電荷泵/可變電容電荷泵
22．．．負載
30．．．電荷泵
32、48、50、54．．．暫存器
34、36．．．D型正反器/DFF
38．．．時脈邏輯
40．．．RS正反器/RSFF
42．．．邏輯
44．．．開關
46．．．加法器
52．．．加法器/減法器
C1~C4．．．時脈
CP．．．泵時脈/時脈
CLK．．．主時脈/時脈
D/Aout．．．D/A轉換器之輸出值
S．．．設定輸入
R．．．重設輸入
Rsout．．．輸出
RESET．．．重設信號
Vout．．．泵之輸出值/泵之輸出電壓

Claims (15)

  1. 一種電荷泵，該電荷泵包含：一第一計數器，具有一控制輸入及一輸出，該控制輸入用於接收一控制信號，該輸出用於提供一第一計數值，其中該第一計數值回應於該控制信號為一第一邏輯狀態而增加，且該第一計數值回應於該控制信號為一第二邏輯狀態而減少；一泵級，具有一可變電容器，該可變電容器具有一控制輸入，該控制輸入耦接至該第一計數器之該輸出，以用於接收該第一計數值，其中該可變電容器之一電容值回應於該第一計數值改變而改變，且其中該電容值用於決定在該電荷泵之一輸出處的一輸出電壓之一上升率；一第二計數器，該第二計數器具有用以提供一第二計數值之一輸出；一數位類比轉換器，該數位類比轉換器具有：耦接至該第二計數器之該輸出的一個輸入、以及用以提供該第二計數值之一類比表示型態的一個輸出；以及一比較器，該比較器具有：耦接至該數位類比轉換器之該輸出的一個第一輸入、耦接至該電荷泵之該輸出的一個第二輸入、以及用以提供該控制信號至該第一計數器之該控制輸入的一個輸出；以及一開關，該開關耦接在該第二計數器之該輸出與該數位類比轉換器之該輸入之間，該開關具有用以接收一 第一時脈信號之一控制輸入。
  2. 如申請專利範圍第1項之電荷泵，該電荷泵進一步包含：一暫存器，該暫存器用於儲存對應於該電荷泵之該輸出處一所要的輸出電壓之一數位值，該暫存器具有選擇性地耦接至該數位類比轉換器之該輸入的一個輸出；其中該開關交替地回應於該第一時脈信號而將該第二計數值及該數位值耦接至該數位類比轉換器之該輸入。
  3. 如申請專利範圍第2項之電荷泵，該電荷泵進一步包含：一第一正反器，該第一正反器具有：耦接至該比較器之該輸出的一個輸入、耦接至該可變電容器之該控制輸入的一個輸出、以及用以接收一第二時脈信號的一個時脈輸入；以及一第二正反器，該第二正反器具有：耦接至該比較器之該輸出的一個輸入、耦接至該泵級的一個輸出、以及用以接收一第三時脈信號的一個時脈輸入。
  4. 如申請專利範圍第3項之電荷泵，其中該第二時脈信號及該第三時脈信號之特徵在於為非重疊時脈信號。
  5. 如申請專利範圍第3項之電荷泵，其中該第一正反器回應於該第二時脈信號之上升邊緣，且該第二正反器回應於該第三時脈信號之上升邊緣。
  6. 如申請專利範圍第1項之電荷泵，其中該第一計數器包含：一第一暫存器，該第一暫存器用於儲存一區間值， 該第一暫存器具有一輸出；一加法器，該加法器具有一第一輸入、一第二輸入、一控制輸入及一輸出，該第一輸入耦接至該第一暫存器之該輸出；以及一第二暫存器，該第二暫存器具有：耦接至該加法器之該輸出的一個輸入、以及耦接至該加法器之該第二輸入的一個輸出。
  7. 如申請專利範圍第1項之電荷泵，其中該電荷泵實施在一單一積體電路上。
  8. 一種電荷泵，該電荷泵包含：一第一計數器，該第一計數器具有用以提供一第一計數值之一輸出；一數位類比轉換器，該數位類比轉換器具有：耦接至該第一計數器之該輸出的一個輸入、以及用以提供該第一計數值之一類比表示型態的一個輸出；一比較器，該比較器具有一第一輸入、一第二輸入及一輸出，該第一輸入耦接至該數位類比轉換器之該輸出；一第二計數器，該第二計數器具有：耦接至該比較器之該輸出的一個輸入、以及用以提供一第二計數值的一個輸出；一泵級，該泵級具有一輸入、一輸出及一可變電容器，該輸出耦接至該比較器之該第二輸入，該可變電容器之一電容值回應於該第二計數值而改變； 其中該第一計數器包含：一第一暫存器，該第一暫存器具有一輸出；一加法器，該加法器具有一第一輸入、一第二輸入及一輸出，該第一輸入耦接至該第一暫存器之該輸出；以及一第二暫存器，該第二暫存器具有：耦接至該加法器之該輸出的一個輸入、以及耦接至該加法器之該第二輸入的一個輸出；其中該第二計數器包含：一第三暫存器，該第三暫存器具有一輸出；一加法器/減法器，該加法器/減法器具有一第一輸入、一第二輸入及一輸出，該第一輸入耦接至該第三暫存器之該輸出；一第四暫存器，該第四暫存器具有：耦接至該加法器/減法器之該輸出的一個輸入、以及耦接至該加法器/減法器之該第二輸入的一個輸出；以及一第五暫存器，該第五暫存器用於儲存對應於在該泵級之該輸出處一所要的輸出電壓之一數位值，其中將該數位值及該第一計數值交替地提供至該數位類比轉換器之該輸入。
  9. 如申請專利範圍第8項之電荷泵，該電荷泵進一步包含一開關，該開關用於交替地回應於一時脈信號而將該第二暫存器之該輸出及該第五暫存器之一輸出耦接至該數位類比轉換器之該輸入。
  10. 如申請專利範圍第8項之電荷泵，該電荷泵進一步包含一第一邏輯電路，該第一邏輯電路耦接在該比較器之該輸出與該第二計數器之該輸入之間。
  11. 如申請專利範圍第8項之電荷泵，其中該電荷泵實施在一單一積體電路中。
  12. 一種電荷泵，該電荷泵包含：一第一計數器，該第一計數器具有用以提供一第一計數值之一輸出；一數位類比轉換器，該數位類比轉換器具有一輸入及一輸出；一第一暫存器，該第一暫存器用於儲存對應於在該電荷泵之一輸出處一所要的輸出電壓之一數位值；一開關，該開關具有：耦接至該第一暫存器之該輸出的一個第一端子、耦接至該第一計數器之該輸出的一個第二端子、以及耦接至該數位類比轉換器之該輸入的一個第三端子，其中該數位值及該第一計數值係交替地回應於一時脈信號而提供至該數位類比轉換器之該輸入；一比較器，該比較器具有一第一輸入、一第二輸入及一輸出，該第一輸入耦接至該數位類比轉換器之該輸出；一第二計數器，該第二計數器具有：耦接至該比較器之該輸出的一個輸入、以及用以提供一第二計數值的一個輸出；以及 一泵級，該泵級具有一可變電容器，該可變電容器具有耦接至該第二計數器之該輸出以用於接收該第二計數值的一個輸入，該泵級具有耦接至該比較器之該第二輸入的一個輸出，且該泵級具有耦接至該比較器之該輸出的一個時脈輸入。
  13. 如申請專利範圍第12項之電荷泵，其中該第二計數器為一升/降計數器，其中該升/降計數器回應於該比較器之該輸出為一第一邏輯狀態而增加該第二計數值，且該升/降計數器回應於該比較器之該輸出為一第二邏輯狀態而減少該第二計數值。
  14. 如申請專利範圍第12項之電荷泵，其中該第一計數器包含：一第一暫存器，該第一暫存器具有一輸出；一加法器，該加法器具有一第一輸入、一第二輸入及一輸出，該第一輸入耦接至該第一暫存器之該輸出；以及一第二暫存器，該第二暫存器具有：耦接至該加法器之該輸出的一個輸入、以及耦接至該加法器之該第二輸入的一個輸出。
  15. 如申請專利範圍第12項之電荷泵，其中該第二計數器包含：一第一暫存器，該第一暫存器具有一輸出；一加法器/減法器，該加法器/減法器具有一第一輸入、一第二輸入及一輸出，該第一輸入耦接至該第一暫 存器之該輸出；以及一第二暫存器，該第二暫存器具有：耦接至該加法器/減法器之該輸出的一個輸入、以及耦接至該加法器/減法器之該第二輸入的一個輸出。
TW100128354A 2010-08-27 2011-08-09 具有斜坡率控制措施的電荷泵 TWI521844B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/870,464 US8310300B2 (en) 2010-08-27 2010-08-27 Charge pump having ramp rate control

Publications (2)

Publication Number Publication Date
TW201214939A TW201214939A (en) 2012-04-01
TWI521844B true TWI521844B (zh) 2016-02-11

Family

ID=44582340

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100128354A TWI521844B (zh) 2010-08-27 2011-08-09 具有斜坡率控制措施的電荷泵

Country Status (4)

Country Link
US (1) US8310300B2 (zh)
EP (1) EP2424094B1 (zh)
CN (1) CN102386763B (zh)
TW (1) TWI521844B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9124296B2 (en) 2012-06-27 2015-09-01 Analog Devices Global Multi-stage string DAC
US8912940B2 (en) * 2012-11-14 2014-12-16 Analog Devices Technology String DAC charge boost system and method
US8912939B2 (en) 2012-12-14 2014-12-16 Analog Devices Technology String DAC leakage current cancellation
US9553567B2 (en) * 2013-06-03 2017-01-24 Qorvo Us, Inc. Fast settling charge pump with frequency hopping
TWI523389B (zh) * 2013-08-16 2016-02-21 Sitronix Technology Corp A power supply circuit with a complex charge pump
TWI512714B (zh) 2013-08-19 2015-12-11 Sitronix Technology Corp A power supply circuit of a display device
US9088280B2 (en) 2013-10-30 2015-07-21 Freescale Semiconductor, Inc. Body bias control circuit
EP2884643B1 (en) * 2013-12-11 2022-07-13 Nxp B.V. DC-DC voltage converter and conversion method
US9653126B2 (en) 2014-01-27 2017-05-16 Sandisk Technologies Llc Digital ramp rate control for charge pumps
FR3041807B1 (fr) 2015-09-24 2017-12-08 Stmicroelectronics Rousset Procede de controle d'un cycle d'ecriture de memoire de type eeprom et dispositif correspondant
CN106787685B (zh) * 2015-11-20 2019-10-11 意法半导体研发(深圳)有限公司 使用软启动的负电荷泵
WO2019161866A1 (en) 2018-02-22 2019-08-29 Aalborg Universitet A two-terminal active capacitor device
US11515067B2 (en) 2018-02-22 2022-11-29 Aalborg Universitet Two-terminal active inductor device
US10804794B2 (en) * 2018-09-19 2020-10-13 Dialog Semiconductor (Uk) Limited System and method for controlling a charge pump
CN109639134A (zh) * 2019-01-11 2019-04-16 上海艾为电子技术股份有限公司 一种斜率控制电路
US11881280B2 (en) 2020-11-30 2024-01-23 Stmicroelectronics International N.V. Circuit and method for constant slew rate in high voltage charge pumps

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4326134A (en) 1979-08-31 1982-04-20 Xicor, Inc. Integrated rise-time regulated voltage generator systems
JPH07120929B2 (ja) * 1990-10-29 1995-12-20 三菱電機株式会社 パルス発生回路
US5168174A (en) 1991-07-12 1992-12-01 Texas Instruments Incorporated Negative-voltage charge pump with feedback control
US5365121A (en) 1993-03-08 1994-11-15 Motorola Inc. Charge pump with controlled ramp rate
US5563779A (en) * 1994-12-05 1996-10-08 Motorola, Inc. Method and apparatus for a regulated supply on an integrated circuit
US5945870A (en) 1996-07-18 1999-08-31 Altera Corporation Voltage ramp rate control circuit
US5801987A (en) 1997-03-17 1998-09-01 Motorola, Inc. Automatic transition charge pump for nonvolatile memories
US6320796B1 (en) * 2000-11-10 2001-11-20 Marvell International, Ltd. Variable slope charge pump control
JP3700173B2 (ja) * 2002-05-28 2005-09-28 ソニー株式会社 電圧変換制御回路及び方法
US6980047B1 (en) 2002-06-20 2005-12-27 Taiwan Semiconductor Manufacturing Company Low power high voltage ramp-up control circuit
ITMI20022268A1 (it) 2002-10-25 2004-04-26 Atmel Corp Circuito pompa di cariche variabile con carico dinamico
US6693410B1 (en) 2002-12-16 2004-02-17 Adc Dsl Systems, Inc. Power sequencing and ramp rate control circuit
KR100559451B1 (ko) * 2003-09-17 2006-03-10 한국과학기술원 Ｃｍｏｓ 이미지센서
US7173477B1 (en) * 2003-12-19 2007-02-06 Cypress Semiconductor Corp. Variable capacitance charge pump system and method
US7512008B2 (en) 2005-11-30 2009-03-31 Atmel Corporation Circuit to control voltage ramp rate
US7542351B2 (en) 2007-05-31 2009-06-02 Freescale Semiconductor, Inc. Integrated circuit featuring a non-volatile memory with charge/discharge ramp rate control and method therefor
US7889523B2 (en) 2007-10-10 2011-02-15 Freescale Semiconductor, Inc. Variable load, variable output charge-based voltage multipliers
US7630250B2 (en) 2007-10-16 2009-12-08 Spansion Llc Controlled ramp rates for metal bitlines during write operations from high voltage driver for memory applications

Also Published As

Publication number Publication date
US8310300B2 (en) 2012-11-13
CN102386763A (zh) 2012-03-21
US20120049917A1 (en) 2012-03-01
TW201214939A (en) 2012-04-01
CN102386763B (zh) 2016-07-06
EP2424094A3 (en) 2017-01-11
EP2424094B1 (en) 2019-12-11
EP2424094A2 (en) 2012-02-29

Similar Documents

Publication Publication Date Title
TWI521844B (zh) 具有斜坡率控制措施的電荷泵
TWI519046B (zh) 具低漣波輸出信號的電荷泵電壓調整器與相關控制方法
US9287781B2 (en) Single inductor multiple output converter
US8912778B1 (en) Switching voltage regulator employing current pre-adjust based on power mode
US20090086511A1 (en) Converter circuit with pulse width frequency modulation and method thereof
US10381854B2 (en) Digital controlled battery charging system
JP5142861B2 (ja) 内部電圧発生回路
US20070285151A1 (en) Power supply circuit
US8633758B2 (en) Semiconductor device having boosting circuit
US10354611B2 (en) Low power high frequency digital pulse frequency modulator
CN108054916B (zh) 一种电荷泵系统
JP2014531192A (ja) スイッチモード電源制御装置
CN109643954B (zh) 使用耦接电感器的降压转换器的固定断路时间控制
TWI665857B (zh) 調節電壓的方法及使用該方法的電子裝置
TW201336212A (zh) 充電幫浦裝置及其驅動能力調整方法
CN104868918A (zh) 积分模数转换器
TWI534600B (zh) 觸控系統之電源管理裝置
US20160261261A1 (en) Methods and Apparatus for a Burst Mode Charge Pump Load Switch
US20050127982A1 (en) Charge pump circuit with a brief settling time and high output voltage regulation precision
CN109643953B (zh) 用于电压转换器的数字辅助控制环
US9812956B2 (en) Artificial ripple modulation control circuitry
KR102454863B1 (ko) 차지 펌프 회로 및 이를 포함하는 내부 전압 생성 회로
US9030246B2 (en) Semiconductor device
KR20230001463A (ko) 전압생성회로
CN111800002B (zh) 电荷泵的峰值电流控制电路