CN109643953B

CN109643953B - 用于电压转换器的数字辅助控制环

Info

Publication number: CN109643953B
Application number: CN201780052675.2A
Authority: CN
Inventors: H·阿塔赫; J·B·弗莱彻; E·O·托雷斯; F·戈兹尼
Original assignee: Apple Inc
Current assignee: Apple Inc
Priority date: 2016-09-22
Filing date: 2017-08-23
Publication date: 2020-11-13
Anticipated expiration: 2037-08-23
Also published as: WO2018057214A1; CN109643953A; US9843330B1

Abstract

本发明公开了一种装置，包括驱动器电路、比较器电路和计数器电路。驱动器电路可被配置为向负载电路供应电流。比较器电路可被配置为执行参考电压与负载电路两端的电压的比较。计数器电路可被配置为基于比较来修改数字计数值。驱动器电路可被进一步配置为使用数字计数值来调节电流的值。

Description

用于电压转换器的数字辅助控制环

背景技术

技术领域

本文所述的实施方案涉及集成电路实现的领域，更具体地讲，涉及降压转换器电路的实现。

相关技术描述

计算系统可包括一个或多个片上系统(SoC)，每个系统可将若干不同功能集成到单个集成电路上。在单一集成电路中包括众多功能的情况下，例如，移动计算系统诸如平板电脑中的芯片数量可以保持很低，这可以实现针对此类移动计算系统的减少的组装成本以及更小的形状因数。SoC中可包括很多功能块，诸如存储器、计时器、串行端口、锁相环(PLL)、模数转换器(ADC)等。各种SoC和/或给定SoC上的各种功能块可能利用不同电压电平的功率信号。由于计算系统可包括具有给定输出电压电平的单个电源，因此可使用一个或多个电压转换器或电压调节器来生成不同电压电平的功率信号。

在给定计算系统中实现电压调节电路的设计者可从各种电压转换和电压调节电路中选择。用于将具有第一电压的DC功率信号转换成具有第二电压的DC功率信号的电路类型包括线性调节器和开关调节器。降压转换器(有时也称为降压调节器)是开关调节器的一个示例。

发明内容

本发明公开了电压转换装置的各种实施方案。广义地讲，设想了一种装置、系统和方法，其中该装置包括驱动器电路、比较器电路和计数器电路。驱动器电路可被配置为向负载电路供应电流。比较器电路可被配置为执行参考电压与负载电路两端的电压的比较。计数器电路可被配置为基于比较来修改数字计数值。驱动器电路可被进一步配置为使用数字计数值来调节电流的值。

在另一个实施方案中，该计数器电路可以被进一步配置为响应于来自负载电路的负载电路的至少一部分正从第一操作状态切换到第二操作状态的指示，存储特定数字计数值。在另一个实施方案中，该计数器电路可以被进一步配置为响应于来自负载电路的负载电路的至少一部分正从第二操作状态切换到第一操作状态的指示，读取所存储的特定数字计数值。该计数器电路还可被配置为利用所存储的特定数字计数值替换当前的数字计数值。

在一个实施方案中，计数器电路可被进一步配置为响应于确定基准电压与负载电路两端的电压之间的差值大小小于阈值差值而在第一模式下操作，否则在第二模式下操作。在另一个实施方案中，为了在第一模式下操作，该计数器电路还可被配置为基于比较修改第一数字计数值，以及保持第二数字计数值的恒定值。该计数器电路可被进一步配置为级联第一数字计数值与固定恒定值，以及将级联的第一数字计数值发送到驱动器电路，以用于调节电流的值。

在另一个实施方案中，为了在第二模式下操作，该计数器电路还可被配置为保持第一数字计数值的恒定值。该计数器电路还可被配置为以基于比较的方式修改第二数字计数值，以及将第二数字计数值发送到驱动器电路，用于调节电流的值。在另一个实施方案中，为了在第二模式下操作，计数器电路可被进一步配置为响应于确定自从第二数字计数值的最近修改所接收的控制信号的值已切换，保持第二数字计数值的恒定值。

附图说明

下面的详细描述参照附图，现在对这些附图进行简要说明。

图1示出了电压转换系统的一个实施方案的框图。

图2示出了用于电压转换器的伺服控制环电路的一个实施方案的框图。

图3示出了描绘用于电压转换器的一个实施方案的波形的图示。

图4示出了描绘用于电压转换器的另一个实施方案的波形的图示。

图5示出了描绘用于操作针对电压转换器的伺服控制环电路的方法的一个实施方案的流程图。

图6示出了例示用于更新伺服控制环电路中计数值的方法的一个实施方案的流程图。

图7示出了用于电压转换器的伺服控制环电路的另一个实施方案的框图。

图8示出了描绘用于电压转换器另一个实施方案的波形的图示。

图9示出了描绘了用于操作针对电压转换器的伺服控制环电路的方法的一个实施方案的流程图。

图10示出了例示用于操作伺服控制环电路中的计数器的方法的一个实施方案的流程图。

虽然本公开中所述的实施方案可受各种修改形式和另选形式的影响，但是其具体实施方案在附图中以举例的方式示出并将在本文详细描述。然而，应当理解，附图和对其的详细描述不旨在将实施方案限制为所公开的特定形式，而相反，本发明旨在涵盖落入所附权利要求书的实质和范围内的所有修改、等同物和另选方案。本文所使用的标题仅用于组织目的，并不旨在用于限制说明书的范围。如在整个本申请中所使用的那样，以允许的意义(即，意味着具有可能性)而非强制的意义(即，意味着必须)使用“可能”一词。类似地，字词“包括”、“包含”是指包括但不限于。

各种单元、电路或其他部件可被描述为“被配置为”执行一个或多个任务。在此类上下文中，“被配置为”为通常表示“具有”在操作期间执行一个或多个任务的“电路”的结构的宽泛表述。如此，即使在单元/电路/部件当前未接通时，单元/电路/部件也可被配置为执行任务。通常，形成与“被配置为”对应的结构的电路可包括硬件电路。类似地，为了描述中方便，可将各种单元/电路/部件描述为执行一个或多个任务。此类描述应当被解释为包括短语“被配置为”。表述被配置为执行一个或多个任务的单元/电路/部件明确地旨在对该单元/电路/部件不调用35 U.S.C.§112(f)的解释。

本说明书包括参考“一个实施方案”或“实施方案”。短语“在一个实施方案中”或“在实施方案中”的出现不一定是指相同的实施方案，尽管通常设想包括特征的任何组合的实施方案，除非在本文明确地否认。特定特征、结构或特性可以与本公开一致的任何合适的方式被组合。

具体实施方式

可以在很多计算系统中发现电压转换电路，向一个或多个集成电路(IC)或给定IC中的电路子集提供特定电压电平的电源信号。降压转换器是一种类型的电压转换电路，其可用于生成具有给定电压电平的信号。降压转换器接收输入功率信号(Vin)并生成具有降低的电压电平的输出功率信号(Vout)。为了将Vin的电压电平降低到Vout上所需的电压电平，降压转换器可通过例如开关、晶体管或另一类型的跨导器件将Vin耦合到Vout给定量的时间。

降压调节器可包括一个或多个控制电路，控制电路向耦接到输出的负载(即，IC或其他电路)生成所需的电压电平的功率信号。这些控制电路中的每个可生成在给定量时间内启用和禁用相应跨导器件的信号。例如，部件诸如电容器和电感器可用于存储电荷并且在晶体管关闭的时间段期间调节电流。Vout的电压电平可取决于晶体管导通和关闭的平均时间量，其分别被称为“导通时间”或“Ton”和“关闭时间”或“Toff”。控制电路，在本文中也称为“主控制环”或简称“主环”，可生成具有给定频率的脉宽调制(PWM)和/或脉冲频率调制(PFM)信号。在主控制环对来自Vout信号的反馈做出响应时，可以在一个或多个周期上对所生成的信号做出调节。例如，可监测流往负载的电压电平(Vout)或电流(Iout)的量，并且可基于该反馈来调节PWM/PFM信号，以提供更多或更少功率，从而匹配来自负载的需求。

来自负载的功率需求增大或减小可导致主控制环难以完全匹配的Vout电压电平的相应减小或增大。主环可能够对增大或减小的电力需求中的大部分做出响应，但可能不能保持Vout所需的电压电平。在一些实施方案中，可使用辅助控制环(本文也称为“伺服控制环”或简称“伺服环”)对突发大量功率改变做出响应，而主控制环主要对更平缓的改变做出响应。伺服控制环的一个考虑是伺服环对电力需求变化做出响应所在的频率。伺服控制环的频率可被设计成小于主控制环的频率，否则，如果两个控制环的频率太接近，则它们可能在两个控制环都对同一反馈做出响应时导致Vout功率信号的振荡，并实际上使响应“加倍”，从而导致过度补偿并导致Vout比期望增大或减小更多。

一些伺服控制环利用电阻器和电容器(RC)电路来过滤掉Vout或Iout中的更高频率变化，使得伺服环接收更慢的变化。然而，为了实现这一点，可能需要具有大时间常数的RC电路。在IC上制造具有大电阻和电容值的部件可能是有问题的，因为与其他部件相比，此类部件可能消耗相对较大量的管芯面积。

在本公开中描述了电压转换电路的各种实施方案。附图中所示和下文所述的实施方案可提供方法和系统，用于创建数字伺服控制环而不需要大时间常数的RC电路。

本文示出和描述的实施方案可采用CMOS电路。然而，在各种其他实施方案中，可采用其他合适的技术。

本公开中使用了一些参考SoC设计和CMOS电路常用的术语。为了清楚起见，应当指出的是，“高”或“高逻辑电平”是指大到足以导通n沟道金属氧化物半导体场效应晶体管(MOSFET)并关闭p沟道MOSFET的电压，而“低”或“低逻辑电平”是指小到足以实现相反目的的电压。在其他实施方案中，不同的技术可导致针对“低”和“高”的不同电压电平。

图1中示出了电压转换器的一个实施方案的框图。在所示的实施方案中，电压转换器100包括耦接到主控制环102和伺服控制环106的电源101。主控制环102继而耦接到电感器(L)103。L 103进一步耦接到电容器(C)104和负载105。功率信号Vin 121由电源101生成，并且功率信号Vout 122被供应到L 103的第一端子。负载105从L 103的第二端子接收Vload123。在各种实施方案中，电压转换器100可被配置为用于各种计算应用中，诸如台式计算机、膝上型计算机、平板电脑、智能电话或可穿戴设备。

例如，电源101可对应于任何合适的电源，诸如DC电源、一个或多个电池、电池充电器或电压调节电路。在例示的实施方案中，电源101在第一电压电平生成电源信号Vin 121。多个电路可耦接到电源101以接收Vin 121。一些电路可使用电压电平比Vin 121的电压电平低的电源信号。此类电路可替代地从电压转换器100接收Vout。

在例示的实施方案中，主控制环102接收Vin 121，并且生成具有所需电压电平的Vout 122。为了达到期望的电压电平，主控制环102利用控制信号开关跨导器件，诸如例如，CMOS晶体管，导致Vin 121在工作时间的一部分内被耦合到L 103。主控制环102接收流过L103的电流量的指示，并且使用该反馈来调节控制信号，以保持Vout 122的电压电平接近所需的电平。在一些实施方案中，主控制环102利用两种模式之一生成Vout 122，该两种模式即脉冲宽度调制(PWM)模式和脉冲频率调制(PFM)模式。在PWM模式下，主控制环102使用对应于Ton和Toff时间的固定频率PWM信号来生成控制信号。脉冲的宽度对应于供应到L 103的电流的量，脉冲越宽，供应越多电流。在PFM模式下，主控制环102使用固定宽度脉冲生成控制信号，改变脉冲的频率以调节供应到L 103的电流的量。脉冲频率越高，则向L 103供应越多电流。

在任一操作模式下，主控制环102都在PWM或PFM信号的一个或多个周期之后更新控制信号。例如，在PWM模式下，主控制环102可根据每个PWM周期之后Vload 123的电压电平，调节PWM信号的脉冲宽度。在PFM模式下，主控制环102可在PFM信号的几个周期之后调节脉冲的频率。

L 103对应于任何适当类型的电感器件。在一些实施方案中，L 103可对应于离散部件，诸如例如绕磁芯盘绕的线材，或缠绕在一定长度线材周围的磁膜。离散L 103可通过接合焊盘、端子或输入/输出管脚耦接到主控制环102。在其他实施方案中，L 103可在与主控制环102相同的IC上制造。同样，电容器C 104对应于任何合适类型的电容式器件，并且可为耦接到主控制环102或在同一IC上制造的离散部件。

在例示的实施方案中，负载105接收Vload 123作为电源信号。负载105可对应于任何有源或无源电路，包括但不限于处理器、片上系统(SoC)、RF收发器或传感器(例如，光传感器、触摸传感器、陀螺仪传感器、温度传感器等)。在任何给定时间，根据当前的操作动态，负载105可能会消耗多种电流之一。例如，如果负载105对应于SoC，则负载105可在处于降低功率状态的同时消耗少量的电流，并且在处于完全操作状态时消耗显著更大量的电流。在Ton时间段期间，如果将负载105切换到降低功率状态，那么来自L 103的过剩电流可以流到C 104而不是负载105。相比之下，如果负载105从降低功率状态切换到更高功率状态，从而汲取比流经L 103更多的电流，那么可以由C 104提供额外电流。

在一些实施方案中，主控制环102可能无法针对负载105的所有电流要求将Vout122恰好调节到期望电压电平。主控制环102可被设计成一个或两个Iload 124电流范围上的最大效率操作。在期望将Vload 123保持尽可能接近所需电压电平的实施方案中，可包括辅助控制环。伺服控制环106对应于用于电压转换器100的辅助控制环。

在例示的实施方案中，伺服控制环106提供辅助控制环以补偿由于负载105的变化电流需求而从Vout 122所期望电压电平的偏离。在来自负载105的高电流需求时间期间，伺服控制环106可生成控制信号以提高供应到L 103的电流的量。与主控制环102类似，伺服控制环106接收流过L 103的电流量的指示，并且使用此反馈来调节供应给L 103的额外电流量，以保持Vout 122的电压电平比主控制环102单独能够达到的更靠近所需电平。

如上所述，主控制环102和伺服控制环106都接收指示Vload 123的电压电平、Iload 124的电流量或两者组合的反馈。如本文所提及的，主控制环102和伺服控制环106每次调节到其相应控制信号之间的时间间隔被称为相应环的“时间常数”。如果主控制环102和伺服控制环106都具有类似的时间常数，则所得的调节可能会过度补偿并导致Vout 122的电压电平超过或达不到所需的电压电平。例如，如果主控制环102和伺服控制环106均接收到Vload 123的电平下降到期望电平之下的指示，那么主控制环102和伺服控制环106两者都可做出独立的调节以对下降做出补偿，由此生成过多补偿并导致Vout 122的电平上升到期望电压电平以上。后续反馈可指示过冲，导致主控制环102和伺服控制环106两者进行调节以补偿过冲，从而导致达不到Vout 122所需电压电平的过度补偿。在一些实施方案中，过冲和达不到的这种循环可以继续，导致Vout 122上传播到Vload 123并进入包括在负载105中的电路的非期望振荡。

为了防止这些不期望的效应，在该实施方案中，伺服控制环106被设计成具有比主控制环102更长的时间常数。通过以较长的时间常数操作伺服控制环106，由伺服控制环106进行的调节将不连续地与主控制环102的调节重叠，并且因此可避免频繁发生过度补偿，并减轻期望电压电平的不期望过冲和达不到。

需注意，图1所示的电压转换器仅为一个示例。图1中仅示出了展示所公开的概念所需的部件。在其他实施方案中可包括额外和/或不同的部件。此外，根据电压转换器预期的具体应用，部件的不同配置是可能的。

转向图2，示出了用于电压转换器的伺服控制环电路的一个实施方案的框图。在一些实施方案中，伺服控制环200可对应于图1中的伺服控制环106的至少一部分。伺服控制环200包括耦接到计数电路(计数器)203的比较器202，其继而耦接到数模转换器(DAC)204。DAC 204生成偏移电流(Ioffset)228，该偏移电流被组合到主控制环(Vmain)220的输出以生成输出电压(Vout)222。接收到几个信号作为输入Vload 223、参考电压(Vref)224和时钟信号226。比较器202生成上行信号227。

在例示的实施方案中，伺服控制环200使用比较器202比较所接收信号Vload 223和Vref 224的电压电平。在各种实施方案中，Vref 224可以被生成为具有恒定电压电平的信号，诸如例如，带隙电压参考的输出或电压调节器的输出。Vref 224的电压电平可被选择为对应于Vload 223的期望电压电平。Vload 223可对应于图1中Vload 123的电压电平，或者在其他实施方案中，可与Vload 123的电压电平成比例。例如，在一个实施方案中，Vref224可由具有300毫伏(mV)电压电平的带隙电压参考生成。Vload 123的期望电压电平可为1200mV。为了将Vref 224与Vload 223比较，Vload 223可对应于Vload 123的四分之一，使得在Vload 123的电平为1200mV时，Vload 223的电平为300mV。比较器202比较Vload 223和Vref 224的电压电平。如果Vload 223的电压电平小于Vref 224的电压电平，则比较器202生成上行信号227上的逻辑高值，否则在上行信号227上生成逻辑低值。

需注意，各种设计样式中的任一种都可用于比较器202。例如，比较器202可采用感测放大器、模拟比较器或任何其他适当电路来比较两个或更多个信号的电压电平。

计数器203从比较器202接收上行信号227。上行信号227上的逻辑高值导致计数器203响应于时钟信号226上的活动边缘而使计数值递增，而逻辑低值导致计数器203响应于活动边缘使计数值递减。如本文所用，“活动边缘”是指在给定信号上高至低的过渡或低至高的过渡，这导致耦合到给定信号的电路中的反应。在一些实施方案中，高到低和低到高过渡都可以是针对特定电路的活动边缘。

在例示的实施方案中，计数器203的计数值在Vload 223的电平小于Vref 224的电平时递增，否则递减。因此，更高计数值对应于Vref 224的电压电平，Vref 224的电压电平在更长时间内比Vload 223的电压电平更高。相反，更低的计数值对应于Vref 224的电平，Vref 224的电平在更长时间内低于Vload 223的电平。

计数值是由DAC 204从计数器203接收的。在一个实施方案中，DAC 204是基于所接收的计数值生成特定量电流(Ioffset电流228)的电流DAC。更高的计数值对应于生成的较大量的Ioffset电流228，反之亦然。Ioffset 228被供应到Vmain 220中以支持Vout 222的生成。在例示的实施方案中，Vmain对应于来自主控制环，诸如例如图1中的主控制环102的输出。Vout 222对应于图1中的Vout 122。至Vout 222增大/减小的电流可导致对应增大/减小到Vload 223的电压电平，由此减小/增大Vload 223的电压电平与Vref 224的电压电平的差异。该比较基于伺服控制环200的时间常数而重复。在例示的示例中，期望的时间常数用于确定时钟信号226的频率。如上文针对图1所公开的，伺服控制环106的时间常数可被选择为大于主控制环102的时间常数。

在一些实施方案中，可以存储来自计数器203的一个或多个计数值以供稍后使用。例如，可以针对负载105的特定操作状态，诸如例如，在负载105处于降低功率状态和/或完全操作状态中时，存储计数值。当已知负载105返回对应状态时，可读取存储的计数值并预加载到计数器203中的计数寄存器中。在其他实施方案中，当预测负载105重新进入对应状态时，可预加载所存储的值。例如，如果负载105当前处于高电流操作状态并且切换到降低功率状态，则Iload 124可能急剧下降。在若干次Iload 124测量之后，伺服控制环200可基于Iload 124测量确定负载105已重新进入降低的功率状态，并且为计数器寄存器预加载针对降低功率状态的所存储的计数值。

需注意，图2所示的系统仅为一个示例。在其他实施方案中，根据旨在用于系统的特定应用，不同功能块和功能块的不同配置是可能的。

转到图3，示出了描绘用于电压转换器的一个实施方案的波形的图示。图3中的图示300示出了与电压转换器，诸如例如图1中的电压转换器100的操作相关联的几种波形，该电压转换器包括伺服环，诸如例如，图2中的伺服控制环200。共同参考图1-图3，波形301描绘随着时间(x轴)变化的Iload电流124(y轴)。波形302示出了在伺服控制环200不活动的情况下，Vload 223的电压(y轴)相对于时间(x轴)的一个实施方案。计数器203相对于时间(x轴)的值(y轴)由波形303表示，而波形304示出了DAC 204随时间供应的Ioffset电流228。波形305示出了在伺服控制环200活动的情况下，Vload 223的电压(y轴)相对于时间(x轴)的一个实施方案。波形302和305均包括表示Vref 224的电压电平的虚线。

在例示的实施方案中，伺服控制电路200不活动，在时间t0处，负载105可处于降低功率状态中，电流需求低，如Iload 301所示。Vload(无伺服)302具有Vref 224处或附近的电压电平。在时间t1，负载105切换到操作状态，并且Iload 301迅速增高。Vload(无伺服)302突然下降，但一旦主控制环102对电压降做出反应并且调节其控制信号以补偿，则恢复电压降的至少一些。然而，主控制环302无法补偿整个电压降，并且Vload(无伺服)302保持低于Vref 224，直到负载105在时间t3返回到降低功率状态。在时间t3，Vload(无伺服)302响应于减小的Iload 301而快速上升，并且超过Vref 224一小的裕量。Vload(无伺服)302在时间t5返回到Vref 224。

在启用伺服控制环200的情况下，在时间t0，负载105处于降低功率状态，计数值303处于低值。响应于低计数值303，Ioffset 304也很低，指示伺服控制环200向负载105中提供很少或不提供电流，因为主控制环102能够以或接近期望的电压电平生成Vload(伺服)302。同样，在时间t1，负载105进入操作状态，并且Iload 301急剧增高。Vload(伺服)305再次下降并且仅恢复电压降的一部分。伺服控制环200通过断言上行信号227而对Vload(伺服)305和Vref 224之间的差值做出反应，从而递增计数器203中的计数值303。随着计数值303的增加，DAC 204增加Ioffset 304。Vload(伺服)305响应于增大的Ioffset 304而增大，直到Vload(伺服)305在时间t2处于或接近所需的电压电平。作为响应，上行信号227被取消断言，并且计数值303停止递增。在一些实施方案中，可断言附加停止信号(未示出)以停止计数器203。DAC 204将Ioffset 304维持在与当前计数值303对应的电平。

在时间t3，负载105返回到降低的功率状态，并且Iload 301相应地下降。由于电流由Ioffset 304提供，Vload 305突然增大，从而超过Vref 224。作为对过冲的响应，对上行信号227取消断言，并且计数器203开始递减计数值303。随着计数值303递减，DAC 204作为响应而减小Ioffset 304。随着Ioffset 304被减小，也减小了Vload(伺服)305，直到Vload(伺服)305在Vref 224处或附近。

图3仅仅是可由本公开提供的示例实施方案实现的波形的一个示例。简化波形以提供所公开概念的清晰描述。在其他实施方案中，波形可由于各种影响而显得不同，诸如用于构建电路的技术选择、实际电路设计和布局、环境中的环境噪声、电源选择等。

现在转到图4，示出了描绘用于电压转换器的另一个实施方案的波形的图示。类似于图3中的图示300，图4中的图示400也示出了与电压转换器诸如例如图1中的电压转换器100的操作相关联的几种波形，该电压转换器包括伺服环，诸如，例如图2中的伺服控制环200。图4中的波形对应于图3的类似命名和编号的波形。

在例示的实施方案中，如果伺服控制环200不活动，则Vload(无伺服)402描绘对应于Vload 123的波形。上文结合图3描述了Vload(无伺服)402相对于Iload 401变化的行为。Vload(无伺服)402被包括在图示400中作为与Vload(伺服)405的比较。

在伺服控制环200活动的一个实施方案中，在时间t0，Iload 401处于降低功率状态，并且计数值403、Ioffset 404和Vload(伺服)405保持稳定值，Vload(伺服)305处于或接近Vref 224。在时间t1，负载105进入操作状态，并且Iload 401相应地增高。Vload(伺服)405响应于增加的电流需求而下降，随后由于主控制环102做出调节而部分恢复。响应于低于Vref 224的Vload(伺服)405来断言上行信号227，从而导致计数器203递增计数值403。然而，在时间t2，并非继续递增计数值403，而是计数器203读取并预加载对应于负载105先前进入操作状态的所存储值。所存储的值减少了计数值403到达Ioffset 404使Vload(伺服)405接近Vref 224的点的时间。

在时间t3，负载105返回到降低的功率状态，并且Iload 401作为响应而急剧下降。Ioffset 404的电流与来自主控制环102的输出组合，导致Vload 405迅速上升，超过Vref224。响应于该过冲，比较器202的输出改变，导致上行信号227被取消断言。响应于对上行信号227取消断言，计数器203开始递减计数值403，从而导致Ioffset 404中的相应下降。在时间t4，计数器203读取并预加载在负载105处于降低功率状态时的先前时间存储的计数值。预加载的计数值可以再次减少计数值403到达Ioffset 404使Vload(伺服)405接近Vref224的点的时间。

需注意，图4是由本公开提出的实施方案的操作而发生的可能波形的一个示例。为了清楚起见，简化了波形。在其他实施方案中，波形可能由于各种环境条件和/或用于实现电路的技术而显得不同。

现在转到图5，示出了流程图，描绘了用于操作电压转换器的伺服控制环电路的方法的一个实施方案。该方法500可被应用于伺服控制环，诸如例如，图2中的伺服控制环200。共同参考图1中的电压转换器100、图2中的伺服控制环200和图5中的方法500，该方法始于框501。

向负载供应电流(框502)。在一个实施方案中，主控制环102通过L103将电流供应到负载105。主控制环102监测负载105消耗的功率，并进行周期性调节以将Vload 123的电压电平维持在或接近期望的电压电平。然而，在一些条件下，主控制环102可能无法根据需要保持Vload 123的电平为接近期望的电压电平。辅助控制环，诸如例如伺服控制环106可用于帮助主控制环102将Vload 123的电压电平维持在期望电压电平附近。

将横跨负载的电压与参考电压进行比较(框504)。在一个实施方案中，将Vload223与Vref 224进行比较。在各种实施方案中，Vload 223对应于Vload 123或具有与Vload123的电平成比例的电压电平。类似地，Vref 224的电压电平与Vload 123的期望电压电平对应或成比例。比较器202将Vload 223与Vref 224比较，并且根据两个信号的电压电平之间的差值，断言或取消断言上行信号227。

方法500的进一步操作可取决于确定跨负载的电压电平是否小于参考电压(框506)。基于Vload 223和Vref 224的电压电平的比较，断言或取消断言上行信号227。如果Vload 223的电平小于Vref 224的电平，则断言上行信号227并且该方法移动到框508以递增计数值。否则，上行信号227被取消断言，并且该方法移动到框510以递减计数值。

响应于确定跨负载的电压电平小于参考电压，递增计数值(框508)。由计数器203接收上行信号227。时钟信号226也被计数器203接收，并且计数器203中的计数值响应于在断言上行信号227的同时检测到时钟信号226的活动边缘而递增。

否则，响应于确定跨负载的电压电平大于参考电压，递减计数值(框510)。计数器203响应于在取消断言上行信号227的同时检测到时钟信号226的活动边缘而递减计数值。在一些实施方案中，如果Vload 223的电压电平在Vref 224的电压电平的预先确定的阈值之内，则可以断言额外的停止信号(未示出)。在此类实施方案中，计数器203在检测到时钟信号226上的活动边缘时既不递增也不递减计数值。在一些实施方案中，如果断言这一停止信号，计数器203可以不检测时钟信号226的活动边缘。

基于计数值调节供应到负载的电流的量(框512)。在已经如上所述递增或递减计数值之后，DAC 204使用新计数值来调节其输出电流，Ioffset 228。在一些实施方案中，DAC204可被实现为耦合到跨导器件的电压DAC，使得电压DAC输出的电压越高，通过跨导器件供应的电流就越多。在其他实施方案中，DAC 204可被实现为并联布置的多个电流源，其中所接收的计数值的每一位启用或禁用相应器件。每个跨导器件所生成的电流可以被缩放，使得计数值的最高有效位(MSB)控制最大电流，并且最低有效位(LSB)控制最小电流。该方法返回到框504以在Vload 223和Vref 224之间进行另一次比较。

需注意，图5所示的方法仅为用于展示目的的一个示例。仅示出了例示所公开概念必要的操作。在各种其他实施方案中，可以包括额外的操作。一些操作可以按照不同的顺序或并行执行。

转到图6，示出了用于更新伺服控制环电路中计数值的方法的一个实施方案的流程图。方法600可对应于在图5中的框512的一个实施方案中执行的操作，并且也可应用于伺服控制环，诸如例如图2中的伺服控制环200。共同参考图1中的电压转换器100、图2中的伺服控制环200和图6中的方法600，该方法始于框601。

该方法的操作可取决于确定负载是否已改变操作状态(框602)。计数器203中的控制电路可检测负载105的操作状态的变化。在一些实施方案中，负载105中的处理器或其他逻辑部件可将信号发送至伺服控制环200，指示负载105的操作状态变化。在其他实施方案中，计数器203中的控制电路可通过比较来自时钟信号226的两个或更多最近活动边缘的上行信号227的近期的值来预测状态变化。如果确定了新的操作状态，则该方法移动到框604，以确定负载105已经进入哪种操作状态。否则，该方法移动到框610，以基于当前计数值调节Ioffset 228。

在检测到状态变化时，确定负载的新状态(框604)。在一些实施方案中，指示负载105的操作状态变化的信号包括对应于新状态的值。在没有接收到新操作状态的指示的其他实施方案中，计数器203中的控制电路确定新状态。在各种实施方案中，控制电路可使用例如上行信号227的样本、Iload 124的测量值、Vload 123的测量值，或用于确定新操作状态的其他指标。例如，控制电路可计数上行信号227的状态不改变状态的时钟信号226的若干连续活动边缘，以确定负载105已经进入更高电流还是更低电流状态。断言上行信号227的时钟信号226的一串5个连续活动边缘可指示负载105已从降低的功率状态切换到较高功率活动状态。同样，被取消断言的上行信号227的类似计数可指示从活动状态切换到降低功率状态。在其他实施方案中，可以测量Iload 124或Vload 123或与参考信号进行比较，并且任一信号中的变化量可指示当前操作状态。如果负载105具有多于两种操作状态，则在一些实施方案中，计数器203中的控制电路可不确定确切的操作状态，而是仅确定将切换到较高功率还是较低功率状态。

方法600的其他操作可取决于确定是否已存储新状态的计数值(框606)。计数器203中的控制电路确定是否已存储对应于新状态的计数值。可在新状态的先前发生期间存储计数值。如果负载105先前未进入新状态，则可能不存在用于预加载的相应计数值。如果已存储对应的计数值，则该方法移动到框608以预加载所存储的计数值。否则，该方法移动到框610，以基于当前计数值调节Ioffset 228。

将所存储的计数值预加载到计数器中(框608)。所存储的计数值从其存储位置被读取并加载到计数器203中的计数寄存器中。在各种实施方案中，计数值可被存储到随机存取存储器(RAM)，或者电压转换器100中的一个或多个寄存器中。在一些实施方案中，可以针对预先确定的操作状态或最常遇到的操作状态仅存储单个计数值。在其他实施方案中，可存储针对任意适当数量可能操作状态的相应计数值。

基于计数值调节供应到负载的电流的量(框610)。DAC 204使用当前计数值来调节Ioffset 228。当前计数值可对应于预加载的值或方法600开始时的计数值中的任一者。该方法结束于框612中。

需注意，图6所示的方法仅为一个示例。仅包括用于例示所公开概念的操作。在一些实施方案中，两个或更多操作可以按照不同的顺序或并行执行。在其他实施方案中可包括额外操作。

转向图7，示出了用于电压转换器的伺服控制环电路的另一个实施方案的框图。伺服控制环700可对应于图1中的伺服控制环106的另一个实施方案。在例示的实施方案中，伺服控制环包括三个比较电路，即耦接到与逻辑门(AND)704和或非逻辑门(NOR)705的比较器701和702，以及耦接到计数电路(计数器)706、锁存电路(锁存器)711和异或逻辑门(XOR)712的比较器703。NOR 705耦接到第二计数电路(计数器)708，或逻辑门(OR)707(经由停止信号732)和复用电路(MUX)709。MUX 709耦接到数模转换器(DAC)710。信号Vload 723和Vref 724由伺服控制环700接收，而Ioffset 728被生成为输出。

在例示的实施方案中，伺服控制环700包括两种操作模式，LSB模式和MSB模式。基于Vload 723和Vref 724的电压电平的比较来确定活动模式。比较器701-703均在时钟信号726的上升沿上得到时钟控制，但在其他实施方案中，每者都可在下降沿上得到时钟控制。响应于时钟信号726的上升沿，比较器701对Vload 723和Vref 724的电压电平取样，并且如果Vref 724的电平超过大于Vload 723的电平的预先确定的阈值，则断言其输出，否则取消断言其输出。比较器702执行类似但相反的功能，如果Vload 723的电平超过大于Vref 724电平的预先确定的阈值，则断言其输出，否则取消断言其输出。NOR 705接收来自比较器701和702的输出，并且如果两个输出都是低的，则断言停止信号732，否则取消断言停止信号732。换句话讲，如果Vload 723的电压电平超过远离Vref 724的电压电平(更高或更低)的预先确定的阈值，则取消断言停止信号732。然而，如果Vload 723的电压电平在Vref724的预先确定的阈值之内，则断言停止信号732。

当断言停止信号732时，在例示的实施方案中，伺服控制环处于LSB模式，并且计数器708被停止，即，递增和递减都被停止。根据上行信号727的状态，可以允许计数器706运行，即递增或递减计数值730。比较器703响应于时钟信号726上的上升沿对Vload 723和Vref 724的电压电平采样。如果Vref 724的电平大于Vload 723的电平，则比较器703断言上行信号727，否则取消断言上行信号727。响应于时钟信号726上的下降沿，计数器706递增(如果断言上行信号727)或递减(如果上行信号727被取消断言)计数值730。在例示的实施方案中，计数值730被示为8位的值，但是，在其他实施方案中，可以是匹配DAC 710使用的位数的任何适当的位数。停止信号732的断言也导致MUX 709将计数值730传递到DAC 710。DAC710继而基于计数值730来调节Ioffset 728。DAC 710可类似于图2中的DAC 204来实现，因此，DAC 204的描述也可对应于DAC 710。

然而，如果断言停止信号733，则计数器706停止。OR 707基于停止信号732的状态和XOR 712的输出来断言停止信号733。如果取消断言停止信号732或断言XOR 712的输出，则断言停止信号733并停止计数器706。在例示的实施方案中，锁存器711响应于时钟信号726的上升沿而捕获上行信号727的状态(在其他实施方案中，锁存器711可反而在下降沿上得到时钟控制)。XOR 712接收来自比较器703的上行信号727和锁存器711的输出。因为比较器703和锁存器711都在时钟信号726的上升沿上采样，所以比较器703的输出在锁存器711捕获上行信号727的状态之后发生改变。因此，锁存器711保持上行信号727的先前状态。如果上行信号727的当前状态不同于锁存器711中的锁存状态，则XOR 712断言其输出。XOR712因此在上行信号727的状态从一个时钟周期到下一个变化时而断言其输出。如果Vload723和Vref 724的电压电平接近，那么上行信号727的状态可在时钟信号726的每个上升沿上在断言和取消断言之间来回切换。上行信号727的切换可随后导致XOR 712的输出和停止信号733的状态保持断言，从而停止计数器706。这响应于上行信号727的切换而停止计数器706可以防止在Vload 723的电平接近Vref 724时防止对Ioffset 728进行不必要的调节，可能防止Vload 723的电压电平中出现额外波纹。

在例示的实施方案中，当停止信号732被取消断言时，伺服控制环处于MSB模式，并且计数器706被停止。根据上行信号729的状态，允许计数器708递增或递减计数值731。上行信号729的状态由AND 704的输出确定。AND 704接收比较器701的输出和比较器702输出的倒数。因此，当Vload 723的电压电平超过低于Vref 724的电平的预先确定的阈值时，断言上行信号729，否则取消断言。在时钟信号726的下降沿(或在其他实施方案中在上升沿)上，计数器708基于上行信号729的状态递增或递减计数值731。在例示的实施方案中，计数值731由来自计数器708的四个位和另外四个接地位734(即，数据值“0”)构成。将两组各四个位级联起来以形成8位计数值731，其中四个接地位734用作LSB，并且来自计数器708的四个位用作MSB。通过使用这种布置，计数值731的值递增或递减16，而不是像计数值730那样递增或递减1。

当停止信号732被取消断言时，MUX 709将计数值731，而不是计数值730，传递到DAC 710。当在MSB模式下操作时，计数值731的加速变化可使得DAC 710更快地增大或减小Ioffset 728，这继而可以比伺服控制环处于LSB模式下时更迅速地补偿Vload 723上的电压降或电压尖峰。

需注意，例示的实施方案中使用的计数值均为8位。在其他实施方案中，可以使用任何合适尺寸的计数器和DAC。此外，在MSB模式下，被设置为‘0’的位数相对于计数器708提供的位数可以根据特定应用的需求而变化。

还需注意，图7所示的系统仅为一个示例。在其他实施方案中，根据旨在用于系统的特定应用，不同功能块和功能块的不同配置是可能的。在各种实施方案中，逻辑门的其他组合可用于代替AND 704、NOR 705、OR 707，或XOR 712以产生类似的功能性。

现在转到图8，示出了例示用于电压转换器另一个实施方案的波形的图示。类似于图3中的图示300和图4中的图示400，图8中的图示800示出了与电压转换器诸如例如图1中的电压转换器100、以及伺服环诸如例如图7中的伺服控制环700的操作相关联的几种波形。共同参考图1、图7和图8，图示800包括波形801，描绘随着时间(x轴)的Iload电流124(y轴)。LSB计数器706相对于时间(x轴)的值(y轴)由波形802表示，而波形803示出了MSB计数器708相对于时间(x轴)的值(y轴)。波形804示出了经由MUX 709向DAC 710发送的值。波形805描绘了如果仅使用LSB计数器706向DAC 710提供值，Vload 723的电压(y轴)相对于时间(x轴)的一个实施方案。相反，波形806示出了在伺服控制环700完全活动的情况下，Vload 223的电压(y轴)相对于时间(x轴)的一个实施方案。波形805和806均包括表示Vref 724的电压电平的虚线。

在时间t0，负载105可处于降低的功率状态，并且Iload 801处于较低状态。需注意，图示800中的Iload 801和其他波形描绘波形中的一系列波纹。在各种实施方案中，负载105可不消耗绝对稳定的电流量。当负载105中的电路被激活和去活时，即使在一些降低的功率状态下，电流消耗也可能变化。此外，主控制环102可能不会产生完美的DC电压电平，而是可能产生Vout 122中周期性的波纹，其传播到Iload 801中，如图所示。该周期性波纹可由伺服控制环700检测并且使得计数器706或MSB计数器708响应于这些波纹而递增和递减，如LSB计数值802和MSB计数值803所示。

需注意，波形802和803中所示的计数值假定计数器706和708未停止，即，停止信号732和733未被断言。如果传播到DAC 710，在LSB计数值802中发生的振荡可在Vload(LSB)805上引起更明显的波纹。这种负反馈可能导致Iload 801中甚至更多的波纹，其然后可被伺服控制环700检测到，导致甚至更放大的反馈并且在Vload(LSB)805上引入更不期望的振荡。如果上行信号727在断言和取消断言状态之间振荡，电路元件锁存器711和XOR 712可通过断言停止信号733来减轻这种波纹反馈。

DAC值804示出了锁存器711和XOR 712可如何帮助减轻波形802和803中所描绘的波纹反馈。假设如参考图7中所述断言停止信号732和733，示出了DAC值804。Iload 801的相对稳定电流导致伺服控制环700操作于LSB模式下，停止信号732被断言且MSB计数器708被停止。此外，锁存器711和XOR 712可用于减小LSB计数值802中的振荡，使得DAC 710从MUX709接收相对稳定的计数值730，从而形成Ioffset 728的稳定输出，导致Vload(DAC)806比Vload(LSB)805更稳定。

在时间t1，负载105可切换到较高功率状态，从而导致Iload 801急剧上升。Iload801中的急剧上升导致Vload(DAC)806中的对应下降。在例示的实施方案中，Vload(DAC)806和Vref之间的差值足够大，以使得比较器701断言其输出，从而导致停止信号732取消断言且停止信号733被断言，将伺服控制环置于MSB模式下。MUX 709切换到来自计数器708的计数值731(即，MSB计数值803)。由于MSB计数值803增量为16而不是1，值会更快地升高，如波形802和803之间的差值所示。响应于DAC值804的增大值，Ioffset 728以相同的速率增加，从而导致Vload(DAC)806上升。在时间t2，Vload(DAC)806达到高到足以导致比较器701被取消断言的电压电平，从而断言停止信号732并将伺服控制环700切换回到LSB模式。MUX 709切换回向DAC 710传递计数值730(LSB计数值802)。LSB计数值的较小增量可在Vload(DAC)的电平中产生更平滑的上升，并且可防止Vref电平的过冲。

在时间t2和t3之间，Vload(DAC)可以达到一稳定电压电平，直到时间t3，当负载105重新进入降低的功率状态时，导致Iload 801急剧下降。Ioffset 728的当前电平和Iload 801的突然降低的组合，Vload(DAC)806急剧上升，远高于Vref。Vload(DAC)806与Vref之间的这一差异使得比较器702断言其输出，继而取消断言停止信号732并将伺服控制环700置回MSB模式。由于Vload(DAC)806大于Vref，因此上行信号729被取消断言，并且计数器708递减其计数值。MSB计数值803由MUX 709传递到DAC 710。因为MSB计数值803递减16，Ioffset 728迅速降低，导致Vload(DAC)806作为响应而下降。然而，在时间t4，伺服控制环700可检测负载105的状态变化。如果计数值存储在时间t1之前，则伺服控制环700可预加载这一存储的计数值，从而导致DAC值804急剧下降，并且使Vload(DAC)806快速地返回Vref。

在各种实施方案中，计数器706和计数器708中的控制电路都可存储计数值，而在其他实施方案中，计数值可针对一个计数器或另一个计数器而被存储。在一些实施方案中，伺服控制环可在预加载计数值时切换到LSB模式，而在其他实施方案中，在停止信号732断言之后，可正常地切换至LSB模式。

应当指出的是，图8仅仅是可能波形的一个示例。波形可以被简化和/或放大，以清楚地示出所公开的概念。在其他实施方案中，波形可能由于各种环境条件和/或用于实现电路的技术而显得不同。

现在转到图9，示出了针对操作电压转换器的伺服控制环电路的方法的一个实施方案的流程图。该方法900可被应用于伺服控制环，诸如例如，图7中的伺服控制环700。共同参考图1中的电压转换器100、图7中的伺服控制环700和图9中的方法900，该方法始于框901。

向负载供应电流(框902)。在一个实施方案中，主控制环102通过L 103将电流供应到负载105。主控制环102监测负载105消耗的功率，并进行周期性调节以将Vload 123的电压电平维持在或接近期望的电压电平。在一些实施方案中，周期性调节可导致Vload 123中的波纹。然而，在一些条件下，主控制环102可能无法根据需要保持Vload 123的电平为接近期望的电压电平。可包括辅助控制环，诸如例如伺服控制环106以向Iload 124提供额外电流，帮助将Vload 123的电压电平维持在期望电压电平附近。

将负载电压和参考电压之间的差值与阈值进行比较(框904)。在各种实施方案中，Vload 723可对应于Vload 123或具有与Vload 123的电平成比例的电压电平。类似地，Vref724的电压电平与Vload 123的期望电压电平对应或成比例。在一个实施方案中，比较器701从Vload 723中减去Vref 724，而比较器702从Vref 724中减去Vload 723。每个比较器都比较其各自的差值与预先确定的阈值，并且如果该差值大于阈值，则断言其对应输出。

方法900的进一步操作可取决于确定电压之间的差值是否大于阈值(框906)。比较器701和702中的每一个确定Vload 723和Vref 724的电压电平的差值。如果所确定的差值大于阈值，则停止信号732被取消断言，并且该方法前进到框908以选择第一模式。否则，停止信号732被断言，并且该方法移动到框918以选择第二模式。

如果所确定的差值大于阈值，则选择第一模式(框908)。如果比较器701或比较器702断言其相应的输出，则停止信号732被取消断言，并且伺服控制环700处于MSB模式。停止信号732的取消断言引起停止信号733的断言。

基于负载电压和参考电压的比较，修改第一计数器的计数值(框910框)。在例示的实施方案中，比较器701的输出和比较器702的输出倒数被AND 704接收。如果比较器701的输出被断言且比较器702的输出被取消断言，那么AND 704断言上行信号729，导致计数器708响应于时钟信号726上的下降过渡而递增计数值731。否则，响应于时钟信号726上的下降过渡，上行信号729被取消断言并且计数器708递减计数值731。

阻止第二计数器电路递增或递减(框912)。停止信号733被断言，这样停止了计数器706，即，阻止计数值730递增或递减。在一些实施方案中，可以存储当前计数值730以供稍后使用。

生成第一计数值(框914)。为了生成计数值731，计数器708的输出与具有固定值的附加数据位级联。在例示的实施方案中，计数器708生成与四个接地位734级联的4位计数值。接地位734被放置在四个LSB位置，并且计数器708的输出被放置到四个MSB位置，从而形成8位计数值731。由于计数器708中的4位值在时钟信号726每次下降过渡时递增或递减1，因此8位计数值731在时钟信号726的每个下降沿都有效地递增16。

基于第一计数值调节供应到负载的电流的量(框916)。停止信号732的取消断言导致MUX 709将计数值731传递到DAC 710。DAC 710使用新计数值来调节其输出电流，Ioffset728。Ioffset 728被供应到负载105，以帮助支持来自负载105的Iload 124需求。该方法返回到框904，以进行另一比较并重复该过程。

如果在框906中，所确定的任一差值都不大于阈值，则选择第二模式(框918)。如果比较器701或比较器702都未断言其相应的输出，则停止信号732被断言，并且伺服控制环700处于LSB模式。停止信号732的断言引起停止信号733的取消断言。

基于负载电压和参考电压的比较，修改第二计数器的计数值(框920)。比较器703接收并比较Vload 723和Vref 724的电压电平，并且如果Vref 724的电平较高，则断言上行信号727。上行信号727的断言值导致计数器706响应于时钟信号726上的下降过渡而递增计数值730。否则，响应于时钟信号726上的下降过渡，上行信号727被取消断言并且计数器706递减计数值730。

阻止第一计数器电路递增或递减(框922)。断言停止信号732，这样在框912中停止了计数器708，类似于如何停止计数器706那样。同样，在一些实施方案中，当前计数值731可被存储以供稍后使用。

基于第二计数值调节供应到负载的电流的量(框924)。停止信号732的断言导致MUX 709将计数值730而非计数值731传递到DAC 710。DAC 710基于新计数值调节Ioffset728。同样，Ioffset 728被供应到负载105，以帮助支持来自负载105的Iload 124需求。该方法返回到框904，以进行另一比较并重复该过程。

需注意，图9所示的方法是用于展示所公开概念的一个示例。仅包括用于例示这些概念的操作。在一些实施方案中，可以包括额外的操作。在其他实施方案中，两个或更多操作可以并行或以不同的顺序执行。

转到图10，示出了针对用于操作伺服控制环电路中的计数器的方法的一个实施方案的流程图。在一些实施方案中，方法1000可与在图9的方法中包括在框920中的操作相对应。像方法900那样，方法1000可被应用于伺服控制环，诸如例如，图7中的伺服控制环700。共同参考图1中的电压转换器100、图7中的伺服控制环700和图10中的方法1000，该方法始于框1001，伺服控制环操作于LSB模式下。

比较负载电压和参考电压以设置控制信号(框1002)。比较器703接收Vload 723和Vref 724。然后在时钟信号726的上升过渡处比较Vload 723和Vref 724的电压电平，以生成上行信号727。如果Vref 724的电平高于Vload 723的电平，则断言上行信号727，否则取消断言。

并行地，锁存控制信号的当前状态(框1004)。锁存器711接收上行信号727并响应于时钟信号726的上升过渡而锁存当前状态。由于锁存器711和比较器703都在时钟信号727的上升过渡时起作用，因此锁存器711在比较器703设置新状态之前捕获上行信号727的状态。一旦比较器703设定新状态，则锁存器状态变为上行信号727的所存储先前状态。

该方法的另外操作可取决于锁存状态的值和控制信号的当前状态(框1006)。在例示的实施方案中，XOR 712接收用于锁存状态的值和上行信号727的当前状态。如果两个值相同，即，上行信号727的状态在时钟信号726的最后上升过渡时没有变化，则XOR 712的输出被取消断言。如果上行信号727的状态确实变化，则断言XOR 712的输出。因为停止信号732在LSB模式下被断言，所以停止信号733的状态取决于停止信号732的状态，假设与停止信号732的状态相同。如果停止信号733被取消断言，则该方法移动到框1008，以修改第二计数值。否则，如果停止信号733被断言，则该方法移动到框1010，以停止第二计数器。

如果停止信号733被取消断言，则基于控制信号的状态修改第二计数器的值(框1008)。响应于时钟信号726上的下降过渡，计数器706递增(如果断言上行信号727)或递减(如果上行信号727被取消断言)计数值730。由于计数器706在时钟信号726的下降过渡上修改计数值730，因为在上升过渡上被更新，因此上行信号727和停止信号733有时间稳定下来。

如果断言停止信号733，则停止第二计数器(框1010)。在例示的实施方案中，停止信号733当被断言时，导致计数器706停止改变计数值730。在一些实施方案中，停止信号733阻断计数器706内部时钟信号726的过渡。计数值730保持其当前值。

基于第二计数值调节供应到负载的电流的量(框1012)。在LSB模式下，MUX 709将计数值730传递到DAC 710以基于当前计数值730来调节Ioffset 728。如果停止信号733被取消断言，则DAC 710调节Ioffset 728。然而，如果计数器706被停止，则DAC 710保持Ioffset 728的当前电平。如前面所公开的，Ioffset 728被供应到负载105，以帮助支持来自负载105的Iload 124需求。该方法结束于框1014中。

需注意，图10所示的方法仅是一个示例。仅包括用于例示所公开概念的操作。在各种实施方案中，可以包括额外的操作，和/或一些操作可以并行或以不同的顺序执行。

尽管上文已经描述了具体实施方案，但这些实施方案并非要限制本公开的范围，即使仅相对于特定特征描述单个实施方案的情况下也是如此。本公开中提供的特征示例意在进行例示，而非限制，除非做出不同表述。以上描述旨在涵盖将对本领域的技术人员显而易见的具有本公开的有益效果的那些替代形式、修改形式和等效形式。

本公开的范围包括本文(明确或暗示)公开的任意特征或特征组合或其任意推广，而无论其是否减轻本文解决的任何或所有问题。因此，在本专利申请(或要求享有其优先权的专利申请)进行期间可针对特征的任何此类组合作出新的权利要求。具体地，参考所附权利要求书，可将从属权利要求的特征与独立权利要求的特征进行组合，并可通过任何适当的方式而不是仅通过所附权利要求书中所列举的特定组合来组合来自相应独立权利要求的特征。

Claims

1.一种电压转换装置，包括：

驱动器电路，所述驱动器电路被配置为向负载电路供应电流；

比较器电路，所述比较器电路被配置为执行参考电压与所述负载电路两端的电压的比较；和

计数器电路，所述计数器电路被配置为：

基于所述比较来修改数字计数值；以及

响应于所述负载电路的至少一部分正从第一操作状态切换到第二操作状态的指示，存储所述数字计数值的特定值，所述指示来自所述负载电路；

其中所述驱动器电路被进一步配置为使用所存储的所述特定值来调节供应到所述负载电路的所述电流的量。

2.根据权利要求1所述的装置，其中为了指示所述负载电路的所述至少一部分正从所述第一操作状态切换到所述第二操作状态，所述计数器电路被进一步配置为确定所述数字计数值已连续地递增了特定数量的时钟周期。

3.根据权利要求1所述的装置，其中所述计数器电路被进一步配置为：

响应于所述负载电路的所述至少一部分正从所述第二操作状态切换到所述第一操作状态的指示，读取所存储的所述特定值，所述指示来自所述负载电路；以及

利用所存储的所述特定值替换当前的数字计数值。

4.一种电压转换装置，包括：

比较器电路，所述比较器电路被配置为执行参考电压与所述负载电路两端的电压的比较；

第一计数器电路，所述第一计数器电路被配置为基于所述比较来修改第一计数值；

第二计数器电路，所述第二计数器电路被配置为基于所述比较来修改第二计数值；和

逻辑电路，所述逻辑电路被配置为响应于确定所述参考电压与所述负载电路两端的所述电压之间的差值大小大于阈值差值，选择所述第一计数值作为数字计数值；否则选择所述第二计数值作为所述数字计数值；

其中所述驱动器电路被进一步配置为使用来自所述第一计数器电路的所述数字计数值来调节供应到所述负载电路的所述电流的量。

5.根据权利要求4所述的装置，其中为了修改所述第一计数值，所述第一计数器电路被进一步配置为：

基于所述比较来修改第一计数值的一部分；以及

级联所述第一计数值的所述一部分与固定恒定值以生成所述数字计数值。

6.根据权利要求4所述的装置，其中所述逻辑电路被进一步配置为响应于确定自从所述第二计数值的最近修改控制信号的值已切换，断言停止信号。

7.根据权利要求6所述的装置，其中，所述第二计数器电路被进一步配置为响应于所述停止信号的所述断言，保持所述数字计数值的恒定值。

8.一种电压转换的方法，包括：

由主控制电路向负载电路供应电流；

由辅助控制电路执行参考电压与所述负载电路两端的电压的比较；

基于所述比较来修改数字计数值；

使用所述数字计数值来调节供应到所述负载电路的所述电流的量；以及

响应于确定所述负载电路的至少一部分正从第一操作模式切换到第二操作模式，存储所述数字计数值的特定值。

9.根据权利要求8所述的方法，其中确定所述负载电路的所述至少一部分正从所述第一操作模式切换到所述第二操作模式，所述第二操作模式包括确定所述数字计数值已连续地递增了特定数量的时钟周期。

10.根据权利要求8所述的方法，还包括：

响应于确定所述负载电路的所述至少一部分正从所述第二操作模式切换到所述第一操作模式，读取所存储的所述特定值；以及

利用所存储的所述特定值替换当前的数字计数值。

11.根据权利要求8所述的方法，还包括，在第一时间，响应于确定所述参考电压与所述负载电路两端的所述电压之间的差值大小大于阈值差值而在第一模式下操作。

12.根据权利要求11所述的方法，还包括响应于在所述第一模式下操作：

基于所述比较来修改第一计数值的一部分；以及

级联所述第一计数值的所述一部分与固定恒定值以生成所述数字计数值；以及

选择所述级联的第一计数值作为所述数字计数值。

13.根据权利要求11所述的方法，还包括在第二时间：

响应于确定所述参考电压与所述负载电路两端的所述电压之间的差值大小小于阈值差值而在第二模式下操作：

以基于所述比较的方式来修改第二计数值；以及

响应于确定所述参考电压与所述负载电路两端的所述电压之间的差值大小小于所述阈值差值，选择所述第二计数值作为所述数字计数值。

14.根据权利要求8所述的方法，还包括：

由所述主控制电路在第一频率下调节供应到所述负载电路的所述电流的所述量；以及

由所述辅助控制电路在第二频率下使用所述数字计数值调节所述电流的所述量；

其中所述第二频率低于所述第一频率。

15.一种电压转换系统，包括：

处理电路；和

电压转换器电路，所述电压转换器电路包括：

主控制电路，所述主控制电路被配置为向所述处理电路供应电流；和

辅助控制电路，所述辅助控制电路被配置为：

执行参考电压与所述处理电路两端的电压的比较；

基于所述比较来修改数字计数值；

使用所述数字计数值来调节供应到所述处理电路的所述电流的量；以及

响应于确定所述处理电路的至少一部分正从第一操作模式切换到第二操作模式，存储所述数字计数值的特定值。

16.根据权利要求15所述的系统，其中为了确定所述处理电路的所述至少一部分正从第一操作模式切换到第二操作模式，所述辅助控制电路被进一步配置为确定所述数字计数值已连续地递增了特定数量的时钟周期。

17.根据权利要求15所述的系统，其中所述辅助控制电路被进一步配置为：

响应于确定所述处理电路的所述至少一部分正从所述第二操作模式切换到所述第一操作模式，读取所存储的所述特定值；以及

利用所存储的所述特定值替换当前的数字计数值。

18.根据权利要求15所述的系统，其中所述辅助控制电路被进一步配置为响应于确定所述参考电压与所述处理电路两端的所述电压之间的差值大小大于阈值差值而在第一模式下操作，否则在第二模式下操作。

19.根据权利要求18所述的系统，其中，响应于在所述第一模式下操作，所述辅助控制电路被进一步配置为：

以基于所述比较的方式来修改第一计数值的一部分；以及

20.根据权利要求15所述的系统，其中所述主控制电路被配置为在第一频率下调节供应到所述处理电路的所述电流的所述量，其中所述辅助控制电路被进一步配置为在第二频率下使用所述数字计数值调节所述电流的所述量，并且其中所述第二频率小于所述第一频率。