TWI519953B - 資料儲存裝置以及快閃記憶體控制方法 - Google Patents

Description

資料儲存裝置以及快閃記憶體控制方法

本發明係有關於資料儲存裝置，特別有關於快閃記憶體(FLASH memory)控制方法。

快閃記憶體是一種常見的非揮發性記憶體，採電性抹除與程式化。以非及閘型的快閃記憶體(即NAND FLASH)為例，常用作記憶卡(memory card)、通用序列匯流排閃存裝置(USB flash device)、固態硬碟(SSD)...等產品，或實現成一嵌入式快閃記憶體模組(eMMC)。快閃記憶體所提供的儲存陣列係呈複數個區塊(blocks)。各區塊包括複數頁(pages)。若欲釋放一區塊為閒置區塊(spare block)，整個區塊的所有頁都必須一同抹除(erase)。

關於資料安全(data security)，快閃記憶體部分區塊可配置為回放保護記憶區塊(replay-protected memory block，簡稱RPMB)，係以較高安全層級管理之。該些回放保護記憶區塊之資料管理尤為重要。

本發明揭露一種資料儲存裝置以及一種快閃記憶體控制方法。

根據本發明一種實施方式所實現的一資料儲存裝 置包括一控制器以及一快閃記憶體。該快閃記憶體之儲存空間係劃分為複數個區塊，各區塊更劃分為複數頁。該控制器耦接該快閃記憶體，以管理該快閃記憶體的回放保護記憶區塊。控制器在將雙頁數據程式化入上述回放保護記憶區塊後會將一成功旗標以及一寫入計數載入該快閃記憶體的系統區塊。該控制器可基於上述系統區塊所載之成功旗標或/以及上述回放保護記憶區塊之程式化頁數執行一斷電修復程序。

本發明另一種實施方式則揭露一種快閃記憶體控制方法，用以管理一快閃記憶體上的至少一回放保護記憶區塊。所述控制方法係在雙頁數據程式化入上述回放保護記憶區塊後將一成功旗標以及一寫入計數載入該快閃記憶體的系統區塊。根據所述控制方法，一斷電修復程序係基於上述系統區塊所載之成功旗標或/以及上述回放保護記憶區塊之程式化頁數執行。

下文特舉實施例，並配合所附圖示，詳細說明本發明內容。

100‧‧‧資料儲存裝置

102‧‧‧快閃記憶體

104‧‧‧控制器

106‧‧‧主機

202‧‧‧回放保護資料(又稱RPMB資料)

204‧‧‧虛置資料

206、208‧‧‧第一、第二幀下達的RPMB資料

RPMB_1…RPMB_N‧‧‧回放保護記憶區塊

RPMB_FAT‧‧‧檔案配置表(FAT)區塊

RPMB_Partition‧‧‧一空間，包括該些回放保護記憶區塊

RPMB_1…RPMB_N

RPMB_Write_Count‧‧‧寫入計數

RPMB_Update_Sucess‧‧‧回放保護記憶區塊更新成功指標

S302…S308‧‧‧步驟

S402…S410‧‧‧步驟

SPO_1…SPO_5‧‧‧第一…第五突發斷電事件

第1圖以方塊圖圖解根據本發明一種實施方式所實現的一資料儲存裝置100；第2圖圖解主機106所發下的回放保護資料係如何由控制器104程式化至該快閃記憶體102，其中是設定一變數N為2；第3圖為流程圖，說明所揭露之回放保護記憶區塊更新成 功指標RPMB_Update_Success以及寫入計數RPMB_Write_Count如何對應第2圖所示之回放保護資料程式化而變化；以及第4圖為流程圖，對應第3圖圖解一斷電修復程序。

以下敘述列舉本發明的多種實施例。以下敘述介紹本發明的基本概念，且並非意圖限制本發明內容。實際發明範圍應依照申請專利範圍界定之。

第1圖以方塊圖圖解根據本發明一種實施方式所實現的一資料儲存裝置100。資料儲存裝置100包括一快閃記憶體(FLASH memory)102以及一控制器104。控制器104耦接快閃記憶體102，且根據主機106所下達的指令操作該快閃記憶體102。

快閃記憶體102的儲存空間係劃分為複數個區塊(blocks)，且各區塊更劃分為複數頁(pages)。簡化之，圖中僅顯示與回放保護記憶區塊(RPMB)技術相關之該些區塊。如圖所示，快閃記憶體102包括回放保護記憶區塊RPMB_1至RPMB_N所形成的空間RPMB_Partition。存取回放保護記憶區塊RPMB_1至RPMB_N需要認證密鑰(authentication key)。RPMB為回放保護記憶區塊之簡寫。主機(如106)可視所欲更新之RPMB資料(回放保護資料)的長度以單一幀(a single frame)或複數幀(multiple frames)下達回放保護資料更新指令。自認證密鑰所估算出的MAC數值係附加在最末幀上，交由控制器104辨識。MAC數值吻合方能進行回放保護資料更新。若MAC 數值不正確，則忽略該回放保護資料更新指令。

圖中實施例特別配置檔案配置表(FAT)方塊RPMB_FAT作回放保護資料緩衝。主機106下達的回放保護資料係先緩衝於FAT方塊RPMB_FAT中。填滿資料的FAT方塊RPMB_FAT將被視為回放保護方塊，納入空間RPMB_Partition，再配置快閃記憶體102其他閒置區塊作新的FAT方塊RPMB_FAT。

根據所揭露之技術，不論回放保護資料更新指令所要求更新的回放保護資料尺寸為何，控制器104都是在快閃記憶體102之FAT方塊RPMB_FAT配置N頁對應之。N值係視主機106單次指令所能下達的最長RPMB更新資料而定。在一種實施方式中，各幀(frame)係用於傳輸256位元組的回放保護資料以及256位元組的更新資訊(如，4位元組的寫入計數、2位元組的更新位址、2位元組的錯誤感測碼、32位元的MAC數值…等)。若指令要求更新的回放保護資料尺寸為256位元組，主機106係以單一幀下達回放保護資料更新要求。若指令要求更新的回放保護資料尺寸為512位元組，大於單一幀的傳輸力，主機106係以兩幀下達回放保護資料更新要求。在回放保護資料之最長更新尺寸為512位元組的狀況下，N值應當設定為2。控制器104將針對每次回放保護資料更新都在FAT區塊RPMB_FAT配置兩頁空間，無論所要求更新的回放保護資料為256位元組或512位元組。若主機106僅要求256位元組的回放保護資料更新，控制器104會以虛置資料(dummy data)搭配該256位元組的回放保護資料將所對應配置的兩頁空間填滿。如此一來，每次成功完成 的回放保護資料更新應當在FAT區塊RPMB_FAT對應有兩頁有效頁(N=2)。

此外，回放保護資料更新資訊(例如，本案所建議的RPMB更新成功旗標RPMB_Update_Success以及應用於RPMB管理的寫入計數RPMB_Write_Count)可記載於快閃記憶體102的系統區塊Sys_Blk。在其他實施方式中，系統區塊也可以是快閃記憶體的一FAT區塊。特別是，更新成功旗標RPMB_Update_Success以及寫入計數RPMB_Write_Count係共用同一頁紀載。每當FAT區塊RPMB_FAT上配置的N頁全數寫入資料，控制器104會豎立該RPMB更新成功旗標RPMB_Update_Success(例如，呈一成功旗標)、且更新該寫入計數RPMB_Write_Count。該RPMB更新成功旗標RPMB_Update_Success之豎立係與該寫入計數RPMB_Write_Count之更新綁在一起進行。因此，RPMB更新成功旗標RPMB_Update_Success可靠度極高。

在一斷電修復程序中，控制器104將檢查上述FAT區塊RPMB_FAT或/以及上述RPMB更新成功旗標RPMB_Update_Success，以辨識先前是否有發生斷電事件，且更辨識該斷電事件發生的時間點。在斷電修復程序中，控制器104若發現FAT區塊RPMB_FAT的有效頁數量為N的倍數，且RPMB更新成功旗標RPMB_Update_Success為豎立狀態，控制器104會認可最後配置的N頁上寫入的資料。

在某些實施方式中，控制器104維持RPMB更新成功旗標RPMB_Update-Success呈豎立狀態，直至下一輪配置的 N頁中的起始頁被寫入資料方除能該RPMB更新成功旗標RPMB_Update_Success。在斷電修復程序中，若控制器104發現FAT區塊RPMB_FAT的有效頁數量並非N的倍數，控制器104會忽略最末的RPMB更新。此外，倘若控制器104在斷電修復中發現RPMB更新成功旗標RPMB_Update_Success並沒有被豎立，控制器104也會忽略最末的RPMB更新。在斷電修復程序中，若控制器104發現FAT區塊RPMB_FAT的有效頁數量為N的倍數、且RP MB更新成功旗標RPMB_Update_Success更新成功旗標RPMB_Update_Success也是豎立狀態，控制器104確認每次RPMB更新的資料同步。

第2圖圖解主機106下達的回放保護資料更新要求如何由控制器104執行，圖中將N值設定為2。當主機106以單一幀下達尺寸較小(例如，256位元組)的回放保護資料更新，控制器104除了對快閃記憶體102作第一寫入操作，將主機106所下達的回放保護資料202寫入該FAT區塊RPMB_FAT上配置的第一頁空間，更會作第二寫入操作，將虛置資料204寫入該FAT區塊RPMB_FAT上配置的第二頁空間。當主機106以雙幀下達尺寸較大(例如，512位元組)的回放保護資料更新，控制器104係將雙幀下達的回放保護資料分階段作寫入。如圖所示，第一幀下達的回放保護資料206係經由以一第一寫入操作寫入該FAT區塊RPMB_FAT上配置的第一頁空間，並且，第二幀下達的回放保護資料208係經由以一第二寫入操作寫入該FAT區塊RPMB_FAT上配置的第二頁空間。

第3圖為流程圖，圖解RPMB更新成功旗標 RPMB_Update_Sucess以及寫入計數RPMB_Write_Count基於第2圖所教示的回放保護資料更新程序如何變化。步驟S302係對FAT區塊RPMB_FAT上、基於雙頁配置RPMB寫入程序所配置的第一頁空間作寫入操作。在第一寫入操作S302之後，步驟S304將RPMB更新成功旗標RPMB_Update_Success重置呈”失敗”狀態(可視為失敗旗標程式化)。第二寫入操作S306實施在步驟S304之後，係對FAT區塊RPMB_FAT上、基於雙頁配置RPMB寫入程序所配置的第二頁空間作寫入操作。在第二寫入操作S306之後，步驟S308將RPMB更新成功旗標RPMB_Update_Sucess刷新呈”成功”狀態(可視為成功旗標程式化)、並將寫入計數RPMB_Write_Count更新(例如，遞增1)。回放保護資料更新程序可在步驟S308之後結束。參閱第3圖，斷電事件可能會發生在任何時間點。關於發生在第一寫入操作S302之前的斷電事件，以下稱之第一突發斷電事件SPO_1。關於發生在第一寫入操作S302以及上述RPMB更新成功旗標RPMB_Update_Success控制步驟S304之間的斷電事件，以下稱之第二突發斷電事件SPO_2。關於發生在上述RPMB更新成功旗標RPMB_Update_Success控制步驟S304以及第二寫入操作S306之間的斷電事件，以下稱之第三突發斷電事件SPO_3。關於發生在第二寫入操作S306以及上述RPMB更新成功旗標RPMB_Update_Success與寫入計數RPMB_Write_Count控制步驟S308之間的斷電事件，以下稱之第四突發斷電事件SPO_4。關於發生在上述RPMB更新成功旗標RPMB_Update_Success與寫入計數RPMB_Write_Count控制步驟S308之後的斷電事件， 以下稱之第五突發斷電事件SPO_5。FAT區塊RPMB_FAT以及/或RPMB更新成功旗標RPMB_Update_Succes可用來區分不同的斷電事件。

第4圖為流程圖，圖解一復電程序，係基於第3圖所揭露的回放保護資料更新程序運作。步驟S402負責檢查FAT區塊RPMB_FAT，以確認回放保護記憶區塊的編程頁數。若FAT區塊RPMB_FAT內奇數頁已編程，則代表先前發生的斷電事件為第二或第三突發斷電事件SPO_2或SPO_3。因此，後續執行步驟S404，將FAT區塊RPMB_FAT最末程式化的該頁忽視、視為無效。若步驟S402判定FAT區塊RPMB_FAT內係偶數頁已編程、且步驟S406判定該RPMB更新成功旗標RPMB_Update_Success呈”失敗”狀態，則代表先前發生的斷電事件為第四突發斷電事件SPO_4。因此，後續執行步驟S408，將FAT區塊RPMB_FAT最末程式化的兩頁內容忽視、視為無效。若步驟S402係判定FAT區塊RPMB_FAT內係偶數頁已編程、且步驟S406判定該RPMB更新成功旗標RPMB_Update_Success呈”成功”狀態，則代表先前發生的斷電事件為第一或第五突發斷電事件SPO_1或SPO_5。由於第一突發斷電事件SPO_1發生時資料尚未作更新，而第五突發斷電事件SPO_5發生時資料更新已完成，故第一與第五突發斷電事件SPO_1與SPO_5不會引起資料不同步問題。因此，確定回放保護記憶區塊每次更新都是資料同步，可接續執行步驟S410，無須對FAT區塊RPMB_FAT任何頁之狀態作調整，即可操作該快閃記憶體。

在某些實施方式中，所揭露之控制器可包括運算單元與唯讀處理器(ROM)。該唯讀處理器載有ROM程式碼，係根據以上所揭露的各技術步驟編碼，由該運算單元執行。因此，所揭露的RPMB管理可呈韌體實現。此外，其他採用所揭露的RPMB管理控制一快閃記憶體的技術都屬於本案所欲保護的範圍。本案更涉及快閃記憶體的控制方法，不限定以特定架構的控制器實現。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟悉此項技藝者，在不脫離本發明之精神和範圍內，當可做些許更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100‧‧‧資料儲存裝置

102‧‧‧快閃記憶體

104‧‧‧控制器

106‧‧‧主機

RPMB_1…RPMB_N‧‧‧回放保護記憶區塊

RPMB_FAT‧‧‧檔案配置表(FAT)區塊

RPMB_Partition‧‧‧一空間，包括該些回放保護記憶區塊

RPMB_1…RPMB_N

RPMB_Write_Count‧‧‧寫入計數

RPMB_Update_Sucess‧‧‧回放保護記憶區塊更新成功指標

Claims (22)

1. 一種資料儲存裝置，包括：一快閃記憶體，其儲存空間劃分為複數個區塊，各區塊更劃分為複數頁；一控制器，耦接該快閃記憶體，以管理該快閃記憶體至少一回放保護記憶區塊；其中：該控制器在將雙頁數據程式化入該快閃記憶體上述回放保護記憶區塊後，將成功旗標以及寫入計數程式化至該快閃記憶體內的系統區塊；該控制器在一復電過程中檢查上述回放保護記憶區塊內的程式化頁數；以及在該復電過程中，該控制器在確認上述回放保護記憶區塊內的程式化頁數為奇數時決議視上述回放保護記憶區塊中最末程式化的一頁數據為無效。
2. 如申請專利範圍第1項所述之資料儲存裝置，其中：該系統區塊為該快閃記憶體的一檔案配置表格區塊。
3. 如申請專利範圍第1項所述之資料儲存裝置，其中：在上述雙頁數據中的第一頁已程式化入上述回放保護記憶區塊但上述雙頁數據中的第二頁尚未程式化入上述回放保護記憶區塊時，該控制器將失敗旗標程式化至上述系統區塊。
4. 如申請專利範圍第1項所述之資料儲存裝置，其中：該控制器將上述成功旗標與寫入計數共用同一頁作程式 化。
5. 如申請專利範圍第1項所述之資料儲存裝置，其中：一主機所下達以寫入上述回放保護記憶區塊但短於兩頁的資料係由該控制器以虛置資料填充至兩頁。
6. 如申請專利範圍第1項所述之資料儲存裝置，其中：該控制器在該復電過程中檢查上述系統區塊，以辨識是否有斷電事件發生。
7. 如申請專利範圍第6項所述之資料儲存裝置，其中：該控制器在該復電過程中於上述系統區塊搜尋上述成功旗標。
8. 如申請專利範圍第7項所述之資料儲存裝置，其中：在該復電過程中，該控制器在自上述系統區塊內尋得上述成功旗標時決議認可上述回放保護記憶區塊中最末更新的兩頁數據。
9. 如申請專利範圍第1項所述之資料儲存裝置，其中：在該復電過程中，該控制器在確認上述回放保護記憶區塊內的程式化頁數為偶數且上述系統區塊尋無上述成功旗標時決議視上述回放保護記憶區塊中最末程式化的兩頁數據為無效。
10. 如申請專利範圍第1項所述之資料儲存裝置，其中：在該復電過程中，該控制器在確認上述回放保護記憶區塊內的程式化頁數為偶數且上述系統區塊存有上述成功旗標時決議認可上述回放保護記憶區塊中最末程式化的兩頁數據。
11. 如申請專利範圍第1項所述之資料儲存裝置，其中：在該復電過程中，該控制器在確認上述回放保護記憶區塊內的程式化頁數為偶數且上述系統區塊存有上述成功旗標時認定上述回放保護記憶區塊係資料同步。
12. 一種快閃記憶體控制方法，包括：管理一快閃記憶體之至少一回放保護記憶區塊；在將雙頁數據程式化入該快閃記憶體上述回放保護記憶區塊後，將成功旗標以及寫入計數程式化至該快閃記憶體內的系統區塊；在一復電過程中檢查上述回放保護記憶區塊內的程式化頁數；以及在該復電過程中，若上述回放保護記憶區塊內的程式化頁數為奇數，則視上述回放保護記憶區塊中最末程式化的一頁數據為無效。
13. 如申請專利範圍第12項所述之快閃記憶體控制方法，其中：該系統區塊為該快閃記憶體的一檔案配置表格區塊。
14. 如申請專利範圍第12項所述之快閃記憶體控制方法，更包括：在上述雙頁數據中的第一頁已程式化入上述回放保護記憶區塊但上述雙頁數據中的第二頁尚未程式化入上述回放保護記憶區塊時，將失敗旗標程式化至上述系統區塊。
15. 如申請專利範圍第12項所述之快閃記憶體控制方法，其中：上述成功旗標與寫入計數係共用同一頁作程式化。
16. 如申請專利範圍第12項所述之快閃記憶體控制方法，其中： 一主機所下達以寫入上述回放保護記憶區塊但短於兩頁的資料係以虛置資料填充至兩頁。
17. 如申請專利範圍第12項所述之快閃記憶體控制方法，其中：在該復電過程中檢查上述系統區塊，以辨識是否有斷電事件發生。
18. 如申請專利範圍第17項所述之快閃記憶體控制方法，更包括：在該復電過程中於上述系統區塊搜尋上述成功旗標。
19. 如申請專利範圍第18項所述之快閃記憶體控制方法，其中：在該復電過程中，在自上述系統區塊內尋得上述成功旗標時認可上述回放保護記憶區塊中最末更新的兩頁數據。
20. 如申請專利範圍第12項所述之快閃記憶體控制方法，其中：在該復電過程中，若上述回放保護記憶區塊內的程式化頁數為偶數且上述系統區塊尋無上述成功旗標，則視上述回放保護記憶區塊中最末程式化的兩頁數據為無效。
21. 如申請專利範圍第12項所述之快閃記憶體控制方法，其中：在該復電過程中，若上述回放保護記憶區塊內的程式化頁數為偶數且上述系統區塊存有上述成功旗標，則認可上述回放保護記憶區塊中最末程式化的兩頁數據。
22. 如申請專利範圍第12項所述之快閃記憶體控制方法，其中：在該復電過程中，若上述回放保護記憶區塊內的程式化頁數為偶數且上述系統區塊存有上述成功旗標，則認定上述回放保護記憶區塊係資料同步。