CN104679672B - 数据储存装置以及快闪存储器控制方法 - Google Patents
数据储存装置以及快闪存储器控制方法 Download PDFInfo
- Publication number
- CN104679672B CN104679672B CN201410075693.0A CN201410075693A CN104679672B CN 104679672 B CN104679672 B CN 104679672B CN 201410075693 A CN201410075693 A CN 201410075693A CN 104679672 B CN104679672 B CN 104679672B
- Authority
- CN
- China
- Prior art keywords
- block
- mentioned
- replay protection
- data
- flash memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
- G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
Abstract
本发明提供一种数据储存装置以及快闪存储器控制方法，该数据储存装置所采用的快闪存储器规划有回放保护存储区块。快闪存储器的实体空间包括多个区块，各区块更划分为多个页。所揭露的数据储存装置内的控制器与该快闪存储器耦接，管理该快闪存储器中至少一回放保护存储区块。该控制器在将双页数据编程入上述回放保护存储区块后更编程该快闪存储器内一系统区块记载一成功旗标以及一写入计数。该快闪存储器可基于该系统区块所载的上述成功旗标以及/或上述回放保护存储区块的编程页数执行一掉电修复程序。
Description
技术领域
本发明是有关于数据储存装置，特别有关于快闪存储器(FLASH memory)控制方法。
背景技术
快闪存储器是一种常见的非挥发性存储器，采电性抹除与编程。以与非门型的快闪存储器(即NAND FLASH)为例，常用作存储卡(memory card)、通用序列总线闪存装置(USBflash device)、固态硬盘(SSD)…等产品，或实现成一嵌入式快闪存储器模块(eMMC)。快闪存储器所提供的储存阵列是呈多个区块(blocks)。各区块包括多个页(pages)。若欲释放一区块为闲置区块(spare block)，整个区块的所有页都必须一同抹除(erase)。
关于数据安全(data security)，快闪存储器部分区块可配置为回放保护存储区块(replay-protected memory block，简称RPMB)，是以较高安全层级管理之。这些回放保护存储区块的数据管理尤为重要。
发明内容
本发明揭露一种数据储存装置以及一种快闪存储器控制方法。
根据本发明一种实施方式所实现的一数据储存装置包括一控制器以及一快闪存储器。该快闪存储器的储存空间是划分为多个区块，各区块更划分为多个页。该控制器耦接该快闪存储器，以管理该快闪存储器的回放保护存储区块。控制器在将双页数据编程入上述回放保护存储区块后会将一成功旗标以及一写入计数载入该快闪存储器的系统区块。该控制器可基于上述系统区块所载的成功旗标或/以及上述回放保护存储区块的编程页数执行一掉电修复程序。
本发明另一种实施方式则揭露一种快闪存储器控制方法，用以管理一快闪存储器上的至少一回放保护存储区块。所述控制方法是在双页数据编程入上述回放保护存储区块后将一成功旗标以及一写入计数载入该快闪存储器的系统区块。根据所述控制方法，一掉电修复程序是基于上述系统区块所载的成功旗标或/以及上述回放保护存储区块的编程页数执行。
下文特举实施例，并配合所附附图，详细说明本发明内容。
附图说明
图1以方块图图解根据本发明一种实施方式所实现的一数据储存装置100；
图2图解主机106所发下的回放保护数据是如何由控制器104编程至该快闪存储器102，其中是设定一变数N为2；
图3为流程图，说明所揭露的回放保护存储区块更新成功指标RPMB_Update_Success以及写入计数RPMB_Write_Count如何对应图2所示的回放保护数据编程而变化；以及
图4为流程图，对应图3图解一掉电修复程序。
【附图标记说明】
100～数据储存装置；
102～快闪存储器；
104～控制器；
106～主机；
202～回放保护数据(又称RPMB数据)；
204～虚置数据；
206、208～第一、第二帧下达的RPMB数据；
RPMB_1…RPMB_N～回放保护存储区块；
RPMB_FAT～文件配置表(FAT)区块；
RPMB_Partition～一空间，包括这些回放保护存储区块RPMB_1…RPMB_N；
RPMB_Write_Count～写入计数；
RPMB_Update_Sucess～回放保护存储区块更新成功指标；
S302…S308～步骤；
S402…S410～步骤；
SPO_1…SPO_5～第一…第五突发掉电事件。
具体实施方式
以下叙述列举本发明的多种实施例。以下叙述介绍本发明的基本概念，且并非意图限制本发明内容。实际发明范围应依照权利要求书界定之。
图1以方块图图解根据本发明一种实施方式所实现的一数据储存装置100。数据储存装置100包括一快闪存储器(FLASH memory)102以及一控制器104。控制器104耦接快闪存储器102，且根据主机106所下达的指令操作该快闪存储器102。
快闪存储器102的储存空间是划分为多个区块(blocks)，且各区块更划分为多个页(pages)。简化之，图中仅显示与回放保护存储区块(RPMB)技术相关的这些区块。如图所示，快闪存储器102包括回放保护存储区块RPMB_1至RPMB_N所形成的空间RPMB_Partition。存取回放保护存储区块RPMB_1至RPMB_N需要认证密钥(authentication key)。RPMB为回放保护存储区块的简写。主机(如106)可视所欲更新的RPMB数据(回放保护数据)的长度以单一帧(a single frame)或多个帧(multiple frames)下达回放保护数据更新指令。自认证密钥所估算出的MAC数值是附加在最末帧上，交由控制器104辨识。MAC数值吻合方能进行回放保护数据更新。若MAC数值不正确，则忽略该回放保护数据更新指令。
图中实施例特别配置文件配置表(FAT)方块RPMB_FAT作回放保护数据缓冲。主机106下达的回放保护数据是先缓冲于FAT方块RPMB_FAT中。填满数据的FAT方块RPMB_FAT将被视为回放保护方块，纳入空间RPMB_Partition，再配置快闪存储器102其他闲置区块作新的FAT方块RPMB_FAT。
根据所揭露的技术，不论回放保护数据更新指令所要求更新的回放保护数据尺寸为何，控制器104都是在快闪存储器102的FAT方块RPMB_FAT配置N页对应之。N值是视主机106单次指令所能下达的最长RPMB更新数据而定。在一种实施方式中，各帧(frame)是用于传输256字节的回放保护数据以及256字节的更新信息(如，4字节的写入计数、2字节的更新地址、2字节的错误感测码、32比特的MAC数值…等)。若指令要求更新的回放保护数据尺寸为256字节，主机106是以单一帧下达回放保护数据更新要求。若指令要求更新的回放保护数据尺寸为512字节，大于单一帧的传输力，主机106是以两帧下达回放保护数据更新要求。在回放保护数据的最长更新尺寸为512字节的状况下，N值应当设定为2。控制器104将针对每次回放保护数据更新都在FAT区块RPMB_FAT配置两页空间，无论所要求更新的回放保护数据为256字节或512字节。若主机106仅要求256字节的回放保护数据更新，控制器104会以虚置数据(dummy data)搭配该256字节的回放保护数据将所对应配置的两页空间填满。如此一来，每次成功完成的回放保护数据更新应当在FAT区块RPMB_FAT对应有两页有效页(N=2)。
此外，回放保护数据更新信息(例如，本案所建议的RPMB更新成功旗标RPMB_Update_Success以及应用于RPMB管理的写入计数RPMB_Write_Count)可记载于快闪存储器102的系统区块Sys_Blk。在其他实施方式中，系统区块也可以是快闪存储器的一FAT区块。特别是，更新成功旗标RPMB_Update_Success以及写入计数RPMB_Write_Count是共用同一页纪载。每当FAT区块RPMB_FAT上配置的N页全数写入数据，控制器104会竖立该RPMB更新成功旗标RPMB_Update_Success(例如，呈一成功旗标)、且更新该写入计数RPMB_Write_Count。该RPMB更新成功旗标RPMB_Update_Success的竖立是与该写入计数RPMB_Write_Count的更新绑在一起进行。因此，RPMB更新成功旗标RPMB_Update_Success可靠度极高。
在一掉电修复程序中，控制器104将检查上述FAT区块RPMB_FAT或/以及上述RPMB更新成功旗标RPMB_Update_Success，以辨识先前是否有发生掉电事件，且更辨识该掉电事件发生的时间点。在掉电修复程序中，控制器104若发现FAT区块RPMB_FAT的有效页数量为N的倍数，且RPMB更新成功旗标RPMB_Update_Success为竖立状态，控制器104会认可最后配置的N页上写入的数据。
在某些实施方式中，控制器104维持RPMB更新成功旗标RPMB_Update_Success呈竖立状态，直至下一轮配置的N页中的起始页被写入数据方除能该RPMB更新成功旗标RPMB_Update_Success。在掉电修复程序中，若控制器104发现FAT区块RPMB_FAT的有效页数量并非N的倍数，控制器104会忽略最末的RPMB更新。此外，倘若控制器104在掉电修复中发现RPMB更新成功旗标RPMB_Update_Success并没有被竖立，控制器104也会忽略最末的RPMB更新。在掉电修复程序中，若控制器104发现FAT区块RPMB_FAT的有效页数量为N的倍数、且RPMB更新成功旗标RPMB_Update_Success更新成功旗标RPMB_Update_Success也是竖立状态，控制器104确认每次RPMB更新的数据同步。
图2图解主机106下达的回放保护数据更新要求如何由控制器104执行，图中将N值设定为2。当主机106以单一帧下达尺寸较小(例如，256字节)的回放保护数据更新，控制器104除了对快闪存储器102作第一写入操作，将主机106所下达的回放保护数据202写入该FAT区块RPMB_FAT上配置的第一页空间，更会作第二写入操作，将虚置数据204写入该FAT区块RPMB_FAT上配置的第二页空间。当主机106以双帧下达尺寸较大(例如，512字节)的回放保护数据更新，控制器104是将双帧下达的回放保护数据分阶段作写入。如图所示，第一帧下达的回放保护数据206是经由以一第一写入操作写入该FAT区块RPMB_FAT上配置的第一页空间，并且，第二帧下达的回放保护数据208是经由以一第二写入操作写入该FAT区块RPMB_FAT上配置的第二页空间。
图3为流程图，图解RPMB更新成功旗标RPMB_Update_Sucess以及写入计数RPMB_Write_Count基于图2所教示的回放保护数据更新程序如何变化。步骤S302是对FAT区块RPMB_FAT上、基于双页配置RPMB写入程序所配置的第一页空间作写入操作。在第一写入操作S302之后，步骤S304将RPMB更新成功旗标RPMB_Update_Success重置呈“失败”状态(可视为失败旗标编程)。第二写入操作S306实施在步骤S304之后，是对FAT区块RPMB_FAT上、基于双页配置RPMB写入程序所配置的第二页空间作写入操作。在第二写入操作S306之后，步骤S308将RPMB更新成功旗标RPMB_Update_Sucess刷新呈“成功”状态(可视为成功旗标编程)、并将写入计数RPMB_Write_Count更新(例如，递增1)。回放保护数据更新程序可在步骤S308之后结束。参阅图3，掉电事件可能会发生在任何时间点。关于发生在第一写入操作S302之前的掉电事件，以下称之第一突发掉电事件SPO_1。关于发生在第一写入操作S302以及上述RPMB更新成功旗标RPMB_Update_Success控制步骤S304之间的掉电事件，以下称之第二突发掉电事件SPO_2。关于发生在上述RPMB更新成功旗标RPMB_Update_Success控制步骤S304以及第二写入操作S306之间的掉电事件，以下称之第三突发掉电事件SPO_3。关于发生在第二写入操作S306以及上述RPMB更新成功旗标RPMB_Update_Success与写入计数RPMB_Write_Count控制步骤S308之间的掉电事件，以下称之第四突发掉电事件SPO_4。关于发生在上述RPMB更新成功旗标RPMB_Update_Success与写入计数RPMB_Write_Count控制步骤S308之后的掉电事件，以下称之第五突发掉电事件SPO_5。FAT区块RPMB_FAT以及/或RPMB更新成功旗标RPMB_Update_Succes可用来区分不同的掉电事件。
图4为流程图，图解一复电程序，是基于图3所揭露的回放保护数据更新程序运作。步骤S402负责检查FAT区块RPMB_FAT，以确认回放保护存储区块的编程页数。若FAT区块RPMB_FAT内奇数页已编程，则代表先前发生的掉电事件为第二或第三突发掉电事件SPO_2或SPO_3。因此，后续执行步骤S404，将FAT区块RPMB_FAT最末编程的该页忽视、视为无效。若步骤S402判定FAT区块RPMB_FAT内是偶数页已编程、且步骤S406判定该RPMB更新成功旗标RPMB_Update_Success呈“失败”状态，则代表先前发生的掉电事件为第四突发掉电事件SPO_4。因此，后续执行步骤S408，将FAT区块RPMB_FAT最末编程的两页内容忽视、视为无效。若步骤S402是判定FAT区块RPMB_FAT内是偶数页已编程、且步骤S406判定该RPMB更新成功旗标RPMB_Update_Success呈“成功”状态，则代表先前发生的掉电事件为第一或第五突发掉电事件SPO_1或SPO_5。由于第一突发掉电事件SPO_1发生时数据尚未作更新，而第五突发掉电事件SPO_5发生时数据更新已完成，故第一与第五突发掉电事件SPO_1与SPO_5不会引起数据不同步问题。因此，确定回放保护存储区块每次更新都是数据同步，可接续执行步骤S410，无须对FAT区块RPMB_FAT任何页的状态作调整，即可操作该快闪存储器。
在某些实施方式中，所揭露的控制器可包括运算单元与只读处理器(ROM)。该只读处理器载有ROM程序码，是根据以上所揭露的各技术步骤编码，由该运算单元执行。因此，所揭露的RPMB管理可呈固件实现。此外，其他采用所揭露的RPMB管理控制一快闪存储器的技术都属于本案所欲保护的范围。本案更涉及快闪存储器的控制方法，不限定以特定架构的控制器实现。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟悉此项技艺者，在不脱离本发明的精神和范围内，当可做些许更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。
Claims (22)
1.一种数据储存装置，包括：
一快闪存储器，其储存空间划分为多个区块，各区块更划分为多个页；
一控制器，耦接该快闪存储器，以管理该快闪存储器至少一回放保护存储区块；
其中：
该控制器在将双页数据编程入该快闪存储器上述回放保护存储区块后，将成功旗标以及写入计数编程至该快闪存储器内的系统区块；
该控制器在一复电过程中检查上述回放保护存储区块内的编程页数；且
在该复电过程中，该控制器在确认上述回放保护存储区块内的编程页数为奇数时决议视上述回放保护存储区块中最末编程的一页数据为无效。
2.如权利要求1所述的数据储存装置，其特征在于：
该系统区块为该快闪存储器的一文件配置表格区块。
3.如权利要求1所述的数据储存装置，其特征在于：
在上述双页数据中的第一页已编程入上述回放保护存储区块、但上述双页数据中的第二页尚未编程入上述回放保护存储区块时，该控制器将失败旗标编程至上述系统区块。
4.如权利要求1所述的数据储存装置，其特征在于：
该控制器将上述成功旗标与写入计数共用同一页作编程。
5.如权利要求1所述的数据储存装置，其特征在于：
一主机所下达以写入上述回放保护存储区块、但短于两页的数据是由该控制器以虚置数据填充至两页。
6.如权利要求1所述的数据储存装置，其特征在于：
该控制器在该复电过程中检查上述系统区块，以辨识是否有掉电事件发生。
7.如权利要求6所述的数据储存装置，其特征在于：
该控制器在该复电过程中于上述系统区块搜寻上述成功旗标。
8.如权利要求7所述的数据储存装置，其特征在于：
在该复电过程中，该控制器在自上述系统区块内寻得上述成功旗标时决议认可上述回放保护存储区块中最末更新的两页数据。
9.如权利要求1所述的数据储存装置，其特征在于：
在该复电过程中，该控制器在确认上述回放保护存储区块内的编程页数为偶数、且上述系统区块寻无上述成功旗标时决议视上述回放保护存储区块中最末编程的两页数据为无效。
10.如权利要求1所述的数据储存装置，其特征在于：
在该复电过程中，该控制器在确认上述回放保护存储区块内的编程页数为偶数、且上述系统区块存有上述成功旗标时决议认可上述回放保护存储区块中最末编程的两页数据。
11.如权利要求1所述的数据储存装置，其特征在于：
在该复电过程中，该控制器在确认上述回放保护存储区块内的编程页数为偶数、且上述系统区块存有上述成功旗标时认定上述回放保护存储区块系数据同步。
12.一种快闪存储器控制方法，包括：
管理一快闪存储器的至少一回放保护存储区块；以及
在将双页数据编程入该快闪存储器上述回放保护存储区块后，将成功旗标以及写入计数编程至该快闪存储器内的系统区块；
在一复电过程中检查上述回放保护存储区块内的编程页数；
在该复电过程中，若上述回放保护存储区块内的编程页数为奇数，则视上述回放保护存储区块中最末编程的一页数据为无效。
13.如权利要求12所述的快闪存储器控制方法，其特征在于：
该系统区块为该快闪存储器的一文件配置表格区块。
14.如权利要求12所述的快闪存储器控制方法，其特征在于，更包括：
在上述双页数据中的第一页已编程入上述回放保护存储区块、但上述双页数据中的第二页尚未编程入上述回放保护存储区块时，将失败旗标编程至上述系统区块。
15.如权利要求12所述的快闪存储器控制方法，其特征在于：
上述成功旗标与写入计数是共用同一页作编程。
16.如权利要求12所述的快闪存储器控制方法，其特征在于：
一主机所下达以写入上述回放保护存储区块、但短于两页的数据是以虚置数据填充至两页。
17.如权利要求12所述的快闪存储器控制方法，其特征在于：
在一复电过程中检查上述系统区块，以辨识是否有掉电事件发生。
18.如权利要求17所述的快闪存储器控制方法，其特征在于，更包括：
在该复电过程中于上述系统区块搜寻上述成功旗标。
19.如权利要求18所述的快闪存储器控制方法，其特征在于：
在该复电过程中，在自上述系统区块内寻得上述成功旗标时认可上述回放保护存储区块中最末更新的两页数据。
20.如权利要求12所述的快闪存储器控制方法，其特征在于：
在该复电过程中，若上述回放保护存储区块内的编程页数为偶数、且上述系统区块寻无上述成功旗标，则视上述回放保护存储区块中最末编程的两页数据为无效。
21.如权利要求12所述的快闪存储器控制方法，其特征在于：
在该复电过程中，若上述回放保护存储区块内的编程页数为偶数、且上述系统区块存有上述成功旗标，则认可上述回放保护存储区块中最末编程的两页数据。
22.如权利要求12所述的快闪存储器控制方法，其特征在于：
在该复电过程中，若上述回放保护存储区块内的编程页数为偶数、且上述系统区块存有上述成功旗标，则认定上述回放保护存储区块系数据同步。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/091,908 US9218891B2 (en) | 2013-11-27 | 2013-11-27 | Data storage device and flash memory control method |
| US14/091,908 | 2013-11-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104679672A CN104679672A (zh) | 2015-06-03 |
| CN104679672B true CN104679672B (zh) | 2018-02-23 |
Family
ID=53182564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410075693.0A Active CN104679672B (zh) | 2013-11-27 | 2014-03-03 | 数据储存装置以及快闪存储器控制方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9218891B2 (zh) |
| CN (1) | CN104679672B (zh) |
| TW (1) | TWI519953B (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9329992B2 (en) * | 2013-12-04 | 2016-05-03 | Silicon Motion, Inc. | Data storage device and flash memory control method |
| US9875064B2 (en) * | 2015-03-11 | 2018-01-23 | Toshiba Memory Corporation | Storage system architecture for improved data management |
| TWI571742B (zh) * | 2015-10-07 | 2017-02-21 | 慧榮科技股份有限公司 | 資料儲存裝置及資料維護方法 |
| KR20170060206A (ko) * | 2015-11-23 | 2017-06-01 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 메모리 시스템의 동작 방법 |
| KR20180031853A (ko) * | 2016-09-19 | 2018-03-29 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 메모리 시스템의 동작 방법 |
| TWI628542B (zh) * | 2017-04-21 | 2018-07-01 | 慧榮科技股份有限公司 | 快閃記憶體的垃圾回收斷電回復方法以及使用該方法的裝置 |
| US11442634B2 (en) | 2018-04-12 | 2022-09-13 | Micron Technology, Inc. | Replay protected memory block command queue |
| TWI667571B (zh) * | 2018-06-13 | 2019-08-01 | 慧榮科技股份有限公司 | 資料儲存裝置、系統資訊編程方法及系統資訊重建方法 |
| TWI671632B (zh) | 2018-10-24 | 2019-09-11 | 財團法人工業技術研究院 | 記憶體裝置及其復新資訊同步方法 |
| CN110633055B (zh) * | 2019-09-18 | 2023-05-16 | 东软集团股份有限公司 | 一种访问rpmb分区的方法、装置及相关设备 |
| US11487439B1 (en) | 2021-05-27 | 2022-11-01 | Western Digital Technologies, Inc. | Utilizing host memory buffers for storage device recoveries |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1534509A (zh) * | 2003-03-27 | 2004-10-06 | 太和科技股份有限公司 | 具有快速且预防不当操作功效的快闪记忆体演算法及其控制系统 |
| CN1902599A (zh) * | 2003-12-30 | 2007-01-24 | 桑迪士克股份有限公司 | 具有大型擦除区块的非易失性存储器系统的管理 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW527604B (en) | 1998-10-05 | 2003-04-11 | Toshiba Corp | A memory systems |
| US7206230B2 (en) * | 2005-04-01 | 2007-04-17 | Sandisk Corporation | Use of data latches in cache operations of non-volatile memories |
| US20080140724A1 (en) * | 2006-12-06 | 2008-06-12 | David Flynn | Apparatus, system, and method for servicing object requests within a storage controller |
| US7940595B2 (en) * | 2006-12-22 | 2011-05-10 | Sidense Corp. | Power up detection system for a memory device |
| US9223642B2 (en) * | 2013-03-15 | 2015-12-29 | Super Talent Technology, Corp. | Green NAND device (GND) driver with DRAM data persistence for enhanced flash endurance and performance |
| US8045375B2 (en) * | 2008-10-24 | 2011-10-25 | Sandisk Technologies Inc. | Programming non-volatile memory with high resolution variable initial programming pulse |
| CN102004706B (zh) * | 2009-09-01 | 2012-09-19 | 联芯科技有限公司 | 一种基于ftl的闪存擦写掉电保护方法 |
| US8307151B1 (en) * | 2009-11-30 | 2012-11-06 | Micron Technology, Inc. | Multi-partitioning feature on e-MMC |
| CN101763490B (zh) * | 2009-12-18 | 2012-11-21 | 东信和平科技股份有限公司 | 闪存智能卡的数据移动方法 |
| US9087200B2 (en) * | 2009-12-22 | 2015-07-21 | Intel Corporation | Method and apparatus to provide secure application execution |
| US8661184B2 (en) * | 2010-01-27 | 2014-02-25 | Fusion-Io, Inc. | Managing non-volatile media |
| US9424930B2 (en) * | 2010-09-15 | 2016-08-23 | Sandisk Technologies Llc | Apparatus, system, and method for non-volatile storage element programming |
| US8972746B2 (en) * | 2010-12-17 | 2015-03-03 | Intel Corporation | Technique for supporting multiple secure enclaves |
| US9117083B2 (en) * | 2011-02-14 | 2015-08-25 | Blackberry Limited | Managing booting of secure devices with untrusted software |
| EP2503482A1 (en) | 2011-03-23 | 2012-09-26 | ST-Ericsson SA | Electronic device with flash memory component |
| US8918579B2 (en) * | 2012-02-06 | 2014-12-23 | Sandisk Technologies Inc. | Storage device and method for selective data compression |
| US20140173173A1 (en) * | 2012-12-13 | 2014-06-19 | Elpida Memory, Inc. | Method, device, and system including configurable bit-per-cell capability |
| US9384351B2 (en) * | 2013-03-15 | 2016-07-05 | Intel Corporation | Method and apparatus for implementing a secure boot using multiple firmware sources |
| US20140282868A1 (en) * | 2013-03-15 | 2014-09-18 | Micah Sheller | Method And Apparatus To Effect Re-Authentication |
| US9431113B2 (en) * | 2013-08-07 | 2016-08-30 | Sandisk Technologies Llc | Data storage system with dynamic erase block grouping mechanism and method of operation thereof |
| US9767044B2 (en) * | 2013-09-24 | 2017-09-19 | Intel Corporation | Secure memory repartitioning |
-
2013
- 2013-11-27 US US14/091,908 patent/US9218891B2/en active Active
- 2013-11-29 TW TW102143705A patent/TWI519953B/zh active
-
2014
- 2014-03-03 CN CN201410075693.0A patent/CN104679672B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1534509A (zh) * | 2003-03-27 | 2004-10-06 | 太和科技股份有限公司 | 具有快速且预防不当操作功效的快闪记忆体演算法及其控制系统 |
| CN1902599A (zh) * | 2003-12-30 | 2007-01-24 | 桑迪士克股份有限公司 | 具有大型擦除区块的非易失性存储器系统的管理 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI519953B (zh) | 2016-02-01 |
| US20150146486A1 (en) | 2015-05-28 |
| TW201520766A (zh) | 2015-06-01 |
| US9218891B2 (en) | 2015-12-22 |
| CN104679672A (zh) | 2015-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104679672B (zh) | 数据储存装置以及快闪存储器控制方法 | |
| CN104699621B (zh) | 数据储存装置以及快闪存储器控制方法 | |
| CN104750615B (zh) | 数据储存装置以及快闪存储器控制方法 | |
| DE102015205396B4 (de) | Speichersystem und Verfahren zum Durchführen und Authentifizieren eines Schreibschutzes für dieses | |
| DE102015017399B3 (de) | Speichergerät, Betriebsverfahren des Speichergeräts und elektronisches Gerät mit dem Speichergerät | |
| TWI546666B (zh) | 資料儲存裝置以及快閃記憶體控制方法 | |
| CN103678144B (zh) | 数据储存装置与快闪存储器控制方法 | |
| TW201918893A (zh) | 資料儲存裝置與記憶體裝置之資料處理方法 | |
| CN103440205B (zh) | 一种机顶盒数据存储方法及装置 | |
| US20030196027A1 (en) | Semiconductor memory card access apparatus, a computer-readable recording medium, an initialization method, and a semiconductor memory card | |
| CN106776362B (zh) | 存储器的控制方法及装置 | |
| JP4632180B2 (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
| JP4956068B2 (ja) | 半導体記憶装置およびその制御方法 | |
| US20130262810A1 (en) | Memory space management method and memory controller and memory storage device using the same | |
| CN106598479A (zh) | 闪速存储器的故障安全擦除的方法和装置 | |
| US11550474B2 (en) | Data storage device and method for rewriting parameters thereof | |
| CN106484308A (zh) | 数据保护方法、存储器控制电路单元及存储器储存装置 | |
| JP4582232B2 (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
| JP4720891B2 (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
| US20140052893A1 (en) | File deletion for non-volatile memory | |
| CN103377348B (zh) | 半导体装置、机密数据管理系统及机密数据管理方法 | |
| CN111258498A (zh) | 一种flash存储器管理方法 | |
| US10754548B2 (en) | Data storage device and method for rewriting parameters thereof | |
| JP2010092200A (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
| US9116794B2 (en) | Storage device data protection system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |