TWI521344B - 資料儲存裝置以及快閃記憶體控制方法 - Google Patents

資料儲存裝置以及快閃記憶體控制方法 Download PDF

Info

Publication number
TWI521344B
TWI521344B TW102148951A TW102148951A TWI521344B TW I521344 B TWI521344 B TW I521344B TW 102148951 A TW102148951 A TW 102148951A TW 102148951 A TW102148951 A TW 102148951A TW I521344 B TWI521344 B TW I521344B
Authority
TW
Taiwan
Prior art keywords
pages
playback
memory block
flash memory
data
Prior art date
Application number
TW102148951A
Other languages
English (en)
Other versions
TW201523247A (zh
Inventor
吳佳謙
林瑜智
林彥宏
Original Assignee
慧榮科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 慧榮科技股份有限公司 filed Critical 慧榮科技股份有限公司
Publication of TW201523247A publication Critical patent/TW201523247A/zh
Application granted granted Critical
Publication of TWI521344B publication Critical patent/TWI521344B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/079—Root cause analysis, i.e. error or fault diagnosis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G06F12/1441—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a range
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1052—Security improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7202—Allocation control and policies

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Description

資料儲存裝置以及快閃記憶體控制方法
本發明係有關於資料儲存裝置，特別有關於快閃記憶體(FLASH memory)控制方法。
快閃記憶體是一種常見的非揮發性記憶體，採電性抹除與程式化。以非及閘型的快閃記憶體(即NAND FLASH)為例，常用作記憶卡(memory card)、通用序列匯流排閃存裝置(USB flash device)、固態硬碟(SSD)...等產品，或實現成一嵌入式快閃記憶體模組(eMMC)。快閃記憶體所提供的儲存陣列係呈複數個區塊(blocks)。各區塊包括複數頁(pages)。若欲釋放一區塊為閒置區塊(spare block)，整個區塊的所有頁都必須一同抹除(erase)。
關於資料安全(data security)，快閃記憶體部分區塊可配置為回放保護記憶區塊(replay-protected memory block，簡稱RPMB)，係以較高安全層級管理之。該些回放保護記憶區塊之資料管理尤為重要。
本發明揭露一種資料儲存裝置以及一種快閃記憶體控制方法。
根據本發明一種實施方式所實現的一資料儲存裝 置包括一快閃記憶體以及一控制器。該快閃記憶體之儲存空間係劃分為複數個區塊，各區塊更劃分為複數頁。該控制器耦接該快閃記憶體，以管理該快閃記憶體上至少一回放保護記憶區塊。該控制器將兩頁數據程式化至上述至少一回放保護記憶區塊，並於上述兩頁數據各程式化上述至少回放保護記憶區塊的寫入計數。
本發明另一種實施方式更實現一快閃記憶體控制方法，包括以下步驟：管理一快閃記憶體的至少一回放保護記憶區塊；且將兩頁數據程式化至上述至少一回放保護記憶區塊，並於上述兩頁數據各程式化上述回放保護記憶區塊的寫入計數。
下文特舉實施例，並配合所附圖示，詳細說明本發明內容。
100‧‧‧資料儲存裝置
102‧‧‧快閃記憶體
104‧‧‧控制器
106‧‧‧主機
112、114‧‧‧寫有「寫入計數」資訊的有效頁
RPMB_1…RPMB_N‧‧‧回放保護記憶區塊
RPMB_FAT‧‧‧檔案配置表格(FAT)區塊
RPMB_Partition‧‧‧一空間，包括回放保護記憶區塊 RPMB_1…RPMB_N
S302、S304、S402、S404、S406‧‧‧步驟
SPO_1…SPO_3‧‧‧第一…第三突發斷電事件
第1A圖以方塊圖圖解根據本發明一種實施方式所實現的一資料儲存裝置100；第1B圖根據本發明一種實施方式圖解一檔案配置表(FAT)區塊RPMB_FAT各頁之配置格式；第1C圖根據本發明另一種實施方式圖解一FAT區塊RPMB_FAT各頁之配置格式；第2圖圖解主機106所發下的回放保護資料要求係如何由控制器104處理，其中是設定一變數N為2；第3圖為流程圖，對應第2圖所示之回放保護資料更新程序 標示可能的突發斷電事件SPO_1、SPO_2與SPO_3；以及第4圖為流程圖，對應第3圖圖解一電源回復程序。
以下敘述列舉本發明的多種實施例。以下敘述介紹本發明的基本概念，且並非意圖限制本發明內容。實際發明範圍應依照申請專利範圍界定之。
第1A圖以方塊圖圖解根據本發明一種實施方式所實現的一資料儲存裝置100。資料儲存裝置100包括一快閃記憶體(FLASH memory)102以及一控制器104。控制器104耦接快閃記憶體102，且可根據主機106所下達的指令操作該快閃記憶體102。
快閃記憶體102的儲存空間係劃分為複數個區塊(blocks)，且各區塊更劃分為複數頁(pages)。簡化之，圖中僅顯示與回放保護記憶區塊(RPMB)技術相關之該些區塊。如圖所示，快閃記憶體102包括回放保護記憶區塊RPMB_1至RPMB_N所形成的空間RPMB_Partition。存取回放保護記憶區塊RPMB_1至RPMB_N需要認證密鑰(authentication key)。RPMB為回放保護記憶區塊之簡寫。主機(如106)可視所欲更新之RPMB資料(回放保護資料)的長度以單一幀(a single frame)或複數幀(multiple frames)下達回放保護資料更新指令。自一認證密鑰所估算出的MAC數值係附加在最末幀上，交由控制器104辨識。MAC數值吻合方能進行回放保護資料更新。若MAC數值不正確，則忽略該回放保護資料更新指令。
圖中實施例特別配置檔案配置表(FAT)區塊 RPMB_FAT緩衝回放保護資料。主機106下達的回放保護資料係先緩衝於FAT區塊RPMB_FAT。填滿資料的FAT區塊RPMB_FAT將被視為回放保護區塊，納入空間RPMB_Partition，繼而，快閃記憶體102其他閒置區塊會被配置作新的FAT區塊RPMB_FAT。
根據所揭露之技術，不論欲更新的回放保護資料尺寸為何，對應各回放保護資料更新要求，控制器104都是在快閃記憶體102之FAT區塊RPMB_FAT配置N頁對應之。N值係視主機106單次指令所能下達的最長RPMB更新資料而定。在一種實施方式中，各幀(frame)係用於傳輸256位元組的回放保護資料以及256位元組的更新資訊(如，4位元組的寫入計數、2位元組的更新位址、2位元組的錯誤感測碼、32位元組的MAC數值…等)。若指令要求更新的回放保護資料尺寸為256位元組，主機106係以單一幀下達回放保護資料更新要求。若指令要求更新的回放保護資料尺寸為512位元組，大於單一幀的傳輸力，主機106係以兩幀下達回放保護資料更新要求。在回放保護資料之最長更新尺寸為512位元組的狀況下，N值應當設定為2。控制器104將針對每次回放保護資料更新都在FAT區塊RPMB_FAT配置兩頁空間，無論所要求更新的回放保護資料為256位元組或512位元組。若主機106僅要求256位元組的回放保護資料更新，控制器104會以虛置資料(dummy data)搭配該256位元組的回放保護資料將所對應配置的兩頁空間填滿。如此一來，每次成功完成的回放保護資料更新應當在FAT區塊RPMB_FAT對應有兩頁有效頁(N=2)。
特別是，參照圖示頁空間112或114，所配置N頁各自寫有對應更新之回放保護記憶區塊的寫入計數(write count)。因為各回放保護記憶區塊的寫入計數更新係與回放保護資料之資料緩衝(藉FAT頁緩衝)整合在一起，各回放保護記憶區塊的寫入計數相當可靠。第1B圖根據本發明一種實施方式圖解FAT區塊RPMB_FAT各頁的配置格式。關於所配置之N頁，各頁之部分閒置空間係利用來儲存寫入計數。在第1B圖所示實施方式，各FAT頁之閒置位元組縮減至6位元組，以提供空間(4位元組)紀錄寫入計數，其餘16KB則作資料儲存空間。第1C圖根據本發明另一種實施方式圖解FAT區塊RPMB_FAT各頁的配置格式。關於所配置之N頁，各頁之部分資料空間係挪用來配置作寫入計數之儲存。在第1C圖所示之實施方式，各FAT頁之資料儲存空間縮減至(16KB-4B)，以提供4位元組的空間儲存寫入計數，並準備充裕的10位元組空間儲存其他資訊。
一復電過程中，控制器104將檢查該FAT區塊RPMB_FAT，以辨別先前是否有斷電事件發生；若有，則更判該斷電事件發生的時間點。在復電過程中，當控制器104判斷FAT區塊RPMB_FAT的有效頁數量為N的倍數，控制器104確認RPMB資料每次更新都資料同步，不因突發斷電事件導致新、舊資料混淆。反之，當控制器104判定FAT區塊RPMB_FAT的有效頁數量不為N的倍數，控制器104忽略最末次的RPMB資料更新。
第2圖圖解主機106下達的RPMB資料更新如何由控制器104執行，其中N設定為2。當主機106以單一幀下達較短的 RPMB更新資料(如，256位元組)，控制器104於快閃記憶體102上執行一第一寫入程序，於該FAT區塊RPMB_FAT上的第一配置頁寫入該主機106所下達的RPMB資料以及對應之回放保護區塊的寫入計數。接著，控制器對快閃記憶體102作一第二寫入程序，於該FAT區塊RPMB_FAT上的第二配置頁寫入虛置資料(甚至，可更將寫入計數一併寫入，數值與第一寫入時相同)。若主機106以兩幀下達較長的RPMB資料更新要求，控制器104將兩幀內的RPMB資料分開作寫入。如圖所示，第一幀所下達的RPMB資料以及對應之回放保護記憶區塊的寫入計數係藉第一寫入程序寫入FAT區塊RPMB_FAT上的一第一配置頁，第二幀所下達的RPMB資料以及對應之回放保護記憶區塊的寫入計數係藉第二寫入程序寫入FAT區塊RPMB_FAT上的一第二配置頁。如此一來，每次成功的RPMB資料更新會在FAT區塊RPMB_FAT上形成兩個有效頁。
第3圖為流程圖，標示RPMB資料更新程序(參照第2圖)中所可能發生的突發斷電事件SPO_1、SPO_2與SPO_3位置。如圖所示，第一寫入程序係於步驟S302執行，第二寫入程序係於步驟S304執行。步驟S302作一第一頁之程式化，該頁之程式化包含一第一寫入計數。步驟S304作一第二頁之程式化，該頁之程式化包含一第二寫入計數。RPMB資料更新程序可在步驟S304後結束。如第3圖所示，突發斷電事件可能發生在任何時間點。例如，第一突發斷電事件SPO_1發生在第一寫入程序S302之前，第二突發斷電事件SPO_2發生在第一寫入程序S302以及第二寫入程序S304之間，第三突發斷電事件SPO_3發 生在第二寫入程序S304之後。基於FAT區塊RPMB_FAT之內容，即可區別不同的突發斷電事件。
相對第3圖之RPMB更新程序，第4圖以流程圖圖解一復電過程。步驟S402檢查FAT區塊RPMB_FAT。當FAT區塊RPMB_FAT的有效頁頁數為奇數，則代表先前發生的係突發斷電事件SPO_2，繼而執行步驟S404，視FAT區塊RPMB_FAT最末程式化該頁為無效，可忽略之。當步驟S402判定FAT區塊RPMB_FAT之有效頁頁數為偶數，則代表先前發生的係突發斷電事件SPO_1或SPO_3。因為突發斷電事件SPO_1發生時資料尚未更新，而突發斷電事件SPO_3發生時資料更新已完成，故突發斷電事件SPO_1與SPO_3不會引發資料不同步問題。因此，RPMB資料各次更新可確認皆是資料同步，無新、舊資料夾雜問題。繼而，施行步驟S406，不改變FAT區塊RPMB_FAT任何頁之狀態即操作快閃記憶體。
在某些實施方式中，控制器104可包括一運算單元以及一唯讀記憶體(ROM，載有ROM碼)。所述ROM碼係基於所揭露內容編碼，由該運算單元執行。所揭露之回放保護記憶區塊管理技術因而可以韌體方式實現。此外，任何採用所揭露之回放保護記憶區塊管理技術而實現的快閃記憶體控制方法都有可能涉及本案範圍。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟悉此項技藝者，在不脫離本發明之精神和範圍內，當可做些許更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧資料儲存裝置
102‧‧‧快閃記憶體
104‧‧‧控制器
106‧‧‧主機
112、114‧‧‧寫有「寫入計數」資訊的有效頁
RPMB_1…RPMB_N‧‧‧回放保護記憶區塊
RPMB_FAT‧‧‧檔案配置表格(FAT)區塊
RPMB_Partition‧‧‧一空間，包括回放保護記憶區塊RPMB_1…RPMB_N

Claims (14)

  1. 一種資料儲存裝置，包括：一快閃記憶體，所提供之儲存空間係劃分為複數個區塊，各區塊更劃分為複數頁；以及一控制器，耦接該快閃記憶體以管理該快閃記憶體之至少一回放保護記憶區塊；其中：該控制器將兩頁內容程式化至上述至少一回放保護記憶區塊，且上述兩頁中，各頁係程式化有上述回放保護記憶區塊之寫入計數；在該復電過程，該控制器檢查上述回放保護記憶區塊之程式化頁數；且在該復電過程，該控制器在上述回放保護記憶區塊具有奇數頁的程式化頁數時將上述回放保護記憶區塊最末程式化的一頁忽略。
  2. 如申請專利範圍第1項所述之資料儲存裝置，其中：該控制器所程式化的上述兩頁載有同樣的寫入計數。
  3. 如申請專利範圍第1項所述之資料儲存裝置，其中：該控制器所程式化的上述兩頁之第一頁係以一閒置空間載有上述寫入計數。
  4. 如申請專利範圍第1項所述之資料儲存裝置，其中：當一主機所下達要程式化至上述回放保護記憶區塊的資料不滿兩頁之儲存能力時，該控制器以虛置資料充填之，使其符合兩頁之儲存能力。
  5. 如申請專利範圍第1項所述之資料儲存裝置，其中：在一復電過程，該控制器檢查上述回放保護記憶區塊，以辨識是否曾發生突發斷電事件。
  6. 如申請專利範圍第1項所述之資料儲存裝置，其中：在該復電過程，該控制器在上述回放保護記憶區塊具有偶數頁的程式化頁數時認可上述回放保護記憶區塊最末程式化的雙頁。
  7. 如申請專利範圍第1項所述之資料儲存裝置，其中：在該復電過程，該控制器在上述回放保護記憶區塊具有偶數頁的程式化頁數時確認上述回放保護記憶區塊為資料同步。
  8. 一種快閃記憶體控制方法，包括：管理一快閃記憶體之至少一回放保護記憶區塊；將兩頁內容程式化至上述至少一回放保護記憶區塊，並使上述兩頁中，各頁係程式化有上述回放保護記憶區塊之寫入計數；在該復電過程檢查上述回放保護記憶區塊之程式化頁數；且在該復電過程中，於上述回放保護記憶區塊具有奇數頁的程式化頁數時將上述回放保護記憶區塊最末程式化的一頁忽略。
  9. 如申請專利範圍第8項所述之快閃記憶體控制方法，其中：在每次程式化的兩頁中，所載之寫入計數相同。
  10. 如申請專利範圍第8項所述之快閃記憶體控制方法，其中： 每次程式化的兩頁中的第一頁係以一閒置空間載有上述寫入計數。
  11. 如申請專利範圍第8項所述之快閃記憶體控制方法，其中：當一主機所下達要程式化至上述回放保護記憶區塊的資料不滿兩頁之儲存能力時，係以虛置資料充填之，使其符合兩頁之儲存能力。
  12. 如申請專利範圍第8項所述之快閃記憶體控制方法，包括：在一復電過程檢查上述回放保護記憶區塊，以辨識是否曾發生突發斷電事件。
  13. 如申請專利範圍第8項所述之快閃記憶體控制方法，其中：在該復電過程中，於上述回放保護記憶區塊具有偶數頁的程式化頁數時認可上述回放保護記憶區塊最末程式化的雙頁。
  14. 如申請專利範圍第8項所述之快閃記憶體控制方法，其中：在該復電過程中，於上述回放保護記憶區塊具有偶數頁的程式化頁數時確認上述回放保護記憶區塊為資料同步。
TW102148951A 2013-12-04 2013-12-30 資料儲存裝置以及快閃記憶體控制方法 TWI521344B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/096,740 US9329992B2 (en) 2013-12-04 2013-12-04 Data storage device and flash memory control method

Publications (2)

Publication Number Publication Date
TW201523247A TW201523247A (zh) 2015-06-16
TWI521344B true TWI521344B (zh) 2016-02-11

Family

ID=53265436

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102148951A TWI521344B (zh) 2013-12-04 2013-12-30 資料儲存裝置以及快閃記憶體控制方法

Country Status (3)

Country Link
US (1) US9329992B2 (zh)
CN (1) CN104699621B (zh)
TW (1) TWI521344B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI704450B (zh) * 2019-07-23 2020-09-11 慧榮科技股份有限公司 瞬間斷電回復處理方法及電腦程式產品以及裝置
US11003781B2 (en) 2017-11-29 2021-05-11 Mediatek, Inc. Root key processing method and associated device

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015155824A1 (ja) * 2014-04-07 2015-10-15 株式会社日立製作所 ストレージシステム
TWI571742B (zh) * 2015-10-07 2017-02-21 慧榮科技股份有限公司 資料儲存裝置及資料維護方法
TWI537729B (zh) 2015-10-15 2016-06-11 慧榮科技股份有限公司 資料儲存裝置及其資料維護方法
TWI646461B (zh) * 2016-10-12 2019-01-01 慧榮科技股份有限公司 資料儲存裝置及其資料維護方法
US10073769B2 (en) 2015-10-15 2018-09-11 Silicon Motion, Inc. Data storage device and data maintenance method thereof
JP6517684B2 (ja) * 2015-12-22 2019-05-22 東芝メモリ株式会社 メモリシステムおよび制御方法
CN107871090B (zh) * 2017-09-28 2020-11-27 泾县谷声信息科技有限公司 一种终端生产方法、终端及计算机可读存储介质
CN109710173B (zh) * 2017-10-26 2021-12-03 旺宏电子股份有限公司 存储器装置及应用于其上的数据管理方法
US11043271B2 (en) 2017-11-29 2021-06-22 Western Digital Technologies, Inc. Reusing a cell block for hybrid dual write
TWI660269B (zh) 2018-01-26 2019-05-21 慧榮科技股份有限公司 用來於一記憶裝置中進行寫入管理之方法以及記憶裝置及其控制器
TWI709855B (zh) * 2018-01-26 2020-11-11 慧榮科技股份有限公司 用來於一記憶裝置中進行寫入管理之方法以及記憶裝置及其控制器
KR102501776B1 (ko) * 2018-01-31 2023-02-21 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
CN112154408A (zh) * 2018-04-12 2020-12-29 美光科技公司 重放受保护存储器块命令队列
TWI669610B (zh) * 2018-06-13 2019-08-21 慧榮科技股份有限公司 資料儲存裝置以及非揮發式記憶體控制方法
KR20200128825A (ko) 2019-05-07 2020-11-17 삼성전자주식회사 분리된 rpmb 기능을 가지는 스토리지 시스템 및 그 구동 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100397316B1 (ko) * 1998-01-21 2003-09-06 비.유.지., 인크. 기억 장치, 암호화ㆍ복호화 장치 및 불휘발성 메모리의액세스 방법
TW527604B (en) 1998-10-05 2003-04-11 Toshiba Corp A memory systems
US6763424B2 (en) * 2001-01-19 2004-07-13 Sandisk Corporation Partial block data programming and reading operations in a non-volatile memory
CN1534509A (zh) 2003-03-27 2004-10-06 太和科技股份有限公司 具有快速且预防不当操作功效的快闪记忆体演算法及其控制系统
US8504798B2 (en) 2003-12-30 2013-08-06 Sandisk Technologies Inc. Management of non-volatile memory systems having large erase blocks
US9223642B2 (en) 2013-03-15 2015-12-29 Super Talent Technology, Corp. Green NAND device (GND) driver with DRAM data persistence for enhanced flash endurance and performance
TWI409819B (zh) * 2009-03-03 2013-09-21 Silicon Motion Inc 平均地使用一快閃記憶體的複數個區塊之方法以及相關之記憶裝置及其控制器
US8307151B1 (en) * 2009-11-30 2012-11-06 Micron Technology, Inc. Multi-partitioning feature on e-MMC
US9424930B2 (en) 2010-09-15 2016-08-23 Sandisk Technologies Llc Apparatus, system, and method for non-volatile storage element programming
US9117083B2 (en) * 2011-02-14 2015-08-25 Blackberry Limited Managing booting of secure devices with untrusted software
WO2012113872A1 (en) * 2011-02-23 2012-08-30 St-Ericsson Sa A device controller for a memory device
EP2503482A1 (en) * 2011-03-23 2012-09-26 ST-Ericsson SA Electronic device with flash memory component
JP2013069250A (ja) * 2011-09-26 2013-04-18 Toshiba Corp 記憶装置および書き込み装置
US9116792B2 (en) * 2012-05-18 2015-08-25 Silicon Motion, Inc. Data storage device and method for flash block management
US9141533B2 (en) * 2012-05-31 2015-09-22 Silicon Motion, Inc. Data storage device and flash memory control method for performing garbage collection
TWI529719B (zh) * 2013-08-30 2016-04-11 慧榮科技股份有限公司 資料儲存裝置以及快閃記憶體控制方法
US9218891B2 (en) * 2013-11-27 2015-12-22 Silicon Motion, Inc. Data storage device and flash memory control method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11003781B2 (en) 2017-11-29 2021-05-11 Mediatek, Inc. Root key processing method and associated device
TWI704450B (zh) * 2019-07-23 2020-09-11 慧榮科技股份有限公司 瞬間斷電回復處理方法及電腦程式產品以及裝置

Also Published As

Publication number Publication date
US20150154110A1 (en) 2015-06-04
CN104699621A (zh) 2015-06-10
CN104699621B (zh) 2017-11-10
TW201523247A (zh) 2015-06-16
US9329992B2 (en) 2016-05-03

Similar Documents

Publication Publication Date Title
TWI521344B (zh) 資料儲存裝置以及快閃記憶體控制方法
TWI519953B (zh) 資料儲存裝置以及快閃記憶體控制方法
US9037782B2 (en) Method of programming memory cells and reading data, memory controller and memory storage apparatus using the same
US8954705B2 (en) Memory space management method and memory controller and memory storage device and memory storage using the same
TWI516921B (zh) 資料處理方法、記憶體儲存裝置與記憶體控制電路單元
TWI640865B (zh) 解碼方法、記憶體儲存裝置及記憶體控制電路單元
TWI668700B (zh) 資料儲存裝置與記憶體裝置之資料處理方法
TWI489272B (zh) 保護資料的方法、記憶體控制器與記憶體儲存裝置
TWI658361B (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
US11550474B2 (en) Data storage device and method for rewriting parameters thereof
TW201403319A (zh) 記憶體儲存裝置、其記憶體控制器與資料寫入方法
TWI733375B (zh) 資料轉移方法與記憶體儲存裝置
TWI467590B (zh) 資料處理方法、記憶體控制器及記憶體儲存裝置
TW201939283A (zh) 主機記憶體緩衝區配置方法、記憶體儲存裝置與記憶體控制電路單元
TWI702496B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI797464B (zh) 資料讀取方法、記憶體儲存裝置及記憶體控制電路單元
TWI658402B (zh) 資料寫入方法、記憶體控制電路單元及記憶體儲存裝置
TWI550625B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
JP5395163B2 (ja) メモリ管理装置及びメモリ領域設定方法
US20140281226A1 (en) Memory card and host device
US10754548B2 (en) Data storage device and method for rewriting parameters thereof
JP2006139341A (ja) 不揮発性メモリシステム
TWI747270B (zh) 用來進行組態管理之方法以及資料儲存裝置及其控制器
US20130086310A1 (en) Non-transitory storage medium encoded with computer readable program, information processing system, information processing apparatus, and information processing method