TWI518955B - 多晶片封裝結構 - Google Patents

多晶片封裝結構 Download PDF

Info

Publication number
TWI518955B
TWI518955B TW102131265A TW102131265A TWI518955B TW I518955 B TWI518955 B TW I518955B TW 102131265 A TW102131265 A TW 102131265A TW 102131265 A TW102131265 A TW 102131265A TW I518955 B TWI518955 B TW I518955B
Authority
TW
Taiwan
Prior art keywords
inner ring
conductive pads
outer ring
pads
mirror
Prior art date
Application number
TW102131265A
Other languages
English (en)
Other versions
TW201508960A (zh
Inventor
鍾嘉珽
戴世能
Original Assignee
柏友照明科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 柏友照明科技股份有限公司 filed Critical 柏友照明科技股份有限公司
Priority to TW102131265A priority Critical patent/TWI518955B/zh
Priority to CN201310407064.9A priority patent/CN104425478B/zh
Priority to US14/076,489 priority patent/US9018662B2/en
Priority to DE202013105654.5U priority patent/DE202013105654U1/de
Publication of TW201508960A publication Critical patent/TW201508960A/zh
Application granted granted Critical
Publication of TWI518955B publication Critical patent/TWI518955B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/40—Details of LED load circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/40—Details of LED load circuits
    • H05B45/44—Details of LED load circuits with an active control inside an LED matrix
    • H05B45/46—Details of LED load circuits with an active control inside an LED matrix having LEDs disposed in parallel lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/50—Circuit arrangements for operating light-emitting diodes [LED] responsive to malfunctions or undesirable behaviour of LEDs; responsive to LED life; Protective circuits
    • H05B45/56—Circuit arrangements for operating light-emitting diodes [LED] responsive to malfunctions or undesirable behaviour of LEDs; responsive to LED life; Protective circuits involving measures to prevent abnormal temperature of the LEDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Led Device Packages (AREA)

Description

多晶片封裝結構
本發明係有關於一種多晶片封裝結構，尤指一種可用於提升散熱效能及發光效果的多晶片封裝結構。
關於發光二極體(LED)與傳統光源的比較，發光二極體具有體積小、省電、發光效率佳、壽命長、操作反應速度快、且無熱輻射與水銀等有毒物質的污染等優點。因此近幾年來，發光二極體的應用面已極為廣泛。過去由於發光二極體的亮度還無法取代傳統的照明光源，但隨著技術領域的不斷提升，目前已研發出高照明輝度的高功率發光二極體，其足以取代傳統的照明光源。然而，傳統使用發光二極體所製成的發光結構皆有散熱效能及發光效果不佳的情況。故，如何藉由結構設計的改良，來提升LED的散熱效能及發光效果，已成為該項事業人士所欲解決的重要課題。
本發明實施例在於提供一種多晶片封裝結構，其可有效解決“傳統使用發光二極體所製成的發光結構皆有散熱效能及發光效果不佳的情況”的缺失。
本發明其中一實施例所提供的一種多晶片封裝結構，其包括：一金屬基板、一電路基板、一發光模組、一限流模組、一邊框單元及一封裝單元。金屬基板具有一第一鏡面區域及一第二鏡面區域，其中第一鏡面區域及第二鏡面區域都設置在金屬基板的上表面，且第一鏡面區域及第二鏡面區域彼此分離一預定距離。電路基板設置在金屬基板上，其中電路基板具有多個應用於第一 鏡面區域的第一導電焊墊、多個應用於第一鏡面區域的第二導電焊墊、一用於裸露第一鏡面區域的第一貫穿開口、及一用於裸露第二鏡面區域的第二貫穿開口。發光模組包括多個設置在第一鏡面區域上的發光單元，其中每一個發光單元包括多個設置在第一鏡面區域上的發光二極體晶片，且每一個發光單元的多個發光二極體晶片以串聯方式電性連接於相對應的第一導電焊墊及相對應的第二導電焊墊之間。限流模組包括多個設置在第二鏡面區域上且電性連接於發光模組的限流晶片。邊框單元包括一第一圍繞式膠框及一第二圍繞式膠框，其中第一圍繞式膠框通過塗佈方式以圍繞地成形於電路基板上且圍繞發光模組，以形成一第一限位空間，且第二圍繞式膠框通過塗佈方式以圍繞地成形於電路基板上且圍繞限流模組，以形成一第二限位空間。封裝單元包括一第一封裝膠體及一第二封裝膠體，其中第一封裝膠體容置於第一限位空間內且覆蓋發光模組，且第二封裝膠體容置於第二限位空間內且覆蓋限流模組。
本發明另外一實施例所提供的一種多晶片封裝結構，其包括：一金屬基板、一電路基板、一第一發光模組、一第二發光模組、一第一限流模組、一第二限流模組、一邊框單元及一封裝單元。金屬基板具有一內圈鏡面區域、一圍繞內圈鏡面區域的外圈鏡面區域及一第二鏡面區域，其中內圈鏡面區域、外圈鏡面區域及第二鏡面區域都設置在金屬基板的上表面，且內圈鏡面區域、外圈鏡面區域及第二鏡面區域彼此分離一預定距離。電路基板設置在金屬基板上，其中電路基板具有多個應用於內圈鏡面區域的第一內圈導電焊墊、多個應用於內圈鏡面區域的第二內圈導電焊墊、多個應用於外圈鏡面區域的第一外圈導電焊墊、多個應用於外圈鏡面區域的第二外圈導電焊墊、一用於裸露內圈鏡面區域的內圈貫穿開口、一用於裸露外圈鏡面區域的外圈貫穿開口、及一用於裸露第二鏡面區域的第二貫穿開口。第一發光模組包括多個 設置在內圈鏡面區域上的第一發光單元，其中每一個第一發光單元包括多個設置在內圈鏡面區域上的第一發光二極體晶片，且每一個第一發光單元的多個第一發光二極體晶片以串聯方式電性連接於相對應的第一內圈導電焊墊及相對應的第二內圈導電焊墊之間。第二發光模組包括多個設置在外圈鏡面區域上的第二發光單元，其中每一個第二發光單元包括多個設置在外圈鏡面區域上的第二發光二極體晶片，且每一個第二發光單元的多個第二發光二極體晶片以串聯方式電性連接於相對應的第一外圈導電焊墊及相對應的第二外圈導電焊墊之間。第一限流模組包括多個設置在第二鏡面區域上且電性連接於第一發光模組的第一限流晶片。第二限流模組包括多個設置在第二鏡面區域上且電性連接於第二發光模組的第二限流晶片。邊框單元包括一內圈圍繞式膠框、一外圈圍繞式膠框及一第二圍繞式膠框，其中內圈圍繞式膠框通過塗佈方式以圍繞地成形於電路基板上且圍繞第一發光模組，以形成一內圈限位空間，外圈圍繞式膠框通過塗佈方式以圍繞地成形於電路基板上且圍繞第二發光模組及內圈圍繞式膠框，以形成一位於內圈圍繞式膠框及外圈圍繞式膠框之間的外圈限位空間，且第二圍繞式膠框通過塗佈方式以圍繞地成形於電路基板上且圍繞第一限流模組及第二限流模組，以形成一第二限位空間。封裝單元包括一內圈封裝膠體、一外圈封裝膠體及一第二封裝膠體，其中內圈封裝膠體容置於內圈限位空間內且覆蓋第一發光模組，外圈封裝膠體容置於外圈限位空間內且覆蓋第二發光模組，且第二封裝膠體容置於第二限位空間內且覆蓋第一限流模組及第二限流模組。
本發明的有益效果可以在於，本發明實施例所提供的多晶片封裝結構，其可透過“金屬基板具有一用於承載發光模組的第一鏡面區域，且電路基板設置在金屬基板上以裸露第一鏡面區域”及“金屬基板具有一用於承載第一發光模組的內圈鏡面區域及一 用於承載第二發光模組的外圈鏡面區域，且電路基板設置在金屬基板上以裸露內、外圈鏡面區域”的設計，以提升本發明多晶片封裝結構的整體散熱效能及發光效果。
為使能更進一步瞭解本發明的特徵及技術內容，請參閱以下有關本發明的詳細說明與附圖，然而所附圖式僅提供參考與說明用，並非用來對本發明加以限制者。
Z‧‧‧多晶片封裝結構
1‧‧‧金屬基板
101‧‧‧第一鏡面區域
1011‧‧‧第一側端
1012‧‧‧第二側端
101A‧‧‧內圈鏡面區域
101B‧‧‧外圈鏡面區域
102‧‧‧第二鏡面區域
2‧‧‧電路基板
201‧‧‧第一導電焊墊
201A‧‧‧第一內圈導電焊墊
201B‧‧‧第二內圈導電焊墊
202‧‧‧第二導電焊墊
202A‧‧‧第一外圈導電焊墊
202B‧‧‧第二外圈導電焊墊
203‧‧‧第三導電焊墊
204‧‧‧第四導電焊墊
201’‧‧‧第一備用焊墊
201A’‧‧‧第一內圈備用焊墊
201B’‧‧‧第二內圈備用焊墊
202’‧‧‧第二備用焊墊
202A’‧‧‧第一外圈備用焊墊
202B’‧‧‧第二外圈備用焊墊
203’‧‧‧第三備用焊墊
204’‧‧‧第四備用焊墊
205‧‧‧第一貫穿開口
205A‧‧‧內圈貫穿開口
205B‧‧‧外圈貫穿開口
206‧‧‧第二貫穿開口
207‧‧‧絕緣保護層
2070‧‧‧焊墊開口
3‧‧‧發光模組
30‧‧‧發光單元
300‧‧‧發光二極體晶片
3A‧‧‧第一發光模組
30A‧‧‧第一發光單元
300A‧‧‧第一發光二極體晶片
3B‧‧‧第二發光模組
30B‧‧‧第二發光單元
300B‧‧‧第二發光二極體晶片
W1‧‧‧第一導電線
4‧‧‧限流模組
40‧‧‧限流晶片
4A‧‧‧第一限流模組
40A‧‧‧第一限流晶片
4B‧‧‧第二限流模組
40B‧‧‧第二限流晶片
W2‧‧‧第二導電線
5‧‧‧邊框單元
51‧‧‧第一圍繞式膠框
510‧‧‧第一限位空間
511‧‧‧第一接合凸部
A1‧‧‧第一起始點
B1‧‧‧第一終止點
51A‧‧‧內圈圍繞式膠框
510A‧‧‧內圈限位空間
511A‧‧‧內圈接合凸部
A3‧‧‧內圈起始點
B3‧‧‧內圈終止點
51B‧‧‧外圈圍繞式膠框
510B‧‧‧外圈限位空間
511B‧‧‧外圈接合凸部
A4‧‧‧外圈起始點
B4‧‧‧外圈終止點
52‧‧‧第二圍繞式膠框
520‧‧‧第二限位空間
521‧‧‧第二接合凸部
A2‧‧‧第二起始點
B2‧‧‧第二終止點
6‧‧‧封裝單元
61‧‧‧第一封裝膠體
61A‧‧‧內圈封裝膠體
61B‧‧‧外圈封裝膠體
62‧‧‧第二封裝膠體
7‧‧‧橋式整流器
P1‧‧‧定電壓源供應器
P2‧‧‧交流電源
圖1為本發明第一實施例的多晶片封裝結構的上視示意圖。
圖2為本發明第一實施例的多晶片封裝結構的剖面示意圖。
圖3為本發明第一實施例的多晶片封裝結構電性連接於定電壓源供應器的功能方塊圖。
圖4為本發明第一實施例的多晶片封裝結構電性連接於交流電源的功能方塊圖。
圖5為本發明第二實施例的多晶片封裝結構的上視示意圖。
圖6為本發明第二實施例的多晶片封裝結構的剖面示意圖。
圖7為本發明第二實施例的多晶片封裝結構電性連接於定電壓源供應器的功能方塊圖。
圖8為本發明第二實施例的多晶片封裝結構電性連接於交流電源的功能方塊圖。
〔第一實施例〕
請參閱圖1至圖4所示，本發明第一實施例提供一種可用於提升散熱效能及發光效果的多晶片封裝結構Z，其包括：一金屬基板1、一電路基板2、一發光模組3、一限流模組4、一邊框單元5及一封裝單元6。
首先，配合圖1及圖2所示，金屬基板1具有一第一鏡面區域101及一第二鏡面區域102，其中第一鏡面區域101及第二鏡面區域102都設置在金屬基板1的上表面，並且第一鏡面區域101 及第二鏡面區域102彼此分離一預定距離。舉例來說，金屬基板1可為具有高反射率的鏡面鋁基板，以用來提升多晶片封裝結構Z整體的散熱效能及發光效果。
再者，配合圖1及圖2所示，電路基板2設置在金屬基板1上，其中電路基板2具有多個應用於第一鏡面區域101的第一導電焊墊201、多個應用於第一鏡面區域101的第二導電焊墊202、多個應用於第二鏡面區域102的第三導電焊墊203、及多個應用於第二鏡面區域102的第四導電焊墊204，並且電路基板2還具有一用於裸露第一鏡面區域101的第一貫穿開口205及一用於裸露第二鏡面區域102的第二貫穿開口206。另外，電路基板2具有多個分別鄰近多個第一導電焊墊201的第一備用焊墊201’、多個分別鄰近多個第二導電焊墊202的第二備用焊墊202’、多個分別鄰近多個第三導電焊墊203的第三備用焊墊203’、及多個分別連接於多個第四導電焊墊204的第四備用焊墊204’。
更進一步來說，配合圖1及圖2所示，第一鏡面區域101具有一第一側端1011及一相反於第一側端1011的第二側端1012，多個第一導電焊墊201沿著第一鏡面區域101的第一側端1011以排列在電路基板2上，並且多個第二導電焊墊202沿著第一鏡面區域101的第二側端1012以排列在電路基板2上。此外，如圖2所示，電路基板2的上表面具有一絕緣保護層207。絕緣保護層207具有多個焊墊開口2070，並且多個第一導電焊墊201、多個第一備用焊墊201’、多個第二導電焊墊202、多個第二備用焊墊202’、多個第三導電焊墊203、多個第三備用焊墊203’、多個第四導電焊墊204及多個第四備用焊墊204’分別被絕緣保護層207的多個焊墊開口2070所裸露。
另外，配合圖1至圖3所示，發光模組3包括多個設置在第一鏡面區域101上的發光單元30，其中每一個發光單元30包括多個設置在第一鏡面區域101上的發光二極體晶片300(亦即未封裝 的LED die)，並且每一個發光單元30的多個發光二極體晶片300以串聯方式電性連接於相對應的第一導電焊墊201及相對應的第二導電焊墊202之間。更進一步來說，如圖2所示，每一個發光單元30的多個發光二極體晶片300可通過多個第一導電線W1以串聯在“第一導電焊墊201及第一備用焊墊201’兩者其中之一”及“第二導電焊墊202及第二備用焊墊202’兩者其中之一”兩者之間。
舉例來說，其中兩個相鄰的第一導電焊墊201可為兩個第一串聯導電焊墊，其中兩個相鄰的第二導電焊墊202可為兩個第二串聯導電焊墊，其中兩個相鄰的第一備用焊墊201’可為兩個第一並聯導電焊墊，其中兩個相鄰的第二備用焊墊202’可為兩個第二並聯導電焊墊。因此，兩個相鄰的發光單元30可通過兩個第一串聯導電焊墊(亦即兩個相鄰的第一導電焊墊201)及兩個第二串聯導電焊墊(亦即兩個相鄰的第二導電焊墊202)，以“串聯方式”彼此電性連接。或者是，兩個相鄰的發光單元30可通過兩個第一並聯導電焊墊(亦即兩個相鄰的第一備用焊墊201’)及兩個第二並聯導電焊墊(亦即兩個相鄰的第二備用焊墊202’)，以“並聯方式”彼此電性連接。
舉例來說，其中兩個相鄰的第一導電焊墊201可為兩個第一並聯導電焊墊，其中兩個相鄰的第二導電焊墊202可為兩個第二並聯導電焊墊，其中兩個相鄰的第一備用焊墊201’可為兩個第一串聯導電焊墊，其中兩個相鄰的第二備用焊墊202’可為兩個第二串聯導電焊墊，並且兩個相鄰的發光單元30可通過兩個第一並聯導電焊墊(亦即兩個相鄰的第一導電焊墊201)及兩個第二並聯導電焊墊(亦即兩個相鄰的第二導電焊墊202)，以“並聯方式”彼此電性連接。或者是，兩個相鄰的發光單元30可通過兩個第一串聯導電焊墊(亦即兩個相鄰的第一備用焊墊201’)及兩個第二串聯導電焊墊(亦即兩個相鄰的第二備用焊墊202’)，以“串聯方式”彼此電 性連接。
此外，配合圖1至圖3所示，限流模組4包括多個設置在第二鏡面區域102上且電性連接於發光模組3的限流晶片40，其中每一個限流晶片40電性連接於相對應的第三導電焊墊203及相對應的第四導電焊墊204之間，並且多個限流晶片40以並聯方式彼此電性連接。更進一步來說，如圖2所示，每一個限流晶片40的正、負極可分別通過兩個第二導電線W2，以分別電性連接於“第三導電焊墊203及第三備用焊墊203’兩者其中之一”及“第四導電焊墊204及第四備用焊墊204’兩者其中之一”。另外，如圖3所示，因為限流模組4的多個限流晶片40電性連接於發光模組3及定電壓源供應器P1之間，以作為發光模組3及定電壓源供應器P1之間的電性橋樑，所以定電壓源供應器P1可通過限流模組4，以提供給發光模組3較穩定的電流供應。
再者，配合圖1及圖2所示，邊框單元5包括一第一圍繞式膠框51及一第二圍繞式膠框52。其中，第一圍繞式膠框51通過塗佈方式以圍繞地成形於電路基板2上且圍繞發光模組3，以形成一第一限位空間510。第二圍繞式膠框52通過塗佈方式以圍繞地成形於電路基板2上且圍繞限流模組4，以形成一第二限位空間520。另外，封裝單元6包括一第一封裝膠體61(例如透光膠體)及一第二封裝膠體62(例如不透光膠體)，其中第一封裝膠體61容置於第一限位空間510內且覆蓋發光模組3，並且第二封裝膠體62容置於第二限位空間520內且覆蓋限流模組4。更進一步來說，如圖1所示，第一圍繞式膠框51可從一第一起始點A1延伸至一與第一起始點A1為相同點的第一終止點B1，並且第一圍繞式膠框51的頂端具有一因第一起始點A1與第一終止點B1為相同點的塗佈方式所形成的第一接合凸部511。第二圍繞式膠框52從一第二起始點A2延伸至一與第二起始點A2為相同點的第二終止點B2，並且第二圍繞式膠框52的頂端具有一因第二起始點A2與第二終 止點B2為相同點的塗佈方式所形成的第二接合凸部521。
另外，配合圖1、2及圖4所示，本發明第一實施例的多晶片封裝結構Z更進一步包括：一橋式整流器7，並且橋式整流器7設置在電路基板2上且電性連接於限流模組4與一交流電源P2之間。更進一步來說，由於橋式整流器7可將交流電源P2轉換成直流電源，並且限流模組4可限制供應給發光模組3的直流電流量，以使得發光模組3能夠得到穩定的直流電流供應。
〔第二實施例〕
請參閱圖5至圖8所示，本發明第二實施例提供一種可用於提升散熱效能及發光效果的多晶片封裝結構Z，其包括：一金屬基板1、一電路基板2、一第一發光模組3A、一第二發光模組3B、一第一限流模組4A、一第二限流模組4B、一邊框單元5及一封裝單元6。
首先，配合圖5及圖6所示，金屬基板1具有一內圈鏡面區域101A、一圍繞內圈鏡面區域101A的外圈鏡面區域101B及一第二鏡面區域102，其中內圈鏡面區域101A、外圈鏡面區域101B及第二鏡面區域102都設置在金屬基板1的上表面，並且內圈鏡面區域101A、外圈鏡面區域101B及第二鏡面區域102彼此分離一預定距離。此外，電路基板2設置在金屬基板1上，其中電路基板2具有多個應用於內圈鏡面區域101A的第一內圈導電焊墊201A、多個應用於內圈鏡面區域101A的第二內圈導電焊墊201B、多個應用於外圈鏡面區域101B的第一外圈導電焊墊202A、及多個應用於外圈鏡面區域101B的第二外圈導電焊墊202B，並且電路基板2還具有一用於裸露內圈鏡面區域101A的內圈貫穿開口205A、一用於裸露外圈鏡面區域101B的外圈貫穿開口205B、及一用於裸露第二鏡面區域102的第二貫穿開口206。
再者，配合圖5至圖7所示，第一發光模組3A包括多個設置在內圈鏡面區域101A上的第一發光單元30A，其中每一個第一發 光單元30A包括多個設置在內圈鏡面區域101A上的第一發光二極體晶片300A，並且每一個第一發光單元30A的多個第一發光二極體晶片300A以串聯方式電性連接於相對應的第一內圈導電焊墊201A及相對應的第二內圈導電焊墊201B之間。第二發光模組3B包括多個設置在外圈鏡面區域101B上的第二發光單元30B，其中每一個第二發光單元30B包括多個設置在外圈鏡面區域101B上的第二發光二極體晶片300B，並且每一個第二發光單元30B的多個第二發光二極體晶片300B以串聯方式電性連接於相對應的第一外圈導電焊墊202A及相對應的第二外圈導電焊墊202B之間。另外，第一限流模組4A包括多個設置在第二鏡面區域102上且電性連接於第一發光模組3A的第一限流晶片40A，並且第二限流模組4B包括多個設置在第二鏡面區域102上且電性連接於第二發光模組3B的第二限流晶片40B。
另外，配合圖5及圖6所示，邊框單元5包括一內圈圍繞式膠框51A、一外圈圍繞式膠框51B及一第二圍繞式膠框52。其中，內圈圍繞式膠框51A通過塗佈方式以圍繞地成形於電路基板2上且圍繞第一發光模組3A，以形成一內圈限位空間510A。外圈圍繞式膠框51B通過塗佈方式以圍繞地成形於電路基板2上且圍繞第二發光模組3B及內圈圍繞式膠框51A，以形成一位於內圈圍繞式膠框51A及外圈圍繞式膠框51B之間的外圈限位空間510B。第二圍繞式膠框52通過塗佈方式以圍繞地成形於電路基板2上且圍繞第一限流模組4A及第二限流模組4B，以形成一第二限位空間520。此外，封裝單元6包括一內圈封裝膠體61A、一外圈封裝膠體61B及一第二封裝膠體62，其中內圈封裝膠體61A容置於內圈限位空間510A內且覆蓋第一發光模組3A，外圈封裝膠體61B容置於外圈限位空間510B內且覆蓋第二發光模組3B，並且第二封裝膠體62容置於第二限位空間520內且覆蓋第一限流模組4A及第二限流模組4B。
更進一步來說，配合圖5及圖6所示，多個第一內圈導電焊墊201A沿著內圈鏡面區域101A的其中一側端以排列在電路基板2上，多個第二內圈導電焊墊201B沿著內圈鏡面區域101A的另外一側端以排列在電路基板2上，並且電路基板2具有多個分別鄰近多個第一內圈導電焊墊201A的第一內圈備用焊墊201A’及多個分別鄰近多個第二內圈導電焊墊201B的第二內圈備用焊墊201B’。另外，多個第一外圈導電焊墊202A沿著外圈鏡面區域101B的其中一側端以排列在電路基板2上，多個第二外圈導電焊墊202B沿著外圈鏡面區域101B的另外一側端以排列在電路基板2上，並且電路基板2具有多個分別鄰近多個第一外圈導電焊墊202A的第一外圈備用焊墊202A’及多個分別鄰近多個第二外圈導電焊墊202B的第二外圈備用焊墊202B’。再者，電路基板2具有多個對應於多個第一限流晶片40A及多個第二限流晶片40B的第三導電焊墊203及多個對應於多個第一限流晶片40A及多個第二限流晶片40B的第四導電焊墊204，每一個第一限流晶片40A電性連接於相對應的第三導電焊墊203及相對應的第四導電焊墊204之間，並且每一個第二限流晶片40B電性連接於相對應的第三導電焊墊203及相對應的第四導電焊墊204之間。另外，多個第一限流晶片40A以並聯方式彼此電性連接，多個第二限流晶片40B以並聯方式彼此電性連接，並且電路基板2具有多個分別鄰近多個第三導電焊墊203的第三備用焊墊203’及多個分別連接於多個第四導電焊墊204的第四備用焊墊204’。
更進一步來說，配合圖5及圖6所示，內圈圍繞式膠框51A從一內圈起始點A3延伸至一與內圈起始點A3為相同點的內圈終止點B3，並且內圈圍繞式膠框51A的頂端具有一因內圈起始點A3與內圈終止點B3為相同點的塗佈方式所形成的內圈接合凸部511A。另外，外圈圍繞式膠框51B從一外圈起始點A4延伸至一與外圈起始點A4為相同點的外圈終止點B4，並且外圈圍繞式膠 框51B的頂端具有一因外圈起始點A4與外圈終止點B4為相同點的塗佈方式所形成的外圈接合凸部511B。此外，第二圍繞式膠框52從一第二起始點A2延伸至一與第二起始點A2為相同點的第二終止點B2，並且第二圍繞式膠框52的頂端具有一因第二起始點A2與第二終止點B2為相同點的塗佈方式所形成的第二接合凸部521。
另外，如圖8所示，本發明第二實施例的多晶片封裝結構Z更進一步包括：一橋式整流器7，並且橋式整流器7設置在電路基板2上且電性連接於第一、二限流模組(4A、4B)兩者與一交流電源P2之間。更進一步來說，由於橋式整流器7可將交流電源P2轉換成直流電源，並且第一、二限流模組(4A、4B)可分別限制供應給第一、二發光模組(3A、3B)的直流電流量，所以第一、二發光模組(3A、3B)能夠得到穩定的直流電流供應。
〔實施例的可能功效〕
綜上所述，本發明的有益效果可以在於，本發明實施例所提供的多晶片封裝結構Z，其可透過“金屬基板1具有一用於承載發光模組3的第一鏡面區域101，且電路基板2設置在金屬基板1上以裸露第一鏡面區域101(如第一實施例所示)”及“金屬基板1具有一用於承載第一發光模組3A的內圈鏡面區域101A及一用於承載第二發光模組3B的外圈鏡面區域101B，且電路基板2設置在金屬基板1上以裸露內圈鏡面區域101A及外圈鏡面區域101B(如第二實施例所示)”的設計，以提升本發明多晶片封裝結構Z的整體散熱效能及發光效果。
以上所述僅為本發明的較佳可行實施例，非因此侷限本發明的專利範圍，故舉凡運用本發明說明書及圖式內容所做的等效技術變化，均包含於本發明的範圍內。
Z‧‧‧多晶片封裝結構
1‧‧‧金屬基板
101‧‧‧第一鏡面區域
102‧‧‧第二鏡面區域
2‧‧‧電路基板
201‧‧‧第一導電焊墊
202‧‧‧第二導電焊墊
203‧‧‧第三導電焊墊
204‧‧‧第四導電焊墊
205‧‧‧第一貫穿開口
206‧‧‧第二貫穿開口
207‧‧‧絕緣保護層
2070‧‧‧焊墊開口
3‧‧‧發光模組
30‧‧‧發光單元
W1‧‧‧第一導電線
4‧‧‧限流模組
40‧‧‧限流晶片
W2‧‧‧第二導電線
5‧‧‧邊框單元
51‧‧‧第一圍繞式膠框
510‧‧‧第一限位空間
52‧‧‧第二圍繞式膠框
520‧‧‧第二限位空間
6‧‧‧封裝單元
61‧‧‧第一封裝膠體
62‧‧‧第二封裝膠體

Claims (13)

  1. 一種多晶片封裝結構，其包括：一金屬基板，所述金屬基板具有一第一鏡面區域及一第二鏡面區域，其中所述第一鏡面區域及所述第二鏡面區域都設置在所述金屬基板的上表面，且所述第一鏡面區域及所述第二鏡面區域彼此分離一預定距離；一電路基板，所述電路基板設置在所述金屬基板上，其中電路基板具有多個應用於所述第一鏡面區域的第一導電焊墊、多個應用於所述第一鏡面區域的第二導電焊墊、一用於裸露所述第一鏡面區域的第一貫穿開口、及一用於裸露所述第二鏡面區域的第二貫穿開口；一發光模組，所述發光模組包括多個設置在所述第一鏡面區域上的發光單元，其中每一個所述發光單元包括多個設置在所述第一鏡面區域上的發光二極體晶片，且每一個所述發光單元的多個所述發光二極體晶片以串聯方式電性連接於相對應的所述第一導電焊墊及相對應的所述第二導電焊墊之間；一限流模組，所述限流模組包括多個設置在所述第二鏡面區域上且電性連接於所述發光模組的限流晶片；一邊框單元，所述邊框單元包括一第一圍繞式膠框及一第二圍繞式膠框，其中所述第一圍繞式膠框通過塗佈方式以圍繞地成形於所述電路基板上且圍繞所述發光模組，以形成一第一限位空間，且所述第二圍繞式膠框通過塗佈方式以圍繞地成形於所述電路基板上且圍繞所述限流模組，以形成一第二限位空間；以及一封裝單元，所述封裝單元包括一第一封裝膠體及一第二封裝膠體，其中所述第一封裝膠體容置於所述第一限位空間內且覆蓋所述發光模組，且所述第二封裝膠體容置於所述第二限 位空間內且覆蓋所述限流模組。
  2. 如請求項1之多晶片封裝結構，其中所述第一鏡面區域具有一第一側端及一相反於所述第一側端的第二側端，多個所述第一導電焊墊沿著所述第一鏡面區域的所述第一側端以排列在所述電路基板上，多個所述第二導電焊墊沿著所述第一鏡面區域的所述第二側端以排列在所述電路基板上，且所述電路基板具有多個分別鄰近多個所述第一導電焊墊的第一備用焊墊及多個分別鄰近多個所述第二導電焊墊的第二備用焊墊。
  3. 如請求項2之多晶片封裝結構，其中所述電路基板具有多個應用於所述第二鏡面區域的第三導電焊墊及多個應用於所述第二鏡面區域的第四導電焊墊，且每一個所述限流晶片電性連接於相對應的所述第三導電焊墊及相對應的所述第四導電焊墊之間，其中多個所述限流晶片以並聯方式彼此電性連接，且所述電路基板具有多個分別鄰近多個所述第三導電焊墊的第三備用焊墊及多個分別連接於多個所述第四導電焊墊的第四備用焊墊。
  4. 如請求項3之多晶片封裝結構，其中所述電路基板的上表面具有一絕緣保護層，所述絕緣保護層具有多個焊墊開口，且多個所述第一導電焊墊、多個所述第一備用焊墊、多個所述第二導電焊墊、多個所述第二備用焊墊、多個所述第三導電焊墊、多個所述第三備用焊墊、多個所述第四導電焊墊及多個所述第四備用焊墊分別被所述絕緣保護層的多個所述焊墊開口所裸露。
  5. 如請求項2之多晶片封裝結構，其中，其中兩個相鄰的所述第一導電焊墊為兩個第一串聯導電焊墊，其中兩個相鄰的所述第二導電焊墊為兩個第二串聯導電焊墊，其中兩個相鄰的所述第一備用焊墊為兩個第一並聯導電焊墊，其中兩個相鄰的所述第二備用焊墊為兩個第二並聯導電焊墊，且兩個相鄰的所述發光單元通過兩個所述第一串聯導電焊墊及兩個所述第二串聯導 電焊墊，以串聯方式彼此電性連接。
  6. 如請求項2之多晶片封裝結構，其中，其中兩個相鄰的所述第一導電焊墊為兩個第一並聯導電焊墊，其中兩個相鄰的所述第二導電焊墊為兩個第二並聯導電焊墊，其中兩個相鄰的所述第一備用焊墊為兩個第一串聯導電焊墊，其中兩個相鄰的所述第二備用焊墊為兩個第二串聯導電焊墊，且兩個相鄰的所述發光單元通過兩個所述第一並聯導電焊墊及兩個所述第二並聯導電焊墊，以並聯方式彼此電性連接。
  7. 如請求項1之多晶片封裝結構，其中所述第一圍繞式膠框從一第一起始點延伸至一與所述第一起始點為相同點的第一終止點，且所述第一圍繞式膠框的頂端具有一因所述第一起始點與所述第一終止點為相同點的塗佈方式所形成的第一接合凸部，其中所述第二圍繞式膠框從一第二起始點延伸至一與所述第二起始點為相同點的第二終止點，且所述第二圍繞式膠框的頂端具有一因所述第二起始點與所述第二終止點為相同點的塗佈方式所形成的第二接合凸部。
  8. 如請求項1之多晶片封裝結構，更進一步包括：一橋式整流器，所述橋式整流器設置在所述電路基板上且電性連接於所述限流模組與一交流電源之間。
  9. 一種多晶片封裝結構，其包括：一金屬基板，所述金屬基板具有一內圈鏡面區域、一圍繞所述內圈鏡面區域的外圈鏡面區域及一第二鏡面區域，其中所述內圈鏡面區域、所述外圈鏡面區域及所述第二鏡面區域都設置在所述金屬基板的上表面，且所述內圈鏡面區域、所述外圈鏡面區域及所述第二鏡面區域彼此分離一預定距離；一電路基板，所述電路基板設置在所述金屬基板上，其中電路基板具有多個應用於所述內圈鏡面區域的第一內圈導電焊墊、多個應用於所述內圈鏡面區域的第二內圈導電焊墊、多 個應用於所述外圈鏡面區域的第一外圈導電焊墊、多個應用於所述外圈鏡面區域的第二外圈導電焊墊、一用於裸露所述內圈鏡面區域的內圈貫穿開口、一用於裸露所述外圈鏡面區域的外圈貫穿開口、及一用於裸露所述第二鏡面區域的第二貫穿開口；一第一發光模組，所述第一發光模組包括多個設置在所述內圈鏡面區域上的第一發光單元，其中每一個所述第一發光單元包括多個設置在所述內圈鏡面區域上的第一發光二極體晶片，且每一個所述第一發光單元的多個所述第一發光二極體晶片以串聯方式電性連接於相對應的所述第一內圈導電焊墊及相對應的所述第二內圈導電焊墊之間；一第二發光模組，所述第二發光模組包括多個設置在所述外圈鏡面區域上的第二發光單元，其中每一個所述第二發光單元包括多個設置在所述外圈鏡面區域上的第二發光二極體晶片，且每一個所述第二發光單元的多個所述第二發光二極體晶片以串聯方式電性連接於相對應的所述第一外圈導電焊墊及相對應的所述第二外圈導電焊墊之間；一第一限流模組，所述第一限流模組包括多個設置在所述第二鏡面區域上且電性連接於所述第一發光模組的第一限流晶片；一第二限流模組，所述第二限流模組包括多個設置在所述第二鏡面區域上且電性連接於所述第二發光模組的第二限流晶片；一邊框單元，所述邊框單元包括一內圈圍繞式膠框、一外圈圍繞式膠框及一第二圍繞式膠框，其中所述內圈圍繞式膠框通過塗佈方式以圍繞地成形於所述電路基板上且圍繞所述第一發光模組，以形成一內圈限位空間，所述外圈圍繞式膠框通過塗佈方式以圍繞地成形於所述電路基板上且圍繞所述 第二發光模組及所述內圈圍繞式膠框，以形成一位於所述內圈圍繞式膠框及所述外圈圍繞式膠框之間的外圈限位空間，且所述第二圍繞式膠框通過塗佈方式以圍繞地成形於所述電路基板上且圍繞所述第一限流模組及所述第二限流模組，以形成一第二限位空間；以及一封裝單元，所述封裝單元包括一內圈封裝膠體、一外圈封裝膠體及一第二封裝膠體，其中所述內圈封裝膠體容置於所述內圈限位空間內且覆蓋所述第一發光模組，所述外圈封裝膠體容置於所述外圈限位空間內且覆蓋所述第二發光模組，且所述第二封裝膠體容置於所述第二限位空間內且覆蓋所述第一限流模組及所述第二限流模組。
  10. 如請求項9之多晶片封裝結構，其中多個所述第一內圈導電焊墊沿著所述內圈鏡面區域的其中一側端以排列在所述電路基板上，多個所述第二內圈導電焊墊沿著所述內圈鏡面區域的另外一側端以排列在所述電路基板上，且所述電路基板具有多個分別鄰近多個所述第一內圈導電焊墊的第一內圈備用焊墊及多個分別鄰近多個所述第二內圈導電焊墊的第二內圈備用焊墊，其中多個所述第一外圈導電焊墊沿著所述外圈鏡面區域的其中一側端以排列在所述電路基板上，多個所述第二外圈導電焊墊沿著所述外圈鏡面區域的另外一側端以排列在所述電路基板上，且所述電路基板具有多個分別鄰近多個所述第一外圈導電焊墊的第一外圈備用焊墊及多個分別鄰近多個所述第二外圈導電焊墊的第二外圈備用焊墊。
  11. 如請求項10之多晶片封裝結構，其中所述電路基板具有多個對應於多個所述第一限流晶片及多個所述第二限流晶片的第三導電焊墊及多個對應於多個所述第一限流晶片及多個所述第二限流晶片的第四導電焊墊，每一個所述第一限流晶片電性連接於相對應的所述第三導電焊墊及相對應的所述第四導電 焊墊之間，且每一個所述第二限流晶片電性連接於相對應的所述第三導電焊墊及相對應的所述第四導電焊墊之間，其中多個所述第一限流晶片以並聯方式彼此電性連接，多個所述第二限流晶片以並聯方式彼此電性連接，且所述電路基板具有多個分別鄰近多個所述第三導電焊墊的第三備用焊墊及多個分別連接於多個所述第四導電焊墊的第四備用焊墊。
  12. 如請求項9之多晶片封裝結構，其中所述內圈圍繞式膠框從一內圈起始點延伸至一與所述內圈起始點為相同點的內圈終止點，且所述內圈圍繞式膠框的頂端具有一因所述內圈起始點與所述內圈終止點為相同點的塗佈方式所形成的內圈接合凸部，其中所述外圈圍繞式膠框從一外圈起始點延伸至一與所述外圈起始點為相同點的外圈終止點，且所述外圈圍繞式膠框的頂端具有一因所述外圈起始點與所述外圈終止點為相同點的塗佈方式所形成的外圈接合凸部，其中所述第二圍繞式膠框從一第二起始點延伸至一與所述第二起始點為相同點的第二終止點，且所述第二圍繞式膠框的頂端具有一因所述第二起始點與所述第二終止點為相同點的塗佈方式所形成的第二接合凸部。
  13. 如請求項9之多晶片封裝結構，更進一步包括：一橋式整流器，所述橋式整流器設置在所述電路基板上且電性連接於所述第一、二限流模組兩者與一交流電源之間。
TW102131265A 2013-08-30 2013-08-30 多晶片封裝結構 TWI518955B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW102131265A TWI518955B (zh) 2013-08-30 2013-08-30 多晶片封裝結構
CN201310407064.9A CN104425478B (zh) 2013-08-30 2013-09-09 多芯片封装结构
US14/076,489 US9018662B2 (en) 2013-08-30 2013-11-11 Multichip package structure
DE202013105654.5U DE202013105654U1 (de) 2013-08-30 2013-12-12 Multichip-Gehäusestruktur

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102131265A TWI518955B (zh) 2013-08-30 2013-08-30 多晶片封裝結構

Publications (2)

Publication Number Publication Date
TW201508960A TW201508960A (zh) 2015-03-01
TWI518955B true TWI518955B (zh) 2016-01-21

Family

ID=50153805

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102131265A TWI518955B (zh) 2013-08-30 2013-08-30 多晶片封裝結構

Country Status (4)

Country Link
US (1) US9018662B2 (zh)
CN (1) CN104425478B (zh)
DE (1) DE202013105654U1 (zh)
TW (1) TWI518955B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6381335B2 (ja) * 2014-07-25 2018-08-29 シチズン電子株式会社 Ｌｅｄ発光モジュール
JP6611036B2 (ja) * 2015-09-10 2019-11-27 パナソニックＩｐマネジメント株式会社 発光装置及び照明用光源
CN107420760A (zh) * 2017-08-29 2017-12-01 江门秦王智能科技有限公司 弱蓝光空气净化日光灯
CN107887371A (zh) * 2017-11-10 2018-04-06 江西新月光电有限公司 便于控制光效果的led接线结构
JP6879270B2 (ja) * 2018-07-20 2021-06-02 日亜化学工業株式会社 発光装置
CN109216300B (zh) * 2018-08-14 2024-10-08 深圳大道半导体有限公司 组合式基板结构
CN112770431A (zh) * 2019-10-21 2021-05-07 台湾爱司帝科技股份有限公司 发光模块

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6340824B1 (en) * 1997-09-01 2002-01-22 Kabushiki Kaisha Toshiba Semiconductor light emitting device including a fluorescent material
US6410940B1 (en) * 2000-06-15 2002-06-25 Kansas State University Research Foundation Micro-size LED and detector arrays for minidisplay, hyper-bright light emitting diodes, lighting, and UV detector and imaging sensor applications
US6498355B1 (en) * 2001-10-09 2002-12-24 Lumileds Lighting, U.S., Llc High flux LED array
TWM316599U (en) * 2006-12-01 2007-08-01 H & T Electronics Co Ltd Pierced high reflectivity rapid thermal convection metal substrate
US8791471B2 (en) * 2008-11-07 2014-07-29 Cree Hong Kong Limited Multi-chip light emitting diode modules
TWI426594B (zh) * 2010-02-08 2014-02-11 能夠提高演色性之混光式發光二極體封裝結構
US9024350B2 (en) * 2010-02-08 2015-05-05 Ban P Loh LED light module
TWI419373B (zh) * 2010-10-22 2013-12-11 Paragon Sc Lighting Tech Co 使用定電壓電源供應器之多晶封裝結構
JP2012119376A (ja) * 2010-11-29 2012-06-21 Toshiba Corp Ｌｅｄパッケージ

Also Published As

Publication number Publication date
US9018662B2 (en) 2015-04-28
CN104425478A (zh) 2015-03-18
TW201508960A (zh) 2015-03-01
CN104425478B (zh) 2017-07-25
DE202013105654U1 (de) 2014-01-30
US20150061513A1 (en) 2015-03-05

Similar Documents

Publication Publication Date Title
TWI518955B (zh) 多晶片封裝結構
TWI442540B (zh) 直接電性連接於交流電源之多晶封裝結構
TWI419373B (zh) 使用定電壓電源供應器之多晶封裝結構
TWI642874B (zh) 發光二極體組件以及相關之照明裝置
TWI408794B (zh) 混光式多晶封裝結構
JP2010135488A (ja) 発光装置及びその製造方法
TWM498387U (zh) 熱電分離的發光二極體封裝模組及電連接模組
TW201342674A (zh) 發光模組
TW201508951A (zh) Ｌｅｄ發光裝置
TW201427087A (zh) 發光二極體及其封裝結構
US20100084673A1 (en) Light-emitting semiconductor packaging structure without wire bonding
JP4655735B2 (ja) Ｌｅｄユニット
TW201445771A (zh) 發光二極體封裝結構
CN202564438U (zh) 发光二极管封装结构
TWI487153B (zh) 發光二極體
TW201532316A (zh) 封裝結構及其製法
TWI603507B (zh) 混光式多晶片封裝結構
WO2016184372A2 (zh) Led光源组件、led光电一体化模组和led射灯
TW201025676A (en) Compound semiconductor device package module structure and fabricating method thereof
KR20160027693A (ko) 발광 소자 패키지
TW201336114A (zh) 半導體封裝件及其製法
JP2013201380A (ja) 反射材及び照明装置
TWM504421U (zh) 直接接受交流電之發光二極體封裝元件
TWI544664B (zh) 發光式封裝結構及其製法
TWI451601B (zh) 發光模組

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees