TWI511280B - 記憶電容器 - Google Patents
記憶電容器 Download PDFInfo
- Publication number
- TWI511280B TWI511280B TW099116812A TW99116812A TWI511280B TW I511280 B TWI511280 B TW I511280B TW 099116812 A TW099116812 A TW 099116812A TW 99116812 A TW99116812 A TW 99116812A TW I511280 B TWI511280 B TW I511280B
- Authority
- TW
- Taiwan
- Prior art keywords
- memory capacitor
- electrode
- matrix
- movable
- capacitance
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims description 209
- 239000002019 doping agent Substances 0.000 claims description 85
- 239000011159 matrix material Substances 0.000 claims description 64
- 150000002500 ions Chemical class 0.000 claims description 54
- 239000000758 substrate Substances 0.000 claims description 25
- 239000004020 conductor Substances 0.000 claims description 17
- 230000004888 barrier function Effects 0.000 claims description 15
- 230000008859 change Effects 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 13
- 239000003989 dielectric material Substances 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 2
- 239000002070 nanowire Substances 0.000 description 38
- 239000004065 semiconductor Substances 0.000 description 30
- 238000010586 diagram Methods 0.000 description 27
- 239000000463 material Substances 0.000 description 18
- 230000005684 electric field Effects 0.000 description 17
- 230000006870 function Effects 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 8
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 8
- 229910052796 boron Inorganic materials 0.000 description 8
- 229910052744 lithium Inorganic materials 0.000 description 8
- 238000009826 distribution Methods 0.000 description 6
- 229910052732 germanium Inorganic materials 0.000 description 6
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000013500 data storage Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 239000010416 ion conductor Substances 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- HBBGRARXTFLTSG-UHFFFAOYSA-N Lithium ion Chemical compound [Li+] HBBGRARXTFLTSG-UHFFFAOYSA-N 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000013528 artificial neural network Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 229910052795 boron group element Inorganic materials 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- -1 but not limited to Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229910052800 carbon group element Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000000025 interference lithography Methods 0.000 description 1
- 229910001416 lithium ion Inorganic materials 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 239000002905 metal composite material Substances 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/24—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using capacitors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1272—Semiconductive ceramic capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/255—Means for correcting the capacitance value
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
- H10B99/14—Subject matter not provided for in other groups of this subclass comprising memory cells that only have passive resistors or passive capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本發明係有關於記憶電容器。
一絕緣或半導體基質內存在的摻雜物可顯著改變包含該基質的一裝置之電氣特性及性能。當一摻雜物/基質組合體被選擇成使得摻雜物可在基質內移動時，可藉由摻雜物之空間重新分佈來顯著改變裝置之電氣性能。在某些情況下，可藉由在基質兩端施加一操作電場或操作電壓脈波來使摻雜物移動。在移除電場之後，摻雜物之位置及特性維持穩定直到施加另一操作電場或電壓脈波為止。各種不同摻雜物組態是維持在裝置內與經過電氣條件相對應的一種「記憶」之形式。依據一說明性實施例，摻雜物位置的改變可改變裝置之電容。
基於電容變化而展現經過電氣條件的一「記憶」的裝置通常被稱為「記憶電容器」或「記憶電容裝置」。記憶電容行為在奈米級裝置中最強烈明顯，其中一標準驅動電壓產生大電場。此等記憶電容器可能用於高密度資料儲存、電路校準或用以提供自編程式、模糊邏輯或類神經學習能力。
依據本發明之一實施例，係特地提出一種記憶電容裝置，該記憶電容裝置包含：一第一電極及一第二電極；一記憶電容基質，介於該第一電極與該第二電極之間；及可移動摻雜物，包含在該記憶電容基質內，藉由在該第一電極及第二電極兩端施加一操作電壓來使該等可移動摻雜物重新定位以改變該記憶電容裝置之電容。
所附圖式說明本文所描述原理的各種實施例且為說明書的一部分。所說明的實施例僅為範例且不限制申請專利範圍之範圍。
第1A圖是依據本文所描述的原理的一實施例的處於一低電容狀態的一說明性記憶電容器的一圖式。
第1B圖是依據本文所描述的原理的一實施例，處於低電容狀態的一記憶電容器的說明性電路示意圖。
第1C圖是依據本文所描述的原理的一實施例，說明性繪示處於一低電容狀態的一記憶電容器之各不同區域中的電位及摻雜物分佈的一圖式。
第1D圖是依據本文所描述的原理的一實施例，處於一高電容狀態的一說明性記憶電容器的一圖式。
第1E圖是依據本文所描述的原理的一實施例，處於一高電容狀態的一記憶電容器的一說明性電路示意圖。
第1F圖是依據本文所描述的原理的一實施例，說明性繪示處於一高電容狀態的一記憶電容器的各不同區域中的電位及摻雜物分佈的一圖式。
第1G圖是依據本文所描述的原理的一實施例，繪示返回到一低電容狀態的說明性記憶電容器的一圖式。
第1H圖是依據本文所描述的原理的一實施例，一已返回到低電容狀態的一記憶電容器的一說明性電路示意圖。
第2圖是繪示依據本文所描述的原理的一實施例，顯示作為一溫度函數的一矽基質中各種不同摻雜物之擴散率的一圖式。
第3A及3B圖是依據本文所描述的原理的一實施例，記憶電容裝置之選擇實施例之圖式。
第4圖是依據本文所描述的原理的一實施例，併入記憶電容裝置的一說明性奈米線交叉桿架構的一等角視圖。
第5圖是依據本文所描述的原理的一實施例，描述使用一記憶電容器來儲存資料的一說明性方法的一流程圖。
在全部圖式中，相同的參考數字表示相似但不一定相同的元件。
長久以來一直存在對保留經過條件的一記憶體的電氣組件的需求但還未實現。例如，此等電氣組件可用以儲存資料、校準電路或提供自編程式、模糊邏輯或類神經學習能力。這樣的一種電氣組件的一範例可以是具有高儲存密度、無需供電即可長期保留資料及具有快速存取時間的一固態記憶體裝置。可受益於一保留之經過條件記憶的系統之範例可包括：切換裝置；自編程式電路元件；能夠實現多狀態儲存的記憶體裝置；可用以對電路進行調諧的固態元件；與人腦共享基本功能的類神經元計算裝置；及應用模糊邏輯程序的電子裝置。
存在於一絕緣或半導體基質內的摻雜物可使該裝置之電氣特性顯著改變。例如，摻雜物可被引入到一基質中或在一基質中移動以使裝置之電容顯著改變。在某些情況下，可藉由在一適合的基質兩端施加一操作電場或電壓脈波而使摻雜物移動。在移除電場或電壓脈波之後，摻雜物之位置及特性維持穩定直到施加另一操作電場或電壓脈波。
依據一說明性實施例，一記憶電容裝置可以是一可編程式電容器或「記憶電容器」。用詞「記憶電容器」由兩用詞「記憶體」及「電容器」之組合衍生而來。一電容器是包含兩個導電體的一基本電路元件，二導電體之間為一介電材料。電容是電容器容納電荷的能力的一量測值。電容與二導體之重疊面積、導體之間的距離及將導體隔開的電介質之介電係數有關。針對一平行板電容器，電容由以下Eq.1給定。
其中：
C=電容，單位為法拉
A=兩板之間的重疊面積，單位為平方米
ε r
=板之間的絕緣體之介電常數
ε0
=自由空間之介電係數
d=板之間的間隔，單位為米
根據記憶電容原理，一電容器可具有基於經歷的電氣條件來改變其電容的能力。裝置所展現的電容之量值則可作為經過電氣條件的一表示。可改變記憶電容器內的摻雜物之位置的電氣條件包括但不限於電場、電阻感應生熱、電流及它們的組合。
例如，當足夠大的一電場施加於一記憶電容器時，基質材料內的摻雜物被移位。當電場從電路被除去時，摻雜物之位移狀態允許記憶電容器「記住」先前施加了多大的電壓且持續了多久。此等摻雜物之移動可以各種不同方式改變記憶電容器之電容。例如，摻雜物移動可使電荷表面之間的有效距離增大或減小。附加地或可選擇地，摻雜物移動可使電荷所作用的表面積或隔開帶電板之絕緣材料的介電係數增大或減小。摻雜物長時間維持在此位移狀態中，從而保持施加於裝置的經過電場的一記憶。直到強度或持續時間足以使摻雜物移動的另一電場施加於記憶電容器為止，記憶電容器之電容特性實質上是穩定的。
在說明書及所附申請專利範圍中，用詞「記憶電容器」或「憶容式(memcapacitive)」是被用以描述一絕緣/半導體基質與一摻雜物的一組合，其在一操作電場存在下展現摻雜物移動且當操作電場被除去時展現所欲之基質內摻雜物長期穩定性。記憶電容效應在奈米級裝置中最強烈明顯且允許裝置「記住」經過的電氣條件。
在以下說明中，出於解釋的目的，許多特定細節被提出以提供對本系統及方法的深入理解。然而，熟於此技者將清楚的是本設備、系統及方法可無需依據此等特定細節來實踐。說明書中對「一實施例、「一範例」或相似語言的參考意指就實施例或範例而描述的一特定特徵、結構或特性包括在至少此實施例中，但不一定包括在其他實施例中。在說明書中不同地方出現的片語「在一實施例中」或相似片語之各種實例不一定均指相同的實施例。
第1A圖顯示一說明性二端記憶電容器(100)。依據一實施例，該二端記憶電容器(100)包含一第一電極(104)及一第二電極(106)，此二者皆與兩個阻擋層(114、115)中的一個阻擋層電氣及實體接觸。一記憶電容基質(102)介於阻擋層(114、115)之間。在第1A圖中所說明的組態中，記憶電容基質(102)由一輕摻雜的半導體區域(108、112)及包含多個可移動離子(111)的一受體層(110)組成。
電極(104、106)可由各種不同導電材料構成，包括但不限於：金屬、金屬合金、金屬複合材料、奈米結構金屬材料或其他適合的導電材料。電極(104、106)可包含一個或一個以上層體。依據一說明性實施例，電極(104、106)具有兩層：一第一導電層，通常與周圍材料反應程度低；及一金屬黏著層。該金屬黏著層可以是，例如，鋁或鉻。
在說明書及所附申請專利範圍中，用詞「記憶電容基質」描述一弱離子導電材料，其能夠傳送離子且為離子之基質，該離子作為控制穿過記憶電容器之電流的摻雜物。一弱離子導電材料的定義是基於記憶電容裝置設計的應用。根據「愛因斯坦關係式」，一晶格中的一摻雜物種類的移動率與擴散常數相互成正比。因此，若一晶格中離子化物種之移動率非常高，則擴散常數也很大。一般說來，不管電容是低還是高，依應用而定，期望記憶電容裝置在範圍可從零點幾秒變化到幾年的一時間量內處於一特定狀態。因此，在一實施例中，此裝置的擴散常數足夠低以確保達到所欲獲得之穩定性水平。此所欲穩定性水平避免經由離子化物種擴散而使裝置從低電容非故意地改變成一高電容狀態或反之亦然，但允許利用一電壓脈波來故意設定切換狀態。因此，一「弱離子導體」是一種其中離子移動率及擴散常數足夠小以確保在所欲條件下裝置(例如，裝置不因摻雜物的擴散而改變狀態)能夠如需要地長時間處於穩定狀態的物質。相反地，「強離子導體」將具有大離子化物種移動性且因此將在擴散上不穩定。
適合的記憶電容基質材料之說明性範例在以下表1中給定。表格列出了用於每一記憶電容組合體的相容的主材料、副材料及摻雜物種類。該主材料通常是一高度絕緣化合比化合物。該副材料是該主材料的摻雜型式。
表1僅是可能的基質與摻雜物組合的說明性範例列表且並不是詳盡無遺的。還可使用各種不同其他基質/摻雜物組合。例如，除了鋰以外，多個其他可移動摻雜物種類也可在一矽基質中使用。而且，其他基質材料，諸如，鍺，可與適當的摻雜物種類配合使用以形成一記憶電容裝置。
在一實施例中，基本操作模式係施加一足夠大的負電壓脈波至一最接近受體層(110)的電極(106)以加熱可移動離子(111)且使它們重新分佈至輕摻雜半導體區域(108、112中的一區域中。可移動離子(111)從作為記憶電容基質(102)電氣摻雜物的種類中被特別選定，且從而改變了裝置之電容。如上文所討論者，記憶電容基質(102)及摻雜物種類被選定成使得摻雜物(111)可以但不太容易在記憶電容基質(102)內漂移，以確保裝置(100)將在一合理的長時間內，可能是室溫下的許多年維持在所設定的任何狀態。此確保記憶電容裝置(100)是非依電性的，也就是說，在操作電壓被除去之後仍維持其狀態。則記憶電容裝置(100)可作為一儲存元件，其可在所欲持續時間內被多次讀取且維持穩定。
記憶電容基質(102)內的半導體區域(108、112)可由各種不同半導體材料組成且在許多情況下為奈米結晶或非晶質。存在許多可用以組成半導體區域(108、112)的材料，包括但不限於矽及鍺。
在一實施例中，記憶電容基質(102)內的受體層(110)可由摻雜有受體原子的一種半導體材料製成。受體層(110)之目的在於在記憶電容基質(102)內形成一區域，其中可移動摻雜原子(111)由於與電性相反的受體層(110)相互作用而更緊密且穩定地受到限制。一種典型的半導體由元素週期表第14族中的元素製成，該等元素中包括碳、矽及鍺。此行中的元素均包含四個價電子。當用受體摻雜半導體材料時，使用了元素週期表第13族中的一元素。此族中包括，硼、鋁及鎵。此族中的元素包含三個價電子。當第13族中的元素與第14族中的元素鍵結時，電「洞」存在於晶格中。
依據一說明性實施例，記憶電容基質(102)的一部分摻雜有用以形成受體層(110)的受體原子。此等受體原子之注入可以各種不同方式來執行，包括離子沈積、化學氣相沈積或其他技術。典型的是，受體層(110)內的受體原子相對不移動且產生一與可移動摻雜物(111)極性相反的電荷。從而，可移動摻雜物(111)被吸引到受體層(110)內且比在記憶電容基質(102)內的其他區域內更穩定地被包含在受體層(110)內。
第1B圖是記憶電容器(100)的一電路示意圖(120)。電容器C1(116)代表由作為導電表面的第一電極(104)及可移動離子(110)產生的電容，輕摻雜的半導體區域(108)作為二導電表面之間的介電材料。電容器C2(118)代表由作為導電表面的可移動離子(110)及第二電極(106)產生的電容，基質區域(112)作為該二表面之間的電介質。電容C1(116)及電容C2(118)串聯。串聯電容器的總電容在以下Eq.2中給定。
其中：
Ctotal
=裝置之總電容，單位為法拉
C1
=第一電容器之電容
C2
=與第一電容器串聯的第二電容器之電容。
從Eq.1中可以看出，串聯的電容器C1
及C2
配置永遠產生小於C1
的總電容。
第1C圖是描述處於低電容狀態的一記憶電容器之各種不同區域之電位的一說明圖。如同1A圖中所示，基質(102)被分為三個區域。受體層(110)將基質(102)分為兩個輕摻雜的半導體區域(108、112)。因為輕摻雜的區域(108、112)中的半導體實質上是未經摻雜的，電位(121)處於基質之本徵能級。受體層(110)之負電荷產生正電荷的一負電位井(123)。帶正電的可移動離子(111)傾向於聚集在此井中。隨著摻雜物之密度增加，自由電子之密度也增加，使得受體層(110)導電性更強。一般說來，導電性與電子密度之間的關係由下列方程式給定：
σ=n
*e
*μ Eq. 1
其中：
σ=作為一電子濃度函數的材料之導電性。
n=電子密度
e=一個電子的電荷
μ=電子移動率
第1D圖說明施加一使記憶電容器(100)之狀態從一低電容狀態改變到一高電容狀態的一操作電壓(126)。在一說明性實施例中，操作電壓(126)將一負電壓施加於右電極(106)。右電極(106)離包含可移動摻雜物(111)的受體層(110)最近。所施加的電壓(126)可以若干方式來影響可移動摻雜物(111)之重新分佈。首先，所施加的電壓(126)產生一電場，電場將可移動摻雜物吸引到右電極(106)。其次，所施加的電場(126)可加熱記憶電容基質(102)，此使記憶電容基質(102)內的可移動離子(111)之擴散率增加。此允許可移動離子(111)更快且更容易地移動至記憶電容基質(102)內的所欲位置。依據一說明性實施例，一部分的可移動離子(111)被引至右導電區域(112)中且使其導電性明顯增加。在施加操作電壓(126)之後，此等可移動離子(111)將在多個讀取週期中或在施加另一操作電壓之前維持在半導體區域(112)中。
操作電壓之特性決定可移動離子(110)如何重新分佈。例如，操作電壓(126)之極性決定可移動摻雜物(111)是否透過記憶電容基質(102)向左或向右移動。操作電壓(126)之持續時間及強度決定在基質(102)內產生位移的離子之距離及數目。
在第1D圖中所說明的狀態中，左電極(104)與可移動離子(111)之間的輕摻雜的半導體區域(108)維持其電容。然而，由於摻雜物(111)移動至基質區域(112)中，基質區域(112)變得具有導電性。從而，由右電容器C2(118，第1B圖)表示的電容特性不再存在。
第1E圖是處於第1D圖中所說明的狀態的記憶電容器(100)的一電路示意圖(120)。電容C1(116)代表由作為導電表面的左電極(104)及可移動離子(110)產生的電容。輕摻雜的區域(108)作為二導電表面之間的介電材料。電阻器(122)代表受體層(110)與右電極(106)之間的基質區域(112)的一小電阻。
由於除去了電容器C2(118，第1B圖)，裝置(100)之總電容與處於第1A-1C圖中所繪示狀態的總電容相比已明顯增大。整個裝置的總電容現在主要由電容C1(116)組成。例如，若電容C1及電容C2之電容值被任意指定為具有一2皮法拉的數值，則可透過應用Eq.1來確定第1A-1C圖中所說明的組態之總電容。用2皮法拉的值替代Eq.1中的C1及C2變數，則可以得出記憶電容器之總電容為1皮法拉。然而，當像1D-1F圖中所顯示的那樣去除電容器C2時，記憶電容器之電容等於剩餘電容C1(116)之電容，等於2皮法拉。
第1F圖是描述處於一高電容狀態的記憶電容器之各不同區域中的電位的一說明圖。當施加電壓脈波時，一部分可移動離子(111)的朝向右電極(106)被重新分佈。此等可移動離子(111)提高了右基質部分(112)的摻雜程度且實質上增加了其導電性。
第1G圖顯示施加一相反極性的一操作電壓可使記憶電容器(100)返回其低電容狀態。在此說明性實施例中，一正電壓脈波(128)施加於右電極(106)。此正電壓排斥可移動摻雜物(111)且使它們移回到受體層(110)中。此使右基質區域(112)返回其本徵及絕緣狀態。此重建了電容C2(118)且減小了記憶電容裝置(100)之總電容。
第1H圖是返回原始狀態的記憶電容器的一電路示意圖(120)。電容C1(116)代表由作為導電表面的左電極(104)及可移動離子(110)產生的電容，輕摻雜的區域(108)作為二導電表面之間的介電材料。電容C2代表由作為導電表面的可移動離子(110)及左電極(106)產生的電容，無可移動離子(110)的受體層(112)中作為二表面之間的電介質。
儘管以上圖中僅顯示了兩種狀態，記憶電容裝置可經組配處於多種其他狀態中。基於所施加的操作電壓之極性、強度及持續時間，可實現可移動摻雜物的各種不同分佈。
組成記憶電容器的材料與離子之組合經選定以實現可移動摻雜物種類之所欲移動率及受體離子之穩定性。依據一說明性實施例，可使用一矽基質(102)且受體層(110)可摻雜有硼受體原子。硼受體原子為帶負電的離子且在矽基質(102)內相對不移動。可移動摻雜物種類可以是鋰離子，其具有一正電荷且在矽基質內具有一移動率，該移動率比硼受體原子高幾個數量級。鋰可移動摻雜物(111)被吸引到受體層(110)內的帶負電的硼受體原子。
第2圖是說明作為一溫度函數的矽內摻雜物之各種不同擴散率的一圖式。水平軸顯示溫度，單位為攝氏溫度且垂直軸是擴散率之對數標度，單位為平方公分每秒。從第2圖之圖式中可以看出，硼(B)具有透過一矽基質的一相對較低的擴散率。在一記憶電容裝置之正常操作溫度下(諸如低於700度)，硼之擴散率小於1×10-17
平方公分每秒。相反地，鋰(Li)之移動率在圖式中所說明的整個溫度範圍明顯較高。在室溫下，鋰具有接近1×10-7
平方公分每秒的一擴散率。鋰之擴散率隨著溫度增高而增加。依據一說明性實施例，基質可藉由電阻式加熱以在寫入或程式化該記憶電容裝置期間增加鋰之移動率。記憶電容裝置接著冷卻且鋰之移動率降低且在讀取記憶電容裝置之狀態的操作期間維持更加穩定。鋰及硼僅為可在一矽基質中使用的移動及受體摻雜物的一說明性範例。幾個額外種類在第2圖中顯示出來。還可使用各種不同其他摻雜物組合。
而且，可使用許多其他基質材料且受體摻雜物種類與可移動摻雜物種類之各種不同組合可被選定以提供所欲記憶電容性能。例如，表1是可使用的說明性記憶電容基質材料的一非詳盡表格。
第1A-1G圖中所顯示的記憶電容器組態僅為一記憶電容器的一說明性實施例。還可使用各種不同其他層體、電極幾何形狀及其他組態。第3A圖說明一記憶電容器(300)的一替代實施例。在此實施例中，阻擋層(302、304)介於電極與記憶電容基質(102)之間。此等阻擋層(303、304)可適合多種功能，包括阻止可移動摻雜物種類(111)與電極材料相互作用或逸出記憶電容基質(102)。
附加地或可選擇地，記憶電容基質(102)可以是一異質結構，其中左區域(108)的材料與受體及右區域(110、112)不同。例如，左區域(108)可被選擇成使其不被可移動摻雜物種類(111)滲透。此可提供多個優勢，包括限制可移動摻雜物移動至受體及右區域(110、112)中。
在某些實施例中，受體層(110)可能不包括在記憶電容器中。第3B圖顯示一記憶電容器(306)的一說明性實施例，記憶電容器(306)具有一電介質阻擋層(308)，電介質阻擋層(308)介於左電極與一記憶電容基質(310)之間。可移動摻雜物(111)可藉由在二電極(104、106)兩端施加適當的操作電壓，利用在記憶電容基質(310)中的各種不同分佈被程式化。如第3B圖中所說明者，藉由使可移動摻雜物(111)移動以接觸右電極(106)，記憶電容器(306)可被程式化為一高電容狀態。為了減小記憶電容器(306)之電容，可移動摻雜物(111)可被移動至右邊但不與右電極(106)電氣接觸。
還可使用各種其他記憶電容器組態，包括具有兩個以上電極、複數可移動摻雜物種類及其他組態的記憶電容器。
如上文簡要討論者，記憶電容器可併入多個電氣裝置，包括記憶體陣列、積體電路、開關、多工器、解多工器等。依據一說明性實施例，記憶電容器可併入一交叉桿架構。一交叉桿架構典型地包含一下組大體平行線，它們被一上組垂直線覆蓋。記憶電容接面形成於介於上組線與下組線之間的交點處。如上文所討論者，記憶電容接面可經程式化以改變上組線與下組線之間的電容。
第4圖顯示一說明性奈米線交叉桿架構(400)的一等角視圖。如上文所討論者，交叉桿陣列(400)由一下層之近乎平行奈米線(408)組成，下層奈米線(408)被一層近乎平行的上層奈米線(406)覆蓋。上層奈米線(406)與下層奈米線(408)大致垂直，儘管層體之間的方向角可改變。二層奈米線形成一晶格或交叉桿，其中第二層(406)中的每條奈米線覆蓋在第一層(408)之所有奈米線上。記憶電容器(412、414、416、418)可形成於此等交點處的交叉奈米線之間以產生一記憶電容接面。從而，上層(406)中的每條線(402)透過一記憶電容接面連接至下層(408)中的每條線且反之亦然。在交點處，上層奈米線(406)形成第一電極(104，第1A圖)且下層奈米線(408)形成第二電極(106，第1A圖)。此等接面可執行各種功能，包括提供奈米線之間的可程式化切換。因為第一層奈米線(408)中的每條線與第二層奈米線(406)中的每條線相交，在每一交點處放置了一記憶電容接面允許第一層(408)中的任何奈米線選擇性地連接至第二層(406)中的任何線。
依據一說明性實施例，奈米線交叉桿架構(400)可用以形成一非依電性記憶體陣列。各記憶電容接面(412、414、416、418)可用以表示一位元或多位元資料。例如，在最簡單的情況下，一記憶電容接面可能具有兩種狀態：一低電容狀態及一高電容狀態。高電容狀態可表示一個二進制「1」且低電容狀態可表示一個二進制「0」，或反之亦然。二進制資料可藉由改變記憶電容接面之電容狀態而被寫入交叉桿架構(400)。二進制資料可接著藉由感測記憶電容接面(412、414、416、418)之狀態而被擷取出來。
儘管第4圖中的個別奈米線(402、404)以矩形橫截面來顯示，但是奈米線還可具有方形、圓形、橢圓形或更複雜的橫截面。奈米線還可具有許多不同寬度或直徑及縱橫比或偏心率。用詞「奈米線交叉桿」除了奈米線以外還可指具有一或多層次微米級線、微米級線或具有更大尺寸的線的交叉桿。此外，記憶電容基質(102，第1A圖)可製成任何達成應用記憶電容器之系統設計目的所需要的尺寸。同樣地，記憶電容器之其他層面，包括輕摻雜的半導體區域(108，第1A圖)、阻擋層(302、304；第3A圖)及電極(104、106；第1A圖)，可具有能使記憶電容器滿足記憶電容器被整合於其內之系統的設計目標所需要的任何尺寸。
可使用各種不同技術來製造該等層體，包括習知的光蝕刻以及機械奈米壓印技術。可選擇地，奈米線可在包括蘭慕爾-布羅吉(Langmuir-Blodgett)製程的一個或一個以上處理步驟中化學合成且可沈積為多層近似平行的奈米線。也可使用製造奈米線的其他替代技術，諸如，干涉微影術。許多不同類型的導電及半導電奈米線可由金屬及半導體物質，由此等類型的物質之組合體且由其他類型的物質化學合成。一奈米線交叉桿可透過各種不同的方法連接至微米級位址線引線或其他電線以將奈米線併入電路。
以上範例僅為奈米線交叉桿架構(400)的一說明性實施例。還可使用各種其他組態。例如，交叉桿架構(400)可併入具有兩種以上狀態的記憶電容接面(412、414、416、418)。在另一範例中，交叉桿架構可用以形成基於蘊含邏輯結構及交叉桿的適應電路，諸如人工類神經網路。
依據一說明性實施例，一奈米線交叉桿記憶體或其他記憶電容裝置整合於CMOS或其他習知的電腦電路中。此CMOS電路可將額外的功能，諸如，輸入/輸出功能，緩衝、邏輯或其他功能，提供給記憶電容裝置。
第5圖是顯示使用一記憶電容器作為一資料儲存元件的一說明性程序的一流程圖(500)。如上文所提到者，為了調整一記憶電容器之電容，可施加一電壓脈波以加熱受體層且使任何可移動離子重新分佈(步驟510)。基於所施加的電壓，可移動離子在記憶電容基質內重新分佈，從而改變記憶電容器之電容(步驟520)。在一實施例中，可藉由感測記憶電容器之電容來確定由一特定記憶電容器儲存的值(步驟530)。可以許多方式來量測其電容。一種方式係用以施加一特定電壓且接著量測包含在記憶電容器內的電荷。電容等於電荷除以電壓(C=q/V)。在一替代實施例中，可藉由向記憶電容器的一側施加具有一特定頻率的電壓脈波來讀取記憶電容器。電壓脈波經由記憶電容器傳送至相對電極依多種因素而定，包括記憶電容器之電容。
一典型的資料儲存元件將在其生命期內經歷多次讀取/寫入。記憶電容器能夠多次改變其電容且仍提供適當的功能。同樣可透過一電壓脈波來加熱受體層以使可移動離子重新分佈(步驟540)及應用替代電氣條件以使可移動離子移動至一不同位置中(步驟550)來改變記憶電容器之狀態，從而改變記憶電容器之電容。因為可移動摻雜物之位置在一特定時段內(無操作電壓下)維持穩定，記憶電容器無需一外部電源即可維持其狀態(步驟560)。必要時，記憶電容器可接著被讀取或重寫(步驟570)。
總之，一記憶電容器使用一記憶電容基質中的可移動離子以產生一遲滯電容特性。在一實施例中，藉由施加一適當的操作電壓可將記憶電容器程式化為一高電容或低電容狀態。此高電容或低電容狀態維持穩定直到施加另一操作電壓。記憶電容器具有優於其他記憶體儲存裝置的若干優勢，包括一相對較簡單的構造、小覆蓋區、無需電源即可維持其狀態，且在操作中無流失能量。
前述說明之提出僅供說明及描述所述原理之實施例及範例。此說明不企圖為詳盡無遺的或將此等原理限制為所揭露的任何明確形式。根據上述教示，許多修改及變化是可能的。
100．．．二端記憶電容器/裝置/記憶電容裝置/記憶電容器
102．．．記憶電容基質/基質/矽基質
104．．．第一電極/電極/左電極
106．．．第二電極/電極/右電極
108、112．．．輕摻雜的半導體區域/半導體區域/輕摻雜的區域
108．．．輕摻雜的半導體區域/半導體區域/輕摻雜的區域/左區域
110．．．受體層
111．．．可移動離子/摻雜物/可移動摻雜原子/可移動摻雜物/帶正電的可移動離子/可移動摻雜物種類
112．．．輕摻雜的半導體區域/半導體區域/輕摻雜的區域/基質區域/右導電區域/右基質部分/右基質區域/右區域
114、115．．．阻擋層
116．．．電容器C1/剩餘電容器C1
118．．．電容器C2/右電容器C2
120．．．電路示意圖
121．．．電位
122．．．電阻器
123．．．正電荷的一負電位井
126．．．操作電壓/電壓/電場
128．．．正電壓脈波
300、306．．．記憶電容器
302、304．．．阻擋層
308．．．電介質阻擋層
310．．．記憶電容基質
400．．．奈米線交叉桿架構/交叉桿陣列/交叉桿架構
402．．．上層中的每條線/個別奈米線
404．．．個別奈米線
406．．．一上層之近乎平行奈米線/上層奈米線/第二層/上層/第二層奈米線
408．．．一下層之近乎平行奈米線/下層奈米線/第一層/下層
412~418．．．記憶電容器/記憶電容接面
500．．．流程圖
510~570．．．步驟
第1A圖是依據本文所描述的原理的一實施例的處於一低電容狀態的一說明性記憶電容器的一圖式。
第1B圖是依據本文所描述的原理的一實施例，處於低電容狀態的一記憶電容器的說明性電路示意圖。
第1C圖是依據本文所描述的原理的一實施例，說明性繪示處於一低電容狀態的一記憶電容器之各不同區域中的電位及摻雜物分佈的一圖式。
第1D圖是依據本文所描述的原理的一實施例，處於一高電容狀態的一說明性記憶電容器的一圖式。
第1E圖是依據本文所描述的原理的一實施例，處於一高電容狀態的一記憶電容器的一說明性電路示意圖。
第1F圖是依據本文所描述的原理的一實施例，說明性繪示處於一高電容狀態的一記憶電容器的各不同區域中的電位及摻雜物分佈的一圖式。
第1G圖是依據本文所描述的原理的一實施例，繪示返回到一低電容狀態的說明性記憶電容器的一圖式。
第1H圖是依據本文所描述的原理的一實施例，一已返回到低電容狀態的一記憶電容器的一說明性電路示意圖。
第2圖是繪示依據本文所描述的原理的一實施例，顯示作為一溫度函數的一矽基質中各種不同摻雜物之擴散率的一圖式。
第3A及3B圖是依據本文所描述的原理的一實施例，記憶電容裝置之選擇實施例之圖式。
第4圖是依據本文所描述的原理的一實施例，併入記憶電容裝置的一說明性奈米線交叉桿架構的一等角視圖。
第5圖是依據本文所描述的原理的一實施例，描述使用一記憶電容器來儲存資料的一說明性方法的一流程圖。
100．．．二端記憶電容器/裝置/記憶電容裝置/記憶電容器
102．．．記憶電容基質/基質/矽基質
104．．．第一電極/電極/左電極
106．．．第二電極/電極/右電極
108、112．．．輕摻雜的半導體區域/半導體區域/輕摻雜的區域
108．．．輕摻雜的半導體區域/半導體區域/輕摻雜的區域/左區域
110．．．受體層
111．．．可移動離子/摻雜物/可移動摻雜原子/可移動摻雜物/帶正電的可移動離子/可移動摻雜物種類
112．．．輕摻雜的半導體區域/半導體區域/輕摻雜的區域/基質區域/右導電區域/右基質部分/右基質區域/右區域
126．．．操作電壓/電壓/電場
Claims (15)
- 一種記憶電容器裝置，包含：一第一電極及一第二電極；一記憶電容基質，介於該第一電極與該第二電極之間；以及可移動摻雜物，包含在該記憶電容基質內，藉由在該第一電極及第二電極兩端施加一規劃電壓來使該等可移動摻雜物重新定位以改變該記憶電容器裝置之電容。
- 如申請專利範圍第1項所述之裝置，進一步包含一受體層，該受體層具有一與該等可移動摻雜物之電荷極性相反的電荷。
- 如申請專利範圍第2項所述之裝置，其中該受體層將該記憶電容基質分為兩個單獨的記憶電容區域。
- 如申請專利範圍第2及3項中任一項所述之裝置，其中該受體層是該記憶電容基質的一部分，該記憶電容基質已摻雜有具有與可移動摻雜物種類之電荷極性相反的一電荷的一離子種類。
- 如申請專利範圍第2及3項中任一項所述之裝置，其中該記憶電容器的一低電容狀態於該等可移動摻雜物包含在該受體層內時出現。
- 如申請專利範圍第2及3項中任一項所述之裝置，其中該記憶電容器的一高電容狀態於該等可移動摻雜物中的至少一部分與該第一電極及第二電極中的一電極進行電氣接觸時出現。
- 如申請專利範圍第2及3項中任一項所述之裝置，進一步包含一第一阻擋層，該第一阻擋層介於該等第一及第二電極中的一電極與該記憶電容基質之間，該第一阻擋層阻止可移動摻雜物種類從該記憶電容基質中逸出。
- 如申請專利範圍第7項所述之裝置，其中該第一阻擋層包含一介電材料。
- 如申請專利範圍第7項所述之裝置，進一步包含一第二阻擋層，該第一阻擋層介於該第一電極與該記憶電容基質之間且該第二阻擋層介於該第二電極與該記憶電容基質之間。
- 如申請專利範圍第1項所述之裝置，其中一電介質阻擋層介於該第一電極與該記憶電容基質之間；該可移動摻雜物移離該第二電極以形成一低電容狀態且移動以與該第二電極電氣接觸以形成一高電容狀態。
- 一種裝置，包含：一交叉桿架構，該交叉桿架構包含一上導體陣列及一下導體陣列；記憶電容器裝置，該等記憶電容器裝置在該上導體陣列內的個別導體與該下導體陣列內的個別導體之間的交點處係介於該上導體陣列與該下導體陣列之間。
- 一種使用記憶電容裝置的方法，包含以下步驟：在一記憶電容基質兩端施加一規劃電壓使得包含在一記憶電容基質內的可移動離子重新分佈且改變該記憶電容裝置的一電容； 除去該規劃電壓；以及施加一讀取電壓以感測該記憶電容裝置之電容。
- 如申請專利範圍第12項所述之方法，進一步包含局部地加熱該記憶電容基質以使該記憶電容基質內的該等可移動離子之移動率在規劃期間增加。
- 如申請專利範圍第12及13項中任一項所述之方法，其中該讀取電壓是具有一特定頻率的一電壓脈波列，該電壓脈波列施加於該記憶電容裝置的一電極，一第二電壓脈波列在一第二電極被感測，該第二電壓脈波列之特性依該記憶電容裝置之電容而定。
- 如申請專利範圍第12及13項中任一項所述之方法，進一步包含在該記憶電容基質兩端施加一第二規劃電壓以重新組配該記憶電容裝置使其具有一第二且不同的電容。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/US2009/047791 WO2010147588A1 (en) | 2009-06-18 | 2009-06-18 | Memcapacitor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201108407A TW201108407A (en) | 2011-03-01 |
| TWI511280B true TWI511280B (zh) | 2015-12-01 |
Family
ID=43356646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW099116812A TWI511280B (zh) | 2009-06-18 | 2010-05-26 | 記憶電容器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8750024B2 (zh) |
| TW (1) | TWI511280B (zh) |
| WO (1) | WO2010147588A1 (zh) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8493138B2 (en) * | 2009-08-26 | 2013-07-23 | Hewlett-Packard Development Company, L.P. | Memcapacitive devices |
| WO2011025495A1 (en) * | 2009-08-28 | 2011-03-03 | Hewlett-Packard Development Company, L.P. | Two terminal memcapacitor device |
| US8860519B2 (en) * | 2009-10-15 | 2014-10-14 | Hewlett-Packard Development Company, L.P. | Device having inductor and memcapacitor |
| US8437174B2 (en) | 2010-02-15 | 2013-05-07 | Micron Technology, Inc. | Memcapacitor devices, field effect transistor devices, non-volatile memory arrays, and methods of programming |
| US8416609B2 (en) * | 2010-02-15 | 2013-04-09 | Micron Technology, Inc. | Cross-point memory cells, non-volatile memory arrays, methods of reading a memory cell, methods of programming a memory cell, methods of writing to and reading from a memory cell, and computer systems |
| WO2011112198A1 (en) * | 2010-03-12 | 2011-09-15 | Hewlett-Packard Development Company, L.P. | Interconnection architecture for memory structures |
| US8634224B2 (en) | 2010-08-12 | 2014-01-21 | Micron Technology, Inc. | Memory cells, non-volatile memory arrays, methods of operating memory cells, methods of writing to and reading from a memory cell, and methods of programming a memory cell |
| CN103097882A (zh) * | 2011-09-06 | 2013-05-08 | 瓦高希有限公司 | 化学传感器 |
| WO2016068886A1 (en) | 2014-10-28 | 2016-05-06 | Hewlett Packard Enterprise Development Lp | Memcapacitive cross-bar array for determining a dot product |
| WO2018102598A1 (en) | 2016-12-02 | 2018-06-07 | Carver Scientific, Inc. | Memory device and capacitive energy storage device |
| WO2020093199A1 (zh) * | 2018-11-05 | 2020-05-14 | 深圳市汇顶科技股份有限公司 | 忆容器、忆容器的编程方法和容变式存储器 |
| CN110516352B (zh) * | 2019-08-27 | 2023-05-19 | 杭州电子科技大学 | 基于对数型忆容器的混沌振荡器的等效电路 |
| DE102019008095A1 (de) * | 2019-11-21 | 2021-05-27 | Aron Kirschen | Kapazitive Matrixvorrichtung mit einer Schicht zur Speichung von Ladungen und Verfahren zu dessen Ansteuerung |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5343421A (en) * | 1990-12-19 | 1994-08-30 | The Charles Stark Draper Laboratories, Inc. | Self-biased ferroelectric space charge capacitor memory |
| US20030173612A1 (en) * | 2001-08-13 | 2003-09-18 | Krieger Juri H. | Memory device with active and passive layers |
| US20080237791A1 (en) * | 2007-03-30 | 2008-10-02 | Tim Boescke | Zirconium oxide based capacitor and process to manufacture the same |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69018348T2 (de) | 1989-07-25 | 1995-08-03 | Matsushita Electric Ind Co Ltd | Speicherbauelement aus organischem Halbleiter mit einer MISFET-Struktur und sein Kontrollverfahren. |
| US6222218B1 (en) | 1998-09-14 | 2001-04-24 | International Business Machines Corporation | DRAM trench |
| JP3944052B2 (ja) | 2001-12-27 | 2007-07-11 | 株式会社デンソー | 超音波送受波器及びこれを用いた超音波クリアランスソナー |
| US6760245B2 (en) | 2002-05-01 | 2004-07-06 | Hewlett-Packard Development Company, L.P. | Molecular wire crossbar flash memory |
| KR101001741B1 (ko) | 2003-08-18 | 2010-12-15 | 삼성전자주식회사 | 반도체 장치의 커패시터 및 그 제조 방법과 커패시터를구비하는 메모리 장치 |
| US7492624B2 (en) | 2007-06-29 | 2009-02-17 | Stmicroelectronics S.R.L. | Method and device for demultiplexing a crossbar non-volatile memory |
| US8493138B2 (en) * | 2009-08-26 | 2013-07-23 | Hewlett-Packard Development Company, L.P. | Memcapacitive devices |
| US8431474B2 (en) * | 2009-09-25 | 2013-04-30 | Hewlett-Packard Development Company, L.P. | Three dimensional multilayer circuit |
| US8437174B2 (en) * | 2010-02-15 | 2013-05-07 | Micron Technology, Inc. | Memcapacitor devices, field effect transistor devices, non-volatile memory arrays, and methods of programming |
| US8416609B2 (en) * | 2010-02-15 | 2013-04-09 | Micron Technology, Inc. | Cross-point memory cells, non-volatile memory arrays, methods of reading a memory cell, methods of programming a memory cell, methods of writing to and reading from a memory cell, and computer systems |
-
2009
- 2009-06-18 WO PCT/US2009/047791 patent/WO2010147588A1/en active Application Filing
- 2009-06-18 US US13/256,245 patent/US8750024B2/en active Active
-
2010
- 2010-05-26 TW TW099116812A patent/TWI511280B/zh active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5343421A (en) * | 1990-12-19 | 1994-08-30 | The Charles Stark Draper Laboratories, Inc. | Self-biased ferroelectric space charge capacitor memory |
| US20030173612A1 (en) * | 2001-08-13 | 2003-09-18 | Krieger Juri H. | Memory device with active and passive layers |
| US20080237791A1 (en) * | 2007-03-30 | 2008-10-02 | Tim Boescke | Zirconium oxide based capacitor and process to manufacture the same |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2010147588A1 (en) | 2010-12-23 |
| TW201108407A (en) | 2011-03-01 |
| US8750024B2 (en) | 2014-06-10 |
| US20120039114A1 (en) | 2012-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI511280B (zh) | 記憶電容器 | |
| Park et al. | Multi-layered NiOy/NbOx/NiOy fast drift-free threshold switch with high Ion/Ioff ratio for selector application | |
| Zhu et al. | Enhanced stability of filament-type resistive switching by interface engineering | |
| US8614432B2 (en) | Crystalline silicon-based memristive device with multiple mobile dopant species | |
| Zhirnov et al. | Memory devices: Energy–space–time tradeoffs | |
| US8093575B2 (en) | Memristive device with a bi-metallic electrode | |
| US8264868B2 (en) | Memory array with metal-insulator transition switching devices | |
| KR101448412B1 (ko) | 다층 메모리 어레이 | |
| US8605488B2 (en) | Capacitive crossbar arrays | |
| CN1783336A (zh) | 反铁磁/顺磁电阻器件、非易失性存储器及其制造方法 | |
| US8716688B2 (en) | Electronic device incorporating memristor made from metallic nanowire | |
| US10727404B1 (en) | Tunable resistive element | |
| US9812500B2 (en) | Negative differential resistance circuit element | |
| Zhang et al. | An overview of the switching parameter variation of RRAM | |
| TWI575518B (zh) | 電子裝置、記憶體胞及流動電流之方法 | |
| Farjadian et al. | Modeling and design of a Mott selector for a ReRAM-based non-volatile memory cell in a crossbar architecture | |
| Wylezich et al. | Integration of niobium oxide-based resistive switching cells with different select properties into nanostructured cross-bar arrays | |
| Degraeve et al. | Modeling and tuning the filament properties in RRAM metal oxide stacks for optimized stable cycling | |
| US20140374693A1 (en) | Varied multilayer memristive device | |
| KR101460100B1 (ko) | 비휘발성 메모리 및 그 제조 방법 | |
| US8837196B2 (en) | Single layer complementary memory cell | |
| Durai et al. | Impact of process-induced variability on the performance and scaling of Ge2Sb2Te5 Phase-change memory device | |
| Buttberg et al. | Simulating the filament morphology in electrochemical metallization cells | |
| US9276204B2 (en) | Memristor with channel region in thermal equilibrium with containing region | |
| Jameson et al. | Conductive bridge random access memory (CBRAM) technology |