TWI504246B - 視訊縮放器中之振鈴抑制 - Google Patents

Description

視訊縮放器中之振鈴抑制

本發明之實施例大體上關於電子資料溝通之領域，特別係關於視訊縮放器中之振鈴抑制。

於電子裝置中視訊影像的呈現，通常要求對一視訊資料串流進行尺寸的調整以於一特定系統中顯示影像。一電路、元件或模組用以改變視訊資料串流之尺寸在此稱為「縮放器(scaler)」。

一縮放器可利用多種不同之技術，然而，一些縮放技術會產生「濾波振鈴(filter ringing)」(在此簡稱為「振鈴」)。振鈴是由於輸入資料快速改變所造成的，例如：同時具有高能量及高頻率之輸入訊號的一改變。如此輸入訊號之改變對於自然影像(natural images)(由攝影機所產生之影像)而言是相對稀少的，也因此，當對自然影像進行縮放時，振鈴通常是不是主要的問題。然而，由電腦資料源所產生的圖像影像(graphic images)通常包括快速改變的特徵，因而會造成振鈴。因為圖像元件通常混合或覆蓋於視訊影像上，而振鈴現象則會由於所使用之縮放技術所產生，導致觀看者產生不愉快的觀感，也因此，需要減少縮放技術所造成振鈴特徵的問題。

本發明之實施例大體上關於視訊縮放器中之振鈴抑制。

於本發明之一第一觀點，一方法之實施例包括接收一視訊資料串流，其中所接收之視訊資料包括視訊資料數值組，以及儲存由此視訊資料串流所得出之一第一視訊資料數值組於一記憶體中。對於此視訊資料數值組之一第一縮放資料組係依據一縮放技術所決定，以及對於此視訊資料數值組之第二縮放資料組依據此視訊資料之線性內插法所決定。所述之方法進一步包括對所接收之視訊資料偵測振幅之一變化率，依據至少一部分此視訊資料之變化率產生一混合控制訊號，依據至少一部分此混合控制訊號來混合第一縮放數值組及第 二縮放數值組，以產生一混合係數組，並且，利用此混合數值來產生一縮放視訊資料輸出。

於本發明之一第二觀點，一設備之實施例包括一記憶體用以儲存由一視訊資料串流所得出之視訊資料組，以及一縮放數值決定部分用以利用一視訊縮放技術對此視訊資料串流之縮放決定一第一縮放數值組。此設備進一步包括一偵測元件，用以決定此視訊資料串流於振幅上之一變化率，並依據所決定之變化率來決定一混合控制訊號；以及一混合元件，用以依據線性內插法來混合第一縮放數值組及一第二係數組，以產生一混合數值組。

本發明之實施例係以圖式之例子來說明，但並非用以限制，於下列之圖式中，對於相似之元件係使用相同或相似之元件符號來說明。

100‧‧‧多媒體設備或系統

105‧‧‧合適的縮放器

107‧‧‧記憶體

110‧‧‧相位決定元件

115‧‧‧多相濾波器係數組

120‧‧‧線性內插濾波器係數組

125‧‧‧變化率偵測元件

130‧‧‧係數混合元件

150‧‧‧輸入畫素資料

160‧‧‧縮放輸出畫素

165‧‧‧接收器

170‧‧‧顯示器

175‧‧‧處理器

200‧‧‧合適的縮放器

205‧‧‧輸入行緩衝器

210‧‧‧垂直濾波器係數產生器

215‧‧‧垂直倍增器陣列

220‧‧‧垂直相加限制概括元件

225‧‧‧先進先出緩衝器

230‧‧‧水平濾波器係數產生器

235‧‧‧水平倍增器陣列

240‧‧‧水平相加限制概括元件

245‧‧‧第二先進先出緩衝器

260,270‧‧‧降低振鈴之元件

300‧‧‧垂直縮放器之亮度區塊

302‧‧‧輸入值

304‧‧‧加法器

306‧‧‧起始相位

308‧‧‧多工器

310‧‧‧累加器

312‧‧‧31x倍增器

314‧‧‧係數組位址

316‧‧‧係數唯讀記憶體

330‧‧‧光柵掃描Y輸入

332‧‧‧7個行記憶體

334‧‧‧7個垂直相鄰Y數值

336‧‧‧7個倍增器

338‧‧‧7個結果

340‧‧‧相加結果、限制溢值、概括為十位元

342‧‧‧縮放之Y輸出

350‧‧‧控制迴路

360‧‧‧資料路徑

400‧‧‧垂直縮放器之亮度區塊

420‧‧‧變化率偵測

422‧‧‧混合控制訊號

424‧‧‧係數混合器

426‧‧‧現行相位

450‧‧‧控制迴路

460‧‧‧資料路徑

470‧‧‧垂直縮放器之亮度區塊

472‧‧‧利用線性內插法之縮放

474‧‧‧相加結果、限制溢值、概括為十位元

476‧‧‧利用多相濾波器之亮度縮放

478‧‧‧利用線性內插法之亮度縮放

480‧‧‧變化率偵測

482‧‧‧混合控制訊號

490‧‧‧資料混合器

492‧‧‧利用合適的縮放之縮放亮度

500‧‧‧變化率偵測模組-最大差異

510‧‧‧Y輸入

520‧‧‧相鄰Y數值之差異之絕對值

530‧‧‧最大數值函數

540‧‧‧最大差異(maxDifference)

700~744‧‧‧步驟

800‧‧‧濾波器

805‧‧‧資料輸入

810‧‧‧時脈

815‧‧‧多位元儲存暫存器

820‧‧‧係數

825‧‧‧倍增器

830‧‧‧總加邏輯

900~920‧‧‧濾波器運作

1000~1020‧‧‧濾波器運作

1100~1150‧‧‧濾波器運作

1200~1240‧‧‧濾波器運作

1250‧‧‧濾波器運作

1300‧‧‧多相FIR數位濾波器

1340‧‧‧控制邏輯

1345‧‧‧係數儲存記憶體

1400‧‧‧濾波器

1440‧‧‧控制邏輯

1500‧‧‧相位累加器

1510‧‧‧加法器

1520‧‧‧時脈暫存器

1530‧‧‧控制訊號邏輯

1540‧‧‧倍增器

第1圖係為包括一合適之縮放器之一多媒體設備或系統之一實施例之示意圖。

第2圖係為一合適的縮放器之實施例之示意圖。

第3圖係顯示一垂直縮放器之一區塊之實施例。

第4A圖係顯示包括改變偵測比率及係數混合之一垂直縮放器之一區塊之實施例。

第4B圖係顯示包括平行運作之數個縮放器之一垂直縮放器之一區塊之實施例。

第5圖係顯示一變化率偵測模組之一部分之實施例。

第6圖係顯示一改變比鋁偵測模組之一部分之實施例。

第7圖係顯示用以產生縮放視訊資料之實施例之一步驟流程圖。

第8圖係顯示一FIR數位濾波器於一縮放設備或系統之實施例中。

第9圖係顯示於一視訊縮放程序、設備或系統之一實施例中之樣本比率之調整。

第10圖係顯示一縮放程序、設備或系統之一實施例中藉由取樣法對一FIR濾波器之一樣本比率之調整。

第11圖係顯示於一縮放程序、設備或系統之一實施例中藉由內插法來對 一FIR濾波器之一樣本比率之調整。

第12A圖係顯示於一系統之一實施例中藉由一樣本比率來達成一濾波器運作之調整。

第12B圖係顯示一系統用以藉由一樣本比率來對一濾波器運作之調整。

第13圖係顯示於一縮放程序、設備或系統之一實施例中用以提供輸入流控制之一多相FIR數位濾波器。

第14圖係顯示於一縮放程序、設備或系統之一實施例中之一多相FIR濾波器。

第15圖係顯示於一視訊縮放程序、設備或系統之實施例中之一相位累加器。

第16圖係顯示一輸入樣本之一序列用於一視訊縮放器之一實施例中。

第17A圖係顯示透過包括一多相FIR濾波器之一視訊縮放器所處理之一輸入序列。

第17B圖係顯示透過包含一線性內插器之一視訊縮放器所處理之一輸入序列。

本發明之實施例大體上關於視訊縮放器中之振鈴抑制。

於一些實施例中，提供一種用於視訊縮放器中之振鈴抑制之方法、設備或系統。於一些實施例中，一種用以視訊縮放之方法、設備或系統係包括於一縮放技術(例如：利用一多相濾波器(poly-phase filter)之一種技術)中實施線性內插法，以降低由視訊縮放所產生之振鈴現象。

視訊縮放係為一種訊號處理功能，係用以對一數位視訊影像變更尺寸或改變解析度。通常，視訊縮放係需要轉換視訊格式，格式轉換通常於電視組合及其他數位顯示器中所實行、或者於視訊來源裝置(例如：DVD播放器、藍光播放器、或廣播機上盒)中所實行。

於一範例中，一DVD光碟可用一壓縮檔案儲存一部電影(motion picture)。於播放所儲存之之電影時，一DVD播放器由此光碟中讀取並執行解壓縮程序，係將產生一標準清晰度之視訊訊號。典型上，標準解析度之視訊為於每一畫面中具有720×480畫素(對於60 Hz之視訊標準)、或是720×576畫素(對 於50Hz標準)之解析度。

一標準清晰度之視訊訊號可藉由實行格式轉換於一高清晰度播放器上顯示，且此格式轉換程序典型上要求視訊縮放。舉例而言，用於清晰度顯示器之通用解析度為每一畫面中具有1920×1080畫素。所述標準清晰度影像訊號要由720×480之解析度轉換為1920×1080之解析度，以致使得以於高清析度播放器上觀看。此種轉換則藉由一視訊縮放器來實行。

「縮放比率」係指由輸入端所分割之一視訊縮放器之輸出端之比率。通常，將之表示為一「垂直縮放比率」及一「水平縮放比率」。對於上述之介紹列舉一範例，一縮放器將具有720×480解析度之一輸入視訊訊號轉換為1920×1080之輸出解晰度，係利用下列比率：垂直縮放比率=(垂直輸出解析度)/(垂直輸入解析度)=1080/480

水平縮放比率=(水平輸出解析度)/(水平輸入解析度)=1920/720。

由此範例可知，所述之縮放比率係為整數之比值，並且水平及垂直縮放係可要求不同之縮放比率。再者，很多不同的解析度係同時用於訊號及顯示，以及，額外轉換為標準之視訊格式，一視訊縮放器亦可由使用者來控制實施其所需要之縮放視訊，包括變焦、留黑邊(underscan)、及畫面比例修正(aspect ratio corrections)。基於這些理由，一種商業上可用視訊縮放器可被要求提供足夠可編寫程式性以執行超出縮放比例範圍之縮放動作。

視訊影像係由個別的圖像元件或畫素之陣列所構成，畫素係為一視訊訊號之數位樣本(digital samples)，並且，視訊縮放係為數位樣本比例轉換之一種應用。

於一些實施例中，一視訊縮放器利用一種縮放技術，包括一變化率之偵測模組、或元件，以偵測於資料中之變化率，並且用以產生混合控制訊號。於一些實施例中，一視訊縮放器可包括一係數混合器模組、或元件，以產生縮放數值，例如線性內插係數(linear interpolation coefficients)或亮度數值(luma values)，並且，以混合這些線性內插縮放數值與依據為了抑制濾波振鈴之混合控制訊號所選擇之縮放技術而得產生出(或得出)之縮放數值。在此考慮之變化率之 偵測及係數混合之討論通常係指兩種模組或元件，然而，實施例並未限制於此種格式，舉例而言，可包括一種單一模組或元件以提供偵測及混合功能、或兩種以上之模組或元件以提供偵測或混合之功能。

有數種不同技術可被利用以縮放視訊影像或重新設定視訊影像之尺寸。一般縮放技術包括：(1)最近鄰法(Nearest neighbor)、像素複製(pixel replication)；(2)線性內插法、及雙線性內插法(bi-linear interpolation，其中前端的“雙(bi)”表示二維內插法)-計算於所給定之畫素(或樣本點)間之一直線部份(straight-line segment)上之畫素；(3)立方內插法或雙立方內插法(cubic and bi-cubic interpolation)-利用一多項式以計算內插之畫素數值；但並不限定於此。有數種其他相關方法係使用多項式，包括赫米特內插法(Hermite Interpolation)及Catmull-Rom Splines輪廓線。然而，在此僅列出應用多項式之數學方法的一些範例，而未將應用多項式之可能方法皆詳盡的列表出來。以及，(4)多相濾波器組(poly-phase filter bank)-多相濾波器組係為關於傅立葉分析(Fourier analysis)之一種技術，其中提供用以計算資料樣本組之頻率構件之一種設備、系統或程序，以及依據頻率與輸入至輸出相位關係式計算一輸出樣本。

上方所述之縮放技術通常會由最簡單的序列變成最複雜的序列，以使輸出影像品質由最低階變成最高階。實施上的成本，就邏輯要求而言，計算時間、功率損失、及其他因素亦通常會依據級數(ordering)之不同而不同。

在這些可能技術之中，多相濾波器組當用於視訊縮放時係具有數種優點，包括：高實施效能及靈活性。然而，於一些情況下，一多相濾波器可導入無用的加工品(unwanted artifacts)於輸出影像中。這些加工品的存在係指如「濾波振鈴(或振鈴)」之此種於濾波器形式中之常見問題。於數位訊號處理之語言中，於多相濾波器之振鈴係為如吉布斯現象(Gibbs Phenomenon)。再者，振鈴也可與其他多項式技術一起發生，其結果稱為蘭吉現象(Runge’s Phenomenon)。

於一些實施例中，一視訊縮放器，例如基於縮放器之一多相濾波器組，包括用以抑制濾波振鈴之元件。於些實施例中，所述縮放器包括：

(1)相關於一輸入樣本網之一輸出畫素之一相位之計算。

(2)利用所計算之相位資訊以決定一縮放數值組，例如對於此多相濾波器之係數，其中所述係數可藉由例如對於此多相濾波器計算係數組或查 詢預先計算係數(looking up pre-computed coefficients)來決定。

(3)利用所計算之相位資訊以決定一線性內插係數組，其中此係數可藉由例如計算此係數組或查詢預先計算之線性內插係數(looking up pre-computed linear interpolation coefficients)來決定。

(4)計算一輸入樣本組的振幅之一變化率。

(5)由此振幅之變化率之計算來產生一多位元數位訊號之變化率(rate of change,ROC)。

(6)利用此訊號變化率作為一混合控制用以混合此線性內插係數及多相濾波器係數。

(7)利用於此多相濾波器之此混合係數以計算一輸出畫素。

於一些實施例中，用以混合線性內插係數與對一縮放器技術之係數之一程序可被用以改良一視訊縮放器，係依據透過降低於此縮放器之輸出的振鈴之一多相濾波器組來達成。然而，本發明之實施例並不限定於多相濾波器組，於一些實施例中，此技術可進一步被應用於其他高效能之視訊縮放器設計，並用於多項式技術。

電腦產生影像具有可能於縮放影像中造成振鈴之特性。突然的轉換，例如超出一單一畫素之空間的全尺寸轉換(full-scale transitions)，雖然於自然影像中很少見，卻很常見於電腦圖像中。於本文中，「電腦資源」包括電腦、消費電子裝置以產生視訊訊號，例如：DVD播放器、AV接收器、視訊機上盒、及其他電腦系統，其中所述圖像影像可包括：如選單(menus)及電腦圖像(icons)等元件，但並不限於此。於圖像中之如此架構可能會基於縮放器之一多相濾波器而造成振鈴現象。此外，少見的情況中，於一些例子中，振鈴會在自然影像中造成視覺不愉快的情況，例如振鈴以一直線的方式出現而沿著邊緣處呈現「黑線(black bars)」。

於一些實施例中，一通用縮放技術提供使振鈴降低，同時維持縮放之自然影像之品質。於一些實施例中，縮放技術之架構包括：

(1)一模組設計，允許對此技術增加已知之縮放器，例如：YCbCr 4：2：2縮放器或4：4：4/RGB縮放器。

(2)水平及垂直縮放器係為獨立運作。

(3)縮放器運作以致使不再需要額外之行記憶體，使得此縮放器於運作上相對簡單。

(4)此縮放器係可自我調適(self-adaptive)以成像之特性，此縮放器進一步包括簡單的軟體，以控制調整之實行。

於一些實施例中，一縮放器依據流入之影像的內容透過調整此縮放率波器之特性以於活化性運作中運作。於一些實施例中，所述之通用縮放器透過混合所產生或回復之標準濾波係數(例如：儲存於唯讀記憶體(read-only memory,ROM)中之係數)與利用由一累加器(accumulator)所得出之相位資訊於內部產生之係數組來實行此運作。於一些實施例中，內部產生之係數可為線性內插係數(linear interpolator(LI)coefficients)。

線性內插法之一優點係為此線性內插法通將不會於影像中產生振鈴。然而，一線性內插法當用以作為一縮放器時，通常不會產生如同透過一多相濾波器所產生相同等級之影像品質。於一些實施例中，藉由智能混合二個縮放數值組(例如係數)，一通用縮放器可具有此線性內插法之特性之優點，且此多相濾波器以產生一高品質之輸出並降低振鈴現象。

有限脈衝響應(Finite Input Response,FIR)數位濾波器可用於數種訊號應用中。一FIR數位濾波器係為頻率選擇結構，允許一頻帶以通過至輸出端，同時縮小一不同之頻帶。一FIR數位濾波器可被設計作為一低通(low-pass)濾波功能、高通(high pass)濾波功能、帶通(band-pass)濾波功能、或帶拒(band-reject)濾波功能，然而，並不限制於這些基本形式。於其他使用之中，低通FIR濾波器可被用於視訊縮放，並將低通濾波器之反應揭露於此。

實際上，一FIR數位濾波器可被以多種形式來實施，例如一軟體程式、或常用邏輯元件所設計建構之一硬體。提供於此之敘述通常由一硬體實施之透視圖之方式提供。

一多相FIR濾波器之內容係被用於如實行數位樣本比率轉換之一手段之數位訊號處理之領域中。一多相FIR濾波器運作如同用於縮放數位視訊之一演算法，係可用以如一有效率且成本有效結構，通常可產生良好品質之輸出影像。

然而，多相FIR濾波器並不完美。一些情況下，當一多相FIR 濾波器被用以視訊縮放時，其輸出可能會呈現形變(distortions)。

第1圖係顯示包括一合適之縮放器之一多媒體設備或系統之一實施例，於此實施例中，提供一簡化過的設備或系統，其中關於多媒體系統之已知元件並未被繪製出來。於一些實施例中，此系統接收(例如透過接收器165)或產生某些視訊資料150，其中縮放係為針對一顯示器170(係可為或不為此設備或系統100之一部分)所必須產生之縮放後的視訊資料160、或是藉由一或多個元件(例如一或多個處理器175)來處理。於一些實施例中，此設備或系統100包括一合適的縮放器105，以反應於此視訊資料之變化並降低濾波器的振鈴。

於一些實施例中，此合適的縮放器105包括一記憶體107以儲存一些數量之接收視訊元件，以及一元件以決定關於一輸入樣本網110的畫素資料的一相位。於一些實施例中，此縮放器105利用所計算之相位資訊以決定一多相濾波器係數組115。

於一些實施例中，所述縮放器進一步決定一線性內插濾波器係數組120。於一些實施例中，此縮放器105包括一元件或模組125以決定一輸入樣本組於振幅上之一變化率(rate of change,ROC)，並由所決定之於振幅上之變化率來產生一變化率訊號。於一些實施例中，此縮放器包括一係數混合元件或模組130，其中此係數混合元件130利用此變化率訊號(如一混合控制訊號)以混合所述之線性內插濾波器係數與多相濾波器係數。於一些實施例中，此縮放器利用於多相濾波器中所產生之混合係數以計算對於此顯示器170的顯示之一縮放輸出畫素160。

第2圖係顯示一合適的縮放器之一實施例。於一些實施例中，所述之合適的縮放器200可利用多相濾波器來達成視訊資料之縮放。於一些實施例中，此縮放器200係可透過一平行匯流排所連接，其包括輸入行緩衝器(line buffer)205用以接收一視訊輸入訊號，同時具有水平同步(Hsync)訊號、垂直同步(Vsync)訊號、資料可得(DE)訊號及視訊時脈(video clock)訊號。此輸入行緩衝器205可進一步接收一系統時脈訊號(system clock signal,SYSCLK)及一重新設定訊號(reset signal)。

於第2圖中，此縮放器進一步包括濾波器係數產生器，如所呈現之一垂直濾波器係數產生器210及一水平濾波器係數產生器230。如圖所示，資 料從輸入行緩衝器205所傳出，並由此垂直係數產生器210所產生之混合係數係藉由一垂直倍增器陣列215所相乘，此相乘後之結果藉由一元件所接收以相加這些結果、限制溢值(limit overflow)，並概括為一些數量之位元220，所產生之垂直縮放資料則藉由一先進先出緩衝器(FIFO buffer)225所抓住。由此先進先出緩衝器225所傳出之資料以及由水平係數產生器230所產生之係數藉由一水平倍增器陣列235所相乘，此相乘後之結果藉由一元件所接收以相加這些結果、限制溢值，並概括為一些數量之位元240，所產生之垂直和水平縮放資料則藉由一第二先進先出緩衝器245所抓住。此縮放器輸出之這些視訊輸出，同時具有水平同步訊號、垂直同步訊號、資料可得訊號及視訊時脈訊號。

於一些實施例中，所述垂直係數產生器210及水平係數產生器230包括元件(分別為260及270)以產生線性內插係數、決定此視訊資料之一變化率、及依據至少一部分所決定之視訊資料的變化率來混合此多相濾波器係數與線性內插係數。於一些實施例中，此縮放器可利用元件260-270以降低由此多相濾波器組所造成之濾波器振鈴。此些元件之運作將於下文中詳細描述。

於一些實施例中，混合器運作可包括下列功能：

(1)由一累加器之相位資訊以計算線性內插之縮放數值。

(2)數值混合，其中由一變化率偵測模組所產生之一混合控制訊號用以混合多相濾波器縮放數值與線性內插縮放數值，並產生一混合數值組。

(3)於一些實施例中，一模組包括一振鈴控制暫存器(ringing control register,RCR)。於一些實施例中，此振鈴控制暫存器係為一軟體編譯暫存器以及一混合數量之形式，例如一整數及分數。舉例而言，此暫存器可為一最小值之八位元(四位元為整數及四位元為分數)。於一些實施例中，一第一RCR係用於垂直縮放之Y通道及一第二RCR係用於水平縮放之Y通道。

於一些實施例中，振鈴抑制可應用於色度(chroma)作為一選擇。於一範例中，對於一4：2：2縮放器，一分離的RCR可被提供於垂直色度縮放器。於一些實施例中，對垂直色度縮放器之振鈴抑制並不一定用於一4：2：2縮放器。於另一範例中，對於一4：2：2縮放器，振鈴抑制可被用同時於垂直區塊與水平區塊中之色度。

於一些實施例中，一些訊號提供以對此顯示器之頂邊、底邊、左 邊及右邊的計算中之一「特別例」。於一範例中，如果輸入Y3為現行輸入(current input)，其中Y3鄰近於邊緣，可不為其他全部六個Y輸入之數值。於一些實施例中，數值被提供用於不具有數值之輸入，例如刪除零以取代此遺失資料(missing data)。

於一些實施例中，一輸出係為一混合控制訊號，舉例而言，其可為一十一位元二進位數，係於範圍0>1.0中，以致使對於混合控製之最大數值係為於二進位形式中之1.0000000000。

於一些實施例中，一偵測變化率模組或元件之運作係包括如下：(1)最大差異(Maximum Difference)-於一些實施例中，最大差異(maxDifference)可被決定如下：maxDifference=Max[Abs[Y1-Y0]],Abs[Y2-Y1],Abs[Y3-Y2],Abs[Y4-Y3],Abs[Y5-Y4],Abs[Y6-Y5]]； [1]其中： Max[ ]係為由一列數值中找出最大值之方程

Abs[ ]係為一絕對數值方程[Absolute Value Function]

Y0至Y6係為由行記憶體(line memories)中得出之七個Y值。

藉由提供於第5圖所示之變化率偵測模組以決定最大差異之一實施例，描述如下：(2)差異總和(Sum of Differences)-於一些實施例中，差異總和可被決定如下：Sum=Abs[Y1-Y0]+Abs[Y2-Y1]+Abs[Y3-Y2]+Abs[Y4-Y3]+Abs[Y5-Y4]+Abs[Y6-5] [2]

藉由提供於第6圖所示之變化率偵測模組以決定差異總和之一實施例，描述如下：(3)差異比率(Difference ratio)-於一些實施例中，一差異比率(differenceRatio)係利用所述最大差異(maxDifference)及差異總和(differenceSum)所決定如下： IF(如果)differenceSum=0

THEN(則)differenceRatio=0

ELSE(否則)differenceRatio=maxDifference/differenceSum。

上述之IF敘述確保此計算不會出現零為分母之情況。當Y0=Y1=Y2=Y3=Y4=Y5=Y6時，則差異總和(differenceSum)將為零。

(4)模組輸出(Output of Module)-於一些實施例中，所述變化率偵測模組之輸出(混合控制(mixingControl))係由差異比率(differenceRatio)、RCR及最大差異(maxDifference)所決定，如下所示：mixingControl=maxDifference×RCR×differenceRatio

[3]

於一些實施例中，如果對混合控制(mixingControl)之計算產生一數量大於1.0，則結果將限制於1.0。因此，混合控制(mixingControl)的二進位數值不會超過1.0000000000(二進位)。

於一些實施例中，一混合器模組(mixer module)之運作包括接收縮放數值輸入訊號，例如由縮放器之係數唯讀記憶體(ROM)或是由所計算之係數之輸入訊號，以及接收由變化率偵測模組之混合控制訊號。於一些實施例中，所述混合器模組進一步提供用於由所接收之相位資訊產生線性內插係數資料，舉例而言，其中所接收之相位資訊可為一累加暫存器之一些部分。於一些實施例中，此混合器模組運作以產生依據所接收之縮放數值輸入資料、所產生之線性內插縮放數值資料及所接收之混合控制資料以產生之混合數值。

於一些實施例中，此混合器模組之輸入可為：

(a)由此係數ROM或其他細述決定器所得出之係數數值(Coefficient value)可用下列表示式所示：Coefficient=C0,C1,C2,C3,C4,C5,C6

(b)此縮放累計暫存器(舉例而言，較低之17位元之累計暫存器)之分數部分，如此之資料提供此相位資訊以決定線性內插資料。

(c)由變化率模組所得出之混合控制訊號係控制係數混合。

於一些實施例中，所述係數混合器模組之輸出(Blended Coefficients)可如下所示：Blended Coefficients=BC0,BC1,BC3,BC4,BC5,BC6。

於一些實施例中，一混合器模組或元件之運作包括如下：

(1)由此累加器之相位資訊以產生線性內插係數一此線性內插係數可被設計為Li0,Li1,Li2,Li3,Li4,Li5及Li6。於一些實施例中，這些線性內插係數中有一些將為零，例如Li0=Li1=Li5=Li6=0，也因此，這些元件不需被決定，此模組只需運作以決定剩下的係數Li2,Li3及Li4。

於一些實施例中，對於一線性內插法之相位(LIphase)係為一相位數值(phase value)及一補償數值(offset value)之總和，如下所示：LIphase=phase+offset[6]

其中：相位(phase)=此縮放累加器之分數部分。於一範例中，對於一十九位元之累加器，此相位係等於較低的十七之二進位位元的累加器數值。

補償(offset)=一常數，其中於本實施例中係等於1/62。當轉換至一十七位元之二進位分數時，1/62=0.00000100001000010。

於此實施例中，相位(phase)及補償(offset)兩者皆為十七位元分數。於計算中，係可能產生加法運算以得出整數部分之結果。換句話說，此兩個分數之相加可總和出一數值等於或大於1.0。如果這種情況發生的話，此結果依舊可用以計算。

於一些實施例中，此混合方程式產生三個係數之決定，其中之一的係數為零，剩餘的兩個係數係以其總和為1.0來考量。於一些實施例中，此LI係數之動態範圍係為十位元或更高。

於一些實施例中，此係數之決定如下所述：

Li4=LIphase-0.5

]

(2)混合係數之決定-於一些實施例中，此混合係數係依據所接收係數及混合控制(mixingControl)訊號所決定如下： BC0=(1-mixingControl)×C0

BC1=(1-mixingControl)×C1

BC2=((1-mixingControl)×C2)+(mixingControl×Li2)

BC3=((1-mixingControl)×C3)+(mixingControl×Li3)

BC4=((1-mixingControl)×C4)+(mixingControl×Li4)

BC5=(1-mixingControl)×C5

BC6=(1-mixingControl)×C6。

第3圖係顯示一垂直縮放器之一區塊之一實施例。於一些實施例中，一垂直縮放器之一亮度區塊(luma section)300，例如一多相濾波器為主之縮放器，包括一資料路徑(data path)360及一控制迴路(control loop)350。此圖式中提供此垂直縮放器之亮度區塊。此縮放器進一步包括一色度區塊及一水平之Y/C區塊，其中如此之區塊係相似於此圖式中之亮度區塊。

所述控制迴路350包括一加法器(adder)304，具有等於此合適的縮放比率之反轉步驟(step)之輸入302，以及一反饋數值(feedback value)。此加法器304之輸出以及對於所接收資料306之一起始相位數值係輸入至一多工器(multiplexer)308，此多工器308所選擇之輸出係為一累加器310之一輸入。此累加器310之一輸出係為對於此加法器304之反饋數值，且為一輸入至多工器(於此範例中係為一31x多工器)312，係對一係數唯讀記憶體(ROM)316產生一係數組位址314，以產生一係數組，例如一多相濾波器係數組。當所示之範例提供至一ROM儲存所獲得之係數，縮放器則不會被限制於此形式，舉例而言，可提供用於此係數組之計算。

於一些實施例中，所述資料路徑360接著接收位於一七行記憶體(seven-line memory)332之一光柵掃描Y輸入(raster scanned Y input)330，對一七個倍增器組336提供七個垂直鄰接Y數值334，此七個倍增器組336進一步接收由係數ROM 316所傳出之係數組。此倍增器336得出一七個結果組(Y× coefficient(n))338。此結果組係相加(舉例而言，此程序係可進一步包括限制溢值及概括為一些數量，例如十位元)340以產生一縮放Y輸入342。

於一些實施例中，此縮放器300進一步包括用以濾波器振鈴抑制之供應(provisions)。於一些實施例中，此縮放器300包括線性內插資料之產生，其中，此線性內插資料係混合由係數ROM 316所獲得之多相係數，以產生一混合係數組。於一些實施例中，此係數之混合可依據一混合控制訊號所達成，此混合控制訊號係基於Y數值334之振幅之一變化率所得。於一些實施例中，此混合係數組係提供於倍增器336用以產生縮放輸出342。

第4A圖係顯示包括變化率偵測與係數混合之一垂直縮放器之一區塊之一實施例。於一些實施例中，一垂直縮放器之亮度區塊400包括一資料路徑460及一控制迴路450。於一些實施例中，相較於第3圖所示之範例所增加之元件係為了供以振鈴抑制，此控制迴路450進一步包括一變化率偵測模組或元件420，以偵測由此資料記憶體322所得出之資料變化率以及產生混合控制訊號422。於一些實施例中，此變化率模組420分析所流入於行記憶體322之亮度輸出。於一些實施例中，此變化率模組420運作以偵測會造成濾波器振鈴之轉換，此變化率模組420依據至少一部分所偵測之變化率以產生混合控制訊號(mixingControl)422。於一些實施例中，所述混合控制訊號之產生包括變化率分析之調整，例如基於一軟體控制暫存器(圖未示)所包含之資料來調整。

於一些實施例中，所述控制迴路450進一步包括一係數混合器模組或元件424，以產生線性內插係數，並用以混合此線性內插係數與所接收之多相濾波器係數。於一些實施例中，此係數混合器424接收由變化率偵測模組420所傳出之此混合控制訊號422、由系數ROM 316所傳出之濾波器係數資料、以及由累加器310所傳出之現行相位資訊426，以產生線性內插係數。此係數混合器424混合這些濾波器係數以創造混合濾波器特性。於一些實施例中，此係數混合器424可運作以當維持整體實行時抑制振鈴。於一些實施例中，此係數混合器模組或元件424包括一或多個振鈴控制暫存器，用以計算係數元件。

第4B圖係顯示包括平行運作之數個縮放器之一垂直縮放器之一區塊之一實施例。於一些實施例中，一垂直縮放器包括兩個縮放器平行運作，於此運作中，一第一縮放器係為一線性內插器，係利用由累加器所傳出之相位 資訊及線性內插法以達成縮放，以及一第二縮放器係為一多相濾波器。於一些實施例中，此垂直縮放器之邏輯產生一混合控制，但是，並不是用於混合係數(如第4A圖所提供)，此混合控制係用於資料之混合。

於一些實施例中，一垂直縮放器之一亮度區塊470一樣包括一資料路徑460及一控制迴路450。於一些實施例中，，相較於第3圖所示之範例所增加之元件，此亮度區塊470沒有包括一係數混合器(例如第4A圖之元件424)，而是包括一資料混合器490以混合利用一多相濾波器亮度縮放476、以及利用線性內插法之亮度縮放，以產生合適的縮放之縮放亮度492。

於一些實施例中，此亮度區塊470包括一元件或模組以提供利用線性內插法之縮放472、元件或模組472接收由行記憶體332所傳出之資料輸入，以及此現行相位426以產生利用線性內插法之亮度縮放478。

於一些實施例中，此倍增器336係耦接於一元件或模組以提供相加總、限制溢值、以及概括為一定數值之位元474，以產生所述利用多相濾波器之亮度縮放476。

於一些實施例中，一變化率偵測模組480分析此流入此行記憶體332之亮度輸出(Luma output)，以依據至少一部分所偵測之變化率來產生一混合控制訊號482，此混合控制訊號被提交至此資料混合器，以決定所述利用多相濾波器之亮度縮放476以及利用線性內插法之亮度縮放478之混合，以產生合適的縮放之縮放亮度492。

第3圖、第4A圖及第4B圖顯示包含特定元件或模組之垂直縮放器之特定實施例，然而，縮放器之實施例並不限定如此之元件或模組為任何特定數量。舉例而言，於第3圖、第4A圖及第4B圖所示之特定數量之元件，例如為七個多工器以及三十一個係數組，然而所選擇之元件數量係需依據實際實行效能和成本要求等一特定平衡因素所決定。如果如此之因素係於一不同模式下達到平衡，例如提供較高之實施效能或是降低成本的情況下，其他實施例可利用不同數量之如此元件或模組。

第5圖係顯示一變化率偵測模組之一部分之一實施例。於一些實施例中，一變化率偵測模組500位於一視訊縮放器之一模組中，包括用以提供相鄰之輸入數值間之一最大差異之決定之一部分。於一些實施例中，此偵測模 組500接收多個輸入510，在此顯示為七個Y輸入，表示為Y0至Y6。Y0至Y6係為表示七個垂直相鄰Y數值之數值(對一垂直縮放器而言)、或是表示七個水平相鄰Y數值之數值(對於一水平縮放器而言)。雖然此實施例利用七個數值，但本發明之實施例並未限定於任何特定數量之數值。

於一些實施例中，此偵測模組500決定相鄰Y數值520間之差異之絕對值，例如Abs[Y1-Y0],Abs[Y2-Y1]，並且持續至Abs[Y6-Y5]。於一些實施例中，所決定之差異數值係被提供於一最大數值函數530，其中，此最大數值函數530決定此差異數值為此最大數值，且輸出一最大差異(maxDifference)數值540。

第6圖係顯示一變化率偵測模組之一部分之一實施例。於一些實施例中，一變化率偵測模組600位於一視訊縮放器之一模組中，包括提供用以決定一差異總和之一部分。於一些實施例中，此偵測模組600接收多個輸入610，在此顯示為七個Y輸入，表示為Y0至Y6。於一些實施例中，此偵測模組600決定相鄰Y數值620間之差異之絕對值，例如Abs[Y1-Y0],Abs[Y2-Y1]，並且持續至Abs[Y6-Y5]。於一些實施例中，所決定之差異數值係提供於一總和函數630，其中，此總和函數630決定這些差異數值之一總合，並輸出一差異總合(differenceSum)數值640。

第7圖係顯示用以產生縮放視訊資料之實施例之一步驟流程圖。於一些實施例中，視訊資料被接收700，以及此視訊資料被儲存於一記憶體702。再者，於一些實施例中，相位資訊被接收720，以及此相位資訊被累加722。

於一些實施例中，此由此記憶體所獲得之視訊資料之變化率被偵測710，以及，依據如此之變化率，一混合控制訊號被決定712。於一些實施例中，得到視訊縮放係數資料(例如多相係數資料)724，以及附加線性內插係數資料依據此累加之相位資訊以被決定726。

於一些實施例中，混合係數被決定728，其中，此混合係數係依據一部分之多相係數資料、線性內插係數資料、及混合控制訊號所得出。

於一些實施例中，將此視訊資料乘以混合係數740。所產生之結果可被處理742，包括相加此結果、限制此結果之溢值，以及將所產生之縮放視訊資料輸出744。

第8圖係顯示一FIR數位濾波器於一縮放設備或系統之實施例中。於此實施例中，一FIR數位濾波器具有N=5，其中N為此濾波器之等級。於此實施例中，所示之濾波器之等級為5係為了簡單化。實際上，FIR濾波器通常具有較高之N數值。對於N所要求之數值係依據此濾波器所選擇之需求、以及於應用上之效能需求。N可為偶數或奇數，其中，亦可被用以創造低通濾波器反應。於在此所討論之範例中，N為一奇數。

如圖所示，此FIR數位濾波器包括一連結N序列之多位元儲存暫存器815，其中，於此特定範例中，N=5。如圖所示，此序列之暫存器815接收一資料輸入805以及一時脈訊號810，藉由第一四個暫存器之每一暫存器，係於每一時脈週期轉換至一後續之暫存器，來抓住此資料。由每一暫存器815所傳出之資料輸出係提供於一N個倍增器組825，係用以依據一N組係數825(如圖所示之C0至C4)來安排時間以多工處理資料(如圖所示之D0至D4)。藉由此倍增器825所產生之結果係接著提供至一總合邏輯830以得出一濾波後之輸出。

由此濾波器800所得出之一新的輸出將可對於每一時脈之週期所計算。所述濾波器之每一輸出F(out)因此可被計算為：F(out)=C0×D0+C1×D1+C2×D2+C3×D3+C4×D4，其中：F(out)係為此濾波器之一輸出數值，C0,C1,C2,C3,C4=濾波器係數，係為固定數值，D0,D1,D2,D3,D4=所流入之數位訊號之5次相鄰樣本。

一FIR濾波器之基本元件因而為一組儲存元件或暫存器、多工器、係數、以及總合邏輯，如第8圖所提供。舉例而言，此儲存元件可為暫存器，具有一共同時脈以及其資料埠以串聯方式連接。輸入樣本係饋入至暫存器序列中以致使一時序相鄰之樣本組被儲存於暫存器中，並且此資料樣本組依據每一時脈週期轉換(如第8圖中由左至右所示)，以致使於左邊暫存器之資料係為最近即時的資料，而右邊暫存器之資料係為最早的資料。

對於一N級低通濾波器(於此範例中N為一奇數)，此係數(Coefficient(n))滿足下列方程式：

對於n≠0以及Coefficient(n)=2f_c

對於n=0

其中 f_c =此低通濾波器的常態化的截止頻率

n=N組合之一，其範圍為-(N-1)/2<=n<=+(N-1)/2

wf=一窗函數(windowing function)，例如一漢明窗(Hamming window)。

如上所述，此數位FIR濾波器產生一輸入樣本與輸出樣本為1：1之比率。

當有需要產生輸入一個不同比率之輸入樣本與輸出樣本比率時，可應用一多相FIR濾波器，例如繪製於第13圖之濾波器1300以及繪製於第14圖之濾波器1400，就如同已知之樣本比率轉換(sampling rate conversion)。此兩種樣本比率轉換之基本形式係為內插法(interpolation)與抽樣法(decimation)。內插法為樣本比率轉換之一形式，係為輸出比率大於輸入比率；以及抽樣法為樣本比率轉換之一形式，係為輸出比率小於輸入比率。關於視訊縮放，對於增加一視訊影像之解析度，係通常使用內插法；而降低一視訊影像之解析度則使用抽樣法。

第9圖係顯示於一視訊縮放程序、設備或系統之一實施例中之樣本比率之調整。於一縮放運作中，係有一變化於一縮放比率中。一視訊縮放器運作以改變此樣本比率，且通常此變化係為一縮放比率(Scaling Ratio,SR)，係描述為輸入樣本與輸出樣本之一比率：SR=輸出樣本之數量/輸入樣本之數量。

所述SR在此可推測為一維，其中，係可為一水平SR以及一垂直SR，但為了說明之用，此縮放比率為SR。L/M項則通常被用來描述此縮放比率：L/M=SR

其中，L及M為整數。

於另一模式之狀態，L/M係為一整數比率，以具體表示此縮放比率SR。於第9圖中，藉由一系列運作以調整位於頻率fs之樣本之一輸入來表示。於一些實施例中，一第一運作可為藉由一L數值910來於一樣本比率之增加，得出一樣本比率為L×fs，以及一第二運作可為藉由1/M 920來於此樣本比率之減少，得出位於fs×L/M之比率之一輸出樣本。

FIR濾波器可被用以藉由一整數倍數L以增加一樣本比率。FIR濾波器可進一步藉由1/M來降低一樣本比率，其中M為一整數。藉由描述如下之L或1/M達成比率轉換之程序，因此，藉由一整數比率來改變一樣本比率，L/M可藉由串聯方式連接兩個FIR濾波器運作來達成。

於一些實施例中，一低通FIR濾波器於取樣法中可利用整數1/M，以及於內插法利用整數L。於第10圖及第11圖中，此兩個運作-藉由一整數倍數L來增加樣本比率，以及藉由1/M(其中M為一整數)來降低樣本比率-個別顯示。

第10圖係顯示一縮放程序、設備或系統之一實施例中藉由取樣法對一FIR濾波器之一樣本比率之調整。取樣法係降低一數位樣本組之樣本比率，藉由1/M(其中M為一整數)之取樣法可利用低通FIR濾波器來達成。於如此運作中，低通濾波可利用降低此樣本串流之帶寬(bandwidth)來避免位於此輸出之較低樣本比率之混疊(aliasing)。於一範例中，係可藉由利用設計為一常態化截止頻率為fc=0.5/M之一低通FIR濾波器來完成。然而，本發明並不應被限定於任何特定之截止頻率。

於此實施例中，一濾波器運作1000係可被包含於一視訊縮放運作中，並可藉由一系列運作以降低樣本頻率來表示。於第10圖中，輸入資料係利用一樣本頻率fs來標示。對於FIR濾波器1010，fc=1/M。於樣本運作1020中，選擇每一M樣本之一，得出位於fs/M之一輸出樣本。

第11圖係顯示於一縮放程序、設備或系統之一實施例中藉由內插法來對一FIR濾波器之一樣本比率之調整。藉由一整數L之內插法可利用FIR濾波器來達成。於此運作中，一濾波器運作1100可藉由位於fs之一輸入樣本藉由介於每一輸入樣本1110間插入L-1零值(zeroes)來調整所表示，得出L×fs之 一頻率。所調整之輸入可提供至一N級FIR濾波器1120，係具有截止頻率fc=1/L，其中N為L之整數倍數。所得到之資料係繼由一振幅增益運作(amplitude gain operation)1130所調整，其中增一平均係為L，以恢復起始訊號振幅，得出L×fs之一輸出樣本。

此運作亦可表示如一濾波器運作，係為此FIR濾波器1120以及振幅增益運作之結合。於此濾波器運作1100之實施例中，一輸入樣本fs再次藉由於每一輸入樣本1140間插入L-1零值所調整，得出L×fs之一頻率。此調整後之輸入係提供至一N級FIR濾波器1150，係具有截止頻率為fc=1/L之一頻率、以及一振幅增益運作為L，得出一輸出樣本為L乘以fs。

於一範例中，係可推定有一要求以增加此樣本比率為5，則為L=5。為了設計一FIR濾波器，對此濾波器之規格要求級數為N、以及其截止頻率為fc。一濾波器之級數係依據實際需求之應用及成本所決定。此外，對於增加樣本比率為整數L之特定應用，N可被選為L之一整數倍數。舉例而言，L=5，而此濾波器之級數為25：N=25

其中，L=5、N=L之整數倍數。

於此範例中，25係為一奇數。於一些實施例中，設計者可自行選擇使用偶數或奇數作為一程序數、設備或系統中此濾波器之級數。對於N為奇數或為偶數，於計算濾波器之係數的程序有些許之差異，但對於本領域中具有通常知識者，應可輕易理解不論為偶數級或奇數級之濾波器皆是應用相同的原理。於提供於此之這些範例中，N為奇數。

具有N級濾波器以及截止頻率為fc，利用前文中的方程式可計算出此低通FIR濾波器之係數為25個。此些係數可標示為C0,C1,C2,...,C24、以及轉換至此濾波器之資料可標示為D0,D1,D2,D4,...。

為了實行具有L個倍數之內插法，L-1零值係插入於每一資料樣本之間，以致使第一個25資料數值轉換至此濾波器之暫存器如下所示：D4,0,0,0,0,D3,0,0,0,0,D2,0,0,0,0,D1,0,0,0,0,D0,0,0,0,0。

當此FIR濾波器具有此資料於暫存器時，位於即時之一點顯示如上，此濾波器計算此第一濾波器輸出(Filtered Output,FO(0))： FO(0)=C24×D4+C23×0+C22×0+C21×0+C20×0+C19×D3+C18×0+C17×0+C16×0+C15×0+C14×D2+C13×0+C12×0+C11×0+C10×0+C9×D1+C8×0+C7×0+C6×0+C5×0+C4×D0+C3×0+C2×0+C1×0+C0×0。

接著，此資料轉換(於此描述中為至右邊)，以致使於此濾波器中之資料包含如下：0,D4,0,0,0,0,D3,0,0,0,0,D2,0,0,0,0,D1,0,0,0,0,D0,0,0,0。

下一個濾波器輸出係如下所示：FO(1)=C24×0+C23×D4+C22×0+C21×0+C20×0+C19×0+C18×D3+C17×0+C16×0+C15×0+C14×0+C13×D2+C12×0+C11×0+C10×0+C9×0+C8×D1+C7×0+C6×0+C5×0+C4×0+C3×D0+C2×0+C1×0+C0×0。

於下列的時脈週期上，資料轉換至右邊，以及方程式如下所示：FO(2)=C24×0+C23×0+C22×D4+C21×0+C20×0+C19×0+C18×0+C17×D3+C16×0+C15×0+C14×0+C13×0+C12×D2+C11×0+C10×0+C9×0+C8×0+C7×D1+C6×0+C5×0+C4×0+C3×0+C2×D0+C1×0+C0×0

FO(3)=C24×0+C23×0+C22×0+C21×D4+C20×0+C19×0+C18×0+C17×0+C16×D3+C15×0+C14×0+C13×0+C12×0+C11×D2+C10×0+C9×0+C8×0+C7×0+C6×D1+C5×0+C4×0+C3×0+C2×0+C1×D0+C0×0

FO(4)=C24×0+C23×0+C22×0+C21×0+C20×D4+C19×0+C18×0+C17×0+C16×0+C15×D3+C14×0+C13×0+C12×0+C11×0+C10×D2+C9×0+C8×0+C7×0+C6×0+C5×D1+C4×0+C3×0+C2×0+C1×0+C0×D0。

程序中之此點上，五個輸出已被計算出來，且位於下一個時脈上，一新個資料樣本D5轉換至此濾波器，以及D0由此濾波器轉換出去。於暫存器中之資料如下所示：D5,0,0,0,0,D4,0,0,0,0,D3,0,0,0,0,D2,0,0,0,0,D1,0,0,0,0。

FO(5)的計算之方程式則為：FO(5)=C24×D5+C23×0+C22×0+C21×0+C20×0+C19×D4+C18×0+C17×0+C16×0+C15×0+C14×D3+C13×0+C12×0+C11×0+C10×0+C9×D2+C8×0+C7×0+C6×0+C5×0+C4×D1+C3×0+C2×0+C1×0+C0×0。

依據此範例，係可藉由去除所有FO(0)...FO(5)之方程式中的零值以使這些方程式看起來較有效率，對於此資料的25個項中有20個項為零值，且相加這些零值之結果亦為零。因此，上述之方程式可藉由移除掉包含零值的項來簡化如下：FO(0)=C24×D4+C19×D3+C14×D2+C9×D1+C4×D0FO(1)=C23×D4+C18×D3+C13×D2+C8×D1+C3×D0FO(2)=C22×D4+C17×D3+C12×D2+C7×D1+C2×D0FO(3)=C21×D4+C16×D3+C11×D2+C6×D1+C1×D0FO(4)=C20×D4+C15×D3+C10×D2+C5×D1+C0×D0。

對於FO(5)，一新的資料樣本D5從左邊轉換進來，並且將D0轉出此濾波器後不再使用，係如下所示：FO(5)=C24×D5+C19×D4+C14×D3+C9×D2+C4×D1。

進一步觀察此第一組五個方程式，資料項係為相同(D4...D0)，只有係數變化，且此變化接續一清楚的圖樣。所計算之濾波器輸出將具有實質上降低相關於此輸入訊號等級之訊號振幅，這是由於所有零值項相加所得。一FIR濾波器之增益係為所有係數之總和。典型上，此係數總和為1，則此增益即為1。因此，一振幅增益必須恢復依訊號至其起始振幅等級。於此特定範例中，因為具有零值之結果項對應於輸入資料之結果項之比率為4比1，所以一個5的倍增器是必須的。一般而言，所要求之增益可藉由對每一係數乘以L所提供。

FIR濾波器係數典型上可為一次先計算並儲存於硬碟中之一記憶體或暫存器來過濾實施，以致使當濾波器之係數被計算時，每一係數得以乘以L來實施。因此，於一些實施例中，對於一系統中之一濾波器的一最後25個係數組，係如下所示：L×C0,L×C1,L×C2,...,L×C24。

如前文所示，一FIR濾波器可設計來實施以致使此濾波器之級數(N)為L(此內插整數)的倍數。於此範例中，L=5、以及N=25，其中25為5的一整數倍數。對於利用此級數為內插整數之一整數倍數之結果，係以維持於此FIR濾波器之資料暫存器中零至實際資料樣本之比率為1-至-(L-1)。於此範例中，L=5、且(L-1)=4，即為每一資料樣本D(n)間插入四個零值。如同此資料轉換通過此FIR濾波器暫存器，如果此濾波器的級數為L之倍數，則可維持實際樣本與零值之比率。

第12A圖係顯示於一系統之一實施例中藉由一樣本比率來達成一濾波器運作之調整。於此實施例中，一濾波器運作1200可藉由於每一輸入樣本1210間插入L-1個零值來對一輸入樣本fs進行調整來表示，得出一頻率為L乘以fs。所調整之輸入係傳至一第一FIR濾波器，此濾波器係為一N級FIR濾波器1220，具有頻率fc=1/L、及一振幅增益運作為L，得出一輸出樣本為L乘以fs。

此第一FIR濾波器1220之輸出係提供至一第二FIR濾波器1230，此第二FIR濾波器1230具有一截止頻率為fc=1/M。於樣本運作1240中，係選擇每一M樣本其中之一，藉由1/M降低樣本比率，得出一輸出樣本為L×fs/M、或fs×樣本比率L/M。

第12B圖係顯示一系統用以藉由一樣本比率來對一濾波器運作之調整。於此實施例中，一結合之系統用以提供濾波器運作1200之運作。系統1250包含一N級多相FIR濾波器，具有截止頻率fc=1/L、或fc=1/M。於如此系統中，N為L之一整數倍數，以及此系統1250提供L之一平均增益以此訊號縮減作補償。

第12A圖及第12B圖係顯示藉由一縮放比率L/M來對資料進行內插法或取樣法。對於內插法之運作係藉由整數L，以及對於取樣法則藉由1/M，其中M為一整數，係可對應於前文中第10圖及第11圖之相關敘述。第12A圖提供此兩個運作之結合之實施例，係將兩個FIR濾波器以串聯方式連接。

於以串聯方式連接FIR濾波器之程序、設備或系統之一些實施例中，係呈現額外效率之機會。如果這兩個濾波器同時具有一低通回應，僅具有最低截止頻率之濾波器可實際上被需要，其他FIR濾波器之運作則為多餘的。 於一些實施例中，此最低截止頻率將依據樣本比率轉換所決定，不論是內插法或是取樣法。如果此樣本比率轉換提供為內插法，則常態化截止頻率fc將為1/L。如果此樣本比率轉換提供為取樣法，則較低截止頻率將為1/M。

如上所述，如果一濾波器之級數為L之倍數，則不符合插入L-1個零值之需求。此因子可被用以提供利用此多相FIR機構之一額外規格。

對應提供利用多相FIR濾波器之一樣本比率轉換器，對於FO輸出之方程式則可呈現如下表一。這些方程式提供被展開之序列計算，最右欄則提供係數組(coefficient set,CS)。於此範例中，此數值L=5且數值M=3，則於此範例中之縮放比率為L/M=5/3。

於表一中，所述第一方程式、第四方程式、以及每一後續之第三個方程式(註記「++」並以粗體字表示)呈現此內插樣本之1/M(或於此範例中為1/3)，其中此內插整數為L=5。於一些實施例中，剩餘的方程式(未以粗體標示)則必須被計算，此濾波器僅需要對每一第三個方程式計算。於這些粗體的方程式中，這些係數未被用以一0,1,2,3,4序列，而是用一0,3,1,4,2序列。於一些實施範例中，對於兩個序列輸出，這個資料可為相同，並且，於一些情況中， 由一輸入資料組中僅有一個輸出被計算。

第13圖係顯示於一縮放程序、設備或系統之一實施例中用以提供輸入流控制之一多相FIR數位濾波器。於此實施例中，增加暫存器815、倍增器825以及總和邏輯830，一多相FIR數位濾波器1300可包含一係數儲存記憶體1345用以儲存係數數值並控制邏輯區塊1340，此控制邏輯1340提供輸入流控制。如第13圖所示，控制邏輯1340提供一係數組位址於此係數儲存記憶體1345，其中此係數組位址可被用以於複數個不同係數組中選擇其中一個。於此實施例中，一組n被選擇，藉由此倍增器830乘以數值D0-D4至係數Cn0...Cn4。

於一範例中，一N級FIR濾波器，例如N=25之一FIR濾波器用以實施，可如第13圖所提供般實施。於此範例中，濾波器1300係為一具有N=25之多相FIR濾波器。此係數係組織為五組，每組具有五個係數，並儲存於一記憶體中。藉由此控制邏輯區塊1340提供於此記憶體之位址。藉由控制邏輯1340所產生之此輸入流控制係用以控制此流入資料比率，因為此流入比率係低於流出比率，此輸入流控制係為必需手段。

第14圖係顯示於一縮放程序、設備或系統之一實施例中之一多相FIR濾波器。濾波器1400係相似於第13圖所示之濾波器1300，具有一控制邏輯區塊1440，係具有一額外輸出訊號，此輸出訊號係為一輸出流控制。於一些實施例中，此輸出流控制係用以控制此多相FIR濾波器之輸出，額外控制此輸入流比率，請參考關於第13圖之控制邏輯1340之敘述。於一些實施例中，此控制邏輯1440循環通過呈現於先前頁面之表一中之非序列級數之係數組(以粗體標示之方程式)。

控制邏輯產生資料流控制訊號及係數記憶體查詢位址。如果此縮放比率大於1，則此多相濾波器之輸出比率將會高於輸入比率。於此範例中，控制邏輯決定何時轉換新樣本進入此暫存器中。如果縮放比率小於1，則此濾波器輸出比率將低於輸入比率。於此範例中，控制邏輯產生一訊號用以於時脈週期間降低此濾波器輸出之品質，則此濾波器則不會產生一有效之輸出。於一些實施例中，一縮放系統之控制邏輯亦產生一位址以查詢一係數組產生。

第15圖係顯示於一視訊縮放程序、設備或系統之實施例中之一相位累加器。於一些實施例中，一多相濾波器之控制函數，例如第13圖所示之 控制邏輯1340之控制函數以及第14圖所示之控制邏輯1440，係可利用一相位累加器(phase accumulator,PA)1500所產生。此相位累加器1500包括一多位元時脈暫存器1520。此暫存器1520之輸出係提供至一加法器1510作為一第一輸入。一第二輸入至此加法器1510係為一控制字(control word,CW)。此加法器之輸出係回饋至此暫存器1510之一輸入，其中此輸入於下一時脈週期中鎖入於此暫存器中。

如第15圖所示，此控制文字(CW)係為此縮放比率之倒數，即CW=1/SR。此控制文字通常可為一多位元比例之二進位數。此二進位數係儲存於時脈暫存器1520中，將具有一整數部分及一分數部分。所儲存之二進位數之整數部分係被控制訊號邏輯1530所接收，以將此整數部分解碼並用作為資料流控制，此控制訊號邏輯之輸出係為一轉換輸入及一降低品質輸出。所儲存之二進位數之分數部份係藉由將此分數部分乘以此縮放比率L之分子(係利用倍增器1540)以產生一係數位址。

於一些實施例中，所述時脈暫存器1520係由位於一視訊縮放運作之開始處之一起始數值所啟動。對於垂直縮放，此暫存器係於一視訊架構之開始處(beginning)所啟動，且對於每一新輸出線更新(updated)。對於水平縮放，此暫存器係於輸出之一新水平線之開始觸所啟動，並對於每一輸出樣本來更新。

於一些實施例中，於此暫存器1520之分數部分之二進位數值追蹤(或累加)於輸入樣本網與輸出樣本網間之相位差。此相位數值可接著藉由將此分數部份成以L來轉換成一係數記憶體位址。

於一運作中，此時脈暫存器之每一更新可導致一運載(carry)進入此暫存器之整數部份。此運載之數值指出如何轉換新資料進入此視訊縮放器之資料暫存器(轉換輸入)。此運載之數值亦可指出何時此縮放器之倍增器之輸出必須被降低品質(降低品質輸出)。此數值運作如下所示：

(0)如果此運載進入此整數部分為0，則無新資料需要被轉換進入此資料暫存器，且另一輸出可由現存於此暫存器之資料所計算得出。這僅發生於SR>1(CW<1)之情況下。

(1)然而，如果此運載進入此整數部分為1，則此運載數值指出「轉換一新資料組進入此暫存器」。

(2)再者，如果此運載進入此整數部分為2，則此運載數值指出「轉換二新資料組進入此暫存器，並降低此倍增器之現行輸出之品質」。二或更多的數值僅發生於SR<1(CW>1)之情況下。

舉例而言，假定SR=L/M=5/3。此CW係為3/5=0.6，且此暫存器於零值時啟動。

於表二中的係數數值欄指出於前文之範例相同級數之循環定址得出之係數位址，係數組(coefficient set)係用粗體來列數：coefficient set 0

coefficient set 3

coefficient set 1

coefficient set 4

coefficient set 2 。

於一視訊縮放程序、設備或系統之一些實施例中，一設計於此係數記憶體中之一特殊位址標記定位係數之準確次組合。此係數設定選擇之級數將藉由此PA的分數部分以及此係數的L倍數所決定。

流量控制(flow control)可由上述範例中所見，於整數部分的變化決定是否轉換新資料至此暫存器中。如果此縮放比率SR小於一，例如：0.5<=SR<1，接著於此整數部分之變化將總是1或2。一個“1”表示一個新資料需要被轉 換，以及一個“2”表示二個新資料必須被轉換，並且此倍增器的現行輸出必須被取消(不是一個合格的輸出樣本)。

多相濾波器於多數用以縮放視訊的範例中皆運作良好，但是並不完美。FIR濾波器(包括多相FIR濾波器)需具有一個有限級數(N)，且這是這些結構中的有限自然數(finite nature)，並會導致形變(distortions)。由FIR濾波器的有限自然數所造成的形變係為眾所皆知之現象，並稱為吉布斯現象。

吉布斯現象係造成一FIR濾波器當於輸入資料儲存於此濾波器之暫存器中，包含一大於一小數量之輸入樣本之轉換時，其輸出會出現過沖(overshoots)及下沖(undershoots)的現象。如此轉換形成較大之振幅，且轉換時間變小，因而導致形變更加明顯。

基於此多相FIR濾波器之視訊縮放器中，當視訊內容透過一攝影機所拍攝之自然景象所產生時，則轉換所導致之形變是很罕見的。然而，通常包含電腦產生之圖像元件這類架構的影像則會造成形變。於本文中，「電腦圖像元件(computer graphics elements)」可包括由電腦所產生之文字及圖像影像，且其亦可包括由消費電子產品所產生之圖像元件，例如：藍光播放器及DVD播放器、以及機上盒。這些藉由選單(menus)及文件所產生之圖像元件會覆蓋於視訊上。

第16圖係顯示一輸入樣本之一序列用於一視訊縮放器之一實施例中。這些樣本的振幅具有常態化為0>1之範圍，且此樣本範圍係由0.1至0.9。然而，這些樣本具有一極端突變(extremely abrupt transition)，其中它們的數值變化係由0.1至0.9。這是轉換型態的一範例，係通常應用於電腦圖像，而鮮少用於自然影像中，且這類型的轉換當於一多相FIR濾波器中縮放時會出現問題。

第17A圖係顯示透過包括一多相FIR濾波器之一視訊縮放器所處理之一輸入序列。於此實施例中，提供於第17A圖之輸入序列係為利用一多相FIR濾波器及一SR=9/4之縮放。於此實施例中，二十個輸入樣本透過9/4=45縮放為四十五個輸出樣本，係顯示於第17A圖中。過沖及振鈴係呈現於此轉換之另一側上之輸出樣本中。這些加工品將可見於一縮放視訊影像中。

第17B圖係顯示透過包含一線性內插器之一視訊縮放器所處理之一輸入序列。相對於第17A圖，呈現於第17B圖之輸出樣本透過相同比率縮放使用於第16圖所示之二十個樣本，只是這些樣本不是利用一多相FIR濾波器 來縮放，而是利用一線性內插器來縮放。於第17A圖中此多相濾波器之輸出所呈現的過沖和振鈴現象並未出現於線性內插器之縮放輸出中。

然而，此線性內插器之輸出提供一改良於此多相FIR濾波器於此範例中通常由電腦產生之不連續影像，但線性內插器於縮放自然影像(例如由攝像機所產生之影像)時則相對不佳。對於自然影像，此多相FIR技術係產生一較高品質之輸出影像。

一線性內插器提供一簡單方法用於縮放一影像，如果介於一輸入樣本及一輸出樣本間之相位關係為已知的情況下。於顯示於第17B圖之範例中，此輸出係為兩個輸入樣本之樣本平均。

於一範例中，可作一假設為相位資訊(phase information,P)係為介於0至1間之數值，其中0表示一輸出相位符合輸入樣本A，且1表示一輸出相位符合輸入樣本B。P的數值為0<P<1表示一相位轉換介於A與B之間，其中，一線性內插器之輸出(output)如下所示：LI(output)=(A×(1-P))+(B×P)。

於一些實施例中，此相位累加器暫存器之分數部分，例如第15圖所示之暫存器1520，包含相位資訊係可直接用以計算對線性內插器縮放之輸出。一適當的縮放演算法利用此相位累加器之輸出以抑制於一相位FIR視訊縮放器之過沖及振鈴。於一視訊縮放器之一些實施例中，此適當的縮放演算法混合多相FIR濾波器係數與由此相位累加器之相位資訊。於一些實施例中，此混合係透過測量於此多相濾波器資料暫存器中之資料樣本組中的變化率(ROC)資訊所控制，此變化率資訊變成用以結合此二個係數組為一單一係數組之混合控制。

如上所述，為了解說之目的，前文所述之數個特定細節係用以提供以通篇理解本發明。然而，需理解的是，於本領域中具有通常知識者係可實行本發明而無需一部分這些特定細節。於其他範例中，已知的結構及裝置係以方塊圖形式呈現。亦可有中間結構介於所示之構件之間，在此所描述或顯示之這些構件可具有在此未描述或顯示之額外的輸入或輸出。所示元件或構件亦可以不同形式或順序排列，包括任何範圍之重新排列、或範圍尺寸之調整。

本發明可包含多種程序，本發明的程序可藉由硬體構件所執行、可為內嵌於電腦可讀指令中，係可被用以造成一通常目的或特殊目的處理器、或具有此指令編碼之邏輯電路得以執行此程序。另外，此程序可藉由硬體或軟體之一組合所執行。

本發明之部分結構可由如一電腦程式產品所提供，係可包含一具有儲存電腦程式指令於其中之非暫態電腦可讀儲存媒體(non-transitory computer-readable storage medium)以執行本發明之程序。此電腦可讀儲存媒體可包含軟碟片(floppy diskettes)、光碟片(optical disks)、CD-ROMs(光碟唯讀記憶體(compact disk read-only memory))、及磁光碟片(magneto-optical disks)、ROMs(唯讀記憶體(read-only memory))、RAMs(隨機存取記憶體(random access memory))、EPROMs(可抹除可編程唯讀記憶體(erasable programmable read-only memory))、EEPROMs(電子抹除式可複寫唯讀記憶體(electrically-earsable programmable read-only memory))、磁卡或光卡、快閃記憶體、或其他形式之適合用以儲存電腦指令之媒體/電腦可讀媒體，但並不以此為限。再者，本發明亦可如一電腦程式產品般被下載，其中此程式可被由一遠端電腦轉換至一提出要求之電腦中。

在此所描述之很多方法係以其最基本的形式，然而，這些程式可由任一種所描述之信息之任一方法或資訊的增加或刪減而增加或刪減，而不悖離本發明之基本範疇。對於本領域中具有通常知識者而言，可輕易作出很多進一步修飾或應用是可想見的，因此，在此所提供的特定實施例係用以說明，而不應被用以限制本發明之範疇。

如果敘述一元件「A」耦接至元件「B」，則元件A可直接耦接至元件B、或通過如元件C所間接耦接。當說明書顯示一構件、架構、結構、程序或特徵A「造成」一構件、架構、結構、程序或特徵B，則係指「A」為「B」之至少一部分，但其亦可至少含有其他構件、架構、結構、程序或特徵來製成「B」。如果說明書指示一構件、架構、結構、程序或特徵「可」、「可能」、或「可以」包括特定構件、架構、結構、程序或特徵則表示並非必要包含之此特定構件、架構、結構、程序或特徵。如果說明書指出「一」元件，並非表示僅含單一個所描述之元件。

一實施例係為本發明之一實施方式或範例，敘述於說明書中的 「一實施例」、「一個實施例」、「一些實施例」或「其他實施例」係指此實施例中所描述一特定架構、結構或特徵之連接係包含於至少一些實施例中，但並非對所有實施例皆為必需。「一實施例」、「一個實施例」或「一些實施例」之不同表示並非指對所指之這些實施例而言皆為必需。需理解的是，本發明於前文中所描述之範例中，本發明之不同架構有時可結合在一起於一個單一實施例、圖示或描述中，這是為了達到清楚揭露之目的以助於理解本發明一或多個不同之發明觀點。

100‧‧‧多媒體設備或系統

105‧‧‧合適的縮放器

107‧‧‧記憶體

110‧‧‧相位決定元件

115‧‧‧多相濾波器係數組

120‧‧‧線性內插濾波器係數組

125‧‧‧變化率偵測元件

130‧‧‧係數混合元件

150‧‧‧輸入畫素資料

160‧‧‧縮放輸出畫素

165‧‧‧接收器

170‧‧‧顯示器

175‧‧‧處理器

Claims (30)

1. 一種縮放視訊資料之方法，包括：接收一視訊資料串流，該視訊資料包括複數個視訊資料數值組；儲存由所接收之該視訊資料串流得出之該複數個視訊資料數值組之一第一視訊資料數值組於一記憶體中；藉由縮放該第一視訊資料數值組以決定該第一視訊資料數值組之一第一縮放數值組；依據該第一視訊資料數值組之一線性內插法對該第一視訊資料數值組決定一第二縮放數值組；偵測所接收之該視訊資料串流於振幅上之一變化率，所偵測振幅之該變化率指示導致濾波振鈴之所接收該視訊資料串流內之轉換；至少一部分依據所接收該視訊資料串流之該所偵測振幅變化率以產生一混合控制訊號；至少一部分依據之該混合控制訊號混合該第一縮放數值組及該第二縮放數值組以產生一混合數值組；及根據該混合數值組以產生一縮放視訊資料輸出。
2. 如請求項1所述之縮放視訊資料之方法，其中該縮放包括應用多相濾波器庫以縮放該第一視訊資料數值組。
3. 如請求項1所述之縮放視訊資料之方法，其中該第一縮放數值組係為一第一係數組以表示該縮放第一視訊資料數值，以及該第二縮放數值組係為一第二係數組以表示該第一視訊資料數值之該線性內插法。
4. 如請求項3所述之縮放視訊資料之方法，其中該混合步驟係包括至少一部分依據該混合控制訊號來混合該第一係數組與該第二係數組以產生一混合係數組。
5. 如請求項4所述之縮放視訊資料之方法，其中決定該第一係數組之步驟係包括由一記憶體回收該第一係數組、或計算該第一係數組。
6. 如請求項4所述之縮放視訊資料之方法，進一步包括計算該所接收視訊資料串流之一相位，其中該第一係數組與該第二係數組之該決定係至少一部分依據所計算之該相位。
7. 如請求項4所述之縮放視訊資料之方法，其中該縮放視訊資料之產生步驟包括將該第一視訊資料數值組乘以該混合數值組。
8. 如請求項7所述之縮放視訊資料之方法，其中該縮放視訊資料輸出具有一濾波器振鈴之階級低於僅僅利用該第一係數組所產生之一縮放視訊資料輸出之濾波器振鈴之階級。
9. 如請求項1所述之縮放視訊資料之方法，其中該第一縮放數值組係為該縮放第一視訊資料數值組之一第一亮度數值組，以及該第二縮放數值組係為該第一視訊資料數值組之該線性內插法之一第二亮度數值組。
10. 如請求項9所述之縮放視訊資料之方法，其中該混合步驟包括依據至少一部分該混合控制訊號來混合該第一亮度數值組與該第二亮度數值組。
11. 如請求項1所述之縮放視訊資料之方法，其中產生該混合控制訊號之步驟係包括決定介於該第一視訊資料數值組之相鄰數值間之一最大差異之一差異比率，以及決定介於該第一視訊資料數值之相鄰數值間之該差異之一總和。
12. 如請求項11所述之縮放視訊資料之方法，其中產生該混合控制訊號包括將該相鄰數值間之該最大差異乘以一預設暫存器數值以及差異比率。
13. 一種用以縮放視訊資料之設備，係包括：一記憶體，用以由一視訊資料串流中儲存視訊資料數值組；一縮放數值決定部分，藉由縮放該視訊資料數值組之一第一視訊資料數值組以決定一第一縮放數值組； 一偵測元件，用以決定該視訊資料串流之振幅之一變化率，並且依據該變化率之決定來決定一混合控制訊號，振幅之該所決定變化率指示導致濾波振鈴之該視訊資料串流內之轉換；及一混合元件，根據該決定之混合控制訊號，用以依據該第一視訊資料數值組之一線性內插法來混合該第一縮放數值組與該第二縮放數值組以產生一混合數值組。
14. 如請求項13所述之用以縮放視訊資料之設備，其中該縮放包括多相濾波器庫以縮放該第一視訊資料數值組。
15. 如請求項13所述之用以縮放視訊資料之設備，其中該第一縮放數值組係為一第一係數組以表示該縮放第一視訊資料數值，以及該第二縮放數值組係為一第二係數組以表示該第一視訊資料數值之該線性內插法。
16. 如請求項15所述之用以縮放視訊資料之設備，其中該混合係包含依據至少一部分該混合控制訊號來混合該第一係數組及該第二係數組以產生一混合係數組。
17. 如請求項16所述之用以縮放視訊資料之設備，進一步包括複數個倍增器，以將該混合係數組乘以該第一視訊資料數值組。
18. 如請求項16所述之用以縮放視訊資料之設備，進一步包括一累加器，以由該視訊資料串流中累加相位資料，該第一係數組與該第二係數組係至少一部分依據該累加之相位資料來決定。
19. 如請求項16所述之用以縮放視訊資料之設備，其中該第一係數組係至少一部分藉由該記憶體中獲得係數數值來決定。
20. 如請求項17所述之用以縮放視訊資料之設備，進一步包含一加法器以總加藉由該複數個倍增器所產生之數值，並且產生一縮放視訊輸出。
21. 如請求項13所述之用以縮放視訊資料之設備，其中該第一縮放數值組係為該縮放第一視訊資料數值組之一第一亮度數值組，以及該第二縮放數值組係為該第一視訊資料數值組之該線性內插法之一第二亮度數值組。
22. 如請求項21所述之用以縮放視訊資料之設備，其中該混合包括至少依據一部分該混合控制訊號來混合該第一亮度數值組及該第二亮度數值組。
23. 如請求項13所述之用以縮放視訊資料之設備，其中所產生之該混合控制訊號係包含決定相鄰視訊資料數值間之一最大差異之一差異比率以及決定該相鄰視訊資料數值間之該差異之一總和。
24. 如請求項23所述之用以縮放視訊資料之設備，其中該偵測元件包括至少一暫存器以抓住一預設暫存器數值，且其中產生該混合控制訊號包括將該相鄰數值間之該最大差異乘以該預設暫存器數值以及差異比率。
25. 一種非暫態之電腦可讀取儲存媒體，具有資料要求指令序列儲存於其中，當藉由一處理器執行時，致使該處理器以執行運作包括：接收一視訊資料串流，該視訊資料包括複數個視訊資料數值組；儲存由所接收之該視訊資料串流中所得之該複數個視訊資料數值組之一第一視訊資料數值組於一記憶體中；藉由縮放該第一視訊資料數值組以決定該第一視訊資料數值組之一第一縮放數值組；依據該第一視訊資料數值組之一線性內插法以對第一視訊資料數值組決定一第二縮放數值組；偵測所接收之該視訊資料串流於振幅上之一變化率，所偵測振幅之該變化率指示導致濾波振鈴之所接收該視訊資料串流內之轉換；至少一部份依據所接收該視訊資料串流之該所偵測振幅變化率以產生一混合控制訊號； 至少一部份依據該混合控制訊號來混合該第一縮放數值組與該第二縮放數值組以產生一混合數值組；及根據該混合數值組以產生一縮放視訊資料輸出。
26. 如請求項25所述之非暫態之電腦可讀取儲存媒體，其中該第一縮放數值組係為一第一係數組以表示該縮放第一視訊資料數值，以及該第二縮放數值組係為一第二係數組以表示該第一視訊資料數值之該線性內插法。
27. 如請求項26所述之非暫態之電腦可讀取儲存媒體，其中該混合步驟係包括至少一部份依據該混合控制訊號來混合該第一係數組與該第二係數組以產生一混合係數組。
28. 如請求項27所述之非暫態之電腦可讀取儲存媒體，其中決定該第一係數組之步驟包括由一記憶體回收該第一係數組、或計算該第一係數組。
29. 如請求項27所述之非暫態之電腦可讀取儲存媒體，進一步包括指令為：當藉由該處理器執行時，致使該處理器以執行運作包含：計算所接收之該視訊資料串流之一相位，其中該第一係數組與該第二係數組係至少一部份依據所計算之該相位來決定。
30. 如請求項27所述之非暫態之電腦可讀取儲存媒體，其中該所縮放視訊資料之產生係包括將該第一視訊資料數值組乘以該混合數值組。