TWI502301B - 具窗形比較器模組之控制電路及驅動系統及其控制方法 - Google Patents
具窗形比較器模組之控制電路及驅動系統及其控制方法 Download PDFInfo
- Publication number
- TWI502301B TWI502301B TW098105758A TW98105758A TWI502301B TW I502301 B TWI502301 B TW I502301B TW 098105758 A TW098105758 A TW 098105758A TW 98105758 A TW98105758 A TW 98105758A TW I502301 B TWI502301 B TW I502301B
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- node
- reference voltage
- control circuit
- type transistor
- Prior art date
Links
Description
本發明係有關於一種控制電路,特別是有關於一種具有合適(adaptive)的不連續導通模式(Discontinuous Conduction Mode;DCM)的控制電路。
近年來,製程越來越先進,由0.35μm降到0.18μm,未來更會朝向0.13μm,甚至90奈米方向發展。電子電路的設計也會更高頻、更高速。目前電子產品的功能越來越多。各功能對電源的需求也各不相同。
舉例而言,行動電話不僅具有通話的功能,其更包括PDA、數位相機、音樂播放器及全球定位系統(GPS)功能。不同的功能需要不同的電源。因此,直流-直流電壓轉換器(DC to DC Converter,DC/DC)就顯得很重要。直流-直流電壓轉換器調整一輸入電壓的位準,並將調整後的結果提供予相對應的子系統。
為了減少電子產品的電力損耗,當電子產品不使用時,電子產品便自動進入省電模式。在省電模式下,各子系統所需的操作電壓也會隨著降低。然而,若欲降低直流-直流電壓轉換器的輸出電壓,則需較長的等待時間,方能使降低直流-直流電壓轉換器的輸出電壓。
本發明提供一種控制電路包括,一P型電晶體、一N型電晶體、一電感、一電容、一第一處理模組以及一第二處理模組。P型電晶體耦接於一第一操作電壓與一第一節
點之間。N型電晶體耦接於該第一節點與一第二操作電壓之間。電感耦接於該第一節點與一第二節點之間。電容耦接於該第二節點與該第二操作電壓之間。第一處理模組處理一參考電壓以及該第二節點的電壓,並根據處理後的結果,控制該P型電晶體。第二處理模組根據該參考電壓、該第二節點的電壓以及該第一處理模組的處理結果,控制該N型電晶體。
本發明更提供一種驅動系統,包括一控制電路以及一負載。控制電路包括,一P型電晶體、一N型電晶體、一電感、一電容、一第一處理模組以及一第二處理模組。P型電晶體耦接於一第一操作電壓與一第一節點之間。N型電晶體耦接於該第一節點與一第二操作電壓之間。電感耦接於該第一節點與一第二節點之間。電容耦接於該第二節點與該第二操作電壓之間。第一處理模組處理一參考電壓以及該第二節點的電壓,並根據處理後的結果,控制該P型電晶體。第二處理模組根據該參考電壓、該第二節點的電壓以及該第一處理模組的處理結果,控制該N型電晶體。負載根據該第二節點的電壓而動作。
為讓本發明之特徵和優點能更明顯易懂,下文特舉出較佳實施例,並配合所附圖式,作詳細說明如下:
第1圖為本發明之驅動系統之示意圖。如圖所示,驅動系統100包括,控制電路110以及負載120。控制電路110根據負載120的大小,提供合適的驅動電壓予負載120。舉例而言,當驅動系統100操作在正常模式時,負載
120較大,故控制電路110提供較大的驅動電壓予負載120。相反地,當驅動系統100由正常模式進入省電模式時,負載120變小,故控制電路110提供較小的驅動電壓予負載120。在一實施例中,上述驅動電壓可為B點之電壓。
在第1圖中,控制電路110包括,電晶體P0、電晶體N0、電感L、電容C以及處理模組111及113。電晶體P0係為一P型電晶體,其耦接於操作電壓VDD與節點A之間。電晶體N0係為一N型電晶體,其耦接於節點A與操作電壓VSS之間。電感L耦接於節點A與B之間。電容C耦接於節點B與操作電壓VSS之間。在一實施例中,上述操作電壓VSS可為接地電壓。
處理模組111處理參考電壓Vref以及節點B的電壓VB,並根據處理後的結果,控制電晶體P0。在本實施例中,處理模組111係由比較器115所構成。比較器115比較參考電壓Vref以及節點B的電壓VB,並根據比較結果,控制電晶體P0。
舉例而言,當節點B的電壓VB小於參考電壓Vref時,比較器115導通電晶體P0,用以對電容C進行充電。當節點B的電壓VB大於參考電壓Vref時,比較器115不導通電晶體P0,用以停止對電容C充電。在第1圖中,符號SC代表比較器115所產生的比較結果。
處理模組113根據參考電壓Vref、節點B的電壓VB以及處理模組111的處理結果SC,控制電晶體N0。在本實施例中,處理模組113包括,比較單元130、邏輯閘140
及150。
比較單元130比較參考電壓Vref以及節點B的電壓VB。邏輯閘140根據比較單元130的比較結果,產生輸出信號Vo予邏輯閘150。邏輯閘150根據輸出信號Vo以及比較器115的比較結果SC,控制電晶體N0。當電晶體N0被導通時,便可使電容C進行放電。在本實施例中,邏輯閘140係為一反及閘(NAND gate),邏輯閘150係為一或(OR)閘。在其它實施例中,可利用其它邏輯組合取代邏輯閘140及150。在本實施例中,電晶體P0與電晶體N0不會同時導通。
在本實施例中,比較單元130具有比較器131及133,用以構成一窗形比較器(window comparator)。假設,窗形比較器的偏移量(offset)為△V,則比較器131及133的偏
移量分別為。在本實施例中,比較器131及133的偏移量均大於比較器115的偏移量。在一可能實施例中,比較器115的偏移量為10mV,比較器131及133的偏移量均為25mV。上述比較單元130根據所接收的參考電壓Vref建立一偏移量為△V的視窗(Window),如第2圖所示。
第2圖為反相輸出信號之時序圖,其縱軸為反相輸出信號,橫軸為電壓VB。如圖所示,由於比較器131及133的偏移量分別為,因此,當節點B的電壓VB小於時,邏輯閘140的輸出信號Vo為高位準,亦即第2圖反相輸出信號為低位準。當邏輯閘140的輸出信號Vo為高位準時,邏輯閘150輸出低位準,用以不導通
電晶體N0。
當時,邏輯閘140的輸出信號Vo為低位準,亦即第2圖反相輸出信號為高位準。當邏輯閘140的輸出信號Vo為低位準時,且比較器115的比較結果SC為低位準(此時電壓VB小於參考電壓Vref),邏輯閘150亦會輸出低位準,用以不導通電晶體N0。因此,控制電路110係操作在不連續導通模式(Discontinuous Conduction Mode)。
當節點B的電壓VB大於時,邏輯閘140的輸出信號Vo為高位準,亦即第2圖反相輸出信號為低位準。當邏輯閘140的輸出信號Vo為高位準時,邏輯閘150亦會輸出高位準,用以導通電晶體N0。當電晶體N0被導通時,便可對電容C進行放電。因此,節點B的電壓VB便會開始快速地下降。由於電晶體N0被導通,故控制電路110係操作在連續導通模式(Continuous Conduction Mode)。
在本實施例中,當比較器115的比較結果SC為高位準(此時電壓VB大於參考電壓Vref),邏輯閘150亦會輸出高位準,用以導通電晶體N0。
以下將說明本發明之動作原理。假設,驅動系統100操作在正常模式(例如VB電壓為1.2V)時,參考電壓Vref被設定成一較高的電壓,如1.2V。由於初始時節點B的電壓VB小於參考電壓Vref,故處理模組111導通電晶體P0。因此,電容C開始充電。此時,節點B的電壓VB會逐漸
上升(如第3圖的區間310所示)。當節點B的電壓VB大於參考電壓Vref時,處理模組111不導通電晶體P0。此時,處理模組111將導通電晶體N0,此時將對電容C進行放電,電壓VB便會快速地下降。當電壓VB小於參考電壓Vref時,處理模組111便又導通電晶體P0,將電壓VB充電至參考電壓Vref。如此反覆地運作之下,節點B的電壓VB會約維持在1.2V(如第3圖的區間320所示)。
此時,若驅動系統100由正常模式切換至省電模式(例如VB電壓欲操作在0.6V)時,參考電壓Vref將被設定成一較小的電壓,如0.6V。由於節點B的電壓VB(仍為1.2V)大於參考電壓Vref,處理模組113導通電晶體N0。此時,電容C快速地放電(如第3圖的區間330所示)。因此,節點B的電壓VB快速地下降至該較小的電壓,如0.6V。另外,在區間330時,由於電晶體N0被導通,故控制電路110係操作在連續導通模式(CCM)。
當節點B的電壓VB落在與之間時(例如0.575V與0.625V之間),處理模組113不導通電晶體N0(如第3圖的區間340所示),其中△V為處理模組113內的比較器131及133構成的窗形比較器的偏移量(例如為50mV)。在區間340,電晶體N0不被導通,並且控制電路110係操作在不連續導通模式(DCM)。
在區間340,電容C係透過負載120而放電,故節點B的電壓VB會緩慢地降至Vref。在區間330,由於電晶體N0被導通,故可快速地釋放電容C所儲存的電荷。然而,在區間340,電晶體N0不被導通,故電容C的電荷將緩慢
地被釋放。
第4圖為控制電路110的操作模式,其縱軸為反相輸出信號,橫軸為電壓VB。在本實施例中,比較單元130之比較器131及133構成的窗形比較器的偏移量為△V,
則比較器131及133的偏移量分別為。
舉例而言,假設在初始時,驅動系統100操作在正常模式,參考電壓Vref被設定成電壓Vref1。上述比較單元130根據所接收的參考電壓Vref1建立一偏移量為△V的視窗410。當電壓VB小於參考電壓時,控制電路110係操作在連續導通模式。當電壓VB大於參考電壓時,控制電路110也係操作在連續導通模式。
當時,控制電路110係操作在不連續導通模式。因此,在視窗410內,控制電路110係操作在不連續導通模式。在視窗410外,電晶體N0為導通狀態,並且控制電路110係操作在連續導通模式。
若驅動系統100由正常模式切換至省電模式時,參考電壓Vref被設定成電壓Vref2,並且電壓Vref2小於電壓Vref1。上述比較單元130根據所接收的參考電壓Vref2建立一偏移量為△V的視窗420,此時視窗410已不存在。在本實施例中,視窗410及420不會同時出現。當電壓VB
小於參考電壓時,控制電路110係操作在連續導
通模式。當電壓VB大於參考電壓時,控制電路110也係操作在連續導通模式。
當時,控制電路110係操
作在不連續導通模式。因此,在視窗420內,控制電路110係操作在不連續導通模式。在視窗420外,電晶體N0為導通狀態,並且控制電路110係操作在連續導通模式。
在一實施例中,當參考電壓Vref由電壓Vref1(1.2V)降低成電壓Vref2(如0.6V)時,處理模組113導通電晶體N0,用以快速地降低節點B的電壓VB。
雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧驅動系統
110‧‧‧控制電路
120‧‧‧負載
P0、N0‧‧‧電晶體
L‧‧‧電感
C‧‧‧電容
111、113‧‧‧處理模組
115、131、133‧‧‧比較器
130‧‧‧比較單元
140、150‧‧‧邏輯閘
310~340‧‧‧區間
410、420‧‧‧視窗
第1圖為本發明之驅動系統之示意圖。
第2圖為反相輸出信號之時序圖。
第3圖為節點B的電壓狀態。
第4圖為控制電路110的操作模式。
100‧‧‧驅動系統
110‧‧‧控制電路
120‧‧‧負載
P0、N0‧‧‧電晶體
L‧‧‧電感
C‧‧‧電容
111、113‧‧‧處理模組
115、131、133‧‧‧比較器
130‧‧‧比較單元
140、150‧‧‧邏輯閘
Claims (16)
- 一種控制電路,包括:一比較器,處理一參考電壓以及一第二節點的電壓,並根據處理後的一比較結果,控制一P型電晶體;一窗形比較器模組,根據該參考電壓及該第二節點的電壓,輸出一輸出信號;以及一邏輯閘,耦接該比較器與該窗形比較器模組,根據該比較器的該比較結果及該輸出信號,控制一N型電晶體,其中該窗形比較器模組包括一窗形比較器,該窗形比較器具有一偏移量。
- 如申請專利範圍第1項所述之控制電路,其中當該第二節點的電壓大於該參考電壓加上二分之一的該偏移量時,不導通該P型電晶體,並且導通該N型電晶體。
- 如申請專利範圍第1項所述之控制電路,其中當該第二節點的電壓小於該參考電壓加上二分之一的該偏移量並大於該參考電壓時,不導通該P型電晶體,並且不導通該N型電晶體。
- 如申請專利範圍第1項所述之控制電路,其中當該第二節點的電壓小於該參考電壓並大於該參考電壓減去二分之一的該偏移量時,導通該P型電晶體,並且不導通該N型電晶體。
- 如申請專利範圍第1項所述之控制電路,其中當該第二節點的電壓小於該參考電壓減去二分之一的該偏移量時,導通該P型電晶體。
- 如申請專利範圍第1項所述之控制電路,其中當該第 二節點的電壓與該參考電壓之差大於該偏移量的二分之一時,該控制電路操作在一連續導通模式(CCM)。
- 如申請專利範圍第1項所述之控制電路,其中當該第二節點的電壓與該參考電壓之差小於該偏移量的二分之一時,該控制電路操作在一不連續導通模式(DCM)。
- 如申請專利範圍第1項所述之控制電路,其中該P型電晶體耦接於一第一操作電壓與一第一節點之間,該N型電晶體耦接於該第一節點與一第二操作電壓之間。
- 如申請專利範圍第8項所述之控制電路,其中該第一節點與該第二節點之間耦接一電感,該第二節點與該第二操作電壓之間耦接一電容。
- 如申請專利範圍第8項所述之控制電路,其中該第二節點與該第二操作電壓之間耦接一負載。
- 如申請專利範圍第10項所述之控制電路,其中該參考電壓根據該負載之一電流之大小而調整。
- 一種控制電路的方法,包括:根據一參考電壓及一第二節點的電壓,產生一輸出信號;以及根據該輸出信號,控制一N型電晶體,其中當該第二節點的電壓與該參考電壓之差大於一偏移量的二分之一時,該輸出信號具有一第一位準,當該第二節點的電壓與該參考電壓之差小於該偏移量的二分之一時,該輸出信號具有一第二位準,其中該第一位準高於該第二位準。
- 如申請專利範圍第12項所述之控制電路的方法,更包括: 根據該參考電壓及該第二節點的電壓控制一P型電晶體,其中當該參考電壓大於該第二節點的電壓時,導通該P型電晶體,當該參考電壓小於該第二節點的電壓時,不導通該P型電晶體。
- 如申請專利範圍第12項所述之控制電路的方法,其中當該第二節點的電壓與該參考電壓之差小於該偏移量的二分之一時,不導通該N型電晶體。
- 如申請專利範圍第12項所述之控制電路的方法,其中當該第二節點的電壓大於該參考電壓加上二分之一的該偏移量時,導通該N型電晶體。
- 如申請專利範圍第12項所述之控制電路的方法,更包括:根據該第二節點的電壓驅動一負載,其中該參考電壓根據該負載的一電流之大小而調整。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW098105758A TWI502301B (zh) | 2009-02-24 | 2009-02-24 | 具窗形比較器模組之控制電路及驅動系統及其控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW098105758A TWI502301B (zh) | 2009-02-24 | 2009-02-24 | 具窗形比較器模組之控制電路及驅動系統及其控制方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201032015A TW201032015A (en) | 2010-09-01 |
TWI502301B true TWI502301B (zh) | 2015-10-01 |
Family
ID=44854743
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW098105758A TWI502301B (zh) | 2009-02-24 | 2009-02-24 | 具窗形比較器模組之控制電路及驅動系統及其控制方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI502301B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6580258B2 (en) * | 1993-03-23 | 2003-06-17 | Linear Technology Corporation | Control circuit and method for maintaining high efficiency over broad current ranges in a switching regulator circuit |
TW200642248A (en) * | 2005-05-31 | 2006-12-01 | Richtek Technology Corp | A switching regulator capable of automatically entering and exiting pulse skipping mode |
US20070085520A1 (en) * | 2005-06-17 | 2007-04-19 | Via Technologies, Inc. | A pulse-frequency mode dc-dc converter circuit |
TW200726050A (en) * | 2005-12-26 | 2007-07-01 | Fujitsu Ltd | DC-DC converter and control circuit for DC-DC converter |
US7382114B2 (en) * | 2005-06-07 | 2008-06-03 | Intersil Americas Inc. | PFM-PWM DC-DC converter providing DC offset correction to PWM error amplifier and equalizing regulated voltage conditions when transitioning between PFM and PWM modes |
-
2009
- 2009-02-24 TW TW098105758A patent/TWI502301B/zh active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6580258B2 (en) * | 1993-03-23 | 2003-06-17 | Linear Technology Corporation | Control circuit and method for maintaining high efficiency over broad current ranges in a switching regulator circuit |
TW200642248A (en) * | 2005-05-31 | 2006-12-01 | Richtek Technology Corp | A switching regulator capable of automatically entering and exiting pulse skipping mode |
US7382114B2 (en) * | 2005-06-07 | 2008-06-03 | Intersil Americas Inc. | PFM-PWM DC-DC converter providing DC offset correction to PWM error amplifier and equalizing regulated voltage conditions when transitioning between PFM and PWM modes |
US20070085520A1 (en) * | 2005-06-17 | 2007-04-19 | Via Technologies, Inc. | A pulse-frequency mode dc-dc converter circuit |
US7327127B2 (en) * | 2005-06-17 | 2008-02-05 | Via Technologies, Inc. | Pulse-frequency mode DC-DC converter circuit |
TW200726050A (en) * | 2005-12-26 | 2007-07-01 | Fujitsu Ltd | DC-DC converter and control circuit for DC-DC converter |
Also Published As
Publication number | Publication date |
---|---|
TW201032015A (en) | 2010-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5287191B2 (ja) | ヒステリシススイッチングレギュレータ及びその動作制御方法 | |
JP4890182B2 (ja) | 同期整流型スイッチングレギュレータ、同期整流型スイッチングレギュレータの制御回路及び同期整流型スイッチングレギュレータの動作制御方法 | |
JP4685531B2 (ja) | 降圧型スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器 | |
US8278901B2 (en) | Switching regulator configured to detect, and compensate for, decrease in output voltage | |
JP6007804B2 (ja) | 電源の制御回路、電源装置、電子機器及び電源の制御方法 | |
US7474083B2 (en) | Semiconductor device | |
US7368900B2 (en) | Constant voltage circuit and constant current source, amplifier, and power supply circuit using the same | |
US20160254746A1 (en) | Multi-level switching regulator circuits and methods with finite state machine control | |
JP5676961B2 (ja) | 電源の制御回路、電子機器及び電源の制御方法 | |
US7405549B2 (en) | Soft start circuit, power supply unit and electric equipment | |
JP5287030B2 (ja) | Dc−dcコンバータおよび制御方法 | |
US8076914B2 (en) | Switching regulator including low-pass filter configured to have time constant for step-up operation and time constant for step-down operation | |
US7400127B2 (en) | Method for regulating an output signal and circuit therefor | |
JP2012175872A (ja) | 制御回路、電子機器及び電源の制御方法 | |
JP2008072786A (ja) | スイッチングレギュレータ、スイッチングレギュレータの制御回路及びスイッチングレギュレータの動作制御方法 | |
JP2008206214A (ja) | スイッチングレギュレータ | |
JP2008295009A (ja) | 定電流駆動回路 | |
JP2009261048A (ja) | 電圧可変dc−dcコンバータ | |
US8710818B2 (en) | Power converter and method of power conversion | |
JP2008072835A (ja) | スイッチングレギュレータ及びそのスイッチングレギュレータを有する半導体装置 | |
JP2006136134A (ja) | チャージポンプ回路 | |
JP2017147787A (ja) | 多出力dc−dcコンバータ | |
US11424678B2 (en) | Frequency limit circuit and DC-DC converter including the same | |
JP5304173B2 (ja) | 電源電圧制御回路及びdc−dcコンバータ | |
JP2012105453A (ja) | 制御回路、電子機器及び電源の制御方法 |