TWI499961B - 電容式觸控感測電路 - Google Patents

Description

電容式觸控感測電路

本發明有關於一種觸控感測電路，尤其涉及一種電容式觸控感測電路。

美國專利US6466036公開了一種充電傳輸電容測量電路。參考美國專利US6466036之說明書及其第1圖，開始進行感測之前，先將開關S3關閉，使得積分電容C_S 放電（Reset），接著進行關閉開關S1以及打開開關S2與打開開關S1以及關閉開關S2交替動作，以將積分電容C_S 的電壓逐步累積。在充電傳輸N次後，積分電容C_S 的電壓為：。

其中，，。

接觸感測電容C_X 的典型值為20pF，參考電壓 V_r 為5V。以下分別以積分電容C_S 為50pF與10nF來說明積分電容值的影響：

當積分電容C_S 為10nF，V_CS (N)為4V時，N=806；

當積分電容C_S 為50pF，V_CS (N) 為4V時，N=5；

明顯地，當積分電容C_S 為50pF時，N=5，充電傳輸的次數太小，因此不足以判別手指的接觸；當積分電容C_S 為10nF，N=806，充電傳輸的次數足以判別手指的接觸。但是積分電容C_S 為10nF時，無法內建於積體電路（IC）之內，因此積分電容C_S 需外掛於積體電路之外。

本發明提供一種電容式觸控感測電路，用於解決現有的電容式觸控感測電路中之積分電容無法內建於積體電路內的問題。

本發明之電容式觸控感測電路的一實施例，包括：觸控式感測器，具有感測器電容，感測器電容的一端接地；運算放大器，運算放大器的一輸入端接收一參考電壓；積分電容，其二端分別連接運算放大器的另一輸入端以及運算放大器的輸出端。第一開關連接於感測電容的另一端以及運算放大器的另一輸入端之間，且第一開關由第一觸發訊號控制。第二開關連接於感測電容的另一端以及輸入電壓端之間，且第二開關由一第二觸發訊號控制。其中，第一觸發訊號之相位與第二觸發訊號之相位相反。

根據本發明之電容式觸控感測電路的一實施例，更包括數位至類比轉換器。數位至類比轉換器接收數位控制訊號，並向運算放大器提供參考電壓。

根據本發明之電容式觸控感測電路的一實施例，其中運算放大器的正輸入端接收參考電壓，且運算放大器的負輸入端連接積分電容之另一端以及第一開關。

根據本發明之電容式觸控感測電路的一實施例，更包括第三開關。其中，第三開關與積分電容並聯，且第三開關連接於運算放大器的另一輸入端以及運算放大器的輸出端之間。

根據本發明之電容式觸控感測電路的一實施例，其中參考電壓小於輸入電壓端的電壓。

根據本發明之電容式觸控感測電路的一實施例，更包括亂數產生器與非交疊電路。其中，亂數產生器接收時脈訊號，並根據時脈訊號輸出一週期性不規則訊號。非交疊電路根據亂數產生器輸出的週期性不規則訊號，產生第一觸發訊號與第二觸發訊號，並分別向第一開關以及第二開關提供第一觸發訊號與第二觸發訊號。

根據本發明之電容式觸控感測電路的一實施例，其中亂數產生器包括複數移位暫存器與至少一互斥或閘。其中，複數移位暫存器依序串聯連接，且此些移位暫存器的控制端接收時脈訊號。互斥或閘的二輸入端分別連接二移位暫存器的輸出端，且互斥或閘的輸出端連接二移位暫存器之前的一移位暫存器的輸入端。

根據本發明之電容式觸控感測電路的一實施例，其中非交疊電路包括第一輸出串列與第二輸出串列。其中，第一輸出串列包括第一反及閘以及串聯的複數第一反相器，第一反及閘的輸出端作為串聯的此些第一反相器的其中之一第一反相器的輸入端，串聯的此些第一反相器的其中之一第一反相器的輸出端作為第一輸出串列的輸出端連接第一開關。第二輸出串列包括第二反及閘以及串聯的複數第二反相器，第二反及閘的輸出端作為串聯的此些第二反相器的其中之一第二反相器的輸入端，串聯的此些第二反相器的其中之一第二反相器的輸出端作為第二輸出串列的輸出端連接第二開關。其中，第一反及閘的一輸入端連接亂數產生器的輸出端，且第一反及閘的另一輸入端連接第二輸出串列的輸出端，而第二反及閘的一輸入端與亂數產生器的輸出端之間通過第三反相器連接，且第二反及閘的另一輸入端連接第一輸出串列的輸出端。

根據本發明之電容式觸控感測電路的一實施例，其中亂數產生器為4位元、8位元或16位元的亂數產生器。

根據本發明之電容式觸控感測電路的一實施例，其中時脈訊號為複數跳頻信號。

綜上，本發明能夠將積分電容減小到皮法（pf）級，使得積分電容能夠內建於積體電路內。另外，配合本發明的電容式觸控感測電路的噪音防護電路，整合線性迴授移位暫存器（Linear Feedback Shift Register，LFSR）與跳頻的技巧，使得本電路對於積分電容測試以及電源噪音等的干擾增加了免疫力。因此，本電路具有積分電容可內建之優點及優良的噪音防護能力。

第1圖為本發明電容式觸控感測電路的一實施例的示意圖。如第1圖所示，本實施例的電容式觸控感側電路包括：接觸式感測器具有感測電容C_X 、運算放大器1、數位至類比轉換器（DAC）3、積分電容C_S 、第一開關SD、第二開關SC以及第三開關SR。

請參閱第1圖，第三開關SR與積分電容C_S 並聯，並分別連接運算放大器1的負輸入端以及輸出端。運算放大器1的正輸入端連接數位至類比轉換器3，且負輸入端連接第一開關SD。數位至類比轉換器3接收數位控制訊號，並根據數位控制訊號向運算放大器1提供參考電壓VERF。感測電容C_X 的一端接地，且感測電容C_X 的另一端連接第一開關SD以及第二開關SC。第二開關SC連接於感測電容C_X 的另一端與輸入電壓端之間，並接收輸入電壓AVDR，其中輸入電壓AVDR是系統電源經過低壓降線性穩壓器（LDO）調節後的電壓。

進一步參考第1圖，實際中，可以調整數位至類比轉換器 3所輸出的參考電壓VREF，使得參考電壓VERF小於但靠近輸入電壓AVDR，進而使轉移至積分電容C_S 的電荷不會太大。手指接觸感測電容C_X 之後的感測電容之變化量為ΔC_X ，此即為所要的量測值，因此可以不需要加大積分電容C_S 以儲存直流值，積分電容C_S 僅需儲存ΔC_X 所對應的電荷。由於運算放大器1為負迴授，故運算放大器1的正、負輸入端為虛短路，使得第一開關SD關閉時，感測電容C_X 的電壓會被固定在參考電壓VREF，因此會有C_X *VREF的電荷量會被保留在感測電容C_X 之上，僅有C_X *(AVDR-VREF)的電荷轉移至積分電容C_S 。此將運算放大器1輸出端的電壓下降(AVDR-VREF)*C_X /C_S ，因此運算放大器1輸出端的電壓為VERF-(AVDR-VREF)*C_X /C_S 。由上可知，由於僅需轉移小部份的電荷到積分電容C_S ，因此積分電容C_S 的電容值就不需太大。

第2圖為本發明電容式觸控感測電路的另一實施例的示意圖。如第2圖所示，由於觸控感測電路以固定的頻率進行轉換，因此容易在此頻率或其諧振頻率被干擾。從頻譜上來看，固定的頻率表示其頻譜上能量集中於此頻率附近，因此需將頻譜能量集中的情況打散。原本時脈訊號具有固定的週期，為了執行展頻必須改變週期固定的情況，使其週期可隨意改變。因此，本實施例的電容式觸控感測電路更包含亂數產生器4以及非交疊電路5。亂數產生器4連接非交疊電路5。非交疊電路5分別控制第一開關SD以及第二開關SC的開閉。亂數產生器4用於將輸入規律性的時脈訊號打散，使其週期不規律。而非交疊電路5用於根據亂數產生器4輸出的週期不規律訊號，產生二反相的週期性不規則的觸發訊號（以下分別稱之為第一觸發訊號與第二觸發訊號），其中第一觸發訊號用於控制第一開關SD，第二觸發訊號用於控制第二開關SC。

第3圖為4位元線性迴授移位暫存器的示意圖。如第3圖所示，本實施例的亂數產生器為一線性迴授移位暫存器（Linear Feedback Shift Register，簡稱LFSR）。以第3圖中的4位元線性迴授移位暫存器為例來進行說明，線性迴授移位暫存器的移位暫存器X1-X4串聯連接。互斥或閘XOR1的一輸入端連接移位暫存器X4的輸出端Q，另一輸入端連接移位暫存器X3的輸出端Q，且互斥或閘XOR1的輸出端連接移位暫存器X1的輸入端D。此外，規律性的時脈訊號分別輸入移位暫存器X1-X4的控制端CK。

第4圖為線性迴授移位暫存器的訊號組成示意圖。如第3圖以及第4圖所示，第4圖中X1-X4分別對應移位暫存器X1-X4的Q端的輸出訊號，其中“0”代表輸出為低電位訊號，“1”代表輸出為高電位訊號，左側複數個圈內的數字代表由右側同一行的移位暫存器X1-X4的二進制數字所表示的十進制的值。由圖可知，假設4個移位暫存器(X1、X2、X3、X4)的輸出端Q的初始值對應為(1 0 0 0)，最終輸出十進制數字將為8→4→2→9→12→6→11→5→10→13→14→15→7→3→1→8。移位暫存器X4的輸出端Q原本應輸出具有規律性的時脈訊號，然而經過線性迴授移位暫存器後其輸出為000100110101111。本實施例中，雖然上述的線性迴授移位暫存器的訊號經過15次循環後會重複，但是已大幅改善其頻率的單調性。經過4位元的線性迴授移位暫存器等效降頻，上述時間內，輸入的時脈訊號原來應有15個“0”→“1”的轉換，輸入的時脈訊號通過線性迴授移位暫存器後經過4個“0”→“1”的轉換。可預期8位元的線性迴授移位暫存器會在255次循環後重複，因此線性迴授移位暫存器的位元數越多，重複的循環會增加。應注意線性迴授移位暫存器輸入的初始值應不可為“0”，以避免線性迴授移位暫存器一直處於0000的狀態。

第5圖為8位元線性迴授移位暫存器的示意圖。如第5圖所示，8位元的線性迴授移位暫存器包括：8個移位暫存器X1-X8以及互斥或閘XOR1-XOR3。互斥或閘XOR1的一輸入端連接移位暫存器X4的輸出端Q，另一輸入端連接互斥或閘XOR2的輸出端。互斥或閘XOR2的一輸入端連接移位暫存器X5的輸出端Q，另一輸入端連接互斥或閘XOR3的輸出端。互斥或閘XOR3一輸入端連接移位暫存器X6的輸出端Q，另一輸入端連接移位暫存器X8的輸出端Q。

第6圖為16位元線性迴授移位暫存器的示意圖。如第6圖所示，16位元的線性迴授移位暫存器包括：16個移位暫存器X1-X16以及互斥或閘XOR1-XOR3。互斥或閘XOR1的一輸入端連接移位暫存器X11的輸出端Q，另一輸入端連接互斥或閘XOR2的輸出端。互斥或閘XOR2的一輸入端連接移位暫存器X13的輸出端Q，另一輸入端連接互斥或閘XOR3的輸出端。互斥或閘XOR3一輸入端連接移位暫存器X14的輸出端Q，另一輸入端連接移位暫存器X16的輸出端Q。

第7圖為線性迴授移位暫存器與非重疊電路的連接示意圖。如第7圖所示，本實施例以4位元的線性迴授移位暫存器為例，非交疊電路連接線性迴授移位暫存器的輸出端，非交疊電路包括第一輸出串列11以及第二輸出串列12，第二輸出串列12之輸入端與線性迴授移位暫存器的輸出端間連接有第三反相器13。第一輸出串列11包括第一反及閘NAND1以及串聯的複數第一反相器NOT1、NOT2以及NOT3。第一反及閘NAND1的輸出端連接第一反相器NOT1的輸入端，第一反相器NOT3的輸出端作為第一輸出串列11的輸出端，向第二開關SC發出第二觸發訊號SC1。第二輸出串列12包括第二反及閘NAND2以及串聯的複數第二反相器NOT4、NOT5以及NOT6。第二反及閘NAND2的輸出端連接第二反相器NOT4的輸入端，第二反相器NOT6的輸出端作為第二輸出串列12的輸出端，向第一開關SD發出第一觸發訊號SD1。

第8圖為線性迴授移位暫存器與非重疊電路的訊號時序圖。如第8圖所示，clock對應的波形代表輸入的時脈訊號，LFSR對應的波形為線性迴授移位暫存器輸出的週期性不規則訊號，SC1對應的波形為第一輸出串列11輸出的第二觸發訊號，SD1對應的波形為第二輸出串列12輸出的第一觸發訊號。由第8圖可知，週期規律的時脈訊號clock輸入線性迴授移位暫存器後，所輸出的週期性不規則訊號LFSR為週期不規律的訊號。第二觸發訊號SC1與第一觸發訊號SD1的波形相反。

第9圖為線性迴授移位暫存器與非交疊電路的另一實施例的連接示意圖。如第9圖所示，本實施例在線性迴授移位暫存器與非交疊電路之間設置有一及閘AND1，及閘AND1的一輸入端連接移位暫存器X4的輸出端Q，另一端接收輸入的時脈訊號，及閘AND1的輸出端連接非交疊電路的二輸出串列11、12。

第10圖為第9圖的時序示意圖。參考第9圖與第10圖對比可以看出，在加入及閘AND1後，第一輸出串列11與第二輸出串列12的波形的觸發訊號長度均為半個時脈週期。

第11圖為第7圖所示電路對應的具有跳頻訊號輸入的電路圖，第12圖為第9圖所示電路對應的具有跳頻訊號輸入的電路圖。以4位元的線性迴授移位暫存器的輸出頻譜為例，與原始的時脈訊號比較，由於線性迴授移位暫存器有較多時間處於“1”或“0”的狀態，因此可預期到線性迴授移位暫存器的頻譜雖然已有相當程度的展頻，但是有較多的能量處於低頻段，因此在低頻段的雜訊抗擾性將比較弱。由於線性迴授移位暫存器的高低電位變化次數較多的情況，低頻能量聚集的現象較輕微。可以將每隔一段時間變換輸入不同頻率的時脈訊號clk1、clk2、clk3以及clk4，以解決上述的問題。

結合前述實施例，說明電容式觸控感測電路的工作原理：

在手指接觸接觸式感測器之前，包括：

步驟S1：關閉第三開關SR以重置積分電容C_S ，此時運算放大器1的輸出端電壓為VERF，之後打開第三開關SR；

步驟S2：關閉第二開關SC，由輸入電壓AVDR對感測電容C_X 充電，感測電容C_X 的電荷量為C_X *AVDR，之後打開第二開關SC；

步驟S3：接著關閉第一開關SD，將感測電容C_X 的電荷對積分電容C_S 進行放電，將有C_X *(AVDR-VREF)的電荷量轉移至積分電容C_S ，運算放大器1的輸出電壓將下降C_X *(AVDR-VREF)/C_S ；

步驟S4：調整數位至類比轉換器3的輸出參考電壓VERF的值，使運算放大器1的輸出值大於“0”而趨近於“0”。

在手指接觸接觸式感測器之後，感測電容值增加為C_X +ΔC_X ，此時進行的操作，包括：

步驟S5：關閉第二開關SC，由輸入電壓AVDR對感測器電容C_X 充電，感測電容C_X 的電荷量為(C_X +ΔC_X )*AVDR，之後打開第二開關SC；

步驟S6：接著關閉第一開關SD，將感測電容C_X 的電荷對積分電容C_S 進行放電，將有(C_X +ΔC_X )*(AVDR-VERF)/C_S ，之後打開第一開關SD；

重複上述的步驟S5與步驟S6，N次，則運算放大器1的輸出將下降N*(C_X +ΔC_X ) *(AVDR-VERF)/C_S ，最後運算放大器1所輸出的電壓為VREF- N*(C_X +ΔC_X ) *(AVDR-VERF)/C_S ；

上述N為電荷轉移到積分電容C_S 所需的次數，即由於感測電容C_X 的值變大，移轉到積分電容C_S 的電荷變多，運算放大器1的輸出電壓會變得更小。

第13圖為實際工作過程中運算放大器的輸出電壓隨時間的變化波形圖。在此設定感測電容C_X =20pF、ΔC_X =2pF、輸入電壓AVDR=3.3V，可見在步驟S1的過程中，運算放大器1的輸出電壓保持在參考電壓VREF之值，而在重複步驟S2以及步驟S3的過程中，運算放大器1的輸出電壓呈現近似線性的變化，最後運算放大器1的輸出電壓值為輸入電壓AVDR/6。如此，即可探知手指的觸摸。下列的表1-5以多個實際的模擬數據來說明在本發明內建積分電容C_S 的大小與運算放大器輸出電壓值的關係。

以下各表中表示，調整各種不同的參考電壓VREF與積分電容C_S 後的變化情況：其中，感測電容C_X 在被觸摸後的電容值會變大，因此會有新的電荷需要被移轉到積分電容C_S ，ΔN是指手指觸摸後N所減小的次數，ΔV是指運算放大器1輸出所下降的電壓。 表1DACCx=20pF，ΔCx=2pF，Cs=10pFAVDRVREFCxCsΔVN3.33.2920pF10PF2.74106Cx+ΔCxN-ΔN22pF97 表2DACCx=20pF，ΔCx=2pF，Cs=50pFAVDRVREFCxCsΔVN3.33.272.00E-115.00E-112.72264Cx+ΔCxN-ΔN2.20E-11240 表3DACCx=20pF，ΔCx=2pF，Cs=100pFAVDRVREFCxCsΔVN3.33.252.00E-111.00E-102.70262Cx+ΔCxN-ΔN2.20E-11238 表4DACCx=20pF，ΔCx=2pF，Cs=150pFAVDRVREFCxCsΔVN3.33.242.00E-111.50E-102.69313Cx+ΔCxN-ΔN2.20E-11284 表5DACCx=20pF，ΔCx=2pF，Cs=10pFAVDRVREFCxCsΔVN3.33.2992.00E-111.00E-112.751375Cx+ΔCxN-ΔN2.20E-111250

由上表可知積分電容C_S 為pF等級確實可用於觸控感測，特別如表5所示，在積分電容C_S =10pF的條件下，當參考電壓VREF相當靠近輸入電壓AVDR，ΔN的絕對值越大，越不容易被誤判。

綜上，本發明能夠將積分電容減小到pF級，使得積分電容能夠內建於積體電路內。本發明的一種電容式觸控感測電路，具有積分電容內建及優良的雜訊防護能力。另外，配合本發明的電容式觸控感測電路的雜訊防護電路，整合線性迴授移位暫存器與跳頻技巧，使得本電路對於積分電容測試以及電源雜訊等的干擾增加了免疫力。

雖然已參照幾個典型實施例描述了本發明，但應當理解，所用的術語是說明和示例性、而非限制性的術語。由於本發明能夠以多種形式具體實施而不脫離本發明的精神或實質，所以應當理解，上述實施例不限於任何前述的細節，而應在所附申請專利範圍所限定的精神和範圍內廣泛地解釋，因此落入申請專利範圍或其等效範圍內的全部變化和改型都應為所附申請專利範圍所涵蓋。

1‧‧‧運算放大器
11‧‧‧第一輸出串列
12‧‧‧第二輸出串列
13‧‧‧第三反相器
3‧‧‧數位至類比轉換器
4‧‧‧亂數產生器
5‧‧‧非交疊電路
AND1‧‧‧及閘
AVDR‧‧‧輸入電壓
C_X ‧‧‧感測電容
C_S ‧‧‧積分電容
clock、clk1-clk4‧‧‧時脈訊號
LFSR.‧‧‧週期性不規則訊號
NAND1‧‧‧第一反及閘
NAND2‧‧‧第二反及閘
NOT1-NOT3‧‧‧第一反相器
NOT4-NOT6‧‧‧第二反相器
S1、S2、S3‧‧‧步驟
SD‧‧‧第一開關
SC‧‧‧第二開關
SR‧‧‧第三開關
VREF‧‧‧參考電壓
X1-X9、X10-X16‧‧‧移位暫存器
XOR1-XOR3‧‧‧互斥或閘
SC1‧‧‧第二觸發訊號
SD1‧‧‧第一觸發訊號

[第1圖]為本發明電容式觸控感測電路的一實施例的示意圖。 [第2圖]為本發明電容式觸控感測電路的另一實施例的示意圖。 [第3圖]為4位元線性迴授移位暫存器的示意圖。 [第4圖]為線性迴授移位暫存器的訊號組成示意圖。 [第5圖]為8位元線性迴授移位暫存器的示意圖。 [第6圖]為16位元線性迴授移位暫存器的示意圖。 [第7圖]為線性迴授移位暫存器與非重疊電路的連接示意圖。 [第8圖]為線性迴授移位暫存器與非重疊電路的訊號時序圖。 [第9圖]為線性迴授移位暫存器與非重疊電路的另一實施例的連接示意圖。 [第10圖]為第9圖的時序示意圖。 [第11圖]為第7圖所示電路對應的具有跳頻訊號輸入的電路圖。 [第12圖]為第9圖所示電路對應的具有跳頻訊號輸入的電路圖。 [第13圖]為實際工作過程中運算放大器的輸出電壓隨時間的變化波形圖。

1‧‧‧運算放大器

3‧‧‧數位至類比轉換器

AVDR‧‧‧輸入電壓

C_X ‧‧‧感測電容

C_S ‧‧‧積分電容

SD‧‧‧第一開關

SC‧‧‧第二開關

SR‧‧‧第三開關

VREF‧‧‧參考電壓

Claims (9)

1. 一種電容式觸控感測電路，包括：一接觸式感測器，具有感測電容，該感測電容的一端接地；一運算放大器，該運算放大器的一輸入端接收一參考電壓；一積分電容，該積分電容之二端分別連接該運算放大器的另一輸入端以及該運算放大器之輸出端；一第一開關，連接於該感測電容的另一端以及該運算放大器的另一輸入端之間，該第一開關由一第一觸發訊號控制；以及一第二開關，連接於該感測電容的另一端以及一輸入電壓端之間，該第二開關由一第二觸發訊號控制；其中，該第一觸發訊號之相位與該第二觸發訊號之相位相反，該參考電壓小於該輸入電壓端的電壓。
2. 如請求項1所述的電容式觸控感測電路，更包括：一數位至類比轉換器，接收數位控制訊號，並向該運算放大器提供該參考電壓。
3. 如請求項1所述的電容式觸控感測電路，其中該運算放大器的正輸入端接收該參考電壓，該運算放大器的負輸入端連接該積分電容的另一端以及該第一開關。
4. 如請求項1所述的電容式觸控感測電路，更包括：一第三開關，與該積分電容並聯，該第三開關連接於該運算放大器的該另一輸入端以及該運算放大器的輸出端之間。
5. 如請求項1所述的電容式觸控感測電路，更包括：一亂數產生器，接收一時脈訊號，該亂數產生器根據該時脈訊號輸出一週期性不規則訊號；及一非交疊電路，根據該亂數產生器輸出的該週期性不規則訊號產生該第一觸發訊號與該第二觸發訊號。
6. 如請求項5所述的電容式觸控感測電路，其中該亂數產生器包括：複數移位暫存器，該些移位暫存器依序串聯連接，該些移位暫存器的控制端接收該時脈訊號；及至少一互斥或閘，該互斥或閘的二輸入端分別連接二移位暫存器的輸出端，該互斥或閘的輸出端連接該二移位暫存器之前的一該移位暫存器的輸入端。
7. 如請求項6所述的電容式觸控感測電路，其中該非交疊電路包括：一第一輸出串列，包括一第一反及閘以及串聯的複數第一反相器，該第一反及閘的輸出端作為串聯的該些第一反相器的其中之一該第一反相器的輸入端，串聯的該些第一反相器的其中之一該第一反相器的輸出端作為該第一輸出串列的輸出端連接該第一開關；及一第二輸出串列，包括一第二反及閘以及串聯的複數第二反相器，該第二反及閘的輸出端作為該串聯的該些第二反相器的其中之一該第 二反相器的輸入端，串聯的該些第二反相器的其中之一該第二反相器的輸出端作為該第二輸出串列的輸出端連接該第二開關；其中，該第一反及閘的一輸入端連接該亂數產生器的輸出端，該第一反及閘的另一輸入端連接該第二輸出串列的輸出端，該第二反及閘的一輸入端與該亂數產生器的輸出端之間通過一第三反相器連接，該第二反及閘的另一輸入端連接該第一輸出串列的輸出端。
8. 如請求項5所述的電容式觸控感測電路，其中該亂數產生器為4位元、8位元或16位元的亂數產生器。
9. 如請求項5所述的電容式觸控感測電路，其中該時脈訊號為複數跳頻訊號。