TWI497520B - 記憶體輸出電路 - Google Patents

記憶體輸出電路 Download PDF

Info

Publication number
TWI497520B
TWI497520B TW101124170A TW101124170A TWI497520B TW I497520 B TWI497520 B TW I497520B TW 101124170 A TW101124170 A TW 101124170A TW 101124170 A TW101124170 A TW 101124170A TW I497520 B TWI497520 B TW I497520B
Authority
TW
Taiwan
Prior art keywords
node
voltage
coupled
gate
bit line
Prior art date
Application number
TW101124170A
Other languages
English (en)
Other versions
TW201303884A (zh
Inventor
Shih Huang Huang
Original Assignee
Mediatek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mediatek Inc filed Critical Mediatek Inc
Publication of TW201303884A publication Critical patent/TW201303884A/zh
Application granted granted Critical
Publication of TWI497520B publication Critical patent/TWI497520B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1069—I/O lines read out arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out

Landscapes

  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Description

記憶體輸出電路
本發明係有關於記憶體，特別是有關於記憶體輸出電路。
第1圖為一習知記憶體電路100的至少一部分的區塊圖。記憶體電路100包括一記憶單元陣列120及一記憶體輸出電路110。記憶單元陣列120包括多個記憶單元121~12n。記憶單元121~12n為唯讀記憶體(read-only memory,ROM)單元且耦接於位元線(bit line)及反位元線(bit bar line)之間。每一記憶單元121~12n包括兩個NMOS電晶體且耦接至一字元線。舉例來說，記憶單元121耦接至字元線WL1 並包括兩個NMOS電晶體121a與121b，而記憶單元122耦接至字元線WL2 並包括兩個NMOS電晶體122a與122b。記憶單元121~12n的兩個NMOS電晶體之閘極均耦接至對應的字元線，而記憶單元121~12n的兩個NMOS電晶體之源極均耦接至地電壓GND。
每一記憶單元121~12n均儲存一資料位元，該資料位元之值可為「0」或「1」。記憶單元121~12n之一NMOS電晶體之汲極耦接至位元線BL或反位元線BLB。當記憶單元儲存之位元值為0，記憶單元之右方NMOS電晶體的汲極與反位元線BLB之間的連接在記憶單元被編程時被燒斷。舉例來說，當記憶單元122儲存之位元值為0，NMOS電晶體122a的汲極耦接至位元線BL，而NMOS電晶體 122b的汲極與反位元線BLB的耦接被切開。當記憶單元儲存之位元值為1，記憶單元之左方NMOS電晶體的汲極與位元線BL之間的連接在記憶單元被編程時被雷射光燒斷。舉例來說，當記憶單元121儲存之位元值為1，NMOS電晶體121b的汲極耦接至反位元線BLB，而NMOS電晶體121a的汲極與位元線BL的耦接被切開。
習知記憶輸出電路110包括一第一預充電電路102、一第二預充電電路106、以及Y解碼器104。於記憶單元陣列120的資料被輸出至位元線BL及反位元線BLB上之前，第一預充電信號PR觸發第一預充電電路102以充電位元線BL及反位元線BLB至一邏輯高電位。同樣的，於記憶單元陣列120的資料被輸出至位元線BL及反位元線BLB上之前，第二預充電信號PRB觸發第二預充電電路106以充電資料線DL及反資料線DLB至一邏輯高電位。
接著，自記憶單元陣列120的記憶單元121~12n中選取之一目標記憶單元被讀取。對應於目標記憶單元之字元線被選中以開啟該目標記憶單元之NMOS電晶體。若該目標記憶單元儲存位元值「0」，左側之NMOS電晶體將位元線BL耦接至地電位GND，將位元線BL之電壓降低至地電壓。若該目標記憶單元儲存位元值「1」，右側之NMOS電晶體將反位元線BLB耦接至地電位GND，將反位元線BLB之電壓降低至地電壓。選擇信號Y1接著被致能以啟動Y解碼器電路104的NMOS電晶體116與118。當選擇信號Y1被致能時，NMOS電晶體116與118分別耦接位元線BL與反位元線BLB至資料線DL及反資料線DLB。 目標記憶單元之資料值接著被輸出至資料線DL及反資料線DLB。
習知記憶輸出電路110，然而，有低運作速度的問題。為了將位元線BL與反位元線BLB與資料線DL及反資料線DLB相隔開，Y解碼器電路104的NMOS電晶體116及118有一高界限電壓VTH 。由於NMOS電晶體116及118有一高界限電壓VTH ，選擇信號Y1必須被提升到高電壓才能啟動NMOS電晶體116及118。因此，拉升選擇信號Y1到高電壓需要較多的時間，使記憶資料的輸出時間產生延遲，並降低記憶輸出電路100的運作速度。為了降低記憶電路的存取時間，需要具有快的運作速度之記憶輸出電路。
有鑑於此，本發明之目的在於提供一種記憶體輸出電路，以解決習知技術存在之問題。
本發明提供一種記憶體輸出電路。於一實施例中，該記憶體輸出電路接收一記憶單元陣列所輸出的位元線(bit line)資料及反位元線(bit bar line)資料，包括一預充電(pre-charge)電路、一前置放大器(pre-amplifier)、以及一感測放大器(sense amplifier)。該預充電電路預充電一第一節點及一第一反節點，其中該位元線資料及該反位元線資料分別被輸出至該第一節點及該第一反節點。該前置放大器依據於該第一節點之一第一電壓及於該第一反節點之一第一反電壓分別於一第二節點及一第二反節點產生一第二電壓以及一第二反電壓。該感測放大器偵測於該第二節點之 該第二電壓及於該第二反節點之該第二反電壓以分別於一第三節點及一第三反節點產生一第三電壓以及一第三反電壓。
本發明提供一種記憶體輸出電路。於一實施例中，該記憶體輸出電路接收一記憶單元陣列所輸出的位元線(bit line)資料及反位元線(bit bar line)資料，包括一預充電(pre-charge)電路、一源極隨耦器(source follower)、以及一半鎖存電路(half latch circuit)。該預充電(pre-charge)電路耦接於一第一電壓端、一第一節點、以及一第一反節點之間，預充電該第一節點及該第一反節點，其中該位元線資料及該反位元線資料分別被輸出至該第一節點及該第一反節點。該源極隨耦器(source follower)耦接於該第一節點、一第二節點、以及一第二反節點之間，接收於該第一節點之該第一電壓及於該第一反節點之該第一反電壓。該半鎖存電路(half latch circuit)耦接於該第一電壓端、該第二節點、以及該第二反節點之間，依據該第一電壓及該第一反電壓分別於該第二節點及該第二反節點產生該第二電壓以及該第二反電壓。
本發明的記憶體輸出電路減少輸出延遲，提高了輸出電路的運作速度。
為了讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉數較佳實施例，並配合所附圖示，作詳細說明如下：
本發明提供一記憶體電路，包括一記憶單元陣列及一記憶體輸出電路。位元線(bit line)與反位元線(bit bar line)耦接於該記憶單元陣列及記憶體輸出電路之間。當記憶單元陣列被存取時，記憶單元陣列將被存取的儲存其中的資料輸出至位元線與反位元線，而記憶體輸出電路接著偵測位元線與反位元線的電壓以產生輸出電壓。記憶單元陣列包括耦接於位元線與反位元線之間的多個記憶單元。至少一記憶單元儲存一資料位元。記憶單元可為靜態隨機存取記憶體(static random access memory,SRAM)，唯讀記憶體(read only memory,ROM)，或其他種類的記憶單元。
第2A圖為依據本發明之靜態隨機存取記憶體(SRAM)之記憶單元200的電路圖。SRAM記憶單元200包括兩個PMOS電晶體212及214以及多個NMOS電晶體216~232。記憶單元200的核心電路包括PMOS電晶體212、214及NMOS電晶體216、218，並儲存一資料位元。PMOS電晶體212耦接於一第一電壓端(如VDD)與節點242之間，而PMOS電晶體214耦接於第一電壓端(如VDD)與節點244之間。NMOS電晶體216耦接於一第二電壓端(如GND)與節點242之間，而NMOS電晶體218耦接於第二電壓端(如GND)與節點244之間。PMOS電晶體212及NMOS電晶體216的閘極均耦接至節點244，而PMOS電晶體214及NMOS電晶體218的閘極均耦接至節點242。
當資料位元0被儲存至記憶單元200時，資料線DL具有一邏輯低電位，而反資料線DLB具有一邏輯高電位。寫入字元線WWL接著被致能以啟動NMOS電晶體222與 224，以分別將資料線DL及反資料線DLB耦接至節點242及244。節點242的電壓接著被降低到資料線DL的邏輯低電位，而節點244的電壓接著被提升到反資料線DLB的邏輯高電位。當資料位元1被儲存至記憶單元200時，資料線DL具有一邏輯高電位，而反資料線DLB具有一邏輯低電位。寫入字元線WWL接著被致能以啟動NMOS電晶體222與224，以分別將資料線DL及反資料線DLB耦接至節點242及244。節點242的電壓接著被提升到資料線DL的邏輯高電位，而節點244的電壓接著被降低到反資料線DLB的邏輯低電位。
當記憶單元200被讀取時，讀取字元線RWL被致能以啟動NMOS電晶體230與232。位元線BL因此耦接至NMOS電晶體226的汲極，而反位元線BLB因此耦接至NMOS電晶體228的汲極。若記憶單元200儲存資料位元「0」，則節點242具有邏輯低電位，而節點244具有邏輯高電位。NMOS電晶體226因此被啟動，而位於NMOS電晶體226之汲極的位元線BL被耦接至位於NMOS電晶體226之源極的第二電壓端GND，而位元線BL的電壓被降低至第二電壓端GND。相對的，NMOS電晶體228因此被關閉，而反位元線BLB的電壓未被降低。若記憶單元200儲存資料位元「1」，則節點242具有邏輯高電位，而節點244具有邏輯低電位。NMOS電晶體228因此被啟動，而位於NMOS電晶體228之汲極的反位元線BLB被耦接至位於NMOS電晶體228之源極的第二電壓端GND，而反位元線BLB的電壓被降低至第二電壓端GND。相對的，NMOS 電晶體226因此被關閉，而位元線BL的電壓未被降低。
第2B圖為依據本發明之唯讀記憶體(ROM)之記憶單元250之電路圖。唯讀記憶體之記憶單元250包括兩個NMOS電晶體262及264。NMOS電晶體262及264的源極均耦接至第二電壓端GND。NMOS電晶體262及264的閘極均耦接至字元線WL。當記憶單元250被讀取時，字元線WL被致能以啟動NMOS電晶體262及264。若記憶單元250儲存資料位元「0」，NMOS電晶體262的汲極被耦接至位元線BL，而NMOS電晶體264的汲極未被耦接至反位元線BLB。位於NMOS電晶體262之汲極的位元線BL因此被耦接至NMOS電晶體262之源極的第二電壓端GND，因此位元線BL的電壓被下拉至第二電壓端GND。相對的，反位元線BLB的電壓則不會下降。若記憶單元250儲存資料位元「1」，NMOS電晶體264的汲極被耦接至反位元線BLB，而NMOS電晶體262的汲極未被耦接至位元線BL。位於NMOS電晶體264之汲極的反位元線BLB因此被耦接至NMOS電晶體264之源極的第二電壓端GND，因此反位元線BLB的電壓被下拉至第二電壓端GND。相對的，位元線BL的電壓則不會下降。
第3圖為依據本發明之記憶體輸出電路300的電路圖。於一實施例中，記憶體輸出電路300包括預充電電路(pre-charge circuit)302、前置放大器(pre-amplifier)304、動態負載電路306、感測放大器(sense amplifier)308、以及輸出級電路310。記憶體輸出電路300有兩個輸入端NGDL 與NGDLB 分別耦接至位元線及反位元線以接收記憶單元陣列 所輸出的資料。本實施例中，於位元線及反位元線上的資料被傳輸至輸入端NGDL 與NGDLB 之前，預充電信號VPCB 觸發預充電電路302以將第一節點NGDL 及第一反節點NGDLB 的電壓充電至一邏輯高電位。於其他實施例中，依據不同的記憶體輸出電路及/或記憶單元陣列的設計，預充電電路302將第一節點NGDL 及第一反節點NGDLB 的電壓充電至一邏輯低電位或其他電位。當位元線及反位元線的資料被傳送至第一節點NGDL 及第一反節點NGDLB 之後，前置放大器304放大第一節點NGDL 及第一反節點NGDLB 的電壓以於第二節點NGDLS 產生一第二電壓並於第二反節點NGDLSB 產生一第二反電壓。感測致能電壓VSAEI接著觸發感測放大器308以偵測第二節點NGDLS 之第二電壓以及第二反節點NGDLSB 之第二反電壓，以於第三節點NSSD 產生一第三電壓並於第三反節點NSSDB 產生一第三反電壓。輸出級電路310接著依據第三節點NSSD 之第三電壓以及第三反節點NSSDB 之第三反電壓於一輸出節點產生一輸出電壓DOUT 。
記憶體輸出電路300有兩個控制信號VSAI 及VSAEB 。反相器IV4反轉控制信號VSAI 以產生NAND閘ND0之第一輸入信號。反相器IV5與IV6能夠延遲控制信號VSAEB 以產生NAND閘ND0之第二輸入信號。於此實施例中，於記憶單元陣列之資料被輸出至位元線及反位元線之前，NAND閘ND0之兩個輸入信號皆位於邏輯高電位，而NAND閘ND0可產生邏輯低電位之預充電信號VPCB 。預充電信號VPCB 可觸發預充電電路302將第一節點NGDL 及第一反節點NGDLB 充電至邏輯高電位。於其他實施例中，依 據不同的記憶體輸出電路及/或記憶單元陣列的設計，預充電信號VPCB 可觸發預充電電路302將第一節點NGDL 及第一反節點NGDLB 充電至邏輯低電位或其他電位。於一實施例中，預充電電路302包括兩個PMOS電晶體P5及P6。PMOS電晶體P6耦接於第一電壓端VDD及第一節點NGDL 之間，其閘極耦接至預充電信號VPCB 。PMOS電晶體P5耦接於第一電壓端VDD及第一反節點NGDLB 之間，其閘極耦接至預充電信號VPCB 。
記憶體輸出電路300經由兩傳輸閘電晶體耦接至位元線及反位元線。第一傳輸閘電晶體耦接於位元線及第一節點NGDL 之間，而第二傳輸閘電晶體耦接於反位元線及第一反節點NGDLB 之間。當記憶單元陣列之一目標單元被讀取，該目標單元之資料位元被輸出至位元線及反位元線。若目標單元儲存一資料位元「0」，位元線的電壓下降到同地電位之第二電壓端GND。若目標單元儲存一資料位元「1」，反位元線的電壓下降到同地電位之第二電壓端GND。傳輸閘電晶體接著被啟動以分別耦接位元線及反位元線至第一節點NGDL 及第一反節點NGDLB ，而於第一節點NGDL 產生第一電壓並於第一反節點NGDLB 產生第一反電壓。當位元線及反位元線分別被耦接至第一節點NGDL 及第一反節點NGDLB ，預充電信號VPCB 被失能以關閉預充電電路302的PMOS電晶體P5、P6以及前置放大器304的PMOS電晶體P8。若記憶單元儲存資料位元「0」，第一節點NGDL 的第一電壓為邏輯低電位。若記憶單元儲存資料位元「1」，第一反節點NGDLB 的第一電壓為邏輯低電位。
前置放大器304可接著放大第一節點NGDL 的第一電壓以及第一反節點NGDLB 的第一反電壓以於第二節點NGDLS 的第二電壓以及第二反節點NGDLSB 的第二反電壓。於一實施例中，前置放大器304包括源極隨耦器(source follower)、半鎖存電路、以及PMOS電晶體P8。源極隨耦器包括兩個NMOS電晶體N1及N2。NMOS電晶體N1耦接於第二節點NGDLS 及第一節點NGDL 之間，其閘極耦接至預充電信號VPCB 。NMOS電晶體N2耦接於第二反節點NGDLSB 及第一反節點NGDLB 之間，其閘極也耦接至預充電信號VPCB 。預充電信號VPCB 可被失能以致能NMOS電晶體N1及N2以分別傳送第一節點NGDL 及第一反節點NGDLB 之電壓至第二節點NGDLS 及第二反節點NGDLSB 。若第一節點NGDL 之第一電壓被下拉至邏輯低電位，NMOS電晶體N1將第二節點NGDLS 之第二電壓亦下拉至邏輯低電位。若第一反節點NGDLB 之第一反電壓被下拉至邏輯低電位，NMOS電晶體N2將第二反節點NGDLSB 之第二反電壓亦下拉至邏輯低電位。當NAND閘ND0的輸出電壓VPCB 觸發預充電電路302的預充電動作時，PMOS電晶體P8將NMOS電晶體N1的汲極耦接至NMOS電晶體N2的汲極。
前置放大器304之半鎖存電路包括兩個PMOS電晶體P0與P1。PMOS電晶體P0耦接於第一電壓端VDD與第二節點NGDLS 之間，其閘極耦接至第二反節點NGDLSB 。PMOS電晶體P1耦接於第一電壓端VDD與第二反節點NGDLSB 之間，其閘極耦接至第二節點NGDLS 。若第二節點NGDLS 之第二電壓下降至邏輯低電壓，PMOS電晶體P1被啟動以將第 二反節點NGDLSB 之第二反電壓提升至邏輯高電壓。若第二反節點NGDLSB 之第二反電壓下降至邏輯低電壓，PMOS電晶體P0被啟動以將第二節點NGDLS 之第二電壓提升至邏輯高電壓。
當第一節點NGDL 的第一電壓大於PMOS電晶體P21的界限電壓時，動態負載電路306將第二節點NGDLS 的電壓充電至邏輯高電壓。當第一反節點NGDLB 的第一反電壓大於PMOS電晶體P24的界限電壓時，動態負載電路306將第二反節點NGDLSB 的電壓充電至邏輯高電壓。於一實施例中，動態負載電路306包括兩個反相器IV3、IV7以及兩個PMOS電晶體P21、P24。反相器IV3耦接於第一節點NGDL 以及PMOS電晶體P21之閘極之間。PMOS電晶體P21耦接於第一電壓端VDD與第二節點NGDLS 之間。反相器IV7耦接於第一反節點NGDLB 以及PMOS電晶體P24之閘極之間。PMOS電晶體P24耦接於第一電壓端VDD與第二反節點NGDLSB 之間。若第一節點NGDL 之第一電壓提升至邏輯高電位，反相器IV3反轉第一電壓以於PMOS電晶體P21之閘極產生邏輯低電壓，而PMOS電晶體P21被啟動以提升於第二節點NGDLS 的第二電壓至邏輯高電壓。若第一反節點NGDLB 之第一反電壓提升至邏輯高電位，反相器IV7反轉第一反電壓以於PMOS電晶體P24之閘極產生邏輯低電壓，而PMOS電晶體P24被啟動以提升於第二反節點NGDLSB 的第二反電壓至邏輯高電壓。
感測放大器308可於第二節點NGDLS 偵測第二電壓並於第二反節點NGDLSB 偵測第二反電壓以於第三節點NSSD 產生第三電壓並於第三反節點NSSDB 產生第三反電壓。感測致能信號VSAEI 致能感測放大器308的感測動作。若第二節點NGDLS 的第二電壓係位於邏輯低電壓且第二反節點NGDLSB 的第二反電壓係位於邏輯高電壓，感測放大器308於第三節點NSSD 產生邏輯低電壓之第三電壓並於第三反節點NSSDB 產生邏輯高電壓之第三反電壓。若第二節點NGDLS 的第二電壓係位於邏輯高電壓且第二反節點NGDLSB 的第二反電壓係位於邏輯低電壓，感測放大器308於第三節點NSSD 產生邏輯高電壓之第三電壓並於第三反節點NSSDB 產生邏輯低電壓之第三反電壓。
於一實施例中，感測放大器308包括四個PMOS電晶體P12、P13、P14、P15以及三個NMOS電晶體N3、N4、N5。NMOS電晶體N5之閘極耦接至感測致能信號VSAEI ，其源極耦接至第二電壓端GND。NMOS電晶體N4耦接於第三反節點NSSDB 以及NMOS電晶體N5之汲極之間，其閘極耦接至第二節點NGDLS 。NMOS電晶體N3耦接於第三節點NSSD 以及NMOS電晶體N5之汲極之間，其閘極耦接至第二反節點NGDLSB 。PMOS電晶體P12耦接於第一電壓端VDD以及第三反節點NSSDB 之間，其閘極耦接至第三節點NSSD 。PMOS電晶體P14耦接於第一電壓端VDD以及第三節點NSSD 之間，其閘極耦接至第三反節點NSSDB 。PMOS電晶體P15耦接於第一電壓端VDD以及第三反節點NSSDB 之間，其閘極耦接至感測致能信號VSAEI 。PMOS電晶體P13耦接於第一電壓端VDD以及第三節點NSSD 之間，其閘極耦接至感測致能信號VSAEI 。
當感測致能信號VSAEI 被失能時，PMOS電晶體P13、P15被啟動以將第三節點NSSD 及第三反節點NSSDB 的電壓充電至邏輯高電壓。當感測致能信號VSAEI 被致能時，PMOS電晶體P13、P15被關閉，NMOS電晶體N5被啟動以將NMOS電晶體N3、N4的源極電壓下拉至邏輯低電壓。當第二節點NGDLS 之第二電壓係邏輯高電壓，NMOS電晶體N4被啟動以降低第三反節點NSSDB 之第三反電壓至邏輯低電壓，且PMOS電晶體P14被啟動以提升第三節點NSSD 之第三電壓至邏輯高電壓。當第二反節點NGDLSB 之第二反電壓係邏輯高電壓，NMOS電晶體N3被啟動以降低第三節點NSSD 之第三電壓至邏輯低電壓，且PMOS電晶體P12被啟動以提升第三反節點NSSDB 之第三反電壓至邏輯高電壓。
輸出級電路310依據第三節點NSSD 之第三電壓以及第三反節點NSSDB 之第三反電壓產生一輸出電壓DOUT 。於一實施例中，輸出級電路310包括三個反相器IV0、IV8、IV2、PMOS電晶體P16、以及NMOS電晶體N10。反相器IV0、IV8串聯於第三反節點NSSDB 及PMOS電晶體P16之閘極之間。反相器IV2耦接於第三節點NSSD 及NMOS電晶體N10之閘極之間。PMOS電晶體P16耦接於第一電壓端VDD及輸出節點之間。NM OS電晶體N10耦接於輸出節點及第二電壓端GND之間。當第三電壓於邏輯高電位而第三反電壓於邏輯低電位，PMOS電晶體P16被啟動以產生邏輯高電位之輸出電壓DOUT 。當第三電壓於邏輯低電位而第三反電壓於邏輯高電位，NMOS電晶體N10被啟動以產生邏輯 低電位之輸出電壓DOUT 。
第4圖為依據本發明之記憶輸出電路300電壓變化之第一實施例之示意圖。於記憶單元陣列之資料被存取之前，前置充電信號PCB係於邏輯低電壓以觸發前置充電電路302對第一節點NGDL 及第一反節點NGDLB 進行充電。記憶單元陣列的資料接著被輸出至位元線及反位元線。於位元線及反位元線分別被耦接至第一節點NGDL 及第一反節點NGDLB 之前，前置充電信號PCB被提升至邏輯高電壓以失能前置充電電路302。假設記憶單元陣列輸出值為「0」之一資料位元。位元線接著將第一節點NGDL 的第一電壓GDL下拉至邏輯低電壓，而反位元線不將第一反節點NGDLB 的第一反電壓GDLB下拉。前置放大器304及動態負載電路306接著共同合作以於第二節點NGDLS 產生邏輯低電壓之第二電壓GDLS並於第二反節點NGDLSB 產生邏輯高電壓之第二反電壓GDLSB。感測致能信號SAEI接著被上拉至邏輯高電壓，而感測放大器308接著於第三節點NSSD 產生邏輯低電壓之第三電壓並於第三反節點NSSDB 產生邏輯高電壓之第三反電壓。輸出級電路310接著於輸出節點產生邏輯低電壓之輸出電壓DOUT 。
第5圖為依據本發明之記憶輸出電路300電壓變化之第二實施例之示意圖。於記憶單元陣列之資料被存取之前，前置充電信號PCB係於邏輯低電壓以觸發前置充電電路302對第一節點NGDL 及第一反節點NGDLB 進行充電。記憶單元陣列的資料接著被輸出至位元線及反位元線。於位元線及反位元線分別被耦接至第一節點NGDL 及第一反節 點NGDLB 之前，前置充電信號PCB被提升至邏輯高電壓以失能前置充電電路302。假設記憶單元陣列輸出值為「1」之一資料位元。反位元線接著將第一反節點NGDLB 的第一反電壓GDLB下拉至邏輯低電壓，而位元線不將第一節點NGDL 的第一電壓GDL下拉。前置放大器304及動態負載電路306接著共同合作以於第二節點NGDLS 產生邏輯高電壓之第二電壓GDLS並於第二反節點NGDLSB 產生邏輯低電壓之第二反電壓GDLSB。感測致能信號SAEI接著被上拉至邏輯高電壓，而感測放大器308接著於第三節點NSSD 產生邏輯高電壓之第三電壓並於第三反節點NSSDB 產生邏輯低電壓之第三反電壓。輸出級電路310接著於輸出節點產生邏輯高電壓之輸出電壓DOUT 。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此項技術者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
120‧‧‧記憶單元陣列
121,122,12n‧‧‧記憶單元
121a,121b,122a,122b,12na,12nb‧‧‧NMOS電晶體
110‧‧‧記憶輸出電路
102‧‧‧第一預充電電路
104‧‧‧Y解碼器
106‧‧‧第二預充電電路
112,114,116,118‧‧‧NMOS電晶體
200‧‧‧靜態隨機存取記憶體(SRAM)之記憶單元
230,226,222,216,218,224,228,232‧‧‧NMOS電晶體
212,214‧‧‧PMOS電晶體
250‧‧‧唯讀記憶體(ROM)之記憶單元
262,264‧‧‧NMOS電晶體
300‧‧‧記憶體輸出電路
302‧‧‧預充電電路
304‧‧‧前置放大器
306‧‧‧動態負載電路
308‧‧‧感測放大器
310‧‧‧輸出級電路
IV1、IV5、IV6、IV4、IV0、IV2、IV8、IV3、IV7‧‧‧反 相器
ND0‧‧‧NAND閘
P0、P1、P2、P5、P6、P8、P21、P24、P15、P13、P12、P14‧‧‧PMOS電晶體
N1、N2、N3、N4、N5、N10‧‧‧NMOS電晶體
第1圖為一習知記憶體電路的至少一部分的區塊圖；第2A圖為依據本發明之靜態隨機存取記憶體(SRAM)之記憶單元的電路圖；第2B圖為依據本發明之唯讀記憶體(ROM)之記憶單元之電路圖；第3圖為依據本發明之記憶體輸出電路的電路圖；第4圖為依據本發明之記憶輸出電路之電壓變化第一 實施例之示意圖；第5圖為依據本發明之記憶輸出電路之電壓變化第二實施例之示意圖。
300‧‧‧記憶體輸出電路
302‧‧‧預充電電路
304‧‧‧前置放大器
306‧‧‧動態負載電路
308‧‧‧感測放大器
310‧‧‧輸出級電路
IV1、IV5、IV6、IV4、IV0、IV2、IV8、IV3、IV7‧‧‧反相器
ND0‧‧‧NAND閘
P0、P1、P2、P5、P6、P8、P21、P24、P15、P13、P12、P14‧‧‧PMOS電晶體
N1、N2、N3、N4、N5、N10‧‧‧NMOS電晶體

Claims (19)

  1. 一種記憶體輸出電路，接收一記憶單元陣列所輸出的位元線(bit line)資料及反位元線(bit bar line)資料，包括：一預充電(pre-charge)電路，預充電一第一節點及一第一反節點，其中該位元線資料及該反位元線資料分別被輸出至該第一節點及該第一反節點；一前置放大器(pre-amplifier)，依據於該第一節點之一第一電壓及於該第一反節點之一第一反電壓分別於一第二節點及一第二反節點產生一第二電壓以及一第二反電壓；以及一感測放大器(sense amplifier)，偵測於該第二節點之該第二電壓及於該第二反節點之該第二反電壓以分別於一第三節點及一第三反節點產生一第三電壓以及一第三反電壓；其中該前置放大器包括：一源極隨耦器(source follower)，依據一輸出觸發電壓接收於該第一節點之該第一電壓及於該第一反節點之該第一反電壓；以及一半鎖存電路(half latch circuit)，依據該第一電壓及該第一反電壓分別於該第二節點及該第二反節點產生該第二電壓以及該第二反電壓，其中於該位元線資料及該反位元線資料分別被輸出至該第一節點及該第一反節點之前，一輸出觸發電壓被設定為一邏輯低電壓；而當該位元線資料及該反位元線資料分別被輸出至該第一節點及該第一反節點之後，該輸出觸發 電壓被提升為一邏輯高電壓。
  2. 如申請專利範圍第1項所述之記憶體輸出電路，其中該預充電電路包括：一第一PMOS電晶體，耦接於一第一電壓端與該第一節點之間，具有一閘極耦接至該輸出觸發電壓；以及一第二PMOS電晶體，耦接於該第一電壓端與該第一反節點之間，具有一閘極耦接至該輸出觸發電壓。
  3. 如申請專利範圍第1項所述之記憶體輸出電路，其中該源極隨耦器包括：一第一NMOS電晶體，耦接於該第一節點及該第二節點之間，具有一閘極偶接至該輸出觸發電壓；一第二NMOS電晶體，耦接於該第一反節點及該第二反節點之間，具有一閘極偶接至該輸出觸發電壓；以及一PMOS電晶體，耦接於該第二反節點及該第二節點之間，具有一閘極偶接至該輸出觸發電壓。
  4. 如申請專利範圍第1項所述之記憶體輸出電路，其中該半鎖存電路包括：一第一PMOS電晶體，耦接於一第一電壓端及該第二節點之間，具有一閘極偶接至該第二反節點；以及一第二PMOS電晶體，耦接於該第一電壓端及該第二反節點之間，具有一閘極偶接至該第二節點。
  5. 如申請專利範圍第1項所述之記憶體輸出電路，其中記憶輸出電路更包括一動態負載電路，當於該第一節點之該第一電壓超過一界限電壓時，充電該第二節點至一邏輯高電壓；當於該第一反節點之該第一反電壓超過該界限 電壓時，充電該第二反節點至該邏輯高電壓。
  6. 如申請專利範圍第5項所述之記憶體輸出電路，其中該動態負載電路包括：一第一PMOS電晶體，耦接於一第一電壓端及該第二節點之間，具有一閘極偶接至一第一反轉電壓；以及一第二PMOS電晶體，耦接於該第一電壓端及該第二反節點之間，具有一閘極偶接至一第二反轉電壓；其中該第一反轉電壓係由反轉該第一電壓而得，而該第二反轉電壓係由反轉該第一反電壓而得。
  7. 如申請專利範圍第1項所述之記憶體輸出電路，其中該感測放大器包括：一第一NMOS電晶體，具有一閘極耦接至一感測致能信號，以及具有一源極耦接至一第二電壓端；一第二NMOS電晶體，耦接於該第三反節點及該第一NMOS電晶體之汲極之間，具有一閘極耦接至該第二節點；一第三NMOS電晶體，耦接於該第三節點及該第一NMOS電晶體之汲極之間，具有一閘極耦接至該第二反節點；一第一PMOS電晶體，耦接於一第一電壓端及該第三反節點之間，具有一閘極耦接至該第三節點；一第二PMOS電晶體，耦接於該第一電壓端及該第三節點之間，具有一閘極耦接至該第三反節點；一第三PMOS電晶體，耦接於該第一電壓端及該第三反節點之間，具有一閘極耦接至該感測致能信號；一第四PMOS電晶體，耦接於該第一電壓端及該第三 節點之間，具有一閘極耦接至該感測致能信號。
  8. 如申請專利範圍第1項所述之記憶體輸出電路，其中該記憶輸出電路更包括一輸出級電路，依據於該第三節點之該第三電壓及於該第三反節點之該第三反電壓於一輸出節點產生一輸出電壓。
  9. 如申請專利範圍第8項所述之記憶體輸出電路，其中該輸出級電路包括：一第一反向器，具有一輸入端耦接至該第三反節點；一第二反向器，具有一輸入端耦接至該第一反向器之輸出端；一第三反向器，具有一輸入端耦接至該第三節點；一PMOS電晶體，耦接於一第一電壓端及該輸出節點之間，具有一閘極耦接至該第二反向器之輸出端；以及一NMOS電晶體，耦接於該輸出節點及一第二電壓端之間，具有一閘極耦接至該第三反向器之輸出端。
  10. 如申請專利範圍第1項所述之記憶體輸出電路，其中該記憶單元陣列輸出該位元線資料及該反位元線資料至一位元線及一反位元線，且該記憶體輸出電路包括：一第一傳輸閘電晶體，耦接於該位元線及該第一節點之間，耦接該位元線至該第一節點以傳輸該位元線資料至該第一節點；以及一第二傳輸閘電晶體，耦接於該反位元線及該第一反節點之間，耦接該反位元線至該第一反節點以傳輸該反位元線資料至該第一反節點。
  11. 如申請專利範圍第1項所述之記憶體輸出電路，其 中該記憶單元陣列包括耦接於一位元線及一反位元線之間的多個唯讀記憶體(read only memory,ROM)單元，且該等唯讀記憶體單元至少其中之一包括：一第一NMOS電晶體，具有一汲極耦接至一第二電壓端，以及一閘極耦接至一字元線；以及一第二NMOS電晶體，具有一汲極耦接至該第二電壓端，以及一閘極耦接至該字元線，其中當該第二NMOS電晶體之源極未耦接至該反位元線時該第一NMOS電晶體之源極耦接至該位元線，而當該第一NMOS電晶體之源極未耦接至該位元線時該第二NMOS電晶體之源極耦接至該反位元線。
  12. 如申請專利範圍第10項所述之記憶體輸出電路，其中該記憶單元陣列包括耦接於該位元線及該反位元線之間的多個靜態隨機存取記憶體(static random access memory,SRAM)單元，且該等靜態隨機存取記憶體單元至少其中之一包括：一第一PMOS電晶體，耦接於一第一電壓端及一第四節點之間，具有一閘極耦接至一第五節點；一第二PMOS電晶體，耦接於該第一電壓端及該第五節點之間，具有一閘極耦接至該第四節點；一第一NMOS電晶體，耦接於該第四節點及一第二電壓端之間，具有一閘極耦接至該第五節點；一第二NMOS電晶體，耦接於該第二電壓端及該第五節點之間，具有一閘極耦接至該第四節點；一第三NMOS電晶體，具有一閘極耦接至該第五節 點，以及一源極耦接至該第二電壓端；一第四NMOS電晶體，耦接於該第三NMOS電晶體之汲極及該位元線之間，具有一閘極耦接至一字元線；一第五NMOS電晶體，具有一閘極耦接至該第四節點，以及一源極耦接至該第二電壓端；以及一第六NMOS電晶體，耦接於該第五NMOS電晶體之汲極及該反位元線之間，具有一閘極耦接至該字元線。
  13. 一種記憶體輸出電路，接收一記憶單元陣列所輸出的位元線(bit line)資料及反位元線(bit bar line)資料，包括：一預充電(pre-charge)電路，耦接於一第一電壓端、一第一節點、以及一第一反節點之間，預充電該第一節點及該第一反節點，其中該位元線資料及該反位元線資料分別被輸出至該第一節點及該第一反節點；一源極隨耦器(source follower)，耦接於該第一節點、一第二節點、以及一第二反節點之間，接收於該第一節點之該第一電壓及於該第一反節點之該第一反電壓；以及一半鎖存電路(half latch circuit)，耦接於該第一電壓端、該第二節點、以及該第二反節點之間，依據一第一電壓及一第一反電壓分別於該第二節點及該第二反節點產生一第二電壓以及一第二反電壓，其中該源極隨耦器與該半鎖存電路屬於一前置放大器，其中記憶輸出電路更包括：一動態負載電路，當於該第一節點之該第一電壓超過一界限電壓時，充電該第二節點至一邏輯高電壓；當於該第一反節點之該第一反電壓超過該界限電壓時，充電該第 二反節點至該邏輯高電壓。
  14. 如申請專利範圍第13項所述之記憶體輸出電路，其中該記憶體輸出電路更包括：一感測放大器(sense amplifier)，偵測於該第二節點之該第二電壓及於該第二反節點之該第二反電壓以分別於一第三節點及一第三反節點產生一第三電壓以及一第三反電壓。
  15. 如申請專利範圍第13項所述之記憶體輸出電路，其中該預充電電路包括：一第一PMOS電晶體，耦接於該第一電壓端與該第一節點之間，具有一閘極耦接至一輸出觸發電壓；以及一第二PMOS電晶體，耦接於該第一電壓端與該第一反節點之間，具有一閘極耦接至該輸出觸發電壓。
  16. 如申請專利範圍第13項所述之記憶體輸出電路，其中該源極隨耦器包括：一第一NMOS電晶體，耦接於該第一節點及該第二節點之間，具有一閘極偶接至一輸出觸發電壓；一第二NMOS電晶體，耦接於該第一反節點及該第二反節點之間，具有一閘極偶接至該輸出觸發電壓；以及一PMOS電晶體，耦接於該第二反節點及該第二節點之間，具有一閘極偶接至該輸出觸發電壓。
  17. 如申請專利範圍第13項所述之記憶體輸出電路，其中該半鎖存電路包括：一第一PMOS電晶體，耦接於該第一電壓端及該第二節點之間，具有一閘極偶接至該第二反節點；以及 一第二PMOS電晶體，耦接於該第一電壓端及該第二反節點之間，具有一閘極偶接至該第二節點。
  18. 如申請專利範圍第13項所述之記憶體輸出電路，其中該動態負載電路包括：一第一PMOS電晶體，耦接於該第一電壓端及該第二節點之間，具有一閘極偶接至一第一反轉電壓；以及一第二PMOS電晶體，耦接於該第一電壓端及該第二反節點之間，具有一閘極偶接至一第二反轉電壓；其中該第一反轉電壓係由反轉該第一電壓而得，而該第二反轉電壓係由反轉該第一反電壓而得。
  19. 如申請專利範圍第14項所述之記憶體輸出電路，其中該感測放大器包括：一第一NMOS電晶體，具有一閘極耦接至一感測致能信號，以及具有一源極耦接至一第二電壓端；一第二NMOS電晶體，耦接於該第三反節點及該第一NMOS電晶體之汲極之間，具有一閘極耦接至該第二節點；一第三NMOS電晶體，耦接於該第三節點及該第一NMOS電晶體之汲極之間，具有一閘極耦接至該第二反節點；一第一PMOS電晶體，耦接於該第一電壓端及該第三反節點之間，具有一閘極耦接至該第三節點；一第二PMOS電晶體，耦接於該第一電壓端及該第三節點之間，具有一閘極耦接至該第三反節點；一第三PMOS電晶體，耦接於該第一電壓端及該第三反節點之間，具有一閘極耦接至該感測致能信號； 一第四PMOS電晶體，耦接於該第一電壓端及該第三節點之間，具有一閘極耦接至該感測致能信號。
TW101124170A 2011-07-06 2012-07-05 記憶體輸出電路 TWI497520B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/176,858 US8837244B2 (en) 2011-07-06 2011-07-06 Memory output circuit

Publications (2)

Publication Number Publication Date
TW201303884A TW201303884A (zh) 2013-01-16
TWI497520B true TWI497520B (zh) 2015-08-21

Family

ID=47438599

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101124170A TWI497520B (zh) 2011-07-06 2012-07-05 記憶體輸出電路

Country Status (3)

Country Link
US (1) US8837244B2 (zh)
CN (1) CN102867542B (zh)
TW (1) TWI497520B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9281023B2 (en) 2014-01-03 2016-03-08 Globalfoundries Inc. Single ended sensing circuits for signal lines
US11495301B2 (en) * 2020-03-31 2022-11-08 Texas Instruments Incorporated Sense amplifier look-through latch for FAMOS-based EPROM
TWI740549B (zh) * 2020-06-22 2021-09-21 財團法人工業技術研究院 記憶體內運算胞

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW427055B (en) * 1999-08-04 2001-03-21 United Microelectronics Corp Sense amplifier for high speed semiconductor memory device
TW451555B (en) * 2000-10-02 2001-08-21 United Microelectronics Corp Signal output circuit of semiconductor memory device
TWI220528B (en) * 2003-04-07 2004-08-21 Mediatek Inc Precharge and sense out circuit for differential type ROM
US20050030782A1 (en) * 2002-08-29 2005-02-10 Hiroshi Takahashi Ferroelectric memory
US20060061405A1 (en) * 1999-10-19 2006-03-23 Zerbe Jared L Method and apparatus for receiving high speed signals with low latency
US20070097765A1 (en) * 2005-10-28 2007-05-03 Sony Corporation Dynamic sense amplifier for SRAM
US20080165601A1 (en) * 2007-01-05 2008-07-10 International Business Machines Corporation eDRAM HIERARCHICAL DIFFERENTIAL SENSE AMP
US20090010086A1 (en) * 2007-07-06 2009-01-08 Hong Sang-Pyo Sense amplifier and semiconductor memory device having the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09251782A (ja) * 1996-03-14 1997-09-22 Fujitsu Ltd 半導体記憶装置
US7589990B2 (en) * 2004-12-03 2009-09-15 Taiwan Imagingtek Corporation Semiconductor ROM device and manufacturing method thereof
JP2008293604A (ja) * 2007-05-25 2008-12-04 Elpida Memory Inc 半導体記憶装置の出力回路、および半導体記憶装置の出力回路のデータ出力方法
US8296698B2 (en) * 2010-02-25 2012-10-23 Taiwan Semiconductor Manufacturing Co., Ltd. High-speed SRAM

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW427055B (en) * 1999-08-04 2001-03-21 United Microelectronics Corp Sense amplifier for high speed semiconductor memory device
US20060061405A1 (en) * 1999-10-19 2006-03-23 Zerbe Jared L Method and apparatus for receiving high speed signals with low latency
TW451555B (en) * 2000-10-02 2001-08-21 United Microelectronics Corp Signal output circuit of semiconductor memory device
US20050030782A1 (en) * 2002-08-29 2005-02-10 Hiroshi Takahashi Ferroelectric memory
TWI220528B (en) * 2003-04-07 2004-08-21 Mediatek Inc Precharge and sense out circuit for differential type ROM
US20070097765A1 (en) * 2005-10-28 2007-05-03 Sony Corporation Dynamic sense amplifier for SRAM
US20080165601A1 (en) * 2007-01-05 2008-07-10 International Business Machines Corporation eDRAM HIERARCHICAL DIFFERENTIAL SENSE AMP
US20090010086A1 (en) * 2007-07-06 2009-01-08 Hong Sang-Pyo Sense amplifier and semiconductor memory device having the same

Also Published As

Publication number Publication date
CN102867542A (zh) 2013-01-09
CN102867542B (zh) 2015-08-12
US20130010559A1 (en) 2013-01-10
TW201303884A (zh) 2013-01-16
US8837244B2 (en) 2014-09-16

Similar Documents

Publication Publication Date Title
US7656732B2 (en) Semiconductor storage device
US6392957B1 (en) Fast read/write cycle memory device having a self-timed read/write control circuit
US9224437B2 (en) Gated-feedback sense amplifier for single-ended local bit-line memories
US10529389B2 (en) Apparatuses and methods for calibrating sense amplifiers in a semiconductor memory
KR102443599B1 (ko) 감지 증폭기 신호 부스트
US9542995B2 (en) Threshold voltage mismatch compensation sense-amplifiers for static random access memories with multiple differential inputs
US8179735B2 (en) Using differential signals to read data on a single-end port
CN111164691A (zh) 用于sram产出增强的面积高效的写入数据路径电路
US7626878B1 (en) Active bit line charge keeper
US20130028002A1 (en) Differential rom
CN105761747A (zh) 静态随机存储器位线预充电路
JP4338010B2 (ja) 半導体集積回路装置
TWI497520B (zh) 記憶體輸出電路
US10140224B2 (en) Noise immune data path scheme for multi-bank memory architecture
US9997250B2 (en) Non-volatile memory device with a plurality of cache latches and switches and method for operating non-volatile memory device
US6859409B2 (en) Semiconductor memory having sense amplifier architecture
KR20150089539A (ko) 프리차지 회로 및 이를 이용하는 반도체 메모리 장치
US20150029795A1 (en) Selective dual cycle write operation for a self-timed memory
US20130135948A1 (en) Semiconductor storage device
US7248520B2 (en) Semiconductor memory and data read method of the same
US6282140B1 (en) Multiplexor having a single event upset (SEU) immune data keeper circuit
CN110998732A (zh) 输入缓冲器电路
US20230238051A1 (en) Systems, apparatuses and methods for precharging digit lines
JP5055100B2 (ja) 半導体記憶装置
TW202217821A (zh) 具有穩健的電荷轉移感測放大的ｓｒａｍ