TWI492334B - 互補式金氧半導體的雙閘極結構及其製作方法 - Google Patents

互補式金氧半導體的雙閘極結構及其製作方法 Download PDF

Info

Publication number
TWI492334B
TWI492334B TW098130514A TW98130514A TWI492334B TW I492334 B TWI492334 B TW I492334B TW 098130514 A TW098130514 A TW 098130514A TW 98130514 A TW98130514 A TW 98130514A TW I492334 B TWI492334 B TW I492334B
Authority
TW
Taiwan
Prior art keywords
work function
layer
nitrogen
gate structure
rich
Prior art date
Application number
TW098130514A
Other languages
English (en)
Other versions
TW201110273A (en
Inventor
Chun Hsien Lin
Chin Fu Lin
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to TW098130514A priority Critical patent/TWI492334B/zh
Publication of TW201110273A publication Critical patent/TW201110273A/zh
Application granted granted Critical
Publication of TWI492334B publication Critical patent/TWI492334B/zh

Links

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

互補式金氧半導體的雙閘極結構及其製作方法
本發明係關於一種CMOS元件的雙閘極結構及其製作方法，特別是一種利用氮摻雜製程提升功函數之CMOS元件的雙閘極結構及其製作方法。
隨著半導體技術的進步以及元件積集度的增加，具有低能量消耗優點的互補式金氧半導體(complementary metal oxide semiconductor，CMOS)元件被廣泛地運用在積體電路的設計上。
然而當面臨尺寸微縮時，習知由二氧化矽做為閘極介電層、多晶矽以及矽化鎢做為導電層的傳統多晶矽閘極面臨世代交替的重大考驗，新的閘極材料，例如雙功函數金屬，被用來取代傳統的多晶矽層。習知CMOS元件的雙閘極結構是將N型金氧半導體(NMOS)元件的閘極搭配一種功函數金屬，而P型金氧半導體(PMOS)元件的閘極則搭配另一種功函數金屬。在製作CMOS元件的雙閘極結構時，先全面性地沉積搭配PMOS元件的鉭(tantalum,Ta)金屬層，將NMOS元件上的鉭金屬層移除後，再全面性地沉積搭配NMOS元件的釕(ruthenium,Ru)金屬層，之後再將PMOS元件上的釕金屬層移除，因此，習知CMOS元件的雙閘極結構必須由兩次獨立的金屬沉積以及移除製程，才能在NMOS元件及PMOS元件上分別形成對應的功函數金屬層，使得CMOS元件的雙閘極製程變得更加複雜。
因此，如何簡化CMOS元件的雙閘極結構的製程，又能形成高效能的閘極結構，為目前半導體業必須克服的一項重要課題。
為解決上述課題，本發明提供一種CMOS元件的雙閘極結構之製作方法。首先，提供一基底，其包含一NMOS區域及一PMOS區域，該基底上依序設有一閘極介電層、一高介電常數材料層、一覆蓋層(cap layer)以及至少一功函數調整層，接著摻雜氮至設於該PMOS區域上方之部分功函數調整層，以形成一富氮(N-rich)之功函數調整層於該PMOS區域，然後形成一導電層全面性地覆蓋該功函數調整層，之後再移除部分該非金屬導電層、該功函數調整層、該覆蓋層、該高介電常數材料層以及該閘極介電層，以便在該NMOS區域上形成一第一閘極結構以及在該PMOS區域上形成一第二閘極結構。
此外，本發明另提供一種CMOS元件，其包含一NMOS元件以及一PMOS元件。該NMOS元件包含一第一閘極結構、一源極以及一汲極，其中該第一閘極結構為一單金屬閘極，且包含一富鈦(Ti-rich)之功函數調整層以及一第一非金屬導電層堆疊於該富鈦之功函數調整層上；另外該PMOS元件包含一第二閘極結構、一源極以及一汲極，且該第二閘極結構為一單金屬閘極，其包含一富氮之功函數調整層以及一第二非金屬導電層堆疊於該富氮之功函數調整層上。
再者，本發明又提供一種CMOS元件的雙閘極結構之製作方法。首先提供一基底，其包含一NMOS元件、一PMOS元件以及一介電層覆蓋該基底，其中該NMOS元件包含一第一虛置(dummy)閘極結構鑲嵌於該NMOS元件內之該介電層中，且該第一閘極結構包含一第一功函數調整層以及一第一非金屬導電層堆疊於該第一功函數調整層上，該PMOS元件包含一第二虛置閘極結構鑲嵌於該PMOS元件之該介電層中，且該第二閘極結構包含一第二功函數調整層以及一第二非金屬導電層堆疊於該第二功函數調整層上，接著移除該第一非金屬導電層，並於該第二閘極結構形成一開口，且該開口曝露該第二功函數調整層，然後經由該開口摻雜氮至該第二功函數調整層，以形成一富氮之功函數調整層，之後填入一第三非金屬導電層至該開口。
本發明所揭露之方法僅使用一種功函數調整層，藉由氮摻雜來提昇PMOS元件上之部分功函數調整層的功函數值，以符合PMOS元件閘極結構的功函數需求，並簡化CMOS元件的雙閘極結構的整體製程。
請參考第1圖至第4圖。第1圖至第4圖係依據本發明之一較佳實施例所繪示之CMOS元件的雙閘極結構之製作方法的示意圖。首先請參考第1圖，提供一基底10，例如一矽基底或一矽覆絕緣(silicon-on-insulator,SOI)基底，基底10定義有一NMOS區域12以及一PMOS區域14，其中NMOS區域12係設於一P型井13上，且PMOS區域14係設於一N型井15上，且基底10內形成有複數個用以電性隔離NMOS區域12以及PMOS區域14之絕緣結構，例如第1圖所繪示之淺溝隔離(shallow trench isolation,STI)16或是一場氧化層(field oxide)(圖未示)。基底10上形成有一閘極介電層18、一高介電常數材料層20、一覆蓋層(cap layer)221、222以及一功函數調整層24，其中閘極介電層18可包含氧化矽、氮氧化矽、氮化矽或其組合所構成，且藉由熱氧化、氮化、化學氣相沉積等製程；高介電常數材料層20可包含氧化矽(SiO)、氮化矽(SiN)、氮氧化物(oxy-nitride)、氮氧矽鉿(HfSiON)、氧化鉿(HfO2 )、氧化鋁(Al2 O3 )、氧化鉭(TaO3 )或其他金屬氧化物，或上述者之任意組合；而由非金屬材料所構成之覆蓋層221、222係用於調整功函數，可包含氧化鑭(LaO2 )、氧化鏑(Dy2 O3 )、氧化鎂(MgO)或氧化鋁(Al2 O3 )，以本較佳實施例為例，為配合NMOS區域12或PMOS區域14的電性，設於NMOS區域12上的覆蓋層221係為一氧化鑭層，設於PMOS區域14上的覆蓋層222係為一氧化鋁層。
請參考第2圖，接著形成一圖案化遮罩26，例如一光阻或一硬遮罩，覆蓋設於NMOS區域12上方之功函數調整層24，且曝露設於PMOS區域14上的功函數調整層24；接著，進行一氮摻雜製程，例如進行一離子佈植製程，且該離子佈植製程之佈植能量約為10至100千電子伏特(keV)，佈植劑量約為1×1016 ion/cm2 ，植入氮至PMOS區域14上的部分功函數調整層24，形成一富氮(N-rich)之功函數調整層28。值得注意的是，本較佳實施例中原本未植入氮且全面性覆蓋在覆蓋層221、222表面的功函數調整層24係為一富鈦(Ti-rich)之功函數調整層，例如一鈦金屬層，其功函數約為4.1±0.3電子伏特(eV)，而在歷經氮摻雜製程之後，使得PMOS區域14內之功函數調整層24的功函數增加至約為5.1±0.3eV，並形成以氮化鈦(TiN)為主的富氮之功函數調整層28。另外要說明的是，在本較佳實施例中，除前述以離子佈植製程摻雜氮外，亦可利用一電漿摻雜(plasma doping)製程植入氮，例如一氣相源(gas source)電漿摻雜製程、一固態源(solid source)電漿摻雜製程或一電漿預處理之高溫快速氣相摻雜(high-temperature rapid vapor doping,RVD)製程等。
如第3圖所示，移除設於NMOS區域12上方之圖案化遮罩26，接著沉積一非金屬導電層30，例如一摻雜多晶矽層，全面性地覆蓋功函數調整層24以及富氮之功函數調整層28。此外，於非金屬導電層30形成後，可選擇性地形成一抗反射塗層(anti-reflective coating)覆蓋非金屬導電層30。然後如第4圖所示，進行一微影製程，先在非金屬導電層30上形成一定義有閘極圖案之遮罩(圖未示)，例如一光阻或一硬遮罩，接著進行一蝕刻製程將未被該定義有閘極圖案之遮罩保護之非金屬導電層30、功函數調整層24、富氮之功函數調整層28、覆蓋層221、222、高介電常數材料層20以及閘極介電層18，以便在NMOS區域12形成一第一閘極結構32，並同時在PMOS區域14形成一第二閘極結構34。
由於在本較佳實施例中，第一閘極結構32與第二閘極結構34均僅包含單一層金屬，例如第一閘極結構32的功函數調整層24，第二閘極結構34的富鈦之功函數調整層28，因此第一閘極結構32以及第二閘極結構34皆可視為一單金屬閘極(single metal gate)。
之後，再進行所需之離子佈植製程，以於NMOS區域12上第一閘極結構32兩側的基底10中形成一第一輕摻雜汲極(light doped drian,LDD)36，接著再於PMOS區域12上第二閘極結構34兩側的基底10中形成一第二輕摻雜汲極38；隨後，在第一閘極結構32以及第二閘極結構34兩側分別形成一側壁子40、42，之後又再進行所需之離子佈植製程，在第一閘極結構32以及第二閘極結構34兩側依序形成一第一源極/汲極44以及一第二源極/汲極46，以構成完整之一NMOS元件48以及一PMOS元件50。接下來可再進行一自對準金屬矽化物(salicide)製程，於第一閘極結構32、第二閘極結構34、第一源極/汲極44以及第二源極/汲極46表面形成金屬矽化物層88。
請參考第5圖至第8圖。第5圖至第8圖係依據本發明之另一較佳實施例所繪示之CMOS元件的雙閘極結構之製作方法的示意圖。如第5圖所示，首先提供一基底52，其包含一NMOS元件54、一PMOS元件56、複數個用以電性隔離NMOS元件54以及PMOS元件56之絕緣結構以及一介電層60覆蓋於基底52表面，其中，絕緣結構可以是第5圖所繪示之淺溝隔離58或是一場氧化層(圖未示)。NMOS元件54係設於一P型井55上，且包含一第一虛置(dummy)閘極結構62、一側壁子64、一第一輕摻雜汲極66以及一第一源極/汲極68，另外PMOS元件56係設於一N型井57上，且包含一第二虛置閘極結構70、一側壁子72、一第二輕摻雜汲極74以及一第二源極/汲極76，其中第一虛置閘極結構62與第二虛置閘極結構70皆鑲嵌於介電層60中，且包含相同的堆疊材料層，例如一閘極介電層78、一高介電常數材料層80以及一覆蓋層821、822，此外第一虛置閘極結構62另包含一第一功函數調整層841、一第一非金屬導電層861以及一遮罩層89依序設於覆蓋層821上，而第二虛置閘極結構70另包含一第二功函數調整層842、一第二非金屬導電層862以及遮罩層89依序設於覆蓋層822上，且第一功函數調整層841與第二功函數調整層842係以相同材質構成。於本較佳實施例中，第一功函數調整層841與第二功函數調整層842皆為一鈦金屬層，而第一非金屬導電層861與第二非金屬導電層862皆為一摻雜多晶矽層，但不以此為限。另外，第一源極/汲極68以及第二源極/汲極76表面分別設有一金屬矽化物層91。
請參考第6圖，於部份之介電層60上形成一圖案化遮罩92，例如一光阻或一硬遮罩，至少覆蓋NMOS元件54，隨後移除第二虛置閘極結構70頂部的遮罩層89以及第二非金屬導電層862，以形成一開口90，且開口90曝露出第二虛置閘極結構70的第二功函數調整層842。請參考第7圖，然後再進行一氮摻雜製程，例如進行一離子佈植製程，且該離子佈植製程之佈植能量約為10至100keV，佈植劑量約為1×1016 ion/cm2 ，植入氮至PMOS元件56的第二功函數調整層842，形成一富氮的功函數調整層94。值得注意的是，原本未植入氮的第二功函數調整層842和第一功函數調整層841一樣，皆為相同製程所形成之功函數材料層，例如本較佳實施例所示之鈦金屬層，其功函數約為4.1±0.3eV，而在歷經氮摻雜製程使得該處功函數增加至約為5.1±0.3eV，並形成以氮化鈦(TiN)為主的富氮之功函數調整層94。另外要說明的是，除前述以離子佈植製程摻雜氮外，亦可利用一電漿摻雜製程植入氮，例如一氣相源電漿摻雜製程、一固態源電漿摻雜製程或一電漿預處理之高溫快速氣相摻雜製程等。
接下來如第8圖所示，移除設於NMOS元件54上方之圖案化遮罩92，接著重新沉積一第三非金屬導電層96，例如一摻雜多晶矽層，填入開口90，並進行一自對準金矽化物(salicide)製程，於第三非金屬導電層96表面形成金屬矽化物層98，以完成CMOS元件的製作。
綜上所述，本發明所揭露之製作方法可適用於閘極優先(gate first)的CMOS元件製程，亦可適用於後閘極(gate last)的CMOS元件製程，且本發明之製作方法係先形成一功函數調整層，接著利用氮摻雜製程植入氮至PMOS元件上的部分功函數調整層，提高該處的功函數並形成一富氮之功函數調整層，且其功函數係高於未摻雜氮的功函數調整層，因此，僅需藉由該氮摻雜製程，即可在PMOS元件及NMOS元件上設置具有對應該元件特性之功函數的之功函數調整層，藉此簡化CMOS元件的雙閘極結構的製作流程。此外，由於PMOS上的富氮之功函數調整層係利用氮摻雜製程形成，因此可避免習知製程中PMOS元件的功函數金屬層與NMOS元件功函數金屬層彼此交疊的問題(overlapping issue)。再者，前述較佳實施例所揭露之功函數調整層的材料並不侷限於前述較佳實施例所揭露之鈦金屬層，亦可選用如氮化鈦(TiN)，在歷經氮摻雜製程後形成富氮之氮化鈦(N-rich TiN)；或是選用氮化鉭(TaN)，在歷經氮摻雜製程後形成富氮之氮化鉭(N-rich TaN)；或是選用其他功函數約為4.1±0.3eV的金屬，且經歷氮摻雜製程後，其氮化物的功函數約5.1±0.3eV的金屬，亦可適用於本發明。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10、52．．．基底
12．．．NMOS區域
13、55．．．P型井
14．．．PMOS區域
15、57．．．N型井
16、60．．．淺溝隔離
18、78．．．閘極介電層
20、80．．．高介電常數材料層
221、222、821、822．．．覆蓋層
24．．．功函數調整層
26．．．圖案化遮罩
28、94．．．富氮之功函數調整層
30．．．非金屬導電層
32．．．第一閘極結構
34．．．第二閘極結構
36、66．．．第一輕摻雜汲極
38、74．．．第二輕摻雜汲極
40、42、64、72．．．側壁子
44、68．．．第一源極/汲極
46、76．．．第二源極/汲極
48、54．．．NMOS元件
50、56．．．PMOS元件
60．．．介電層
62．．．第一虛置閘極結構
70．．．第二虛置閘極結構
841．．．第一功函數調整層
842．．．第二功函數調整層
861．．．第一非金屬導電層
862．．．第二非金屬導電層
88、91、98．．．金屬矽化物層
89．．．遮罩層
90．．．開口
92．．．圖案化遮罩
96．．．第三非金屬導電層
第1圖至第4圖係依據本發明之一較佳實施例所繪示之CMOS元件的雙閘極結構之製作方法的示意圖。
第5圖至第8圖係依據本發明之另一較佳實施例所繪示之CMOS元件的雙閘極結構之製作方法的示意圖。
10．．．基底
12．．．NMOS區域
13．．．P型井
14．．．PMOS區域
15．．．N型井
16．．．淺溝隔離
18．．．閘極介電層
20．．．高介電常數材料層
221、222．．．覆蓋層
24．．．功函數調整層
26．．．圖案化遮罩
28．．．富氮之功函數調整層

Claims (25)

  1. 一種互補式金氧半導體(CMOS)元件的雙閘極結構之製作方法，包含：提供一基底，其包含一N型金氧半導體(NMOS)區域及一P型金氧半導體(PMOS)區域，該基底上依序設有一閘極介電層、一高介電常數材料層、一覆蓋層(cap layer)以及至少一功函數調整層；摻雜氮至設於該PMOS區域上方之部分功函數調整層，以形成一富氮(N-rich)之功函數調整層於該PMOS區域；形成一非金屬導電層全面性地覆蓋該功函數調整層；以及移除部分該非金屬導電層、該功函數調整層、該覆蓋層、該高介電常數材料層以及該閘極介電層，以便在該NMOS區域上形成一第一閘極結構以及在該PMOS區域上形成一第二閘極結構。
  2. 如請求項1所述之製作方法，其中摻雜氮至設於該PMOS區域上方之部分功函數調整層的方法另包含：形成一圖案化遮罩覆蓋該NMOS區域；進行一氮摻雜製程，摻雜氮於設於該PMOS區域上方之部分功函數調整層，以便形成該富氮之功函數調整層；以及移除該圖案化遮罩。
  3. 如請求項2所述之製作方法，其中該氮摻雜製程包含一電漿摻雜製程。
  4. 如請求項2所述之製作方法，其中該氮摻雜製程包含一離子佈植製程。
  5. 如請求項4所述之製作方法，其中該離子佈植製程之佈植能量約為10至100keV，佈植劑量約為1×1016 ion/cm2 。
  6. 如請求項1所述之製作方法，其中該第一閘極結構與該第二閘極結構分別為一單金屬閘極(single metal gate)。
  7. 如請求項1所述之製作方法，其中該功函數調整層包含鈦，該富氮之功函數調整層包含氮化鈦。
  8. 如請求項1所述之製作方法，其中該PMOS區域上方該富氮之功函數調整層之功函數係大於該NMOS區域上方之該功函數調整層。
  9. 如請求項8所述之製作方法，其中該富氮之功函數調整層之功函數約為5.1±0.3電子伏特(eV)，該功函數調整層之功函數約為4.1±0.3電子伏特。
  10. 如請求項1所述之製作方法，其中該非金屬導電層係為一摻雜多晶矽層。
  11. 如請求項1所述之製作方法，其中於該第一閘極結構與該第二閘極結構形成後，另包含分別形成一源極/汲極於該NMOS區域以及該PMOS區域。
  12. 一種互補式金氧半導體元件，包含：一NMOS元件，其包含一第一閘極結構、一源極以及一汲極，其中該第一閘極結構為一單金屬閘極，其包含：一富鈦(Ti-rich)之功函數調整層；以及一第一非金屬導電層堆疊於該富鈦之功函數調整層上；以及一PMOS元件，其包含一第二閘極結構、一源極以及一汲極，其中該第二閘極結構為一單金屬閘極，其包含：一富氮之功函數調整層；以及一第二非金屬導電層堆疊於該富氮之功函數調整層上。
  13. 如請求項12所述之互補式金氧半導體元件，其中該富氮之功函數調整層之功函數係大於該富氮功函數調整層。
  14. 如請求項13所述之互補式金氧半導體元件，其中該富氮之功函數調整層之功函數約為5.1±0.3電子伏特，該富鈦之功函數調整層之功函數約為4.1±0.3電子伏特。
  15. 如請求項12所述之互補式金氧半導體元件，其中該富鈦之功函數調整層包含氮化鈦，該富氮之功函數調整層包含鈦。
  16. 如請求項12所述之互補式金氧半導體元件，其中該第一閘極結構與該第二閘極結構分別另包含一閘極介電層、一高介電常數材料層以及一覆蓋層。
  17. 一種CMOS元件的雙閘極結構之製作方法，包含：提供一基底，其包含一NMOS元件、一PMOS元件以及一介電層覆蓋該基底，其中該NMOS元件包含一第一虛置(dummy)閘極結構鑲嵌於該NMOS元件內之該介電層中，且該第一閘極結構包含一第一功函數調整層以及一第一非金屬導電層堆疊於該第一功函數調整層上，該PMOS包含一第二虛置閘極結構鑲嵌於該PMOS元件之該介電層中，且該第二閘極結構包含一第二功函數調整層以及一第二非金屬導電層堆疊於該第二功函數調整層上；移除該第一非金屬導電層，並於該第二閘極結構形成一開口，且該開口曝露該第二功函數調整層；經由該開口摻雜氮至該第二功函數調整層，以形成一富氮之功函數調整層；以及填入一第三非金屬導電層至該開口。
  18. 如請求項17所述之製作方法，其中摻雜氮至設於該第二功函數調整層的方法另包含：形成一遮罩覆蓋該NMOS元件之該第一閘極結構；進行一氮摻雜製程，摻雜氮於該第二功函數調整層，以便形成該富氮之功函數調整層；以及移除該遮罩。
  19. 如請求項18所述之製作方法，其中該氮摻雜製程包含一電漿摻雜製程。
  20. 如請求項18所述之製作方法，其中該氮摻雜製程包含一離子佈植製程。
  21. 如請求項20所述之製作方法，其中該離子佈植製程之佈植能量約為10至100keV，佈植劑量約為1×1016 ion/cm2 。
  22. 如請求項17所述之製作方法，其中該第一虛置閘極結構與該第二虛置閘極結構另分別包含一閘極介電層、一高介電常數材料層以及一覆蓋層。
  23. 如請求項17所述之製作方法，其中該第一閘極結構與該第二閘極結構分別為一單金屬閘極。
  24. 如請求項17所述之製作方法，其中該第一功函數調整層包含鈦，該富氮之功函數調整層包含氮化鈦。
  25. 如請求項17所述之製作方法，其中該富氮之功函數調整層之功函數係大於第一功函數調整層。
TW098130514A 2009-09-10 2009-09-10 互補式金氧半導體的雙閘極結構及其製作方法 TWI492334B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW098130514A TWI492334B (zh) 2009-09-10 2009-09-10 互補式金氧半導體的雙閘極結構及其製作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098130514A TWI492334B (zh) 2009-09-10 2009-09-10 互補式金氧半導體的雙閘極結構及其製作方法

Publications (2)

Publication Number Publication Date
TW201110273A TW201110273A (en) 2011-03-16
TWI492334B true TWI492334B (zh) 2015-07-11

Family

ID=44836233

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098130514A TWI492334B (zh) 2009-09-10 2009-09-10 互補式金氧半導體的雙閘極結構及其製作方法

Country Status (1)

Country Link
TW (1) TWI492334B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040222474A1 (en) * 2003-05-06 2004-11-11 Robert Chau Method for making a semiconductor device having a metal gate electrode
US20050059198A1 (en) * 2003-09-12 2005-03-17 Mark Visokay Metal gate MOS transistors and methods for making the same
US20090101984A1 (en) * 2007-01-17 2009-04-23 Samsung Electronics Co., Ltd. Semiconductor device having gate electrode including metal layer and method of manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040222474A1 (en) * 2003-05-06 2004-11-11 Robert Chau Method for making a semiconductor device having a metal gate electrode
US20050059198A1 (en) * 2003-09-12 2005-03-17 Mark Visokay Metal gate MOS transistors and methods for making the same
US20090101984A1 (en) * 2007-01-17 2009-04-23 Samsung Electronics Co., Ltd. Semiconductor device having gate electrode including metal layer and method of manufacturing the same

Also Published As

Publication number Publication date
TW201110273A (en) 2011-03-16

Similar Documents

Publication Publication Date Title
US8536040B1 (en) Techniques for using material substitution processes to form replacement metal gate electrodes of semiconductor devices with self-aligned contacts
KR101420482B1 (ko) 초박막 계면 유전체층에 대한 다층 소거 금속 게이트 스택
US8728900B2 (en) Integrating the formation of I/O and core MOS devices with MOS capacitors and resistors
TWI593103B (zh) 於鰭式場效電晶體半導體元件上形成受應力層之方法及其所產生之元件
US7183596B2 (en) Composite gate structure in an integrated circuit
TWI668868B (zh) 於取代閘極結構之上形成閘極蓋罩層之方法及包含該閘極結構和蓋罩層之半導體設備
US7456066B2 (en) Variable width offset spacers for mixed signal and system on chip devices
TWI408735B (zh) 半導體元件的製造方法
TWI429025B (zh) 製造半導體元件的方法與半導體元件
US9105692B2 (en) Method of fabricating an interconnection structure in a CMOS comprising a step of forming a dummy electrode
US20050287759A1 (en) Method and apparatus for a semiconductor device with a high-k gate dielectric
US8765588B2 (en) Semiconductor process
TW201714208A (zh) 半導體元件及其製作方法
US20110169097A1 (en) Cmosfet device with controlled threshold voltage and method of fabricating the same
US20120196432A1 (en) Method for Manufacturing Contact Holes in CMOS Device Using Gate-Last Process
JP2012515443A (ja) メモリデバイス及びメモリデバイスの形成方法
TWI663656B (zh) 具有金屬閘極之半導體元件及其製作方法
US8198685B2 (en) Transistors with metal gate and methods for forming the same
KR20130111174A (ko) 금속 게이트 반도체 디바이스 및 그 제조 방법
US8067806B2 (en) Gate structures of CMOS device and method for manufacturing the same
CN114446883A (zh) 半导体元件及其制作方法
JP2010062499A (ja) 半導体装置および半導体装置の製造方法
TWI555206B (zh) 積體電路及其製造方法
TWI492334B (zh) 互補式金氧半導體的雙閘極結構及其製作方法
JP2010040710A (ja) 半導体装置及びその製造方法