TWI490618B - 畫素結構 - Google Patents

Description

畫素結構

本發明是有關於一種畫素結構，且特別是有關於一種設置於可撓性基板上的畫素結構。

隨著顯示技術的突飛猛進，顯示器已從早期的陰極射線管(CRT)顯示器逐漸地發展到目前的平面顯示器(Flat Panel Display,FPD)。相較於硬質載板(例如是玻璃基板)所構成的平面顯示器，由於可撓性基板(例如是塑膠基板)具有可撓曲及耐衝擊等特性，因此近年來已著手研究將畫素結構製作於可撓性基板上的可撓式顯示器。

這樣的顯示器對外力衝擊必須具有良好的耐受性。不過，在落球試驗中發現現行的可撓式顯示器常常發生畫素結構破碎無法通過試驗。這也意味著，現行的這類產品在使用過程中若受到外力的撞擊，可能容易破裂而損壞。因此，現行可撓式產品的信賴性在衝擊的耐受性上仍需要改良。

本發明提供一種畫素結構，配置於可撓性基板上並且具有理想的耐衝擊性。

本發明提出一種畫素結構，包括一可撓性基板、一主動元件、一畫素電極、一電容電極、一第一絕緣層、一第 二絕緣層以及一墊高結構。主動元件配置於可撓性基板上。畫素電極配置於可撓性基板上，並且電性連接於主動元件。畫素電極具有多個畫素電極開口。電容電極配置於可撓性基板上，重疊於畫素電極。電容電極具有多個電容電極開口，對應於畫素電極開口。第一絕緣層配置於畫素電極與可撓性基板之間。第二絕緣層配置於畫素電極與電容電極之間，且主動元件設置於第二絕緣層與可撓性基板之間。墊高結構配置於可撓性基板上。墊高結構包括多個墊高柱以及一墊高圖案。墊高圖案覆蓋於該主動元件上而墊高柱分別位於畫素電極開口中。畫素電極部分地覆蓋於墊高圖案上而暴露出墊高柱。

根據本發明之一實施例，上述畫素結構更包括一輔助電極。輔助電極配置於可撓性基板與畫素電極之間，並且電性連接畫素電極。輔助電極具有多個輔助電極開口，對應於畫素電極開口以及電容電極開口。電容電極可選擇地位於輔助電極與畫素電極之間，且第一絕緣層位於輔助電極與電容電極之間。第一絕緣層具有一第一接觸開口，而第二絕緣層具有一第二接觸開口。第一接觸開口對應於第二接觸開口，且畫素電極透過第一接觸開口與第二接觸開口連接至輔助電極。或是，輔助電極位於電容電極與畫素電極之間，且第一絕緣層位於輔助電極與電容電極之間。

根據本發明之一實施例，上述第二絕緣層具有一接觸開口，使畫素電極透過接觸開口電性連接主動元件。

根據本發明之一實施例，上述第一絕緣層與第二絕緣 層位在墊高柱與可撓性基板之間。

根據本發明之一實施例，上述墊高圖案環繞畫素電極。

根據本發明之一實施例，上述主動元件包括一閘極、一通道層、一源極與一汲極。通道層電性絕緣於閘極，而源極與汲極連接於通道層。閘極連接至一掃描線，源極連接至一資料線，而汲極連接至畫素電極。源極、汲極與電容電極都設置於第一絕緣層與第二絕緣層之間。另外，閘極設置於第一絕緣層與可撓性基板之間。在一實施例中，電容電極位於第一絕緣層與可撓性基板之間。

基於上述，本發明的畫素結構將元件設置於可撓性基板上而具有可撓性。另外，本發明實施例的畫素結構中設置有多個不重疊導電電極的墊高柱。因此，本發明實施例的畫素結構在外力撞擊之下，這些墊高柱可以承受外力並且將外力導至可撓性基板，使導電電極不受外力衝擊而不容易發生破損。如此一來，本發明實施例的畫素電極可以具有理想的耐衝擊性。除了在試驗過程中，本發明實施例的畫素結構不容易損壞之外，在實際使用的過程中，本發明實施例的畫素結構同樣不容易碎裂而具有理想的信賴性。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1繪示為本發明一實施例的畫素結構的上視示意圖，而圖2為圖1的畫素結構沿剖線I-I’的剖面示意圖。請參照圖1與圖2，畫素結構100包括有一可撓性基板110、一主動元件120、一畫素電極130、一電容電極140、一輔助電極150、一第一絕緣層160、一第二絕緣層170以及一墊高結構180。主動元件120、畫素電極130、電容電極140、輔助電極150、第一絕緣層160、第二絕緣層170以及墊高結構180都配置於可撓性基板110上。第一絕緣層160配置於畫素電極130與可撓性基板110之間。第二絕緣層170配置於畫素電極130與電容電極140之間。另外，墊高結構180配置於可撓性基板110上，並包括多個墊高柱182以及一墊高圖案184。

在本實施例中，可撓性基板110上還設置有掃描線190與資料線192，以用來驅動主動元件120。詳言之，主動元件120設置於第二絕緣層170與可撓性基板110之間，並且包括有閘極G、通道層C、源極S與汲極D。通道層C位於閘極G上方，且第一絕緣層160位於閘極G與通道層C之間。源極S與汲極D連接於通道層C。閘極G連接於掃描線190，源極S連接於資料線192而畫素電極130則連接至汲極D。也就是說，主動元件120在此為一薄膜電晶體。

輔助電極150、電容電極140與畫素電極130依序地疊置於前一者上方。輔助電極150位於畫素電極130與可 撓性基板110之間，而電容電極140位於畫素電極130與輔助電極150之間。以電性上的連接關係而言，畫素電極130電性連接於主動元件120，而且電性連接於輔助電極150。

為了實現畫素電極130的連接關係，第二絕緣層170具有接觸窗172與接觸窗174，而第一絕緣層160具有接觸窗162。在此，接觸窗172暴露出主動元件120的汲極D，而接觸窗162與接觸窗174彼此對應並暴露出輔助電極150。因此，畫素電極130可以透過接觸窗172實體連接於汲極D而與汲極D導通，也可以透過接觸窗162與接觸窗174實體連接於輔助電極150而與輔助電極150導通。

另外，電容電極140與畫素電極130沒有實體上連接而彼此耦合，並且電容電極140與輔助電極150也沒有實體上連接而而彼此耦合。在本實施例中，電容電極140耦合於畫素電極130與輔助電極150的設計構成了儲存電容結構。電容電極140重疊於畫素電極130與輔助電極150的面積可以決定儲存電容值的大小。具體而言，電容電極140與輔助電極150的輪廓大致對應於畫素電極130的輪廓，藉以提高儲存電容值的大小而維持畫素結構100的顯示穩定性。

不過，本發明不以此為限。在其他實施例中，畫素電極130與電容電極140所構成的電容結構具有足夠電容值時，可以省略輔助電極150，而精簡整體結構設計。換言之，本實施例的畫素結構100僅是以具有輔助電極150的 設計來說明，但本發明並不限定畫素結構100中需要設置有電性連接於畫素電極130的輔助電極150。

以這些導體構件的疊置順序而言，掃描線190、閘極G、輔助電極150可以由相同的導體層構成，在此稱為第一導體層M1。資料線192、源極S、汲極D與電容電極140可以由相同的導體層構成，在此稱為第二導體層M2。畫素電極130則由另一導體層構成，在此稱為第三導體層M3。本實施例的畫素結構100中，這些膜層的堆疊順序依序為第一導體層M1、第一絕緣層160、第二導體層M2、第二絕緣層170、墊高結構180以及第三導體層M3。

為了清楚表示各膜層的圖案，圖3至圖8為圖1的畫素結構中各膜層的上視示意圖。請先參照圖1、2與3，第一金屬層M1位於第一絕緣層160與可撓性基板110之間並包括有掃描線190、閘極G與輔助電極150。掃描線190與閘極G彼此實體連接而電性連接在一起。另外，輔助電極150不與掃描線190實體連接也不與閘極G實體連接。因此，輔助電極150電性絕緣於掃描線190與閘極G。在本實施例中，輔助電極150具有多個輔助電極開口152，其分佈於輔助電極150的面積當中。

接著，請同時參照圖1、2與4，第一絕緣層160實質上覆蓋住第一導體層M1，並具有接觸窗162，其中接觸窗162暴露出輔助電極150。

由圖1、2與5可知，第二金屬層M2位於第一絕緣層160與第二絕緣層170之間並包括有資料線192、源極S、 汲極D與電容電極140。源極S實體連接於資料線192。在此，源極S與汲極D為彼此分離的兩個導體圖案。在圖2中，源極S與汲極D對應地連接於位在閘極G上方的通道層C。電容電極140沒有實體連接資料線192、源極S與汲極D，因此電性絕緣於資料線192、源極S與汲極D。在本實施例中，電容電極140與汲極D相隔一距離d使得第一絕緣層160中的接觸窗162位在距離d所定義的區域當中。如此，輔助電極150有一部份的面積不與電容電極140重疊而被接觸窗162暴露出來。另外，電容電極140具有多個對應於輔助電極開口152的電容電極開口142。

在圖1、2與6中，第二絕緣層170具有接觸窗172與接觸窗174。接觸窗172的位置對應於第二金屬層M2中的汲極D。接觸窗174則對應於第一絕緣層160的接觸窗162。因此，接觸窗174與接觸窗162共同地暴露出輔助電極150。

在圖1、2與7中，墊高結構180圍繞於畫素結構100的邊緣並且覆蓋於主動元件120上，而墊高柱182位於墊高結構180所圍設的面積當中。具體而言，墊高柱182的位置分別地位於電容電極開口142以及輔助電極開口152中。因此，墊高柱182與可撓性基板110之間實質上僅有第一絕緣層160與第二絕緣層170，而沒有任何的導體電極。

在圖1、2、8中，畫素電極130具有多個暴露出墊高柱182的畫素電極開口132。由於畫素電極130的製作步 驟晚於墊高結構180，因此畫素電極130局部地設置於墊高圖案184上。不過，在本實施例中，墊高柱182的頂部沒有被畫素電極130覆蓋。也就是說，墊高柱182的頂部沒有任何的導體材料，而被畫素電極130暴露出來。

在本實施例中，由於畫素結構100具有不與導體電極疊置的墊高柱182，畫素結構100受到外力撞擊時，外力將優先施加於墊高柱182而不容易施加於導電結構上。因此，畫素結構100中的導體構件，如畫素電極130、電容電極140與輔助電極150不容易因為外力撞擊而破損，這有助於提升畫素結構100的信賴性。另外，在以落球試驗檢測畫素結構100時，畫素結構100通過試驗的比率也可以提升，更可以提高畫素結構100的良率。

在前述實施例中，電容電極140與輔助電極150的配置關係僅是舉例說明之用，並非用以限定本發明。舉例而言，在一實施例中，畫素結構100可以省略輔助電極150。另外，在其他實施例中，電容電極140與輔助電極150的疊置關係可以互換。圖9繪示為本發明另一實施例的畫素結構的剖面示意圖。請參照圖9，畫素極構200實質上相似於畫素結構100，而兩者中相同的構件將採用相同的元件符號標示，不令贅述。具體而言，本實施例不同於前述實施例之處主要在於，電容電極240設置於可撓性基板110與輔助電極250之間。並且，輔助電極250位於電容電極240與畫素電極130之間。

在本實施例中，電容電極240例如與主動元件120的 閘極G同樣地由第一導體層M1製作而成，也就是位於第一絕緣層160與可撓性基板110之間。另外，電容電極240具有多個對應於畫素電極開口132的電容電極開口242，而墊高柱182位於電容電極開口242中。第一絕緣層160則位於電容電極240與輔助電極250之間。此時，電容電極240不與畫素電極130電性連接，因此第一絕緣層160可以不設置有被畫素電極130所覆蓋的開口。

輔助電極250實質上相同於源極S與汲極D，是由第二導體層M2所構成，並且具有多個對應於畫素電極開口132的輔助電極開口252，而墊高柱182也位於輔助電極開口252中。另外，第二絕緣層170位於畫素電極130與輔助電極250之間使畫素電極130透過第二絕緣層170的接觸窗174電性連接於輔助電極250。

在本實施例中，墊高柱182沒有疊置於導體電極上方而且畫素電極130沒有配置於墊高柱182的頂面。當畫素結構200在使用過程中或是在落球測試中受到外力撞擊時，外力會優先施加於墊高柱182而降低導體電極被撞擊的機率。因此，畫素結構200不容易發生因為外力衝擊導致導體電極破損而整個畫素結構200失能的問題，而具有理想的信賴性以及延長的使用壽命。

綜上所述，本發明實施例的畫素結構中設置有不與導體電極疊置的墊高柱。畫素結構受到外力撞擊時，這些墊高柱優先於其他構件承受外力，而可以降低其他構件因外力撞擊而損壞的可能。所以，本發明實施例的畫素結構具 有理想的耐衝擊性、信賴性以及使用壽命。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100、200‧‧‧畫素結構

110‧‧‧可撓性基板

120‧‧‧主動元件

130‧‧‧畫素電極

132‧‧‧畫素電極開口

140、240‧‧‧電容電極

142、242‧‧‧電容電極開口

150、250‧‧‧輔助電極

152、252‧‧‧輔助電極開口

160‧‧‧第一絕緣層

162、172、174‧‧‧接觸窗

170‧‧‧第二絕緣層

180‧‧‧墊高結構

182‧‧‧墊高柱

184‧‧‧墊高圖案

190‧‧‧掃描線

192‧‧‧資料線

C‧‧‧通道層

D‧‧‧汲極

d‧‧‧距離

G‧‧‧閘極

I-I’‧‧‧線

M1‧‧‧第一導體層

M2‧‧‧第二導體層

M3‧‧‧第三導體層

S‧‧‧源極

圖1繪示為本發明一實施例的畫素結構的上視示意圖，而圖2為圖1的畫素結構言剖線I-I’的剖面示意圖。

圖3至圖8為圖1的畫素結構中數個膜層的上視示意圖。

圖9繪示為本發明另一實施例的畫素結構的剖面示意圖。

100‧‧‧畫素結構

110‧‧‧可撓性基板

120‧‧‧主動元件

130‧‧‧畫素電極

132‧‧‧畫素電極開口

140‧‧‧電容電極

142‧‧‧電容電極開口

150‧‧‧輔助電極

152‧‧‧輔助電極開口

160‧‧‧第一絕緣層

162、172、174‧‧‧接觸窗

170‧‧‧第二絕緣層

180‧‧‧墊高結構

182‧‧‧墊高柱

184‧‧‧墊高圖案

C‧‧‧通道層

D‧‧‧汲極

d‧‧‧距離

G‧‧‧閘極

I-I’‧‧‧線

M1‧‧‧第一導體層

M2‧‧‧第二導體層

M3‧‧‧第三導體層

S‧‧‧源極

Claims (12)

1. 一種畫素結構，包括：一可撓性基板；一主動元件，配置於該可撓性基板上；一畫素電極，配置於該可撓性基板上，並且電性連接於該主動元件，其中該畫素電極具有多個畫素電極開口；一電容電極，配置於該可撓性基板上，重疊於該畫素電極並且該電容電極具有多個電容電極開口，對應於該些畫素電極開口；一第一絕緣層，配置於該畫素電極與該可撓性基板之間；一第二絕緣層，配置於該畫素電極與該電容電極之間，且該主動元件設置於該第二絕緣層與該可撓性基板之間；以及一墊高結構，配置於該可撓性基板上，該墊高結構包括多個墊高柱以及一墊高圖案，該墊高圖案覆蓋於該主動元件上而該些墊高柱分別位於該些畫素電極開口中，其中該畫素電極部分地覆蓋於該墊高圖案上而暴露出該些墊高柱。
2. 如申請專利範圍第1項所述之畫素結構，更包括一輔助電極，配置於該可撓性基板與該畫素電極之間，並且電性連接該畫素電極，其中該輔助電極具有多個輔助電極開口，對應於該些畫素電極開口以及該些電容電極開口。
3. 如申請專利範圍第2項所述之畫素結構，其中該電 容電極位於該輔助電極與該畫素電極之間，且該第一絕緣層位於該輔助電極與該電容電極之間。
4. 如申請專利範圍第3項所述之畫素結構，其中該第一絕緣層具有一第一接觸開口，該第二絕緣層具有一第二接觸開口，該第一接觸開口對應於該第二接觸開口，且該畫素電極透過該第一接觸開口與該第二接觸開口連接至該輔助電極。
5. 如申請專利範圍第2項所述之畫素結構，其中該輔助電極位於該電容電極與該畫素電極之間，且該第一絕緣層位於該輔助電極與該電容電極之間。
6. 如申請專利範圍第1項所述之畫素結構，其中該第二絕緣層具有一接觸開口，使該畫素電極透過該接觸開口電性連接該主動元件。
7. 如申請專利範圍第1項所述之畫素結構，其中該第一絕緣層與該第二絕緣層位在該些墊高柱與該可撓性基板之間。
8. 如申請專利範圍第1項所述之畫素結構，其中該墊高圖案環繞該畫素電極。
9. 如申請專利範圍第1項所述之畫素結構，其中該主動元件包括一閘極、一通道層、一源極與一汲極，該通道層電性絕緣於該閘極，該源極與該汲極連接於該通道層，該閘極連接至一掃描線，該源極連接至一資料線而該汲極連接至該畫素電極。
10. 如申請專利範圍第9項所述之畫素結構，其中該 源極、該汲極與該電容電極都設置於該第一絕緣層與該第二絕緣層之間。
11. 如申請專利範圍第9項所述之畫素結構，其中該閘極設置於該第一絕緣層與該可撓性基板之間。
12. 如申請專利範圍第9項所述之畫素結構，其中該電容電極位於該第一絕緣層與該可撓性基板之間。