TWI489769B - 混頻電路、積體電路裝置以及射頻通訊單元 - Google Patents

混頻電路、積體電路裝置以及射頻通訊單元 Download PDF

Info

Publication number
TWI489769B
TWI489769B TW099111461A TW99111461A TWI489769B TW I489769 B TWI489769 B TW I489769B TW 099111461 A TW099111461 A TW 099111461A TW 99111461 A TW99111461 A TW 99111461A TW I489769 B TWI489769 B TW I489769B
Authority
TW
Taiwan
Prior art keywords
input
circuit
resistor
mixing circuit
frequency
Prior art date
Application number
TW099111461A
Other languages
English (en)
Other versions
TW201126895A (en
Inventor
Federico Alessandro Fabrizio Beffa
Original Assignee
Mediatek Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mediatek Singapore Pte Ltd filed Critical Mediatek Singapore Pte Ltd
Publication of TW201126895A publication Critical patent/TW201126895A/zh
Application granted granted Critical
Publication of TWI489769B publication Critical patent/TWI489769B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/18—Modifications of frequency-changers for eliminating image frequencies

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Superheterodyne Receivers (AREA)
  • Transceivers (AREA)
  • Amplifiers (AREA)

Description

混頻電路、積體電路裝置以及射頻通訊單元
本發明涉及射頻接收技術，且特別涉及混頻電路、積體電路裝置以及射頻通訊單元。
於射頻(Radio Frequency，以下簡稱為RF)通訊接收器領域，接收器前端(front-end)電路之主要任務係處理天線接收之訊號以使後續接收器電路(舉例而言，解調變(demodulation)電路)對天線接收之訊號之處理更容易，其中天線耦接至接收器前端電路。一般地，此類前端電路包含低雜訊放大器(Low Noise Amplifier，以下簡稱為LNA)電路，用於放大已接收RF訊號，以及混頻電路用於執行頻率變換，將已放大RF訊號變換為低頻率之中頻或者基頻訊號。然後，可對中頻/基頻訊號濾波，以去除干擾(interfering)訊號等。
因為混頻電路輸出之中頻或基頻訊號之頻率一般遠低於已接收RF訊號之載波(carrier)頻率(fRF)，故接收鏈內之混頻電路以後之所有級，運作於低頻或者基頻頻率。此外，由於混頻電路之前之LNA電路或者混頻電路自身(若使用有源(active)混頻器)提供之放大，混頻電路之後之訊號位準(level)大於已接收RF訊號之訊號位準。因此，此低頻率/高訊號位準特性允許使用多種電路技術來實施接收鏈內之前端電路之後之各級。
然而，由於已接收RF訊號之高工作頻率與低訊號位準，僅僅少數電路技術可成功用於實施包含LNA電路與混頻電路之前端電路。LNA提供之放大於混頻電路/裝置之輸入增加訊號位準，因此，降低其抗雜訊要求。然而，眾所週知，完全整合之LNA選擇性較差。其結果是，LNA不僅放大需要之訊號分量，而且放大不需要之訊號分量，其中所述不需要之訊號分量之頻率接近於需要訊號分量之頻率。因此，LNA增益越高，對混頻電路線性(linearity)之要求越具有挑戰性。由於接收器前端之混頻器經常於三階截止點(third order intercept point，以下簡稱為IP3)指標遇到瓶頸(bottleneck)，因此，除二階截止點(second order intercept point，IP2)外，IP3亦為混頻電路之關鍵線性尺度之一。
請參考第1圖，第1圖係先前技術之以吉爾伯特正交混頻器(Gilbert quadrature mixer)100形式之混頻電路拓撲(topology)示意圖。吉爾伯特正交混頻器100包含一對吉爾伯特單元混頻器(Gilbert cell mixer)110與120。吉爾伯特單元混頻器110與120之輸入級分別包含輸入跨導(transconductance)級(圖中以Gm表示)115與125，用於將輸入訊號轉換為訊號電流，舉例而言，將來自前置(preceding)LNA或濾波器之輸入訊號轉換為訊號電流。然後，所述訊號電流被一組四個電晶體130斬波(chopped)，電晶體130將訊號電流之頻率下轉換(down-convert)為所需之中頻或基頻頻率。吉爾伯特正交混頻器100之輸出係以電流形式且一般地藉由電阻/電容(Resistor/ Capacitor，以下簡稱為RC)負載(未繪示)轉換為電壓，RC負載亦運作為低通濾波器(low-pass filter)。
此種先前技術之混頻器設計存在兩個較大限制。首先，混頻器之線性主要由輸入跨導級115與125限制；其次，輸出中存在電晶體130產生之閃爍雜訊(flicker noise，又稱1/f雜訊)。對於第一個限制，適應於手提式裝置(例如，行動電話聽筒等)之電流消耗之好的混頻器設計，要求輸入參考IP3值小於大約0dBV。使用輸入跨導級達不到這種嚴格之要求。對於上述指出之第二個限制，由於雙極電晶體(bipolar transistor)之閃爍雜訊明顯小於金氧半場效電晶體(Metal Oxide Semiconductor Field Effect Transistors，以下簡稱為MOSFET)之閃爍雜訊，故此限制對於雙極電晶體實施而言並不顯著。然而，對於互補式金氧半(Complementary Metal Oxide Semiconductor，以下簡稱為CMOS)實施，於輸出中閃爍雜訊之存在是一個值得注意的問題。
從閃爍雜訊方面考慮，雙極電晶體可能更適合於實施混頻電路，然而，高性能之雙極電晶體於其製造期間需要昂貴之處理步驟。因此，對於成本敏感之實施(例如，RF通訊接收器之前端電路內之實施)，如此高性能之雙極電晶體之製造過於昂貴。低成本之CMOS製程可用於生產較低性能之雙極電晶體。然而，此種較低性能之雙極電晶體無法運作於現代RF通訊接收器要求之千兆赫(Gigahertz)之頻率。
由於CMOS電晶體(例如，MOSFET)之閃爍雜訊與流入電晶體 之汲極偏置電流(drain bias current)成比例，故為克服吉爾伯特單元混頻器之CMOS實施中之閃爍雜訊問題，一種已知方法係抑制直流電流(Direct Current，以下簡稱為DC)流入開關電晶體。第2圖係先前技術之實例之之無源(passive)吉爾伯特型混頻器200之示意圖。如第2圖所示，耦接電容(coupling capacitors)260與開關電晶體230串聯，混頻器之輸出埠(output port)止於轉換阻抗式放大器(transimpedance amplifier)240與250，轉換阻抗式放大器240與250亦運作為低通濾波器。以此方式，耦接電容260保證無DC偏置電流流入開關電晶體230，從而顯著降低混頻器之輸出埠之閃爍雜訊之存在。轉換阻抗式放大器用於將開關電晶體230之源極/汲極電勢(source/drain potential)保持於已知電勢。然而，由於此混頻器設計仍然包含輸入跨導級210、220，因此，奇次諧波失真(odd-order distortion)問題與較差線性問題仍然存在。
為克服如第1圖所示之典型吉爾伯特單元混頻器設計之閃爍雜訊問題，第3圖係先前技術之另一方法之實例之混頻電路300之示意圖。第3圖之混頻電路300包含有源之兩倍本振-本振(Local Oscillator，以下簡稱為LO)混頻器，其中開關340直接連接至輸入跨導級310，且開關340之頻率鎖定為兩倍於輸出電晶體330需要之LO頻率。以此方式，輸出電晶體330之閃爍雜訊不會存在於混頻電路之輸出。反之，開關340之閃爍雜訊確實存在於輸出中，但作為可被抑制之共同模式(common mode)雜訊而存在。然而，混頻電路300仍然包含輸入跨導級310，因此奇次諧波失真問題與較差線性問題仍然存在。
第4圖係先前技術之又一實例之混頻電路400之示意圖。對於第1-3圖中所示之每一已知混頻電路，奇次諧波失真且特別是IP3主要受到輸入跨導級之限制。於第4圖之混頻電路400中無輸入跨導級。代替為：電容410用於將開關電晶體直接連接於作為前置LNA之負載之電感電容(inductor-capacitor，以下簡稱為LC)槽(tank)420。重要的是，電容410係LC槽420之組成部分(constituent part)，而不僅僅用作耦接電容。以此方式，其阻抗(impedance)與幅度(magnitude)均相對較大且可於互相正交之I通道與Q通道之間提供一些隔離(isolation)。為保持轉換阻抗式放大器440之雜訊貢獻(contribution)較低，需要所述隔離。此外，並聯共振(parallel resonance)以等於LC槽420之品質因數(quality factor)之倍數放大來自LNA之訊號電流。與第1-3圖之混頻電路相較，由於混頻電路400之輸入級僅包含無源分量，因此其線性僅受開關電晶體430與轉換阻抗式放大器之限制，故混頻電路400之線性得以提高。
第4圖之混頻電路400之問題係LC槽420要求包含一電感。於半導體製造製程中，包含電感等器件之類比電路並不與數位電路以相同方式進行規模改進(scale with improvements)。因此，電感等類比器件之存在，對於積體電路裝置之降低電路大小、封裝(footprint)等之能力而言係相當大的負擔。
有鑒於此，本發明特提供混頻電路、積體電路裝置以及射頻通訊單元。
根據本發明之一實施例，一種混頻電路，包含：輸入級與頻率轉換級。輸入級將接收於混頻電路之輸入之輸入電壓訊號轉換為至少一電流訊號。頻率轉換級包含至少一開關元件，用於將所述至少一電流訊號之訊號分量自輸入頻率轉換為輸出頻率。其中輸入級包含至少一電阻，連接於混頻電路之輸入與至少一開關元件之間，且所述至少一開關元件與至少一電阻配置為使得至少一開關元件包含「打開」電阻，其中「打開」電阻之電阻率以一倍數小於與其連接之至少一電阻之電阻率。
根據本發明之另一實施例，一種積體電路裝置包含混頻電路。混頻電路包含輸入級與頻率轉換級。輸入級將接收於混頻電路之輸入之輸入電壓訊號轉換為至少一電流訊號。頻率轉換級，包含至少一開關元件，用於將所述至少一電流訊號之訊號分量自輸入頻率轉換為輸出頻率。其中輸入級包含至少一電阻連接於混頻電路之輸入與至少一開關元件之間，以及所述至少一開關元件與至少一電阻配置為使得至少一開關元件包含「打開」電阻，其中「打開」電阻之電阻率以一倍數小於與其連接之該至少一電阻之電阻率。
根據本發明之又一實施例，一種射頻通訊單元，包含混頻電路。混頻電路包含輸入級與頻率轉換級。輸入級將接收於混頻電路之輸入之輸入電壓訊號轉換為至少一電流訊號。頻率轉換級，包含至少一開關元件，用於將所述至少一電流訊號之訊號分量自輸入頻率轉換為輸出頻率。其中輸入級包含至少一電阻連接於混頻電路之輸入與至少一開關元件之間，以及所述至少一開關元件與至少一電阻配置為使得至少一開關元件包含「打開」電阻，其中「打開」電阻之電阻率以一倍數小於與其連接之該至少一電阻之電阻率。
以上所述之混頻電路、積體電路裝置以及射頻通訊單元，可對已接收訊號更有效地執行頻率變換，而不帶來通常由輸入跨導級引入之失真，並且不需要晶載電感線圈或者類似器件。以此方式，此種混頻電路具有更高的擴展性，並可於其自身與其他整合之晶載子區塊之介面提供更低更好之預設阻抗。
於說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解，硬體製造商可能會用不同的名詞來稱呼同樣的元件。本說明書及後續的申請專利範圍並不 以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的準則。於通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。另外，「耦接」一詞在此係包括任何直接及間接的電氣連接手段。因此，若文中描述一第一裝置耦接於一第二裝置，則代表該第一裝置可直接電氣連接於該第二裝置，或透過其他裝置或連接手段間接地電氣連接至該第二裝置。
下文以RF通訊接收器前端混頻電路為例描述本發明之實施例。然而，熟悉此項技藝者應可理解此處描述之本發明之精神可實施於任一類型之混頻電路。於各種應用中，採取依下文中描述之實施例之混頻電路可對已接收訊號更有效地執行頻率變換，而不帶來通常由輸入跨導級引入之失真，並且不需要晶載(on-chip)電感線圈(coil)或者類似器件。以此方式，此種混頻電路具有更高的擴展性(scalability)，並可於其自身與其他整合之晶載子區塊(sub-blocks)(例如，前置LNA子區塊)之介面(interface)提供更低更好之預設阻抗。
請參考第5圖，第5圖係RF通訊單元之一實例之方塊圖，其中RF通訊單元有時也意指為蜂窩通訊(cellular communication)環境中之移動用戶(Mobile Subscriber，MS)單元或者第3代合作夥伴計畫(3rd Generation Partnership Project，3GPP)通訊系統中之使用者設備(User Equipment，UE)。RF通訊單元500包含天線502，天線502 最好耦接至雙工濾波器(duplex filter)/天線開關(antenna switch)504，以於RF通訊單元500之接收與發送(transmit)鏈之間提供隔離。
接收鏈包含接收器前端電路506，接收器前端電路506包含一帶通濾波器(band-pass filter)，下文描述之實施例之LNA與混頻電路用於有效提供接收、濾波與中頻或基頻之頻率轉換。接收器前端電路506串聯耦接至訊號處理模組508。訊號處理模組508之輸出提供至適合輸出裝置510，例如螢幕(screen)或平板顯示器(flat panel display)。接收鏈亦包含耦接至控制器514之已接收訊號強度指示(Received Signal Strength Indicator，以下簡稱為RSSI)電路512，控制器514保持所有用戶單元控制。因此控制器514可自已恢復(recovered)資訊中接收位元錯誤率(Bit Error Rate，BER)或訊框錯誤率(Frame Error Rate，FER)資料。控制器514亦耦接至接收器前端電路506與訊號處理模組508，其中訊號處理模組508通常由數位訊號處理器(Digital Signal Processor，DSP)530實現。控制器514亦耦接至記憶體裝置516，記憶體裝置516選擇性儲存操作範圍(operating regime)，例如解碼/編碼功能、同步方式(synchronisation pattern)、碼序列(code sequence)、RSSI資料等。定時器(timer)518耦接至控制器514，以控制RF通訊單元500內之操作(含時訊號之發送或接收)之時序(timing)。
對於發送鏈，大體上包含輸入裝置520，例如小鍵盤(keypad)，透過發送器/調變電路(transmitter/modulation circuitry)522與功率放 大器(power amplifier)524串聯耦接至天線502。發送器/調變電路亦包含依據本實施例之描述之混頻電路，所述混頻電路將基頻發送訊號上轉換為RF訊號，以由功率放大器524放大並自天線502輻射出去(radiating)。發送鏈內之訊號處理模組508可採用不同於接收鏈內之處理器之實施。此外，如第5圖中所示，訊號處理模組508可用於處理發送與接收訊號兩者。具體地，RF通訊單元500內之各種器件可實施為分離(discrete)或整合器件形式，具有僅僅用於特定應用(application-specific)或設計選擇之最好(ultimate)結構。
請參考第6圖，第6圖係本發明之實施例之前端電路600之示意圖。前端電路600例如可用於實施第5圖之RF通訊單元500之寬頻(broadband)接收器前端電路506。前端電路600包含用於放大已接收RF訊號之LNA 610，舉例而言，已接收RF訊號可為RF通訊單元500之天線502接收之訊號。前端電路600更包含混頻電路620，用於執行頻率變換，將LNA 610輸出之已放大訊號變換為較低頻率之中頻或者基頻訊號。然後，由中頻/基頻電路630對自混頻電路620輸出之中頻/基頻訊號執行基頻放大與濾波等操作。
請參考第7圖，第7圖係本發明實施例之混頻電路700之簡圖。混頻電路700用於將已接收訊號之輸入頻率變換為輸出頻率，例如可用於實施第6圖之混頻電路620。舉例而言，對於RF接收器前端內之混頻器之情形，混頻電路700可用於將已接收訊號之RF頻率變換為中頻或者基頻頻率。如圖中所示，混頻電路700設置於積體電路裝置 702內。
混頻電路700包含輸入級710，用於將接收於混頻電路之輸入705之輸入電壓訊號轉換為至少一電流訊號；以及頻率轉換級720，用於將所述至少一電流訊號之訊號分量自輸入頻率轉換為輸出頻率。對於第7圖中之實施例，輸入級710用於自混頻電路之輸入705接收差分(differential)輸入電壓訊號，且將已接收差分輸入電壓訊號轉換為至少一差分電流訊號。此外，第7圖之混頻電路700用於輸出同相(In-phase，I)訊號分量745與正交(Quadrature，Q)訊號分量755。因此，頻率轉換級包含位於混頻電路700之同相通道740之第一頻率轉換電路與位於混頻電路700之正交通道750之第二頻率轉換電路。請注意，本發明並不限於差分混頻器之實施方式，亦可應用於單平衡混頻器(single balanced mixer)之實施方式。此外，本發明並不限於實施於複數混頻器(complex(I/Q)mixer)之實施方式。
每一頻率轉換電路包含兩對交錯耦合(cross-coupled)開關元件722與724。更特別地，第7圖所示之混頻電路之每一頻率轉換電路包含一吉爾伯特單元混頻電路。此外，第7圖所示之輸入級710用於將已接收差分輸入電壓訊號轉換為第一同相差分電流訊號與第二正交差分電流訊號。因此，每一頻率轉換電路用於自輸入級710接收相應差分電流訊號且用於將至少一差分電流訊號之訊號分量自輸入頻率(舉例而言，RF頻率)轉換為輸出頻率(舉例而言，基頻或中頻頻率)。藉由依據開關訊號使用開關元件722與724對已接收電流訊號斬波之 方式，每一頻率轉換電路將各自的電流訊號自輸入頻率轉換為輸出頻率。對於圖示之實施例，開關訊號藉由反相(opposing)LO訊號723與725來提供，其中LO訊號723與725(例如，彼此相差180度之LO訊號)分別提供至開關元件722與724之閘極端(terminal)。
於此實例中，輸入級710包含連接於混頻電路之輸入705與頻率轉換級720之至少一開關元件之間之至少一電阻。如第7圖所示之實例，輸入級包含第一對電阻712與第二對電阻714。第一對電阻712之每一電阻連接於混頻電路之輸入705與同相通道740之頻率轉換電路內之一對交錯耦合開關元件722與724之間，第二對電阻714之每一電阻連接於混頻電路之輸入705與正交通道750之頻率轉換電路內之一對交錯耦合開關元件722與724。以此方式，第一對電阻712用於為同相通道740之頻率轉換電路提供第一差分電流訊號，而第二對電阻714用於為正交通道750之頻率轉換電路提供第二差分電流訊號。
頻率轉換級720之開關元件(如第7圖所示之包含同相通道740之頻率轉換電路內之兩對交錯耦合開關元件722與724以及正交通道750之頻率轉換電路內之兩對交錯耦合開關元件722與724)與輸入級710之電阻712與714配置為使得頻率轉換級之開關元件722與724包含一「打開」(turn-on)電阻(即開關元件打開或切換為‘ON’時，電流可從其流過之電阻)。「打開」電阻之電阻率至少以一倍數(factor)小於分別於其連接之輸入電阻712與714之電阻率。
利用一階近似(first order approximation)，MOSFET實施之混頻器之混頻器核心開關之「打開」電阻(RON)可表述為：
其中，W為有效電晶體通道寬度，L為有效通道長度，K’為跨導係數，Vgs為加載於電晶體之閘極-源極電壓以及Vt為臨界電壓(threshold voltage)。理想情況下，電阻(RON)值與輸入電阻(R1)值之比率α應趨向於零(於數學表達上)，同時R1具有需要之有限值(finite value)。由於與實際電晶體相關之寄生效應(parasitic effects)，實際上並達不到此理想狀況。事實上，以目前之技術水平，實際實施時，比率α值限制為大約1/5至1/10。更小的比率α值會導致強烈之寄生效應，使得混頻器之雜訊性能開始下降，而對線性之改善卻很小。然而，為達到需要之效果(以下詳細描述)，值得注意的是，頻率轉換級之開關元件722與724包含「打開」電阻，此「打開」電阻之電阻率至少為分別與其連接之輸入電阻712與714之值之一半。
比率α之理想值取決於系統制約(system constraint)以及雜訊與線性相對之重要性。因此，特定電路之理想值需要藉由實驗及/或模擬來找到。類似地，對於同一應用，當未來技術發展時，理想值會變小。
若用於頻率轉換級之開關元件722與724之「打開」電阻(RON)非常小之條件下(舉例而言，其電阻率以一倍數小於輸入級電阻(R1))，與電阻連接之開關元件之節點可被認為是虛擬地(virtual ground)，其中，於圖示之實例中，所述節點包含一對交錯耦合開關元件722與724之源極節點726。其結果是，於輸入705接收之電壓訊號藉由電阻712與714向電流訊號之轉換係高度線性(highly linear)。以此方式，通常由先前技術電路之輸入跨導級引入之失真被大體上消除。
此外，電阻712與714可用於將混頻電路700之輸入阻抗設定為合適之預定值。以此方式，於混頻電路700包含大型整合晶載系統(例如第6圖之接收器前端電路)之子區塊之情況下，此設定混頻電路700之輸入阻抗之能力可用於設定前置子區塊之負載阻抗，舉例而言，第6圖之接收器前端電路之LNA 610。
混頻器配置之另一優點為，若轉換阻抗式放大器之回饋電阻實施為利用同類型之電阻(例如，非矽化之P+多晶矽電阻(non-silicided P+ polysilicon resistors))來實施輸入級，則利用一階近似，混頻器之增益可由同類型之兩個電阻之比率決定。此舉使得增益為較好之受控係數且於不同部分之間變動(variation)較小。
重要地，至少一實例之混頻電路使得實施具有良好線性特性且於相鄰電路(例如前置LNA電路)之介面提供低而良好之預設阻抗之無電感混頻電路成為可能。其結果是，將此種混頻電路整合為作為大型晶載系統之一部分(例如，整合晶載RF接收器前端)之積體電路裝置之操作，可實現不使用電感或類似器件且不影響系統整合規模 (scalability)。此外，與一些實例中，不需要有源輸入跨導級，意味著通常消耗於先前技術之混頻電路之輸入跨導級之功率可重分配於系統內之其他子區塊，例如，於RF接收器前端系統內之前置LNA或基頻轉換阻抗式放大器。因此，包含此混頻電路之更低功率之整合系統電路係可實現的。
對於圖示之實例，頻率轉換級720之開關元件722與724包含深受閃爍雜訊之影響之MOSFET。因此，第7圖之混頻電路700更包含耦接電容716，耦接電容716降低流入頻率轉換電路之MOSFET型開關元件722與724之DC電流。由於MOSFET之閃爍雜訊與流入電晶體之汲極偏置電流成比例，流入之DC電流之降低亦可降低由MOSFET型開關元件722與724引起之閃爍雜訊。電阻712與714更起到隔離混頻電路700之同相通道740與正交通道750之作用，以使轉換阻抗式放大器之雜訊不被顯著放大。
耦接電容716之另一優點為，其於設定混頻器轉換阻抗式放大器之共同模式電壓(common-mode voltage)時，具有很大靈活性。後者之設定可獨立於前置系統子區塊(舉例而言，LNA電路)之輸出DC偏置電壓。實質上，每一耦接電容716之兩個平板可具有任意DC偏置電壓。
混頻電路之輸出埠終結於包含轉換阻抗式放大器732與734之跨阻抗級730，轉換阻抗式放大器732與734用於將開關電晶體之源極/ 汲極電勢保持為已知電勢且亦運作為低通濾波器。
請參考第8圖，第8圖係根據另一實例之混頻電路800之示意圖。自第7圖，且設想開關元件722與724之「打開」電阻非常小(舉例而言，「打開」電阻之電阻率值分別以一倍數小於與其連接之電阻712與714之電阻率)，提出之第8圖之混頻器配置包含基於類似於標準反向運算放大器(inverting operational amplifier，op-amp)之放大器電路，其主要差別為頻率變換由開關元件822與824執行。如第8圖所示，提出之混頻器配置之特性可於多個頻率轉換級820之輸出之間共享跨阻抗級830，因此，允許多個輸入通道之結合。於轉換阻抗式放大器之中頻或基頻頻率，虛擬地起加法結點(summing junction)之作用，其中，所有通道之訊號(以電流形式)相加。由於除單個有源通道之外，所有通道具有零訊號電流，故加法結點實際可用作多工器。
先前技術之多通道接收器之共享子區塊將所有LNA之輸出結合至單個混頻器之輸入，舉例而言，可用於蜂窩式基地台或者節點B。以此方式，包含混頻器在內之接收鏈內之所有子區塊，可共享於所有接收通道之間。然而，此方法之缺點為，對於多個LNA與單個混頻器整合於單個積體電路裝置內之整合接收器電路，每一LNA需要放置於大體接近於積體電路裝置之輸入銲墊(pads)，以儘可能地降低雜訊。於較多數目之接收通道之接收器中，實體制約意味著不可能將所有LNA置於接近於混頻器。其結果是，至少一些LNA之輸出需要經過較長距離，對這些LNA輸出引起較大電容性負載，使得無電感設 計技術較難使用。
對於第8圖所示之實例，混頻電路800包含兩個輸入訊號通道840與850，兩通道分別包含輸入805與807，用於自LNA 845與855接收輸入電壓訊號。混頻電路800之每一訊號通道840與850包含輸入級810，輸入級810連接於混頻電路800之各自的輸入805、807與頻率轉換級820之間。每一通道之輸入級810包含至少一電阻812，連接於各自的輸入805、807與相應頻率轉換級820之一對交錯耦合開關元件822與824之間。於頻率轉換級820之輸出之跨阻抗虛擬地860處重組不同通道，而不是於LNA之輸出處重組不同通道。此處，頻率轉換級820之開關元件822與824亦運作為解多工器(de-multiplexer)開關。為實現此目的，對於除有源通道外之所有通道，開關元件822與824之電晶體之閘極偏置接地，以使有源LNA與接收器之其余部分基本隔離。因此，對於圖示之實例，當訊號通道840係有源通道，對於其他所有通道而言(例如，對於圖示之實例中，包含訊號通道850)，開關電晶體之閘極偏置通過開關865接地。訊號通道850之LO訊號857亦被停止(halted)。
藉由第8圖所示之安排提供之優點為於每一LNA與其各自的混頻電路之間可保持較短之實體連接，因此，保證任一寄生電容皆具有很小值，因此降低雜訊拾取之風險。其結果是，與通道結合之傳統方法相比，此種安排明顯更加有益於無電感接收器設計。藉由於頻率轉換級820之輸出之跨阻抗虛擬地處結合通道，被結合之訊號包含較低 之中頻或基頻頻率。如此，所述訊號可經過較遠距離，而僅有較小性能下降之風險。
此種組合多通道之潛在缺點為每一通道需要各自之輸入級810與頻率轉換級820。於實際設計中，為避免大的正交錯誤，LO除頻器(frequency divider)可能亦需要複製(replicate)。然而，與無電感安排之優點相比，於此積體電路設計中，此為一個小的缺陷(penalty)。
為簡單起見，圖中顯示單端(single ended)LNA與單平衡混頻器。然而，第8圖之安排亦可應用於完全差分設計。此外，第8圖所示之混頻電路用於對兩個通道執行頻率轉換，應可理解，亦可採用所述混頻電路對多於兩個通道執行頻率轉換。
請參考第9圖，第9圖係根據本發明之又一實施例之混頻電路900之示意圖。對於第9圖之混頻電路900，輸入級910包含連接於輸入級910之輸入電阻912與頻率轉換級920之開關元件922與924之間之中間開關元件915。輸入級910之中間開關元件915用於鎖定於兩倍於開關元件922與924之頻率。應可理解，中間開關元件915之開關頻率亦可為至少兩倍於開關元件922與924之頻率。自跨阻抗級930輸出訊號。第10圖係根據本發明之實施例之開關控制訊號之示意圖，其中開關控制訊號LOQ 940、LOI 950與兩倍LO(2LO)960分別用於控制頻率轉換級920之開關元件922與924以及中間開關元件915。以此方式，因為當開關控制訊號LOI 950之極性改變時，I通道之開關 元件924不載送電流，故頻率轉換級開關元件922與924之閃爍雜訊不會出現於混頻電路之輸出。在中間開關元件915之幫助下，所有電流被引導(steered)至Q通道。相似地，當開關控制訊號LOQ 940極性改變時，Q通道開關元件924不傳導(conduct)任何訊號且在中間開關元件915之幫助下，所有電流被引導至I通道。當所有開關元件924傳導電流時，由於開關元件924於其開關瞬間(transients)對輸出僅貢獻(contribute)雜訊，故增加之中間開關元件915可抑制電晶體產生之上述雜訊。
中間開關元件915之閃爍雜訊確實出現於混頻電路900之輸出，但其作為可被抑制之共同模式雜訊出現。因為每一中間開關元件915之雜訊於等量時間內被引導至放大器之正輸出節點與負輸出節點，故閃爍雜訊作為共同模式訊號出現於轉換阻抗式放大器之輸出。由於LO訊號頻率比閃爍雜訊訊號改變之頻率快幾個數量級(orders of magnitude)，故對於每一實用之目的，可認為出現於放大器之正輸出節點之雜訊訊號與出現於放大器之負輸出節點之雜訊訊號相等。借助於具有較好共同模式拒帶特性(common-mode rejection)之中頻/基頻濾波器，可容易抑制此共同模式雜訊。舉例而言，基於運算放大器之濾波器僅使差分模式訊號通過。共同模式訊號顯著減小。
第9圖之安排提供之又一優點為，於輸入級910內僅需要提供一對電阻912，用於為混頻電路900之同相通道與正交通道二者提供電流訊號。藉由中間開關元件915提供同相通道與正交通道之間之隔 離。與兩個通道使用獨立電阻之實施相比，於兩個通道之間共享輸入級電阻可改善同相通道與正交通道之間之正交幅度匹配。
如第9圖所示之差分混頻電路中，應可注意，此實例可等同實施於單平衡混頻電路內。
對於以上描述之各種實例，頻率轉換級720、820與920不僅將特定輸入頻率之訊號分量轉換為需要之基頻或中頻頻率，而且其亦將頻率接近於輸入頻率之奇次諧波之任一訊號分量轉換為需要之基頻或中頻頻率。這是由於由混頻電路之輸入級提供之電流訊號被頻率轉換級之開關元件斬波，其中，所述開關元件之波型函數(waveform)在數學上可描述為幅度為‘1’、週期為T=1/fLO(fLO係波型之LO頻率，輸入電流被所述波型斬波)之方波(square wave)。此函數之傅立葉級數展開(Fourier series expansion)包含基準(fundamental)頻率fLO之所有奇次諧波。於接收器中，每一諧波產生被稱為「虛擬響應」(spurious response)之現象。由於此虛擬頻率之干擾訊號可能影響需要訊號之接收，故必須儘可能地抑制所述虛擬響應。傳統地，抑制虛擬響應一般藉助於濾波器來實施。然而，於無電感電路中，例如此處描述之任一混頻電路，舉例而言，不使用電感之LNA與混頻電路之間，不可能「晶載」實施充分選擇性濾波器。
依據一些實施例，混頻電路之每一輸入級電阻配置為於一個或多個奇次諧波頻率提供傳輸零點，以用於鎖定(toggling)頻率轉換級之 開關元件之頻率。舉例而言，請參考第11圖，第11圖係輸入級之一實施例之示意圖，例如可用於實施第7、8圖及/或第9圖之混頻電路之電阻712、714、812、912。所述輸入級包含無源RC網路1000，用於於頻率轉換級開關元件之開關頻率之奇次諧波提供傳輸零點，以及包含聚合至需要之電阻(R1)之低頻特性。以此方式，已接收輸入訊號內之位於開關頻率之奇次諧波之不需要之訊號分量大體上被傳輸零點阻擋。
對於圖示之實例，RC網路1000包含雙T(Twin-T)RC濾波網路電路，其中R*(1+rho)=R1。於差分混頻器之情況下，雙T之接地(ground connections)可替換為對稱面(symmetry plane)接地。應可注意，每一輸入級可包含多個級聯雙T網路電路或其他RC網路，用於於頻率轉換級之開關元件(開關元件722、724、822、824、922、924)之開關頻率之多個奇次諧波提供傳輸零點。
應可注意，以上之實例並不限於應用於RF通訊單元接收器內，其亦可應用於需要混頻電路之任一電路應用，舉例而言，採用依據本發明之混頻電路可實施於偏移式鎖相迴路(offset-PLL)、多迴路式鎖相迴路(multi-loop-PLL)、柯斯塔迴路(Costas loop)等。此外，熟悉此項技藝者應可理解，於其他應用中，依據本發明之精神，可使用類似功能/電路/裝置及/或其他技術來實施。
因此，此處之實例提供之混頻電路可實施為無電感混頻電路並具 有良好之線性特性，且可於相鄰電路(例如前置LNA電路)之介面提供低與良好之預設阻抗。其結果是，此類混頻電路可整合為積體電路裝置，舉例而言，大規模晶載系統(例如整合晶載RF接收器前端)之一部分，可實現不使用電感或類似器件，因此，可提高系統之整合規模。此外，於一些實例中，不需要有源輸入跨導級，意味著通常消耗於先前技術混頻電路之輸入跨導級內之功率可重分配至系統內之其他子區塊，例如RF接收器前端系統內之前置LNA或基頻轉換阻抗式放大器。因此，可實現包含此混頻電路之較小較低功率整合系統/電路。
應可注意，上述提及之實例可被任一包含混頻電路之積體電路之製造商所使用，舉例而言，聯發科技(MediaTekTM)無線手機及/或無線連接家族產品。亦可注意，舉例而言，半導體製造商可將上述設計用於獨立(stand-alone)裝置(例如整合前端電路)或特殊應用積體電路(application-specific integrated circuit，ASIC)及/或其他子系統元件。
應可理解，為清楚起見，參考特定功能單元或裝置或電路來描述本發明之實施例。然而，應可注意，於不脫離本發明之精神之前提下，不同功能單元或裝置或電路(舉例而言，對於跨導電路)可採用任一適合之功能分佈。因此，特定功能單元之參考僅看作用於提供描述之功能之適合裝置之參考，而不表示嚴格邏輯或實體結構或組織。
可使用任一合適之形式實施本發明，且因此可使用任一合適方式 實體地、功能地或邏輯地實施本發明之實施例之元件或器件。事實上，功能可實施於單個單元、多個單元或者其他功能單元之一部分。
雖然使用一些實施例描述本發明，其並不意為本發明限定於此處描述之特定形式。本發明之範圍由後續之申請專利範圍界定。此外，雖然本發明之特性係使用特定實施例進行描述，熟悉此項技藝者可注意到，依據本發明之實施例之各種特性可組合。於申請專利範圍中，「包含」一詞並不排除其他元件或步驟之存在。
此外，雖然單獨列出，多個裝置、元件或方法步驟可實施為，舉例而言，單個單元或器件。此外，雖然各個特性可描述於申請專利範圍之不同申請項中，其亦可組合，以及包含於申請專利範圍之不同申請項中之各個特性並非意味著其不可組合或其組合不利。同樣，包含於統一申請項中之特性並非意為將此特性限制於此申請項中，相反，其亦可等效應用於申請專利範圍之其他申請項中。
此外，申請專利範圍之特性之順序並不意為所述特性係按照某一特定順序來執行。此外，單數描述並不排除多個。因此，「一」、「第一」、「第二」等詞彙並不排除多個。
因此，以上描述之混頻電路，可大體上減輕先前技術之安排存在的至少一個或多個缺點。
以上所述僅為本發明之較佳實施例，舉凡熟悉本案之人士援根據本發明之精神所做之等效變化與修飾，皆應涵蓋於後附之申請專利範圍內。
100‧‧‧吉爾伯特正交混頻器
110、120‧‧‧吉爾伯特單元混頻器
115、125、210、220、310‧‧‧輸入跨導級
130‧‧‧電晶體
200‧‧‧無源吉爾伯特型混頻器
230、430‧‧‧開關電晶體
240、250、440、732、734‧‧‧轉換阻抗式放大器
260‧‧‧耦接電容
300、400、620、700、800、900‧‧‧混頻電路
330‧‧‧輸出電晶體
340、865‧‧‧開關
410‧‧‧電容
420‧‧‧LC槽
500‧‧‧RF通訊單元
502‧‧‧天線
504‧‧‧雙工濾波器/天線開關
506‧‧‧接收器前端電路
508‧‧‧訊號處理模組
510‧‧‧輸出裝置
512‧‧‧RSSI電路
514‧‧‧控制器
516‧‧‧記憶體裝置
518‧‧‧定時器
520‧‧‧輸入裝置
522‧‧‧發送器/調變電路
524‧‧‧功率放大器
530‧‧‧DSP
600‧‧‧前端電路
610、845、855‧‧‧LNA
630‧‧‧中頻/基頻電路
702‧‧‧積體電路裝置
705、805、807‧‧‧輸入
710、810、910‧‧‧輸入級
712、714、812、912‧‧‧電阻
716‧‧‧耦接電容
720、820、920‧‧‧頻率轉換級
722、724、822、824、922、924‧‧‧開關元件
723、725、857‧‧‧LO訊號
726‧‧‧源極節點
730、830、930‧‧‧跨阻抗級
740‧‧‧同相通道
745‧‧‧同相訊號分量
750‧‧‧正交通道
755‧‧‧正交訊號分量
840、850‧‧‧訊號通道
860‧‧‧跨阻抗虛擬地
915‧‧‧中間開關元件
940、950‧‧‧開關控制訊號
960‧‧‧2LO
1000‧‧‧RC網路
第1圖係先前技術之混頻電路拓撲之實施例之吉爾伯特正交混頻器之示意圖。
第2圖係先前技術之實例之無源吉爾伯特型混頻器之示意圖。
第3圖係先前技術之另一方法之實例之混頻電路之示意圖。
第4圖係先前技術之又一實例之混頻電路之示意圖。
第5圖係RF通訊單元之一實例之方塊圖。
第6圖係本發明之實施例之前端電路之概圖。
第7圖係本發明實施例之混頻電路之簡圖。
第8圖係根據另一實例之混頻電路之示意圖。
第9圖係根據本發明之又一實施例之混頻電路之示意圖。
第10圖係根據本發明之實施例之開關控制訊號之示意圖。
第11圖係輸入級之一實施例之示意圖。
700‧‧‧混頻電路
702‧‧‧積體電路裝置
705‧‧‧輸入
710‧‧‧輸入級
712、714‧‧‧電阻
716‧‧‧耦接電容
720‧‧‧頻率轉換級
722、724‧‧‧開關元件
723、725‧‧‧LO訊號
726‧‧‧源極節點
730‧‧‧跨阻抗級
732、734‧‧‧轉換阻抗式放大器
740‧‧‧同相通道
745‧‧‧同相訊號分量
750‧‧‧正交通道
755‧‧‧正交訊號分量

Claims (25)

  1. 一種混頻電路，包含：一輸入級，用於將接收於該混頻電路之一輸入之一輸入電壓訊號轉換為至少一電流訊號；以及一頻率轉換級，包含至少一開關元件，用於將該至少一電流訊號之一訊號分量自一輸入頻率轉換為一輸出頻率；其中該輸入級包含至少一電阻，連接於該混頻電路之該輸入與該至少一開關元件之間並與該至少一開關元件直接連接，且該至少一開關元件與該至少一電阻配置為使得該至少一開關元件包含一「打開」電阻，其中該「打開」電阻之一電阻率以一倍數小於與其連接之該至少一電阻之電阻率。
  2. 如申請專利範圍第1項所述之混頻電路，其中該輸入級用於於該混頻電路之該輸入接收一差分輸入電壓訊號，且用於將該已接收差分輸入電壓訊號轉換為至少一差分電流訊號。
  3. 如申請專利範圍第2項所述之混頻電路，其中該頻率轉換級包含至少一頻率轉換電路，該至少一頻率轉換電路之每一者包含兩對交錯耦合開關元件，該至少一頻率轉換電路用於自該輸入級接收該至少一差分電流訊號且用於將該至少一差分電流訊號之一訊號分量自該輸入頻率轉換為該輸 出頻率。
  4. 如申請專利範圍第3項所述之混頻電路，其中該頻率轉換級包含至少一吉爾伯特單元混頻電路。
  5. 如申請專利範圍第3項所述之混頻電路，其中該頻率轉換級包含一同相頻率轉換電路與一正交頻率轉換電路。
  6. 如申請專利範圍第5項所述之混頻電路，其中該輸入級用於於該混頻電路之該輸入接收該差分輸入電壓訊號，且用於將該已接收差分輸入電壓訊號轉換為用於該同相頻率轉換電路之一第一差分電流訊號與用於該正交頻率轉換電路之一第二差分電流訊號。
  7. 如申請專利範圍第1項所述之混頻電路，其中該輸入級之該至少一電阻包含一電阻電容網路，用於於該頻率轉換級之該至少一開關元件之一開關頻率之一奇次諧波處提供一傳輸零點。
  8. 如申請專利範圍第7項所述之混頻電路，其中該電阻電容網路包含一雙T電阻電容濾波電路。
  9. 如申請專利範圍第1項所述之混頻電路，其中該輸入 級之該至少一電阻包含多個級聯的電阻電容網路，用於於該頻率轉換級之該至少一開關元件之一開關頻率之多個奇次諧波處提供傳輸零點。
  10. 如申請專利範圍第1項所述之混頻電路，其中該輸入級更包含耦接於該至少一電阻與該輸入之間之至少一耦接電容。
  11. 如申請專利範圍第1項所述之混頻電路，其中該至少一電阻用於設定該混頻電路之輸入阻抗。
  12. 一種混頻電路，包含：一輸入級，用於將接收於該混頻電路之一輸入之一輸入電壓訊號轉換為至少一電流訊號；以及一頻率轉換級，包含至少一開關元件，用於將該至少一電流訊號之一訊號分量自一輸入頻率轉換為一輸出頻率；其中該輸入級包含至少一電阻以及至少一中間開關元件，該至少一電阻連接於該混頻電路之該輸入並藉由該至少一中間開關元件與該至少一開關元件連接，其中，該至少一開關元件與該至少一電阻配置為使得該至少一開關元件包含一「打開」電阻，其中該「打開」電阻之一電阻率以一倍數小於與其連接之該至少一電阻之電阻率；以及該至少一中間開關元件用於鎖定於一頻率，該頻率至少兩倍於該頻率轉 換級之該至少一開關元件之頻率。
  13. 如申請專利範圍第12項所述之混頻電路，其中該輸入級更包含與該至少一電阻串聯之至少一耦接電容，連接於該至少一電阻與該輸入之間。
  14. 一種混頻電路，包含：一輸入級，用於將接收於該混頻電路之一輸入之一輸入電壓訊號轉換為至少一電流訊號；以及一頻率轉換級，包含至少一開關元件，用於將該至少一電流訊號之一訊號分量自一輸入頻率轉換為一輸出頻率；其中該輸入級包含至少一電阻以及一耦接電容，該至少一電阻連接於該混頻電路之該輸入並藉由該耦接電容與該至少一開關元件連接，且該至少一開關元件與該至少一電阻配置為使得該至少一開關元件包含一「打開」電阻，其中該「打開」電阻之一電阻率以一倍數小於與其連接之該至少一電阻之電阻率。
  15. 如申請專利範圍第14項所述之混頻電路，其中該輸入級用於於該混頻電路之該輸入接收一差分輸入電壓訊號，且用於將該已接收差分輸入電壓訊號轉換為至少一差分電流訊號。
  16. 如申請專利範圍第15項所述之混頻電路，其中該頻率轉換級包含至少一頻率轉換電路，該至少一頻率轉換電路之每一者包含兩對交錯耦合開關元件，該至少一頻率轉換電路用於自該輸入級接收該至少一差分電流訊號且用於將該至少一差分電流訊號之一訊號分量自該輸入頻率轉換為該輸出頻率。
  17. 如申請專利範圍第16項所述之混頻電路，其中該頻率轉換級包含至少一吉爾伯特單元混頻電路。
  18. 如申請專利範圍第16項所述之混頻電路，其中該頻率轉換級包含一同相頻率轉換電路與一正交頻率轉換電路。
  19. 如申請專利範圍第18項所述之混頻電路，其中該輸入級用於於該混頻電路之該輸入接收該差分輸入電壓訊號，且用於將該已接收差分輸入電壓訊號轉換為用於該同相頻率轉換電路之一第一差分電流訊號與用於該正交頻率轉換電路之一第二差分電流訊號。
  20. 如申請專利範圍第14項所述之混頻電路，其中該輸入級之該至少一電阻包含一電阻電容網路，用於於該頻率轉換級之該至少一開關元件之一開關頻率之一奇次諧波處提供一傳輸零點。
  21. 如申請專利範圍第20項所述之混頻電路，其中該電阻電容網路包含一雙T電阻電容濾波電路。
  22. 如申請專利範圍第14項所述之混頻電路，其中該輸入級之該至少一電阻包含多個級聯的電阻電容網路，用於於該頻率轉換級之該至少一開關元件之一開關頻率之多個奇次諧波處提供傳輸零點。
  23. 如申請專利範圍第14項所述之混頻電路，其中該輸入級包含至少一中間開關元件，連接於該輸入級之該至少一電阻與該頻率轉換級之該至少一開關元件之間，該至少一中間開關元件用於鎖定於一頻率，該頻率至少兩倍於該頻率轉換級之該至少一開關元件之頻率。
  24. 一種積體電路裝置，包含如申請專利範圍第1~23項任一所述之混頻電路。
  25. 一種射頻通訊單元，包含如申請專利範圍第1~23項任一所述的混頻電路。
TW099111461A 2009-09-16 2010-04-13 混頻電路、積體電路裝置以及射頻通訊單元 TWI489769B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US24285609P 2009-09-16 2009-09-16
US12/607,048 US8112059B2 (en) 2009-09-16 2009-10-27 Mixer circuit, integrated circuit device and radio frequency communication unit

Publications (2)

Publication Number Publication Date
TW201126895A TW201126895A (en) 2011-08-01
TWI489769B true TWI489769B (zh) 2015-06-21

Family

ID=43731065

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099111461A TWI489769B (zh) 2009-09-16 2010-04-13 混頻電路、積體電路裝置以及射頻通訊單元

Country Status (6)

Country Link
US (1) US8112059B2 (zh)
EP (1) EP2465197A1 (zh)
JP (1) JP2013504963A (zh)
CN (2) CN102498660B (zh)
TW (1) TWI489769B (zh)
WO (1) WO2011032618A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2662531C1 (ru) * 2017-05-31 2018-07-26 Кирилл Игоревич Мыльников Камера для обработки изделий из пластика
RU189421U1 (ru) * 2019-02-11 2019-05-22 Александр Николаевич Костин Портативное устройство для финишной обработки поверхности изделий из пластика

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8401512B2 (en) * 2010-04-08 2013-03-19 Viasat, Inc. Compact high linearity MMIC based FET resistive mixer
US8543055B1 (en) * 2010-05-07 2013-09-24 Apple Inc. Passive frequency translation with voltage conversion gain
CN102111109B (zh) * 2011-01-11 2013-01-30 东南大学 一种返回式电流复用混频器
KR101097373B1 (ko) * 2011-05-26 2011-12-23 (주)아이앤씨테크놀로지 하향 및 상향 주파수 변환기
US9923279B2 (en) * 2011-09-13 2018-03-20 Charter Communications Operating, Llc Antenna system with small multi-band antennas
EP2779510B1 (en) 2013-03-15 2018-10-31 BlackBerry Limited Statistical weighting and adjustment of state variables in a radio
US8811538B1 (en) 2013-03-15 2014-08-19 Blackberry Limited IQ error correction
US8983486B2 (en) 2013-03-15 2015-03-17 Blackberry Limited Statistical weighting and adjustment of state variables in a radio
US9197279B2 (en) 2013-03-15 2015-11-24 Blackberry Limited Estimation and reduction of second order distortion in real time
US8942656B2 (en) 2013-03-15 2015-01-27 Blackberry Limited Reduction of second order distortion in real time
US9209910B2 (en) * 2013-08-30 2015-12-08 Qualcomm Incorporated Blocker filtering for noise-cancelling receiver
US9531337B2 (en) * 2014-05-29 2016-12-27 Qualcomm Incorporated Transmitter digital-to-analog converter (DAC)-baseband filter (BBF) common mode interface
US9634609B2 (en) * 2014-12-19 2017-04-25 Mediatek Singapore Pte. Ltd Switching circuit
US9407304B1 (en) * 2015-04-22 2016-08-02 Blackberry Limited Inductor based switching mixer circuit
US9780734B2 (en) 2015-10-06 2017-10-03 Qualcomm Incorporated Noise cancelling baseband amplifier
CN105553492B (zh) * 2015-12-14 2018-01-16 东南大学 一种低电源电压二次变频射频接收前端
US10135482B2 (en) * 2016-03-23 2018-11-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Wireless transceiver with remote frontend
US10419046B2 (en) * 2016-05-26 2019-09-17 Mediatek Singapore Pte. Ltd Quadrature transmitter, wireless communication unit, and method for spur suppression
US10250189B1 (en) * 2018-08-24 2019-04-02 Realtek Semiconductor Corp. Single sideband mixer and method thereof
US10797647B1 (en) * 2019-08-05 2020-10-06 GM Global Technology Operations LLC Receiver apparatus
US11855815B1 (en) * 2022-08-24 2023-12-26 Panasonic Intellectual Property Management Co., Ltd. Real time phase error detection in quadrature demodulators

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050239430A1 (en) * 2004-03-12 2005-10-27 Rf Magic, Inc. Harmonic suppression mixer and tuner
TW200915715A (en) * 2007-09-27 2009-04-01 Mstar Semiconductor Inc High linearity mixer with programmable gain and associated transconductor

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3195073A (en) * 1961-07-26 1965-07-13 Texas Instruments Inc Single-sideband suppressed carrier signal generator
JPS4921402Y1 (zh) * 1970-01-13 1974-06-08
JPS5219933A (en) * 1975-08-06 1977-02-15 Mitsubishi Electric Corp Filter circuit
JPS6090411A (ja) * 1983-10-07 1985-05-21 Hitachi Ltd フイルタ集積回路
JPH1041750A (ja) * 1996-07-26 1998-02-13 New Japan Radio Co Ltd 利得制御周波数変換回路
US6230001B1 (en) * 1999-05-27 2001-05-08 Rockwell Collins, Inc. Active commutated double balanced mixer
US7039382B2 (en) * 2001-05-15 2006-05-02 Broadcom Corporation DC offset calibration for a radio transceiver mixer
JP2003198329A (ja) 2001-12-28 2003-07-11 Rf Chips Technology Inc 能動型ポリフェーズフィルタ・アンプおよびミキサ回路、ならびにイメージリジェクションミキサ
JP2004180281A (ja) * 2002-11-13 2004-06-24 Renesas Technology Corp 直交ミキサ回路及びそれを用いた携帯端末
JP4282345B2 (ja) * 2003-03-12 2009-06-17 株式会社日立製作所 半導体集積回路装置
US7299025B1 (en) * 2003-06-09 2007-11-20 National Semiconductor Corporation Harmonic rejection gated-switching mixer
US6944437B2 (en) * 2003-11-10 2005-09-13 Northrop Grumman Corporation Electronically programmable multimode circuit
JP4403827B2 (ja) * 2004-02-25 2010-01-27 ソニー株式会社 周波数変換回路、ｉｃおよび受信機
GB0413945D0 (en) * 2004-06-22 2004-07-28 Zarlink Semiconductor Ltd Tuner arrangement for broadband reception
GB2418790A (en) * 2004-09-29 2006-04-05 Renesas Tech Corp Direct upconversion of transmission signal employing a notch filter
US7912429B2 (en) 2005-09-06 2011-03-22 Mediatek, Inc. LO 2LO upconverter for an in-phase/quadrature-phase (I/Q) modulator
US8145155B2 (en) * 2005-09-06 2012-03-27 Mediatek, Inc. Passive mixer and high Q RF filter using a passive mixer
US7512393B2 (en) * 2005-10-14 2009-03-31 Skyworks Solutions, Inc. Downconverting mixer
DE102007040867B4 (de) * 2007-08-29 2017-01-05 Intel Deutschland Gmbh Schaltungsanordnung zur linearen Signalmischung
JP2009111632A (ja) * 2007-10-29 2009-05-21 Toshiba Corp 周波数変換器及びこれを用いた受信機及び送信機
US9130642B2 (en) * 2010-03-18 2015-09-08 Mediatek Inc. Frequency-selective circuit with mixer module implemented for controlling frequency response, and related signal processing apparatus and method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050239430A1 (en) * 2004-03-12 2005-10-27 Rf Magic, Inc. Harmonic suppression mixer and tuner
TW200915715A (en) * 2007-09-27 2009-04-01 Mstar Semiconductor Inc High linearity mixer with programmable gain and associated transconductor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2662531C1 (ru) * 2017-05-31 2018-07-26 Кирилл Игоревич Мыльников Камера для обработки изделий из пластика
RU189421U1 (ru) * 2019-02-11 2019-05-22 Александр Николаевич Костин Портативное устройство для финишной обработки поверхности изделий из пластика

Also Published As

Publication number Publication date
US20110065412A1 (en) 2011-03-17
WO2011032618A1 (en) 2011-03-24
JP2013504963A (ja) 2013-02-07
TW201126895A (en) 2011-08-01
CN104980110A (zh) 2015-10-14
CN102498660B (zh) 2015-07-01
CN104980110B (zh) 2018-01-23
CN102498660A (zh) 2012-06-13
EP2465197A1 (en) 2012-06-20
US8112059B2 (en) 2012-02-07

Similar Documents

Publication Publication Date Title
TWI489769B (zh) 混頻電路、積體電路裝置以及射頻通訊單元
US10205438B2 (en) Adjustable low-pass filter in a compact low-power receiver
TWI521893B (zh) Rf射頻訊號接收器前端
US9209910B2 (en) Blocker filtering for noise-cancelling receiver
US9344124B2 (en) Jammer resistant noise cancelling receiver front end
US9166632B1 (en) Mixer circuits with programmable characteristics
EP3116121B1 (en) Mixer architectures
WO2009158272A2 (en) Systems and methods for implementing a harmonic rejection mixer
CN110235378A (zh) 无线电接收器
CN104467686A (zh) 一种低功耗、低噪声的混频器
EP2659585A1 (en) Variable-gain mixer for a wireless receiver with current compensation
US20220052652A1 (en) Low noise amplifier
CN213783253U (zh) 基于反相器的低噪声放大器、接收器与电子设备
US9525447B1 (en) Radio receiver co-existence
Ghosh et al. A low-power receiver down-converter with high dynamic range performance
WO2009059831A2 (en) Mixing apparatus
Chen et al. A SAW-less 0.5–2.5 GHz receiver front-end with 80 dB 3 rd order harmonic rejection ratio
Shehab Linearity analysis of a beamforming receiver
Thandava Murthy et al. Bi-directional Low Pass Filter and Mixer Design
Woo et al. An LO phase mismatch compensation technique for noise reduction in active mixers
CN112436810A (zh) 基于反相器的低噪声放大器、接收器与电子设备
Bousseaud et al. A Low-Power Passive Mixer Receiver for Software Defined Radio (SDR) Applications
Upadhyaya et al. A Novel Low Voltage and Low Power 0.18-μm Inductor-less CMOS Even-Harmonic Mixer