TWI488254B - 電漿處理系統靜電夾盤高電壓控制 - Google Patents

電漿處理系統靜電夾盤高電壓控制 Download PDF

Info

Publication number
TWI488254B
TWI488254B TW097120214A TW97120214A TWI488254B TW I488254 B TWI488254 B TW I488254B TW 097120214 A TW097120214 A TW 097120214A TW 97120214 A TW97120214 A TW 97120214A TW I488254 B TWI488254 B TW I488254B
Authority
TW
Taiwan
Prior art keywords
voltage
terminal
resistor
tia
component
Prior art date
Application number
TW097120214A
Other languages
English (en)
Other versions
TW200926346A (en
Inventor
Seyed Jafar Jafarian-Tehrani
Ralph Jan-Pin Lu
Original Assignee
Lam Res Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Res Corp filed Critical Lam Res Corp
Publication of TW200926346A publication Critical patent/TW200926346A/zh
Application granted granted Critical
Publication of TWI488254B publication Critical patent/TWI488254B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T279/00—Chucks or sockets
    • Y10T279/23—Chucks or sockets with magnetic or electrostatic means
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49998—Work holding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Chemical Vapour Deposition (AREA)

Description

電漿處理系統靜電夾盤高電壓控制 【相關申請案】
本申請案根據美國專利法第119條，主張對於2007年6月1日由發明人Seyed Jafar Jafarian－Tehrani及Ralph Jan－Pin Lu所提出申請之美國臨時申請案No.60/941,642號的優先權。
本發明係關於半導體設備，尤有關於在半導體製程中用以處理基板之電漿處理系統。
在半導體產業中，可利用電漿處理系統來施行晶圓上的處理。一般而言，就處理來說可利用靜電力將晶圓固定在靜電夾盤(ESC)上。為了要確保處理期間晶圓是穩定的，藉由ESC之正負端子所施加在晶圓上的靜電力需由調整電源來加以平衡。為了要調整電源，需計算或量測通往正端子之正負載電流供應及通往負端子之負負載電流供應。
圖1A說明電漿處理系統160之概略代表圖例。電漿處理系統160可包含處理室169。處理室內部存在有利用電漿179處理期間，用以支撐晶圓(如晶圓162)的靜電夾盤164。電漿處理系統160可具有DC電源166，俾提供用以將晶圓162固定在夾盤164上的箝制電壓172。DC電源可程式化(如利用偏壓控制、或感測器輸入198及/或箝制控制197)，用以設定形成箝制電壓172之中心的偏電壓170，其可為具有兩端點的電壓(如正的高電壓(＋HV)129及負的高電壓(－HV)130)(亦說明於圖1B的例子中)。
為了要保持晶圓162固定或「箝制」在靜電夾盤164上，就一情況來說需要調整偏電壓170，使得偏電壓170匹配跨越夾盤164之電漿感應偏電壓194，電漿感應偏電壓194可不直接量測/調整。 所需條件等同於施加至正端子185之正負載電流181的值實質上等同於施加至負端子186之負負載電流182的值之條件。如果負載電流值實質上不同的話，由正端子185及負端子186所提供的靜電力會實質上不同，因而晶圓162會傾斜。因此，電漿處理的產率會減少。
為了要確保負載電流值實質上相同，該等值需要被量測、取樣及/或計算。
圖1B說明習知技術配置的略圖，其包含絕緣放大器132，用以量測圖1A之範例中所說明之正負載電流181的數值。可作出相似配置，用以量測圖1A之範例中所說明之負負載電流182的數值。
參考圖1A－B，在習知技術配置中，DC電源166可經由RF濾波器187及正端子185，提供正的高電壓129(如具有2000V的值)至電漿處理室169。RF濾波器187及正端子185可由等效電阻107所表示。此配置可包含配置於第一端子151與第二端子152之間的感測電阻100。可將第一端子151及第二端子152配置於具有正的高電壓(＋HV)129之DC電源166的端子與等效電阻107之間。
配置亦可包含儀器放大器102，分別經由電阻117與電阻118耦合於第一端子151與第二端子152。為了要利用感測電阻器100之電阻值來判定感測電流103之值，可將儀器102建構成感測第一端子151與第二端子152之間的電壓(亦即，△V 171)。
為了要讓儀器放大器102感測△V 171，可利用隔離放大器132將儀器放大器102的操作點(或操作範圍)上移至如約2000－15V~約2000V＋15V的範圍。具有高操作點，儀器放大器102能夠感測△V 171。
一般用來量測電壓的裝備只能夠量測約－15V~約＋15V的範圍。為了要獲得儀器放大器102之高電壓輸出116的值，隔離放大器132亦可建構成將輸出116移至低電壓參考輸出134，其位在相對於接地位準136之－15V~約＋15V的範圍內。可利用典型的電壓量測裝置對低電壓參考輸出134加以量測。繼而，低電壓參考輸出 134可被用來計算輸出116。接著，可用輸出116來判定△V 171的值，其可用來判定感測電流103的值。根據先前技術配置，可假定正負載電流181的值等同於感測電流1o3的值。
一般而言，隔離放大器132是非常昂貴的。又，隔離放大器132的能力實質上受限。典型上，隔離放大器132只能夠將儀器放大器102的操作點上移至約2.5kV。此限制不足以滿足某些電漿處理系統的要求(具有約6kV或甚至更高的高電壓輸入)。
儀器放大器102亦具有限制。舉例來說，典型上儀器放大器102具有的感測範圍只從－10V~＋10V。給定此限制，儀器放大器102不能滿足部分電漿處理系統的要求。
本發明之一實施例係關於一電漿處理系統。電漿處理系統包含一靜電夾盤(ESC)，位於一電漿處理室內並用以支撐一晶圓。該ESC包含提供一第一力至該晶圓的一正端子(＋ESC)以及提供一第二力至該晶圓的一負端子(－ESC)。該電漿處理室亦包含一第一跨阻抗放大器(TIA)及一第二TIA，用以量測一第一組電壓，該第一組電壓用以計算施加至該正端子之一正負載電流值。該電漿處理系統亦包含一第三TIA及一第四TIA，用以量測一第二組電壓，該第二組電壓用以計算施加至該負端子之一負負載電流值。該電漿處理系統亦可包含邏輯或程式，用以調整一偏電壓，使得正負載電流值及負負載電流值可具有相同大小。電漿處理系統亦可包含一診斷單元，用以根據正負載電流值及負負載電流值至少其中一者，來判定ESC之健康狀況及殘餘壽命至少其中一者。
上述發明概要只是關於在此揭露之本發明諸多實施例之一且並不為限制本發明之範疇，本發明之範疇由申請專利範圍所定。以下將在本發明之詳細說明連同附圖中，對本發明之上述及其他特徵作詳加說明。
本發明將參考說明於附圖之數個實施例而加以詳細說明。在以下說明中提出各種特定細節，俾能提供本發明之全盤了解。然而很明顯的，對於熟悉此項技藝者而言，本發明可在缺乏部份或全部特定細節下加以實施。在其他例子中，並未詳細描述已知製程步驟及/或結構，俾防止不必要地混淆本發明。
本發明之一或更多個實施例係關於電漿處理系統。電漿處理系統可包含位於電漿處理室內並用以支撐一晶圓的一靜電夾盤(ESC)。ESC包含提供一第一力至晶圓的一正端子(＋ESC)以及提供一第二力至晶圓的一負端子(－ESC)。正端子(＋ESC)及負端子(－ESC)上的高電壓是可程式化及可控制的。
電漿處理系統亦包含一第一跨阻抗放大器(TIA)及一第二TIA，用以量測一第一組電壓，該第一組電壓用以計算施加至正端子之一正負載電流值。電漿處理系統亦包含一第三TIA及一第四TIA，用以量測一第二組電壓，該第二組電壓用以計算施加至負端子之一負負載電流值。
電漿處理系統亦可包含邏輯或程式(如包含於偏壓控制/感測輸入單元，相似於圖1A之例子所說明的偏壓控制或感測輸入198)，用以調整一偏電壓，使得正負載電流值及負負載電流值可具有相同大小，或是可具有校正估計電漿感應偏電壓之誤差的補償值。因此，可將第一力及第二力加以平衡，從而晶圓可固定在ESC上。
電漿處理系統亦可包含一診斷單元(如包含於偏壓控制/感測輸入單元，相似於圖1A之例子所說明的偏壓控制或感測輸入198)，用以根據正負載電流值及負負載電流值至少其中一者，來判定ESC之健康狀況及殘餘壽命至少其中一者。
電漿處理系統亦包含一控制單元。控制單元可用以利用由該第二TIA所量測之一第一電壓及由該第四TIA所量測之一第二電壓至少其中一者，來控制在該正端子處的至少一第一ESC電壓及在該負端子處的一第二ESC電壓。第一ESC電壓正比於第一電壓， 第二ESC電壓正比於該第二電壓。因此，在正負端子處的高電壓可依循(或追蹤)獨立於其他處理變數或環境變數的可程式化輸入設定點。
第一ESC電壓可為正的，而第二ESC電壓可為負的。在一或更多個實施例中，例如，當正端子及負端子的極性相反後，第一ESC電壓可為負的，而第二ESC電壓可為正的。
控制單元亦可用以控制第一ESC電壓與第二ESC電壓之間的差值。此差值可代表關於晶圓上所施加箝制力的箝制電壓。
本發明之一或更多個實施例係關於固定晶圓的方法，用以將晶圓固定在電漿處理室內的靜電夾盤(ESC)上。ESC包含提供一第一力至晶圓的一正端子(＋ESC)以及提供一第二力至晶圓的一負端子(－ESC)。此方法包含利用第一元件，將一第一跨阻抗放大器(TIA)連接至一第一電通路上的一第一端子。第一電通路介於一電源與正端子之間。第一元件具有一第一電阻。此方法亦包含利用第一TIA，判定跨越一第二元件的一第一電壓。第二元件連接第一TIA的兩端點且具有一第二電阻。
此方法亦包含利用一第三元件，將一第二TIA連接至第一電通路上的一第二端子。第三元件具有一第三電阻。此方法亦包含利用第二TIA，判定跨越一第四元件的一第二電壓。第四元件連接第二TIA的兩端點且具有一第四電阻。
此方法亦包含利用第一電壓、第一電阻、第二電阻、第二電壓、第三電阻及第四電阻中的一或更多個，判定施加至正端子的正負載電流值。此方法亦包含判定施加至負端子的負負載電流值。此方法亦包含利用正負載電流值及負負載電流值來調整一偏電壓，用以平衡該第一力與該第二力。
此方法亦包含將第一電阻與第二電阻之一比值轉換成至少一第一中間項與一第二中間項的一乘積。此方法亦包含利用第一電壓、第二電壓及第一中間項來計算一中間電壓項。此方法亦包含利用中間電壓項、第二中間項、第二電壓、第二電阻、及第一端子與 第二端子之間的一端子間電阻，計算第一端子與第二端子之間的一端子間電壓。
判定正負載電流值的步驟可包含利用第一電壓、第一電阻、及第二電阻，判定在第一端子處的一第一端子電壓。判定正負載電流值的步驟亦可包含利用第二電壓、第三電阻、及第四電阻，判定在第二端子處的一第二端子電壓。
判定正負載電流值的步驟亦可包含利用第一端子電壓、第二端子電壓、及第一端子與第二端子之間的一端子間電阻，判定第一端子與第二端子之間的一端子間電流值。
判定正負載電流值的步驟亦可包含利用第二電壓及第四電阻，判定從第二端子至第二TIA之一端子－TIA電流值。
可利用端子間電流值及端子－TIA電流值，判定正負載電流值。可利用相似於判定正負載電流值所使用的步驟來判定負負載電流值。
與TIAs相關的二或更多電阻比值可相同以簡化實施。跨越TIAs的二或更多電阻亦可相同以簡化實施。
此方法亦包含利用第二電壓及第四電壓至少其中一者，控制在正端子處的至少一第一ESC電壓及在負端子處的一第二ESC。此方法亦包含利用第二電壓及第四電壓至少其中一者，控制第一ESC電壓與第二ESC電壓之間的差值。
參考以下圖式及說明可更佳了解本發明之特徵及優點。
圖2A說明符合本發明之一或更多個實施例之配置的概略代表圖，此配置用以量測施加至電漿處理系統(與說明於圖1A之例子的電漿處理系統160相似)之靜電夾盤之正端子的正負載電流215的數值/安培ILP 。
電漿處理系統可包含電源，例如相似於圖1A之例子所說明的DC電源166之DC電源。電源可經由RF濾波器(相似於圖1A之例子所說明的RF濾波器167)，提供正的高電壓(＋HV)299至電漿處理系統之電漿處理室(相似於圖1A之例子所說明的電漿處理室169) 內之靜電夾盤(相似於圖1A之例子所說明的夾盤164)的正端子(相似於圖1A之例子所說明的正端子185)。正端子及RF濾波器的電阻可由等效電阻217所表示。
在一或更多個實施例中，由電源所供應的箝制電壓271，亦即正的高電壓(＋HV)299及相應負的高電壓(－HV)399之間的差值可超過6kV(亦顯示於圖3的例子中)。舉例來說，正的高電壓(＋HV)299約為＋4.5kV，而相對應負的高電壓(－HV)399約為－1.5kV。在另一範例中，正的高電壓(＋HV)299約為＋1.5kV，而相對應負的高電壓(－HV)399約為－4.5kV。可調整偏電壓270，亦即正的高電壓(＋HV)299與負的高電壓(－HV)399之間的箝制電壓271之中心點至匹配電漿感應偏電壓294。
電漿處理系統亦可包含電連接至第一端子251的第一跨阻抗放大器210(TIA210)，第一端子251位於電源與正端子之間的電通路上(或電源路徑)。第一TIA 210可經由具有第一電阻值RD1 的第一元件/電阻205a，耦合於第一端子251。可跨過第一TIA 210的兩端點實現具有第二電阻值RD2 的第二元件/電阻209a。為了簡化正負載電流215的量測，可挑選RD1 與RD2 的比值。作為範例，RD1 與RD2 的比值可為600。
電漿處理系統亦可包含經由第三元件/電阻205b電連接至電源路徑上之第二端子252的第二TIA 208，第三元件/電阻205b亦具有第一電阻值RD1 。在一或更多個實施例中，第三元件/電阻205b可具有不同電阻值(非RD1 )。可跨過TIA 208的兩端點實現具有第二電阻值RD2 的第四元件/電阻209b。在一或更多個實施例中，第四元件/電阻209b可具有不同電阻值(非RD2 )。
圖2B說明符合本發明之一或更多個實施例之獲得正負載電流215數值/安培ILP 的方法流程圖。正負載電流215可代表供至電漿處理系統之電漿處理室之靜電夾盤之正端子的電流。
參考圖2A－B，處理由步驟272開始，其中第二TIA 208可量測跨過元件209b(具有特定電阻值RD2 )的電壓VD2 。因此，利用 VD2 及RD1 與RD2 的比值可計算第二端子252處的電壓V2 。在RD1 /RD2 ＝600的例子中，利用V2 ＝－VD2 ×600可計算V2 。V2 亦可代表在ESC之正端子(＋ESC)處的電壓。V2 可為正的。當正端子與負端子被相反時，V2 可為負的。
同樣地，TIA 210可量測跨過元件209a的電壓VD1 。在第一端子251處，利用VD1 及RD1 與RD2 的比值可計算電壓V1 (其可代表正的高電壓299之值)。在RD1 /RD2 ＝600的例子中，利用V1 ＝－VD1 ×600可計算V1 。
在步驟274中，藉由從V1 229中減去V2 ，可決定第一端子251與第二端子252之間跨過感測電阻250(具有電阻值Rs)之電壓V12 ，亦即V12 ＝V1 －V2 。
在步驟276中，利用V12 除以RS ，可決定跨過感測電阻250之電流204的電流量/安培ISP ，亦即ISP ＝V12 /RS 。
在步驟278中，利用VD2 除以RD2 ，可決定從第二端子252至第二TIA 208之電流206的電流量/安培Iq2P ，亦即Iq2P ＝VD2 /RD2 。
在步驟280中，藉由從ISP 中減去Iq2P ，可決定正負載電流215的電流量/安培ILP ，亦即ILP ＝ISP －Iq2P 。
可實施相似於圖2A之例子中所說明的配置，以獲得與電漿處理系統之負的高電壓399相關的負負載電流值。可實施相似於圖2B之例子中所說明的方法，以獲得負負載電流值。
圖2C說明獲得正負載電流215數值/安培ILP 的數學操作。如公式241所示，利用量測VD1 及VD2 之間的差與中間項X，可計算出中間電壓項VISP ，亦即VISP ＝(VD1 －VD2 )×(－X)。
繼而，如公式242所示，利用另一中間項Y、中間電壓項VISP 、VD2 、特定RS 及特定RD2 ，可計算出△V，亦即△V＝(Y)×(VISP )＋(VD2 )×(RS /RD2 )。
根據RD1 與RD2 的比值與TIAs之能力及其他用來量測電壓值的裝備，可判定中間項X及Y的值。尤其，在一或更多個實施例中，在RD1 /RD2 ＝600中，中間項X可為－60而中間項Y可為10。 在一或更多個實施例中，中間項X可為－30而中間項Y可為20。
如公式243所示，利用△V除以RS ，可計算出正負載電流215的值ILP ，亦即ILP ＝(△V)/(RS )。
具優點地，可將RD1 /RD2 比減少至較小的中間項X及Y，使得可方便量測根據本發明之實施例的電壓值。例如，可將涉及本發明之實施例的電壓值調整到落在TIAs的理想操作範圍內。
圖3說明符合本發明之一或更多個實施例之配置的概略代表圖，用以獲得施加至圖2A－C之例子中所討論的電漿處理系統中之靜電夾盤的負端子之負負載電流315數值/安培ILN 。電源可經由RF濾波器，提供負的高電壓399至電漿處理系統之電漿處理室內之靜電夾盤的負端子。負端子及RF濾波器的電阻可由等效電阻317所表示。
電漿處理系統可更包含第三TIA 310及第四TIA 308，用以提供電壓的量測來計算跨過感測電阻350之感測電流314的值ISN 。第四TIA 308可被用以提供電壓量測來計算跨過元件/電阻305b之從第二端子352至第四TIA 308的電流之值/安培Iq2N 。因此，可利用ISN 及Iq2N 計算出ILN 。說明於圖3之例子中的配置可相似於說明於圖2A之例子中的配置，而利用說明於圖3之例子中的配置之方法可相似於說明於圖2B－C之例子中的方法。
電漿處理系統可更包含一箝制控制單元。箝制控制單元可用以利用由第二TIA 208所量測之VD2 及由第四TIA 308所量測之VD4 至少其中一者，來控制在該正端子處(＋ESC)的一第一ESC電壓V2 及在該負端子處(－ESC)的一第二ESC電壓V4 至少其中一者。如前所述，V2 正比於VD2 。同樣地，V4 正比於VD4 。尤其，箝制控制單元可控制V2 與V4 之間的差值。V2 與V4 之間的差值亦可被考慮為關於施加至由ESC所支撐之晶圓之箝制力的箝制電壓。
圖4說明符合本發明之一或更多個實施例的正負載電流圖406及負負載電流圖408，用以將討論於圖2A－C及圖3之電漿處理系統中偏電壓加以最佳化。
為了要穩定地固定或「箝制」晶圓於靜電夾盤上，會需要藉由夾盤的正負端子施加相同、平衡的力量。為了要維持實質上相同，由夾盤之正負端子所提供的平衡力，正負載電流及負負載電流的值可需要被維持成實質上相同。
在本發明之一或更多個實施例中，偏電壓402可被調整(如程式化及/或用為電源，如利用控制單元中的自動控制程式，控制單元相似於偏壓控制或感測輸入198)，使得正負載電流及負負載電流的值可實質上相同，如圖4之例子中的正負載電流圖406與負負載電流圖408的交叉點405。在圖4的例子中，提供晶圓之固定及平衡箝制的偏電壓402值在－800V左右，其對應於正負載電流及負負載電流兩者約6.6×10－6 A的安培。
在一或更多個實施例中，可利用正負載電流值及/或負負載電流值，來判定靜電夾盤之健康狀況及/或預期壽命。
可從前述了解，本發明之實施例可在不需要昂貴隔離放大器的情況下，提供正負載電流及負負載電流的安培/數值於電漿處理系統中。具優點地，可減少獲得此數值相關的成本。
又，不依賴隔離放大器及儀器放大器，本發明之實施例能夠提供電漿處理系統中的正負載電流及負負載電流值，其可在超過傳統隔離放大器之能力的電壓位準下操作(及傳統儀器放大器，其只在有限範圍內操作，例如－10V~＋10V)。利用TIA，藉由實施電源路徑與TIA之間的高電阻可將高電壓微縮下來。又，可利用中間電壓及中間項在TIAs的最適範圍中施行量測。因此，本發明之實施例特別有用於高電壓電漿處理系統。
本發明之實施例亦把自電源路徑上之端子流至TIA的電流列入考慮。具優點地，本發明之實施例可提供更精確的負載電流值，因而提供用來固定晶圓於靜電夾盤上之更精確的偏電壓控制。具優點地，本發明之實施例於電漿處理中產生較高產率。
雖然本發明已就數個較佳實施例而說明，然而修改、變更及等效物皆落在本發明之範疇中。亦應注意實施本發明之方法及設備具 有很多替代方式。此外，本發明之實施例可在其他應用中發現效用。在此為了方便而提供摘要部分，且不應該用來推斷在此之申請專利範圍的範疇。因此意味著下列附加申請專利範圍應解釋為包含落入本發明之真實精神及範疇內的修改、變更及等效物。
100‧‧‧感測電阻
102‧‧‧儀器放大器
103‧‧‧感測電流
107‧‧‧等效電阻
116‧‧‧高電壓輸出
117‧‧‧電阻
118‧‧‧電阻
129‧‧‧正的高電壓
130‧‧‧負的高電壓
132‧‧‧隔離放大器
134‧‧‧低電壓輸出
136‧‧‧接地位準
151‧‧‧第一端子
152‧‧‧第二端子
160‧‧‧電漿處理系統
162‧‧‧晶圓
164‧‧‧靜電夾盤
166‧‧‧DC電源
169‧‧‧電漿處理室
170‧‧‧偏電壓
171‧‧‧△V
172‧‧‧箝制電壓
179‧‧‧電漿
181‧‧‧正負載電流
182‧‧‧負負載電流
185‧‧‧正端子
186‧‧‧負端子
187‧‧‧RF濾波器
194‧‧‧電漿感應偏電壓
197‧‧‧箝制控制
198‧‧‧偏壓控制
204‧‧‧電流
205a‧‧‧電阻
205b‧‧‧電阻
206‧‧‧電流
208‧‧‧TIA
209a‧‧‧電阻
209b‧‧‧電阻
210‧‧‧TIA
215‧‧‧正負載電流
217‧‧‧等效電阻
250‧‧‧感測電阻
251‧‧‧第一端子
252‧‧‧第二端子
270‧‧‧偏電壓
271‧‧‧箝制電壓
272‧‧‧步驟
274‧‧‧步驟
276‧‧‧步驟
278‧‧‧步驟
280‧‧‧步驟
294‧‧‧電漿感應偏電壓
299‧‧‧正的高電壓
305b‧‧‧電阻
306‧‧‧電流
308‧‧‧TIA
310‧‧‧TIA
314‧‧‧感測電流
315‧‧‧負負載電流
317‧‧‧等效電阻
350‧‧‧感測電阻
352‧‧‧第二端子
399‧‧‧負的高電壓
402‧‧‧偏電壓
405‧‧‧交叉點
406‧‧‧負負載電流圖
408‧‧‧正負載電流圖
本發明在附圖中藉由實例來說明而非作為限制，且其中相似的參考符號代表相似的元件，其中：
圖1A說明電漿處理系統的概略代表圖例。
圖1B說明習知技術配置的概略代表圖，其包含用來量測圖1A之例子中所說明的電漿處理系統中之正負載電流值的隔離放大器。
圖2A說明符合本發明之一或更多個實施例之配置的概略代表圖，用以量測電漿處理系統中施加至靜電夾盤之正端子的正負載電流數值/安培。
圖2B說明符合本發明之一或更多個實施例之獲得正負載電流數值/安培的方法流程圖。
圖2C說明獲得正負載電流數值/安培的數學操作。
圖3說明符合本發明之一或更多個實施例之配置的概略代表圖，用以獲得施加至圖2A－C之例子中所討論的電漿處理系統中之靜電夾盤的負端子之負負載電流數值/安培。
圖4說明符合本發明之一或更多個實施例的正負載電流圖及負負載電流圖，用以將討論於圖2A－C及圖3之電漿處理系統中偏電壓加以最佳化。
204‧‧‧電流
205a‧‧‧電阻
205b‧‧‧電阻
206‧‧‧電流
208‧‧‧TIA
209a‧‧‧電阻
209b‧‧‧電阻
210‧‧‧TIA
215‧‧‧正負載電流
217‧‧‧等效電阻
250‧‧‧感測電阻
251‧‧‧第一端子
252‧‧‧第二端子
270‧‧‧偏電壓
271‧‧‧箝制電壓
294‧‧‧電漿感應偏電壓
299‧‧‧正的高電壓
399‧‧‧負的高電壓

Claims (27)

  1. 一種電漿處理系統，用以處理一晶圓，該電漿處理系統包含：一靜電夾盤(ESC)，位於一電漿處理室內並用以支撐該晶圓，該ESC包含提供一第一力至該晶圓的一正端子以及提供一第二力至該晶圓的一負端子；一第一跨阻抗放大器(TIA)及一第二TIA，用以量測一第一組電壓，該第一組電壓用以決定施加至該正端子之一正負載電流值；一第三TIA及一第四TIA，用以量測一第二組電壓，該第二組電壓用以決定施加至該負端子之一負負載電流值；及一程式，用來調整使用該正負載電流值及該負負載電流值的偏電壓，俾平衡該第一力與該第二力，其中調整該偏電壓以產生一補償值，該補償值介於該正負載電流大小與該負負載電流大小之間，且該補償值係用以校正一估計電漿感應偏電壓的誤差。
  2. 如申請專利範圍第1項之電漿處理系統，更包含一診斷單元，用以根據該正負載電流值與該負負載電流值至少其中一者，來判定該ESC之健康狀況及殘餘壽命至少其中一者。
  3. 如申請專利範圍第1項之電漿處理系統，更包含：一第一元件，用以將該第一TIA連接至一第一電通路，該第一電通路介於一電源與該正端子之間，該第一元件具有一第一電阻；一第二元件，連接該第一TIA的兩端點，該第二元件具有一第二電阻；一第三元件，用以將該第二TIA連接至該第一電通路，該第三元件具有一第三電阻；及一第四元件，連接該第二TIA的兩端點，該第四元件具有一第四電阻，其中，該第三電阻與該第四電阻的比值是相同於該第一電阻與該第二電阻的比值。
  4. 如申請專利範圍第3項之電漿處理系統，其中該第三電阻等於該第一電阻。
  5. 如申請專利範圍第3項之電漿處理系統，其中該第一組電壓包含跨越該第二元件之電壓及跨越該第四元件之電壓。
  6. 如申請專利範圍第3項之電漿處理系統，更包含：一第五元件，用以將該第三TIA連接至一第二電通路，該第二電通路介於該電源與該負端子之間，該第五元件具有一第五電阻；一第六元件，連接該第三TIA的兩端點，該第六元件具有一第六電阻；一第七元件，用以將該第四TIA連接至該第二電通路，該第七元件具有一第七電阻；及一第八元件，連接該第四TIA的兩端點，該第八元件具有一第八電阻，其中，該第七電阻與該第八電阻的比值相同於該第五電阻與該第六電阻的比值。
  7. 如申請專利範圍第6項之電漿處理系統，其中該第七電阻等於該第五電阻。
  8. 如申請專利範圍第6項之電漿處理系統，其中該第一電阻與該第二電阻的比值相同於該第五電阻與該第六電阻的比值。
  9. 如申請專利範圍第6項之電漿處理系統，其中該第二組電壓包含跨越該第六元件之電壓及跨越該第八元件之電壓。
  10. 如申請專利範圍第1項之電漿處理系統，更包含在一電源與該正端子之間的一電通路上，配置於一第一端與一第二端之間的一電阻器；其中該第一TIA係在該第一端子處連接至該電通路，而該第二TIA係在該第二端子處連接至該電通路。
  11. 如申請專利範圍第1項之電漿處理系統，更包含一控制單元，用以利用由該第二TIA所量測之一第一電壓及由該第四TIA所量測之一第二電壓至少其中一者，來控制至少在該正端子處的一第一ESC電壓及在該負端子處的一第二ESC電壓，該第一ESC電壓正比於該第一電壓，該第二ESC電壓正比於該第二電壓。
  12. 如申請專利範圍第1項之電漿處理系統，更包含一控制單 元，用以利用由該第二TIA所量測之一第一電壓及由該第四TIA所量測之一第二電壓至少其中一者，來控制在該正端子處的一第一ESC電壓與在該負端子處的一第二ESC電壓之間的差值，該第一ESC電壓正比於該第一電壓，而該第二ESC電壓正比於該第二電壓。
  13. 一種固定晶圓的方法，用以將一晶圓固定在一電漿處理室內的一靜電夾盤(ESC)上，該ESC包含提供一第一力至該晶圓的一正端子以及提供一第二力至該晶圓的一負端子，該方法包含：利用一第一元件，將一第一跨阻抗放大器(TIA)連接至一第一電通路上的一第一端子，該第一電通路介於一電源與該正端子之間，該第一元件具有一第一電阻；利用該第一TIA，判定跨越一第二元件的一第一電壓，該第二元件連接該第一TIA的兩端點且具有一第二電阻；利用一第三元件，將一第二TIA連接至該第一電通路上的一第二端子，該第三元件具有一第三電阻；利用該第二TIA，判定跨越一第四元件的一第二電壓，該第四元件連接該第二TIA的兩端點且具有一第四電阻；利用該第一電壓、該第一電阻、該第二電阻、該第二電壓、該第三電阻及該第四電阻中的一或更多個，判定施加至該正端子之一正負載電流值；判定施加至該負端子之一負負載電流值；及利用該正負載電流值及該負負載電流值來調整一偏電壓，用以平衡該第一力與該第二力，其中該偏電壓係受調整以產生一補償值，該補償值介於該正負載電流大小與該負負載電流大小之間，且該補償值係用以校正一估計電漿感應偏電壓的誤差。
  14. 如申請專利範圍第13項之固定晶圓的方法，更包含將該第一電阻、該第二電阻、該第三電阻及該第四電阻建構成：使得該第一電阻與該第二電阻的比值，等於該第三電阻與該第四電阻的比值。
  15. 如申請專利範圍第13項之固定晶圓的方法，更包含將該第一電阻、該第二電阻、該第三電阻及該第四電阻建構成：使得該第一電阻等於該第三電阻，且該第二電阻等於該第四電阻。
  16. 如申請專利範圍第13項之固定晶圓的方法，更包含將該第一電阻與該第二電阻之比值轉換成至少一第一中間項與一第二中間項的乘積。
  17. 如申請專利範圍第16項之固定晶圓的方法，更包含利用該第一電壓、該第二電壓及該第一中間項來計算一中間電壓項。
  18. 如申請專利範圍第17項之固定晶圓的方法，更包含利用該中間電壓項、該第二中間項、該第二電壓、該第二電阻、及該第一端子與該第二端子之間的一端子間電阻，計算該第一端子與該第二端子之間的一端子間電壓。
  19. 如申請專利範圍第13項之固定晶圓的方法，其中判定該正負載電流值的步驟包含：利用該第一電壓、該第一電阻、及該第二電阻，判定在該第一端子處的一第一端子電壓；利用該第二電壓、該第三電阻、及該第四電阻，判定在該第二端子處的一第二端子電壓；利用該第一端子電壓、該第二端子電壓、及該第一端子與該第二端子之間的一端子間電阻，判定該第一端子與該第二端子之間的一端子間電流值；利用該第二電壓及該第四電阻，判定從該第二端子流往該第二TIA之一端子-TIA電流值；及利用該端子間電流值及該端子-TIA電流值，判定該正負載電流值。
  20. 如申請專利範圍第19項之固定晶圓的方法，其中判定該第一端子電壓的步驟包含利用該第一電阻與該第二電阻的比值。
  21. 如申請專利範圍第13項之固定晶圓的方法，其中判定該負負載電流值的步驟包含： 利用一第五元件，連接一第三TIA至一第二電通路上的一第三端子，該第二路徑介於該電源與該負端子之間，該第五元件具有一第五電阻；利用該第三TIA，判定跨越一第六元件之一第三電壓，該第六元件連接該第三TIA的兩端點並具有一第六電阻；利用一第七元件，連接一第四TIA至該第二電通路上的一第四端子，該第七元件具有一第七電阻；利用該第四TIA，判定跨越一第八元件之一第四電壓，該第八元件連接該第四TIA的兩端點並具有一第八電阻；及利用該第三電壓、該第五電阻、該第六電阻、該第四電壓、該第七電阻及該第八電阻中的一或更多個，判定該負負載電流值。
  22. 如申請專利範圍第21項之固定晶圓的方法，其中判定該負負載電流值的步驟更包含：利用該第三電壓、該第五電阻、及該第六電阻，判定在該第三端子處的一第三端子電壓；利用該第四電壓、該第七電阻、及該第八電阻，判定在該第四端子處的一第四端子電壓；利用該第三端子電壓、該第四端子電壓、及該第三端子與該第四端子之間的一第二端子間電阻，判定該第三端子與該第四端子之間的一第二端子間電流值；利用該第四電壓及該第八電壓，判定從該第四端子流至該第四TIA之一第二端子-TIA電流值；及利用該第二端子間電流值及該第二端子-TIA電流值，判定該負負載電流值。
  23. 如申請專利範圍第21項之固定晶圓的方法，更包含將該第五電阻、該第六電阻、該第七電阻及該第八電阻建構成：使得該第五電阻與該第六電阻的比值等於該第七電阻與該第八電阻的比值。
  24. 如申請專利範圍第21項之固定晶圓的方法，更包含：將該第五電阻與該第六電阻之比值轉換成至少一第三中間項 與一第四中間項的乘積；利用該第三電壓、該第四電壓及該第三中間項來計算一第二中間電壓項；及利用該第二中間電壓項、該第四中間項、該第四電壓、該第四電阻、及該第三端子與該第四端子之間的一第二端子間電阻，來計算該第三端子與該第四端子之間的一第二端子間電壓。
  25. 如申請專利範圍第21項之固定晶圓的方法，其中更包含利用該第二電壓及該第四電壓至少其中一者，控制在該正端子處的至少一第一ESC電壓及在該負端子處的一第二ESC；該第一ESC電壓正比於該第二電壓，該第二ESC電壓正比於該第四電壓。
  26. 如申請專利範圍第21項之固定晶圓的方法，更包含利用該第二電壓及該第四電壓至少其中一者，控制在該正端子處的一第一ESC電壓與在該負端子處的一第二ESC電壓之間的一差值；該第一ESC電壓正比於該第二電壓，該第二ESC電壓正比於該第四電壓。
  27. 如申請專利範圍第13項之固定晶圓的方法，更包含根據該正負載電流值及該負負載電流值至少其中一者，判定該ESC之健康狀況及殘餘壽命至少其中一者。
TW097120214A 2007-06-01 2008-05-30 電漿處理系統靜電夾盤高電壓控制 TWI488254B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US94164207P 2007-06-01 2007-06-01
US11/770,606 US7768766B2 (en) 2007-06-01 2007-06-28 Plasma processing system ESC high voltage control

Publications (2)

Publication Number Publication Date
TW200926346A TW200926346A (en) 2009-06-16
TWI488254B true TWI488254B (zh) 2015-06-11

Family

ID=40087873

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097120214A TWI488254B (zh) 2007-06-01 2008-05-30 電漿處理系統靜電夾盤高電壓控制

Country Status (6)

Country Link
US (3) US7768766B2 (zh)
JP (1) JP5144753B2 (zh)
KR (1) KR101433996B1 (zh)
CN (2) CN102569134B (zh)
TW (1) TWI488254B (zh)
WO (1) WO2008151051A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7768766B2 (en) * 2007-06-01 2010-08-03 Lam Research Corporation Plasma processing system ESC high voltage control
CN104731141B (zh) * 2013-12-24 2017-01-25 北京北方微电子基地设备工艺研究中心有限责任公司 静电卡盘电源电压控制的方法及系统
US10340135B2 (en) * 2016-11-28 2019-07-02 Asm Ip Holding B.V. Method of topologically restricted plasma-enhanced cyclic deposition of silicon or metal nitride

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5103367A (en) * 1987-05-06 1992-04-07 Unisearch Limited Electrostatic chuck using A.C. field excitation
US20050225923A1 (en) * 1998-09-30 2005-10-13 Lam Research Corp. Method of determining the correct average bias compensation voltage during a plasma process

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6518195B1 (en) * 1991-06-27 2003-02-11 Applied Materials, Inc. Plasma reactor using inductive RF coupling, and processes
US5933314A (en) * 1997-06-27 1999-08-03 Lam Research Corp. Method and an apparatus for offsetting plasma bias voltage in bi-polar electro-static chucks
DE60041341D1 (de) * 1999-08-17 2009-02-26 Tokyo Electron Ltd Gepulstes plasmabehandlungsverfahren und vorrichtung
JP4382926B2 (ja) 1999-09-29 2009-12-16 東京エレクトロン株式会社 プラズマ処理方法
US6563076B1 (en) 1999-09-30 2003-05-13 Lam Research Corporation Voltage control sensor and control interface for radio frequency power regulation in a plasma reactor
US7169255B2 (en) * 2002-02-15 2007-01-30 Hitachi High-Technologies Corporation Plasma processing apparatus
JP4180896B2 (ja) 2002-12-03 2008-11-12 キヤノンアネルバ株式会社 プラズマ処理装置
KR100986023B1 (ko) * 2003-07-23 2010-10-07 주성엔지니어링(주) 바이어스 제어 장치
JP4504061B2 (ja) * 2004-03-29 2010-07-14 東京エレクトロン株式会社 プラズマ処理方法
JP4704088B2 (ja) * 2005-03-31 2011-06-15 東京エレクトロン株式会社 プラズマ処理装置
US8422193B2 (en) * 2006-12-19 2013-04-16 Axcelis Technologies, Inc. Annulus clamping and backside gas cooled electrostatic chuck
US8149562B2 (en) * 2007-03-09 2012-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. System for decharging a wafer or substrate after dechucking from an electrostatic chuck
US7768766B2 (en) * 2007-06-01 2010-08-03 Lam Research Corporation Plasma processing system ESC high voltage control

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5103367A (en) * 1987-05-06 1992-04-07 Unisearch Limited Electrostatic chuck using A.C. field excitation
US20050225923A1 (en) * 1998-09-30 2005-10-13 Lam Research Corp. Method of determining the correct average bias compensation voltage during a plasma process

Also Published As

Publication number Publication date
US7983018B2 (en) 2011-07-19
KR20100035141A (ko) 2010-04-02
KR101433996B1 (ko) 2014-08-25
CN101711424A (zh) 2010-05-19
WO2008151051A1 (en) 2008-12-11
US20120018095A1 (en) 2012-01-26
TW200926346A (en) 2009-06-16
US8315029B2 (en) 2012-11-20
CN102569134A (zh) 2012-07-11
CN101711424B (zh) 2012-05-23
CN102569134B (zh) 2015-04-15
US20110051307A1 (en) 2011-03-03
US20080297971A1 (en) 2008-12-04
JP5144753B2 (ja) 2013-02-13
US7768766B2 (en) 2010-08-03
JP2010530132A (ja) 2010-09-02

Similar Documents

Publication Publication Date Title
EP0992106B1 (en) A method and an apparatus for offsetting plasma bias voltage in bipolar electrostatic chucks
KR102019529B1 (ko) 기판 클램핑 시스템 및 기판 클램핑 시스템 동작 방법
KR20160064000A (ko) 홀 센서 및 홀 센서의 온도 분포에 의한 오프셋의 보상 방법
US6625003B2 (en) Method and apparatus for balancing an electrostatic force produced by an electrostatic chuck
EP0970517B1 (en) Unbalanced bipolar electrostatic chuck power supplies and methods therefor
TWI488254B (zh) 電漿處理系統靜電夾盤高電壓控制
WO2007014160A2 (en) Method and apparatus for in-situ substrate surface arc detection
US11598824B2 (en) Magnetic field sensor apparatus and method
EP3203253B1 (en) Hall sensor
CN111383895B (zh) 一种等离子体刻蚀设备及其鞘层电压的测量方法
JP2018021846A (ja) 磁気センサ
TW201621333A (zh) 用於裝置的測試器、操作開關電路的方法、以及測試裝置的方法
JP2003035730A (ja) 電流検出器
JP3819323B2 (ja) ホール素子及び電気量測定装置
JP3323875B2 (ja) ホール素子および電気量測定装置
JPH10206249A (ja) 温度検出制御回路
JP2003037311A (ja) ホール素子