TWI479651B - 半導體裝置與其製法 - Google Patents

Description

半導體裝置與其製法

本發明係關於一種半導體裝置，特別係關於一種具有堆疊結構的半導體裝置與其製法。

在本領域，為了改變元件特性，有時候會形成具有堆疊結構的半導體裝置。

例如，堆疊兩個分別發出不同顏色光的發光二極體，可得到一種混色發光。美國專利公告號7064354揭露一種混色發光二極體，利用透明黏著層接合兩個發光二極體晶片，其中一個發光二極體晶片發出黃色光，另一個發光二極體晶片發出藍色光。

其他習知技術亦揭露相關技術。例如，美國專利公告號7732803揭露堆疊的複數個發光二極體，其中每個發光二極體具有P型半導體層、N型半導體層與主動層，每個發光二極體可獨立控制，且發光二極體之間具有歐姆接觸層。

本發明係關於一種具有堆疊結構的半導體裝置與其製法。

本發明一實施例提供一種半導體裝置，由下而上依序包括第一摻雜層、透明絕緣層、第二摻雜層，第三摻雜層。第二摻雜層與第一摻雜層具有相同電性，第二摻雜層與第三摻雜層具有相反電性。導通結構貫穿第二摻雜 層、第三摻雜層，以及透明絕緣層，以電性耦合第一摻雜層及第三摻雜層。

本發明另一實施例提供一種半導體裝置的製造方法，包括：提供一第一基板，其上形成一第一半導體單元，其中第一半導體單元由第一基板依序形成一第四摻雜層、一第一主動層及一第一摻雜層；形成一第一透明絕緣層於第一摻雜層上；提供一第二基板，其上形成一第二半導體單元，其中第二半導體單元由第二基板依序形成一第三摻雜層、一第二主動層及一第二摻雜層；形成一第二透明絕緣層於第二摻雜層上；耦合第一透明絕緣層與第二透明絕緣層；移除第二基板，以暴露第三摻雜層；形成一導通結構，其貫穿第二半導體單元、第一透明絕緣層與第二透明絕緣層，以電性耦合第一半導體單元及第二半導體單元。

圖1A與圖1B顯示根據本發明一實施例的半導體裝置，其中圖1A為立體示意圖，圖1B為圖1A中沿A-A’虛線的剖面示意圖。

參見圖1A與圖1B，半導體裝置1包含第一半導體單元12以及第二半導體單元14，每個半導體單元12/14各包含至少一摻雜層。第一半導體單元12可位於第二半導體單元14下方，且設置於基板10上。此外，透明絕緣層16位於第一半導體單元12與第二半導體單元14之間，以接合兩半導體單元12/14；導通結構18貫穿第二半導體單元14與透明絕緣層16，以電性耦合第一半導體單元12與第 二半導體單元14。較佳地，導通結構18電性耦合第一半導體單元12的一摻雜層與第二半導體單元14的一摻雜層，上述第一半導體單元12的摻雜層與第二半導體單元14的摻雜層係電性相反，其細節於稍後詳述。

半導體裝置1、第一半導體單元12及/或第二半導體單元14可以是光伏電池、發光二極體、電晶體、光感測器，或二極體等。

於本實施例，較佳地，第一半導體單元12由下而上可包含第四摻雜層12a、第一主動層12b、第一摻雜層12c及第一透明導電層12d。第二半導體單元14可包含第三摻雜層14a、第二主動層14b、第二摻雜層14c及第二透明導電層14d。其中，第一摻雜層12c與第二摻雜層14c的電性相同，第二摻雜層14c與第三摻雜層14a的電性相反，第一摻雜層12c與第四摻雜層12a的電性相反。此處「電性」是指摻雜的型態，亦即，P型或N型。

在一實施例，半導體裝置1是一光伏電池，且第一主動層12b的能隙小於第二主動層14b的能隙(energy gap)。

於本實施例，半導體裝置1的第一半導體單元12與第二半導體單元14為發光二極體。於本實施例，第一摻雜層12c及第二摻雜層14c為P型摻雜層，第三摻雜層14a與第四摻雜層12a為N型摻雜層。

於本實施例，基板10包括極化(polar)基板、半極化(semi-polar)基板或非極化(non-polar)基板，且其材 質可以為砷化鎵(GaAs)、鍺(Ge)表面形成鍺化矽(SiGe)、矽(Si)表面形成碳化矽(SiC)、鋁(Al)表面形成氧化鋁(Al2O3)、氮化鎵(GaN)、氮化銦(InN)、氧化鋅(ZnO)、氮化鋁(AlN)、藍寶石(sapphire)、玻璃、石英或其組合，但不限定於此。第四摻雜層12a、第一主動層12b、第一摻雜層12c、第三摻雜層14a、第二主動層14b，以及第二摻雜層14c的材料包含三族氮化物，例如氮化銦(InN)、氮化鎵(GaN)、氮化鋁(AlN)、氮化銦鎵(InGaN)、氮化銦鋁鎵(InAlGaN)等，但不限定於上述。

於本實施例，導通結構18至少包括孔洞18a、絕緣層18b、導電層18c。孔洞18a貫穿第二摻雜層14c、第三摻雜層14a，以及透明絕緣層16。絕緣層18b形成於孔洞18a之側壁。導電層18c填滿孔洞18a，且電性耦合第一摻雜層12c與第三摻雜層14a。藉由增加導通結構18分佈於半導體裝置1的數量，可提高第一半導體單元12及第二半導體單元14的載子傳輸分佈，以加強半導體裝置1的效率。

於本實施例，第三摻雜層14a在相對於第二摻雜層14c的暴露表面142，可具有粗糙結構。若半導體裝置1為光伏電池，則粗糙結構可有效提高光吸收量，以加強半導體裝置1的光電轉換效率；若半導體裝置1為發光二極體，則粗糙結構可有效提高半導體裝置1的出光量。

於本實施例，為了方便與其他半導體裝置或外部端點電性耦合，於第四摻雜層12a的暴露表面144，可具有第 一電極22；於透明導電層14d的暴露表面146，可具有第二電極24。當提供電壓於第二電極24，電流由第二摻雜層14c、第三摻雜層14a，再經由導通結構18，流向第一摻雜層12c。其中，第一電極22或第二電極24為N型電極，則其材質可由鈦、鋁、鉻、鉑、金所構成群組之一或其組合，例如鉻/鉑/金(Cr/Pt/Au)、鈦/鋁/鉑/金(Ti/Al/Pt/Au)或鈦/鉑/金(Ti/Pt/Au)；第一電極22或第二電極24為P型電極，則其材質可由鎳、鉑、銀、氧化銦錫所構成群組之一或其組合，例如鎳/銀(Ni/Ag)、鎳/鉑/銀(Ni/Pt/Ag)或氧化銦錫/銀(ITO/Ag)。

前述透明絕緣層16之材料可包括透明氧化物，例如二氧化矽(SiO₂)、氮化矽(Si₃N₄)、二氧化鈦(TiO₂)、氧化鉭(Tantalum pentoxide，Ta₂O₅)。前述第一透明導電層12d及第二透明導電層14d之材料可包括下列群組的其中之一或其組合：銻錫氧化物(Antimony Tin Oxide,ATO)、銦錫氧化物(Indium Tin Oxide,ITO)、氧化錫(Tin Oxide,SnO₂)、氧化鋅摻雜鋁(aluminum doped zinc oxide,AZO)、氧化鋅摻雜鎵(Gallium doped zinc oxide,GZO)和氧化鋅摻雜銦(Indium doped zinc oxide,IZO)。

圖1C顯示根據本發明第二實施例的半導體裝置2。本實施例與圖1A實施例的不同處在於，省略了第一透明導電層12d及第二透明導電層14d，而第二電極24位於第二摻雜層14c的暴露表面146。

圖2A至圖2I顯示根據本發明一實施例半導體裝置的製 造方法。

如圖2A所示，在基板10上形成第一半導體單元12，其可包含第四摻雜層12a、第一主動層12b、第一摻雜層12c、第一透明導電層12d。第一半導體單元12的材料可包含三族氮化物。於本實施例，第四摻雜層12a為N型摻雜層，例如N型氮化鎵層；第一主動層12b可以是單一或多重量子井層；第一摻雜層12c為P型摻雜層，例如P型氮化鎵層。在另一實施例，可省略第一透明導電層12d。

此外，於基板10與第四摻雜層12a之間，可具有一緩衝層(未圖示)。在一實施例，緩衝層可包含下列群組的其中之一或其任意組合：未摻雜氮化鎵(GaN)、n型氮化鎵、氮化鋁、氮化鋁鎵、氮化鎂、氮化矽。

形成第一透明導電層12d的方法可包括：塗佈(coating)，浸漬塗佈(dip coating)、旋轉塗佈(spin coating)、噴霧(spray coating)、化學氣相沈積(Chemical Vapor Deposition,CVD)、真空蒸鍍(Evaporation)或濺鍍(Sputtering)。

如圖2B所示，在第一透明導電層12d(或第一摻雜層12c)上方，形成第一透明絕緣層16a，形成方法可與形成第一透明導電層12d的方法相同。此外，可利用一製程技術，例如，研磨(polish)，以平坦化第一透明絕緣層16a。

如圖2C所示，在基板30上形成第二半導體單元14，其可包含第三摻雜層14a、第二主動層14b、第二摻雜層 14c、第二透明導電層14d。第二半導體單元14的材料可包含三族氮化物。於本實施例，第三摻雜層14a為N型摻雜層，例如N型氮化鎵層；第二主動層14b可以是單一或多重量子井層；第二摻雜層14c為P型摻雜層，例如P型氮化鎵層。在另一實施例，可省略第二透明導電層14d。

此外，於基板30與第三摻雜層14a之間，可具有一緩衝層(未圖示)。在一實施例，緩衝層可包含下列群組的其中之一或其任意組合：未摻雜氮化鎵(GaN)、n型氮化鎵、氮化鋁、氮化鋁鎵、氮化鎂、氮化矽。形成第二透明導電層14d的方法可與形成第一透明導電層12d的方法相同。

如圖2D所示，在第二透明導電層14d(或第二摻雜層14c)上方，形成第二透明絕緣層16b，形成方法可與形成第二透明導電層14d的方法相同。此外，可利用一製程技術，例如，研磨(polish)，以平坦化第二透明絕緣層16b。

如圖2E所示，倒置第二半導體單元14與基板30，使第二透明絕緣層16b對準第一透明絕緣層16a。接著，在一耦合條件下，將第二透明絕緣層16b與第一透明絕緣層16a耦合成一透明絕緣層16。上述耦合條件包括加熱及/或加壓。例如，以不破壞第一、第二半導體單元12/14的溫度，例如700-800ºC加熱，藉由相同的介面材料，經過加壓加熱，互相融合而耦合。前述透明第一絕緣層16a與第二透明絕緣層16b的材料，包含於耦合條件下可互相融合的材料，例如二氧化矽(SiO₂)。

如圖2F所示，接著，可移除基板30，並且選擇性地，可粗糙化第三摻雜層14a的暴露表面142，在表面142形成粗糙結構。例如，可利用濕式蝕刻法形成粗糙結構。移除基板30的方法，可以是，但不限於，雷射剝離技術(laser lift-off)或濕式蝕刻法。

如圖2G所示，接著，由第三摻雜層14a蝕刻至少一孔洞18a，孔洞18a貫穿第三摻雜層14a、第二主動層14b、第二摻雜層14c、第二透明導電層14d、透明絕緣層16，以暴露第一透明導電層12d(如果沒有第一透明導電層12d，則暴露第一摻雜層12c)。同時，蝕刻部分的第二半導體單元14與部分的第一半導體單元12，以暴露出第四摻雜層12a的一暴露表面144，以及第二透明導電層14d(或第二摻雜層14c)的一暴露表面146。蝕刻的方法，可包含，但不限於感應耦合電漿反應離子蝕刻(Inductively Coupled Plasma Reactive Ion Etching，ICP-RIE)或雷射蝕刻。

如圖2H所示，接著，形成絕緣層18b於孔洞18a的側壁，以及形成導電層18c以填滿孔洞18a，並接觸第三摻雜層14a。藉由導電層18c，第一摻雜層12c(透過第一透明導電層12d)及第三摻雜層14a電性耦合。

如圖2I所示，接著，在暴露表面144形成第一電極22，在暴露表面146形成第二電極24。

圖3顯示根據本發明第三實施例的半導體裝置陣列。在基板10上，形成複數個前述的半導體裝置，例如，半導 體裝置1A與半導體裝置1B，其中，半導體裝置1A的第二電極24，可藉由內連線26(interconnect)或其他連接結構26，電性耦合半導體裝置1B的第一電極22，形成一串聯陣列。

圖4顯示根據本發明第四實施例的半導體裝置陣列。在基板10上，形成複數個前述的半導體裝置，例如，半導體裝置1A與半導體裝置1B，其中，兩相鄰半導體裝置(例如1A/1B)共用一個第二電極24，形成一並聯陣列。

圖5顯示根據本發明第五實施例的半導體裝置陣列。在基板10上，形成複數個前述的半導體裝置，例如，半導體裝置1A與半導體裝置1B，其中，兩相鄰半導體裝置(例如1A/1B)共用一個第一電極22，形成一並聯陣列。

圖6顯示根據本發明第六實施例的一種半導體裝置陣列。此半導體陣列為一串聯陣列，半導體裝置1的第一電極22，連接相鄰半導體裝置1的第二電極24。串聯陣列可以是奇數陣列，亦即，行數或列數的其中之一為奇數。藉由上述半導體陣列的排列方式可有效減少內連線26的面積。

在前述各實施例中，半導體單元12/14的P型摻雜層、主動層、N型摻雜層可視為一個磊晶結構，其可利用穿隧接面(tunnel junction)或其他接合層，連接或堆疊更多的磊晶結構。亦即，每個半導體單元12/14可具有多個磊晶結構。

根據本說明書，本領域熟悉技藝人士可據以做各種修 飾、改變或替換。因此，本說明書僅是用於教示本領域熟悉技藝人士，例示如何實踐本發明，所述的實施例僅為較佳實施例。本領域熟悉技藝人士閱讀本案說明書後，知悉本案實施例中的哪些元件與材料可做替換，哪些元件或製程步驟順序可變更，哪些特徵可被單獨應用。凡其他未脫離發明所揭示之精神下所完成之等效改變或修飾，均應包括在下述之申請專利範圍內。

1/1A/1B‧‧‧半導體裝置

2‧‧‧半導體裝置

10‧‧‧基板

12‧‧‧第一半導體單元

12a‧‧‧第四摻雜層

12b‧‧‧第一主動層

12c‧‧‧第一摻雜層

12d‧‧‧第一透明導電層

14‧‧‧第二半導體單元

14a‧‧‧第三摻雜層

14b‧‧‧第二主動層

14c‧‧‧第二摻雜層

14d‧‧‧第二透明導電層

16‧‧‧透明絕緣層

16a‧‧‧第一透明絕緣層

16b‧‧‧第二透明絕緣層

18‧‧‧導通結構

18a‧‧‧孔洞

18b‧‧‧絕緣層

18c‧‧‧導電層

22‧‧‧第一電極

24‧‧‧第二電極

26‧‧‧內連線/連接結構

30‧‧‧基板

142‧‧‧暴露表面

144‧‧‧暴露表面

146‧‧‧暴露表面

圖1A至1B分別顯示根據本發明第一實施例的半導體裝置之立體示意圖及其沿A-A’虛線之剖面示意圖。

圖1C顯示根據本發明第二實施例的半導體裝置之剖面示意圖。

圖2A至圖2I顯示一種根據本發明另一實施例半導體裝置的製造方法。

圖3顯示根據本發明第三實施例的半導體裝置陣列。

圖4顯示根據本發明第四實施例的半導體裝置陣列。

圖5顯示根據本發明第五實施例的半導體裝置陣列。

圖6顯示根據本發明第六實施例的半導體裝置陣列。

2‧‧‧半導體裝置

10‧‧‧基板

12‧‧‧第一半導體單元

12a‧‧‧第四摻雜層

12b‧‧‧第一主動層

12c‧‧‧第一摻雜層

14‧‧‧第二半導體單元

14a‧‧‧第三摻雜層

14b‧‧‧第二主動層

14c‧‧‧第二摻雜層

16‧‧‧透明絕緣層

18‧‧‧導通結構

18a‧‧‧孔洞

18b‧‧‧絕緣層

18c‧‧‧導電層

22‧‧‧第一電極

24‧‧‧第二電極

142‧‧‧暴露表面

144‧‧‧暴露表面

146‧‧‧暴露表面

Claims (19)

1. 一種半導體裝置，包括：一第一摻雜層；一第二摻雜層，其電性與該第一摻雜層相同；一透明絕緣層，位於該第一摻雜層與該第二摻雜層之間；一第三摻雜層，位於相對該透明絕緣層之該第二摻雜層的另一側，且其電性與該第二摻雜層相反；及一導通結構，貫穿該第二摻雜層、該第三摻雜層以及該透明絕緣層，以電性耦合該第一摻雜層及該第三摻雜層。
2. 如申請專利範圍第1項的半導體裝置，更包括兩透明導電層，分別位於該透明絕緣層與該第一摻雜層之間，以及該透明絕緣層與該第二摻雜層之間。
3. 如申請專利範圍第1項的半導體裝置，其中該導通結構包括：至少一孔洞，貫穿該第二摻雜層、該第三摻雜層，以及該透明絕緣層；一絕緣層，形成於該孔洞之側壁；一導電層，填滿於該孔洞，且電性耦合該第一摻雜層與該第三型摻雜層。
4. 如申請專利範圍第1項的半導體裝置，更包括一基板、一第四摻雜層、一第一主動層及一第二主動層，該第四摻雜層位於該基板及該第一摻雜層之間，且其電性與該第一摻雜層相反，該第一主動層位於該第一摻雜層及該第四摻雜 層之間而形成一第一半導體單元，該第二主動層位於該第二摻雜層及該第三摻雜層之間而形成一第二半導體單元。
5. 如申請專利範圍第1項的半導體裝置，其中該第三摻雜層相對於該第二摻雜層的一暴露表面具有一粗糙結構。
6. 如申請專利範圍第4項的半導體裝置，更包含兩電極，分別位於該第四摻雜層之一暴露表面，以及位於該第二摻雜層之一暴露表面。
7. 如申請專利範圍第1項的半導體裝置，其中該透明絕緣層之材料包含下列群組的其中之一或其組合：二氧化矽(SiO₂)、氮化矽(Si₃N₄)、二氧化鈦(TiO₂)及氧化鉭(Tantalum pentoxide，Ta₂O₅)。
8. 如申請專利範圍第2項的半導體裝置，其中該第一透明導電層及該第二透明導電層之材料包括下列群組的其中之一或其組合：銻錫氧化物(Antimony Tin Oxide,ATO)、銦錫氧化物(Indium Tin Oxide,ITO)、氧化錫(Tin Oxide,SnO₂)、氧化鋅摻雜鋁(aluminum doped zinc oxide,AZO)、氧化鋅摻雜鎵(Gallium doped zinc oxide,GZO)及氧化鋅摻雜銦(Indium doped zinc oxide,IZO)。
9. 一種半導體裝置的製造方法，包括：提供一第一基板，其上形成一第一半導體單元，其中該第一半導體單元由該第一基板依序形成一第四摻雜層、一第一主動層及一第一摻雜層；形成一第一透明絕緣層於該第一摻雜層上；提供一第二基板，其上形成一第二半導體單元，其中該第二半導體單元由該第二基板依序形成一第三摻雜層 、一第二主動層及一第二摻雜層；形成一第二透明絕緣層於該第二摻雜層上；耦合該第一透明絕緣層與該第二透明絕緣層；移除該第二基板，以暴露該第三摻雜層；形成一導通結構，其貫穿該第二半導體單元、該第一透明絕緣層與該第二透明絕緣層，以電性耦合該第一半導體單元及該第二半導體單元。
10. 如申請專利範圍第9項的製造方法，更包括分別形成一第一透明導電層於該第二摻雜層及該第一透明絕緣層之間，以及形成一第二透明導電層於該第一摻雜層及該第二透明絕緣層之間。
11. 如申請專利範圍第10項的製造方法，其中該第一透明導電層、該第二透明導電層、該第一透明絕緣層及該第二透明絕緣層之形成方法包括塗佈(coating)方法，浸漬塗佈法(dip coating)、旋轉塗佈法(spin coating)、噴霧法(spray coating)、化學氣相沈積法(Chemical Vapor Deposition,CVD)、真空蒸鍍法(Evaporation)或濺鍍法(Sputtering)。
12. 如申請專利範圍第9項的製造方法，其中於形成該第一透明絕緣層或/及該第二透明絕緣層之後，更包含平坦化該第一透明絕緣層或/及該第二透明絕緣層。
13. 如申請專利範圍第9項的製造方法，其中形成該導通結構之步驟，包括：由該第三摻雜層蝕刻至少一孔洞，該孔洞貫穿該第二半導體單元、該第一透明絕緣層及該第二透明絕緣層，以暴露部分的該第一摻雜層； 形成一絕緣層於該孔洞之側壁；以及形成一導電層以填滿該孔洞，且與該第一摻雜層及該第三摻雜層電性耦合。
14. 如申請專利範圍第9項的製造方法，其中該半導體裝置包括一光伏電池，該第一主動層的能隙小於該第二主動層的能隙。
15. 如申請專利範圍第9項的製造方法，更包含粗糙化相對該第二摻雜層之該第三摻雜層的一暴露表面。
16. 如申請專利範圍第9項的製造方法，更包含：蝕刻部分的該第二半導體單元、該第一透明絕緣層、該第二透明絕緣層、該第一摻雜層及該第一主動層，以暴露該第四摻雜層；形成一第一電極於該第四摻雜層之一暴露表面。
17. 如申請專利範圍第9項的製造方法，更包含；蝕刻部分的該第三摻雜層及該第二主動層，以暴露該第二摻雜層；形成一第二電極於該第二摻雜層之暴露表面‘.
18. 如申請專利範圍第9項的製造方法，其中該耦合之方法包括加熱或加壓。
19. 一種半導體裝置，包括：一第一半導體單元；一第二半導體單元；一透明絕緣層，位於該第一半導體單元與該第二半導體單元之間；以及一導通結構，貫穿該第一半導體單元及該第二半導體單元的其中之一及該透明絕緣層，並電性耦合該第一半 導體單元與該第二半導體單元。