TWI476577B - 電源控制裝置及方法 - Google Patents
電源控制裝置及方法 Download PDFInfo
- Publication number
- TWI476577B TWI476577B TW102122840A TW102122840A TWI476577B TW I476577 B TWI476577 B TW I476577B TW 102122840 A TW102122840 A TW 102122840A TW 102122840 A TW102122840 A TW 102122840A TW I476577 B TWI476577 B TW I476577B
- Authority
- TW
- Taiwan
- Prior art keywords
- circuit board
- unit
- signal
- power
- response signal
- Prior art date
Links
Landscapes
- Power Sources (AREA)
Description
本發明關於一種電源控制裝置及方法,特別是一種可同步控制電源啟動時序之電源控制裝置及方法。
這些年來,隨著電子科技的進步,使得印刷電路板堅固耐用、成本低廉且可靠度高。於生產印刷電路板時,雖然一開始需要投入電路佈局的成本,但是到後來卻可便宜地且快速地大量生產。
在電腦系統中,通常負責開啟中央處理器(Central Process Unit,CPU)與雙直列記憶體模組(Dual In-line Memory Module,DIMM)等主要元件的電源,大都配置在做為主板的印刷電路板上。並且,一些高階的電腦系統可能會包含多顆的中央處理器,而中央處理器及雙直列記憶體模組部分會設置於配置有電源的印刷電路板,另一部分的中央處理器及雙直列記憶體模組則配置於另一作為擴充板的印刷電路板上。前述主板與擴充板藉由匯流排來連接,且主板及擴充板的電源起動時序仍由主板來做控制。
然而,當進行雙排記憶體模組之電源啟動時序時,可能會因擴充板上的雙排記憶體模組尚未完成電源啟動,主板就接著進行主板及擴充板上之中央處理器的電源啟動時序,而導致中央處理器與雙排記憶體模組的電源啟動不同步現象。如此,可能會造成電腦系統產生無法預知的錯誤。因此,前述的電源起動時序的控制上仍有改善的空間。
本發明提供一種電源控制裝置及方法,藉以有效同步電源啟動時序,以避免電源起動時序不同步而造成伺服器的誤動作或故障情況
產生。
本發明提出一種電源控制裝置,適於一伺服器。此電源控制裝置包括第一電路板以及至少一第二電路板。第一電路板包括訊號整合單元、電源時序控制單元及第一電壓調整單元。訊號整合單元用以接收第一回應訊號與第二回應訊號,並依據第一回應訊號與第二回應訊號,以產生確認訊息。電源時序控制單元耦接訊號整合單元,用以接收確認訊息,並依據確認訊息,以產生電源致能訊號。第一電壓調整單元耦接電源時序控制單元,用以接收電源致能訊號,並依據電源致能訊號,以產生第回應訊號給訊號整合單元,且產生工作電壓。前述第二電路板包括第二電壓調整單元。第二電壓調整單元耦接電源時序控制單元,用以接收電源致能訊號,並依據電源致能訊號,以產生第二回應訊號給訊號整合單元,且產生工作電壓。
在一實施例中,前述第一電路板更包括傳輸單元及配置檢視單元。傳輸單元用以接收並傳遞第二電路板所提供的狀態資訊。配置檢視單元耦接傳輸單元及訊號整合單元,用以接收並依據狀態資訊,對第一電路板與第二電路板進行配置檢視,以確認第一電路板與第二電路板是否匹配,若確認第一電路板與第二電路板匹配,則配置檢視單元致能訊號整合單元接收第一回應訊號與第二回應訊號,若確認第一電路板與第二電路板不匹配,則配置檢視單元產生警告訊息。
在一實施例中,傳輸單元為一移位匯流排。
在一實施例中,前述訊號整合單元、電源時序控制單元、傳輸單元及配置檢視單元整合於複雜可程式邏輯元件。
在一實施例中,前述訊號整合單元及電源時序控制單元整合於複雜可程式邏輯元件。
本發明提出一種電源控制方法,包括以下步驟。接收第一電路板的第一回應訊號與第二電路板的第二回應訊號。依據第一回應訊號與第二回應訊號,以產生確認訊息。依據此確認訊息,產生電源致能訊號。
依據電源致能訊號,使第一電路板與第二電路板同步產生工作電壓。
在一實施例中,前述電源控制方法更包括下列步驟。接收狀態資訊。依據狀態資訊,以對第一電路板與第二電路板進行配置檢視。確認第一電路板與第二電路板是否匹配。若確認第一電路板與第二電路板匹配,則進入接收第一電路板的第一回應訊號與第二電路板的第二回應訊號的步驟。若確認第一電路板與第二電路板不匹配,則產生警告訊息。
本發明所提供的電源控制裝置及方法,藉由訊號整合單元接收第一回應訊號與第二回應訊號,以產生確認訊息給電源時序控制單元,再藉由電源時序控制單元產生電源致能訊號給第一電壓調整單元與第二電壓調整單元,以使第一電壓調整單元與第二電壓調整單元同步產生工作電壓。另外,第一電壓調整單元與第二電壓調整單元還會分別產生第一回應訊號與第二回應訊號給,以進行下一階段的電源控制時序。如此一來,可有效同步電源啟動時序,以避免電源起動時序不同步而造成伺服器的誤動作或故障情況產生。
以上之關於本發明內容之說明及以下之實施方式之說明用以示範與解釋本發明之精神與原理,並且提供本發明之專利申請範圍更進一步之解釋。
10‧‧‧電源控制裝置
100‧‧‧第一電路板
110‧‧‧訊號整合單元
120‧‧‧電源時序控制單元
130‧‧‧第一電壓調整單元
140‧‧‧傳輸單元
150‧‧‧配置檢視單元
200‧‧‧第二電路板
210‧‧‧第二電壓調整單元
第1圖為本發明之電源控制裝置的示意圖。
第2圖為本發明之電源控制方法的步驟流程圖。
第3圖為本發明之電源控制方法的另一步驟流程圖。
以下在實施方式中詳細敘述本發明之詳細特徵以及優點,其內容足以使任何熟習相關技藝者了解本發明之技術內容並據以實施,且根據本說明書所揭露之內容、申請專利範圍及圖式,任何熟習相關技藝者可輕易地理解本發明相關之目的及優點。以下之實施例進一步詳細說明本
發明之觀點,但非以任何觀點限制本發明之範疇。
請參考「第1圖」,其為本發明之電源控制裝置的示意圖。本實施例之電源控制裝置10適於伺服器。電源控制裝置10包括第一電路板100以及至少一第二電路板200。在本實施例中,第一電路板100例如可為主機板,而第二電路板200例如可為外部擴充板。
第一電路板100包括訊號整合單元110、電源時序控制單元120及第一電壓調整單元130。訊號整合單元110用以接收第一回應訊號與第二回應訊號,並依據第一回應訊號與第二回應訊號,以產生確認訊息。電源時序控制單元120耦接訊號整合單元110,且電源時序控制單元120用以接收並依據確認訊息,以產生電源致能訊號。其中,訊號整合單元110以及電源時序控制單元120例如可整合於複雜可程式邏輯元件(Complex Programmable Logic Device,CPLD)。
第一電壓調整單元130耦接電源時序控制單元120,且第一電壓調整單元130用以接收並依據電源致能訊號,以產生第一回應訊號給訊號整合單元110。並且,第一電壓調整單元130也會產生工作電壓給第一電路板100上的電子元件。在本實施例中,電子元件例如可為中央處理器或是雙直列記憶體模組。但本實施例不限於此,電子元件亦可使用其他類似的元件來實施。
第二電路板200包括第二電壓調整單元210。其中,第二電路板200的數量例如可為1個,但本發明不以此為限,使用者可視其所需而調整第二電路板200的數量,例如2個或2個以上。第二電壓調整單元210耦接電源時序控制單元120,且第二電壓調整單元210用以接收並依據電源致能訊號,以產生第二回應訊號給訊號整合單元110。並且,第二電壓調整單元210也會產生前述的工作電壓給第二電路板200上的電子元件。在本實施例中,電子元件例如可為中央處理器或是雙直列記憶體模組。但本實施例不限於此,電子元件亦可使用其他類似的元件來實施。
前述第一電路板100與第二電路板200所配置的電子元件是
互相對應的。也就是說,電源時序控制單元120會依據確認訊息,以同步產生電源致能訊號給第一電壓調整單元130與第二電壓調整單元210。並且,第一電壓調整單元130會依據電源致能訊號,以產生對應的工作電壓給第一電路板100上的電子元件。而第二電壓調整單元210也會同步依據電源致能訊號,以同步產生對應的工作電壓給第二電路板200上的電子元件。
另外,前述第一電路板100還包括傳輸單元140以及配置檢視單元150。傳輸單元140用以接收並傳遞第二電路板200所產生的狀態資訊。其中,狀態資訊例如儲存於第二電路板200所配置的記憶體中,並且狀態資訊例如包括第二電路板200的版本(Version)及類型(Type)。配置檢視單元150耦接傳輸單元140及訊號整合單元110,且配置檢視單元150用以接收並依據狀態資訊,以對第一電路板100與第二電路板200進行配置檢視,以確認第一電路板100與第二電路板200的匹配狀態。
也就是說,配置檢視單元150可將第一電路板100及第二電路板200的版本及類型進行比對,以確認出第一電路板100是否與第二電路板200匹配。若確認第一電路板100與第二電路板200匹配,則配置檢視單元150致能訊號整合單元110來接收第一回應訊號及第二回應訊號,以進行電源起動時序同步的控制。若確認第一電路板100與第二電路板200不匹配,則配置檢視單元150不會致能訊號整合單元110,亦即不會進行電源起動時序同步的控制,而是藉由配置檢視單元150產生一警告訊息。在本實施例中,傳輸單元140例如可為移位匯流排(Shifty Bus)。但本實施例不限於此,傳輸單元140亦可使用其他類似匯流排的元件來實施。其中,訊號整合單元110、電源時序控制單元120、傳輸單元140及配置檢視單元150例如可整合於一複雜可程式邏輯元件。
舉例來說,當訊號整合單元110接收到第一電壓調整單元130的第一回應訊號與第二電壓調整單元210的第二回應訊號時,訊號整合單元110會產生確認訊息給電源時序控制單元120。接著,電源時序控制單元120會產生電源致能訊號給第一電壓調整單元130與第二電壓調整單元
210,使第一電壓調整單元130與第二電壓調整單元210同步產生工作電壓給第一電路板100及第二電路板200上的電子元件,例如雙直列記憶體模組。如此,第一電路板100及第二電路板200上之雙直列記憶體模組的電源啟動時序則可同步完成。
接著,第一電壓調整單元130會回傳第一回應訊號給訊號整合單元110,且第二電壓調整單元210也會同步回傳第二回應訊號給訊號整合單元110,以進行下一階段的電源起動時序。當訊號整合單元110接收到第一電壓調整單元130所回傳的第一回應訊號及第二電壓調整單元210所回傳的第二回應訊號時,訊號整合單元110會產生確認訊息給電源時序控制單元120。
接著,電源時序控制單元120會產生電源致能訊號給第一電壓調整單元130與第二電壓調整單元210,使第一電壓調整單元130及第二電壓調整單元210同步產生工作電壓給第一電路板100及第二電路板200上的電子元件,例如中央處理器。如此,第一電路板100及第二電路板200上之中央處理器的電源啟動時序則可同步完成。接著,第一電壓調整單元130及第二電壓調整單元210亦會再次回傳第一回應訊號給訊號整合單元110以及第二回應訊號給訊號整合單元110。
如同以上所述,可藉由前述的配置,以依時序來同步第一電路板100與第二電路板200上之其他電子元件的電源啟動時序,其相關運作方式可參考前述實施例,故在此不再贅述。
藉由上述實施例的說明,可以歸納出一種電源控制方法。請參考「第2圖」,其為本發明之電源控制方法的步驟流程圖。在步驟S210中,接收第一電路板的第一回應訊號與第二電路板的第二回應訊號。在步驟S220中,依據第一回應訊號與第二回應訊號,以產生確認訊息。在步驟S230中,依據此確認訊息,產生電源致能訊號。在步驟S240中,依據電源致能訊號,使第一電路板與第二電路板同步產生工作電壓。
請參考「第3圖」,其為本發明之電源控制方法的另一流程
圖。在步驟S310中,接收狀態資訊。在步驟S320中,依據狀態資訊,以對第一電路板與第二電路板進行配置檢視。在步驟S330中,確認第一電路板與第二電路板是否匹配。若確認第一電路板與第二電路板不匹配,則進入步驟S340,產生警告訊息。
若確認第一電路板與第二電路板匹配,則進入步驟S350,接收第一電路板的第一回應訊號與第二電路板的第二回應訊號。在步驟S360中,依據第一回應訊號與第二回應訊號,以產生確認訊息。在步驟S370中,依據此確認訊息,產生電源致能訊號。在步驟S380中,依據電源致能訊號,使第一電路板與第二電路板同步產生工作電壓。
本發明之實施例所揭露的電源控制裝置及方法,藉由訊號整合單元接收第一回應訊號與第二回應訊號,以產生確認訊息給電源時序控制單元,再藉由電源時序控制單元產生電源致能訊號給第一電壓調整單元與第二電壓調整單元,以使第一電壓調整單元與第二電壓調整單元同步產生工作電壓。另外,第一電壓調整單元與第二電壓調整單元還會分別產生第一回應訊號與第二回應訊號給,以進行下一階段的電源控制時序。如此一來,可有效同步電源啟動時序,以避免電源起動時序不同步而造成伺服器的誤動作或故障情況產生。
雖然本發明以前述之實施例揭露如上,然其並非用以限定本發明。在不脫離本發明之精神和範圍內,所為之更動與潤飾,均屬本發明之專利保護範圍。關於本發明所界定之保護範圍請參考所附之申請專利範圍。
10‧‧‧電源控制裝置
100‧‧‧第一電路板
110‧‧‧訊號整合單元
120‧‧‧電源時序控制單元
130‧‧‧第一電壓調整單元
140‧‧‧傳輸單元
150‧‧‧配置檢視單元
200‧‧‧第二電路板
210‧‧‧第二電壓調整單元
Claims (7)
- 一種電源控制裝置,適於一伺服器,該電源控制裝置包括:一第一電路板,包括:一訊號整合單元,用以接收一第一回應訊號與一第二回應訊號,並依據該第一回應訊號與該第二回應訊號,以產生一確認訊息;一電源時序控制單元,耦接該訊號整合單元,用以接收該確認訊息,並依據該確認訊息,以產生一電源致能訊號;以及一第一電壓調整單元,耦接該電源時序控制單元,用以接收該電源致能訊號,並依據該電源致能訊號,以產生該第一回應訊號給該訊號整合單元,且產生一工作電壓;以及至少一第二電路板,包括:一第二電壓調整單元,耦接該電源時序控制單元,用以接收該電源致能訊號,並依據該電源致能訊號,以產生該第二回應訊號給該訊號整合單元,且產生該工作電壓。
- 如請求項1所述之電源控制裝置,其中該第一電路板更包括:一傳輸單元,用以接收並傳遞該第二電路板所提供的一狀態資訊;以及一配置檢視單元,耦接該傳輸單元及該訊號整合單元,用以接收並依據該狀態資訊,對該第一電路板與該第二電路板進行一配置檢視,以確認該第一電路板與該第二電路板是否匹配,若確認該第一電路板與該第二電路板匹配,則該配置檢視單元致能該訊號整合單元接收該第一回應訊號與該第二回應訊號,若確認該第一電路板與該第二電路板不匹配,則該配置檢視單元產生一警告訊息。
- 如請求項2所述之電源控制裝置,其中該傳輸單元為一移位匯流排。
- 如請求項2所述之電源控制裝置,其中該訊號整合單元、該電源時序控制單元、該傳輸單元及該配置檢視單元整合於一複雜可程式邏輯元件。
- 如請求項1所述之電源控制裝置,其中該訊號整合單元及該電源時序控制單元整合於一複雜可程式邏輯元件。
- 一種電源控制方法,包括:接收一第一電路板的一第一回應訊號與一第二電路板的一第二回應訊號;依據該第一回應訊號與該第二回應訊號,以產生一確認訊息;依據該確認訊息,產生一電源致能訊號;以及依據該電源致能訊號,使該第一電路板與該第二電路板同步產生一工作電壓。
- 如請求項6所述之電源控制方法,更包括:接收一狀態資訊;依據該狀態資訊,以對該第一電路板與該第二電路板進行一配置檢視;確認該第一電路板與該第二電路板是否匹配;若確認該第一電路板與該第二電路板匹配,則進入接收該第一電路板的該第一回應訊號與該第二電路板的該第二回應訊號的步驟;以及若確認該第一電路板與該第二電路板不匹配,則產生一警告訊息。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102122840A TWI476577B (zh) | 2013-06-26 | 2013-06-26 | 電源控制裝置及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102122840A TWI476577B (zh) | 2013-06-26 | 2013-06-26 | 電源控制裝置及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201500903A TW201500903A (zh) | 2015-01-01 |
TWI476577B true TWI476577B (zh) | 2015-03-11 |
Family
ID=52717926
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102122840A TWI476577B (zh) | 2013-06-26 | 2013-06-26 | 電源控制裝置及方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI476577B (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7134029B2 (en) * | 2003-11-06 | 2006-11-07 | International Business Machines Corporation | Computer-component power-consumption monitoring and control |
US7228443B2 (en) * | 2000-02-10 | 2007-06-05 | Kabushiki Kaisha Toshiba | Computer and power saving control method thereof |
US7415621B2 (en) * | 2001-04-18 | 2008-08-19 | Lenovo (Singapore) Pte. Ltd. | Power supply system, computer apparatus and maximum power control method |
TW201009548A (en) * | 2008-08-21 | 2010-03-01 | Asustek Comp Inc | Power start-up control device and method |
TW201135466A (en) * | 2010-04-15 | 2011-10-16 | Hon Hai Prec Ind Co Ltd | Sequential controlling circuit and front side bus power using the same |
TW201318319A (zh) * | 2011-10-26 | 2013-05-01 | Acbel Polytech Inc | 電源供應器的軟啟動控制方法及裝置 |
TW201321947A (zh) * | 2011-11-18 | 2013-06-01 | Inventec Corp | 電腦系統的電源供應設備及其電源啟動順序控制方法 |
-
2013
- 2013-06-26 TW TW102122840A patent/TWI476577B/zh not_active IP Right Cessation
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7228443B2 (en) * | 2000-02-10 | 2007-06-05 | Kabushiki Kaisha Toshiba | Computer and power saving control method thereof |
US7415621B2 (en) * | 2001-04-18 | 2008-08-19 | Lenovo (Singapore) Pte. Ltd. | Power supply system, computer apparatus and maximum power control method |
US7134029B2 (en) * | 2003-11-06 | 2006-11-07 | International Business Machines Corporation | Computer-component power-consumption monitoring and control |
TW201009548A (en) * | 2008-08-21 | 2010-03-01 | Asustek Comp Inc | Power start-up control device and method |
TWI375879B (en) * | 2008-08-21 | 2012-11-01 | Asustek Comp Inc | Power start-up control device and method |
TW201135466A (en) * | 2010-04-15 | 2011-10-16 | Hon Hai Prec Ind Co Ltd | Sequential controlling circuit and front side bus power using the same |
TW201318319A (zh) * | 2011-10-26 | 2013-05-01 | Acbel Polytech Inc | 電源供應器的軟啟動控制方法及裝置 |
TW201321947A (zh) * | 2011-11-18 | 2013-06-01 | Inventec Corp | 電腦系統的電源供應設備及其電源啟動順序控制方法 |
Also Published As
Publication number | Publication date |
---|---|
TW201500903A (zh) | 2015-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7761624B2 (en) | Systems and apparatus for main memory with non-volatile type memory modules, and related technologies | |
US20150046628A1 (en) | Memory module communication control | |
JP2010055474A (ja) | シリアルバスシステム及びハングアップスレーブリセット方法 | |
KR20060092313A (ko) | 데이지 체인을 형성하는 멀티 디바이스 시스템 및 이의 구동방법 | |
TWI476577B (zh) | 電源控制裝置及方法 | |
US20160233922A1 (en) | Reconfigurable repeater system | |
CN104181964B (zh) | 电源控制装置及方法 | |
TWI313817B (en) | Apparatus for operating with a memory bus, computing system, and method of producing a computing system | |
CN107783862B (zh) | 一种基于pca9555的8路服务器主从bmc复位控制方法 | |
US9887696B2 (en) | Semiconductor device performing boot-up operation | |
JP4935336B2 (ja) | システムバスのインタフェース | |
KR20170049839A (ko) | 고속 신호를 캡쳐할 수 있는 반도체 시스템 및 전자 장치 | |
US10101359B2 (en) | Common test board, IP evaluation board, and semiconductor device test method | |
US20070118692A1 (en) | Computer system and method for selectively supporting at least one registered dual inline memory module or at least one unbuffered dual inline memory module | |
TW201510731A (zh) | 介面傳輸設備 | |
TWI497309B (zh) | 資料傳輸裝置及方法 | |
US7269672B2 (en) | Bus system design method, bus system, and device unit | |
JPH117349A (ja) | バス配線のノイズ低減電子回路及び集積回路 | |
JP2007233879A (ja) | 情報処理装置 | |
TWI510927B (zh) | 伺服器系統 | |
TWI526842B (zh) | 應用於x86系統之訊號寫入之控制與切換模組 | |
TWI518522B (zh) | 應用於x86系統之訊號讀取之控制與切換模組 | |
US9160355B2 (en) | Printed circuit board and signal timing control method thereof | |
WO2012017558A1 (ja) | 半導体集積回路装置及び半導体集積回路装置を搭載した電子システム | |
TW201424484A (zh) | 印刷電路板與其信號時序控制方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |