TWI475655B - 焊球陣列用作高度墊塊及焊料固定物 - Google Patents

焊球陣列用作高度墊塊及焊料固定物 Download PDF

Info

Publication number
TWI475655B
TWI475655B TW101117122A TW101117122A TWI475655B TW I475655 B TWI475655 B TW I475655B TW 101117122 A TW101117122 A TW 101117122A TW 101117122 A TW101117122 A TW 101117122A TW I475655 B TWI475655 B TW I475655B
Authority
TW
Taiwan
Prior art keywords
wafer
array
metal layer
area
top surface
Prior art date
Application number
TW101117122A
Other languages
English (en)
Other versions
TW201347118A (zh
Inventor
石磊
陸愛華
薛彥迅
Original Assignee
萬國半導體開曼股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 萬國半導體開曼股份有限公司 filed Critical 萬國半導體開曼股份有限公司
Priority to TW101117122A priority Critical patent/TWI475655B/zh
Publication of TW201347118A publication Critical patent/TW201347118A/zh
Application granted granted Critical
Publication of TWI475655B publication Critical patent/TWI475655B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Description

焊球陣列用作高度墊塊及焊料固定物
本發明一般涉及一種半導體功率裝置的貼片方法，更確切的說，本發明旨在提供一種在晶片的粘貼步驟中利用焊球陣列作為高度墊塊及焊料固定物的方法。
將晶片與引線框架粘合起來的步驟中，焊料的厚度控制對應用軟焊料或焊錫膏或導電銀漿的功率裝置非常重要，諸多因素都會影響到焊料的厚度，例如晶片背部金屬的成分、背部金屬的的粗糙度，以及焊料浸潤的好壞、引線框架的表面潔淨度等。正因為焊料的厚度控制變得複雜起來，所導致的各種可靠性問題也隨之而來。
在第1A圖所示的在豎直方向的截面圖中，晶片102通過焊料101被粘貼在具有良好導電性能的金屬基座100上，塗覆在基座100頂面的具導電性的焊料101的初始厚度D1，是我們原本所期望的最終厚度。但在實際生產中，經回流工序的焊料101在回流爐中的一個時間段內會呈現為熔融狀態，導致此時間段內的焊料101大致上可以被看作是一個稠密的液態焊料池。一旦晶片102被下壓至該焊料池之上時，晶片102就可能會在焊料池中向下塌陷下沉一段距離，如第1B圖所示，以致晶片102的底面離金屬基座100的頂面的距離變小，焊料101的實際厚度D2小於期望的厚度D1。這一現象帶來的不利影響之一就是，環繞在晶片101周邊的焊料101極易順著其側壁攀爬至晶片102的正面，進一步腐蝕正面一側的積體電路單元或造成短路，雖然這一過程相對緩慢，但晶片102的可靠性已經大大降低。
另外，位於焊料池之上的晶片102相當於漂浮在焊料池中， 在第1C圖所示的俯視圖中，如果定義垂直於基座100所在的平面的方向為垂直方向，則晶片102還有可能會在水準方向上沿順時針或逆時針的方向旋轉一個角度，這一現象往往是焊料熔化時自身的表面張力而導致晶片的自發、隨機的動作，當晶片的尺寸越小時這一現象就愈明顯。通常，晶片102的正面沿其周邊設有多個金屬焊盤102a，用作晶片的電極或是與外界進行信號傳輸的端子，如果晶片102相對於基座100的位置發生了旋轉，該些金屬焊盤102a的位置自然也就隨之發生偏移。在引線鍵合製程中，往往需要在金屬焊盤102a上鍵合一些金屬引線，如果金屬焊盤102a的位置偏移量超出了劈刀/瓷嘴(Bonding tool)自身的調整範圍，引線將無法正常的鍵合到金屬焊盤102a上，甚至是將引線端部擊中在金屬焊盤102a附近的絕緣鈍化層上，這將破壞鈍化層下方的電路單元，這是我們所不願看到的。
當前已有的技術方案提供了一些解決上述問題的手段，例如開發出能夠改善焊料厚度的軟焊料，其成分及比例得到優化，如Pb5Sn2.5Ag0.05Te。或者將晶片設計成含有金屬凸點的晶片再實施倒裝焊接以輔助控制焊料的厚度。也有在引線框架的表面覆蓋塗層以限制焊料的浸潤程度來達到防止晶片旋轉的目的等。正是鑒於這些方法的成本不菲並且效果欠佳，所以提出了下文的發明內容。
本發明提供了一種包含有背部金屬層的晶片的貼片方法，該背部金屬層設置在所述晶片的背面，包括以下步驟：在一金屬基座頂面的貼片區設置多個高度一致的墊塊以構成一個陣列；在陣列區塗覆一層厚度值不低於墊塊高度值的導電的粘合材料；利用所述粘合材料將所述晶片粘貼至金屬基座頂面的貼片區，所述粘合材料及由墊塊所構成的所述陣列位於所述背部金屬層和金屬基座的頂面之間；其中，所述陣列用於控制背部金屬層和金屬基座的頂面之間的所述粘合材料的厚度，以及用於固定所述晶片以防止其在所述粘合材料上發生旋轉。
上述的方法，所述陣列被佈置成矩形、三角形、四邊形、圓形、橢圓形、扇形或其他任意多邊形。
上述的方法，所述陣列的形狀及面積大小均與背部金屬層的形狀及面積大小相同。
上述的方法，所述墊塊的熔點高於粘合材料的熔點。
上述的方法，其特徵在於，所述墊塊為導體或絕緣體或半導體。
上述的方法，其特徵在於，所述墊塊的材質為銅、金、銀、鋁，或它們的合金。
上述的方法，所述墊塊的形狀為球形、橢球形、正方體、長方體、圓柱形或楔形。
上述的方法，所述粘合材料為導電銀漿、軟焊料或者焊錫膏。
上述的方法，形成所述墊塊之前，還在所述貼片區塗覆了一層金、銀、鎳或鎳鈀金的金屬塗層。
上述的方法，其特徵在於，形成所述陣列的步驟包括：通過引線鍵合的方式將引線的球形端部鍵合在所述貼片區以產生一個球形墊塊，並控制引線從墊塊上斷開，多次迴圈以在所述貼片區產生多個墊塊從而構成所述的陣列；以及通過改變引線的線徑來改變球形墊塊的球徑，進而來調整背部金屬層和金屬基座的頂面之間的所述粘合材料的厚度。
上述的方法，所述晶片的背面完全被所述背部金屬層所覆蓋住。
上述的方法，所述背部金屬層的面積小於所述晶片背面的面積。
上述的方法，所述陣列中的任何一個墊塊均被限制在位於所述背部金屬層垂直投影到金屬基座頂面的投影區域之內。
此外，本發明還提供一種功率半導體裝置，包括：一金屬基座，其中，在該金屬基座頂面的貼片區設置有由多個高度一致的墊塊所構成的一個陣列；設置在陣列區的一層厚度值不高於墊塊高度值的導電的粘合材料；以及利用所述粘合材料粘貼至所述貼片區的一晶片，所述晶片的背面設置有一層背部金屬層，所述粘合材料及所述陣列位於所述背部金 屬層和金屬基座的頂面之間；其中，所述陣列控制背部金屬層和金屬基座的頂面之間的所述粘合材料的厚度，以及支撐住所述晶片所防止其在所述粘合材料上發生旋轉。
上述的功率半導體裝置，所述晶片的背面完全被所述背部金屬層所覆蓋住，例如所述晶片為MOSFET。
上述的功率半導體裝置，所述背部金屬層的面積小於所述晶片背面的面積，例如所述晶片為砷化鎵半導體裝置，例如晶片為砷化鎵二極體。
上述的功率半導體裝置，所述陣列中的任何一個墊塊均被限制在位於所述背部金屬層垂直投影到金屬基座頂面的投影區域之內。
本領域的技術人員閱讀以下較佳實施例的詳細說明，並參照附圖之後，本發明的這些和其他方面的優勢無疑將顯而易見。
100、200、300‧‧‧金屬基座
101‧‧‧焊料
102‧‧‧晶片
D1‧‧‧初始厚度
D2‧‧‧實際厚度
102a‧‧‧金屬焊盤
201、301‧‧‧粘合材料
202、302‧‧‧晶片
202a、202b‧‧‧金屬焊盤
202c、302c‧‧‧背部金屬層
204、304‧‧‧墊塊
204a‧‧‧陣列的面積
D3‧‧‧厚度
211、212、213‧‧‧引腳
211’、213’‧‧‧焊接區
212a‧‧‧連接構件
218‧‧‧散熱片
220a、220b、3040‧‧‧鍵合引線
230、330‧‧‧塑封體
250‧‧‧封裝裝置
301a‧‧‧側壁
302d‧‧‧環形區域
310‧‧‧瓷嘴
3040’‧‧‧球形端部
參考所附附圖，以更加充分的描述本發明的實施例。然而，所附附圖僅用於說明和闡述，並不構成對本發明範圍的限制。
第1A圖-第1C圖是背景技術中的晶片的貼片方式。
第2A圖-第2F圖是本發明所公開的一種貼片方法。
第3A圖-第3D圖是本發明所公開的另一種貼片方法。
第4A圖-第4B圖是一種製備焊球陣列的方法示意圖。
參見第2A圖-第2B圖，未示意出的引線框架包含有多個基本基座單元，任意一個基本基座單元都至少包含有一個金屬基座200，考慮到功率裝置的高功耗及高散熱性，所以應用於功率裝置的金屬基座200一般具有良好的導熱導電性能，如通常由銅或銅的合金所製備但不限於此。基於本申請的發明精神，在執行貼片步驟之前，要先行在位於金屬基座200頂面所包含的貼片區(未標注)內設置多個墊塊204，而且這些墊塊204的 高度基本相同，如第2B圖所示，於是所有的墊塊204組合在一起便構成了一個陣列。雖然圖示的該陣列大致呈現為矩形，但實質上該陣列還可以被佈置成不同的平面幾何形狀，如三角形、四邊形、圓(橢圓)形、扇形或其他任意多邊形。可選的，在形成墊塊204之前，可以在貼片區塗覆一層較薄的金屬塗層，如金、銀、鎳、鎳鈀金等的塗層，但不局限於此，其他未列舉的防氧化的金屬或合金作為塗層也適用。
在本發明中，墊塊204的材質有多種選擇，例如各種導電材料，首選銅，其次為金、銀、鋁，或者為其他金屬或它們的合金。值得一提的是，墊塊204的材質選擇，主要取決於應用在貼片技術中的粘合材料201的種類。一般要求墊塊204的熔點要比粘合材料201的熔點稍高，這樣即便粘合材料201在受熱熔化時，墊塊204也能承受一定的高溫而不被熔化，仍具有物理支撐作用。此外，由於粘合材料201已經具備導電效果，所以墊塊204的材質還可以是半導體材料或絕緣體材料，只要其熔點高於粘合材料201的熔點即可。
在本發明中，墊塊204的形狀也有多種選擇，典型的如球形，此時陣列便是一個通常所稱的球柵陣列(Ball Grid Array)，但不同的是，此時的球柵陣列並非是用於焊接在作為晶片埠的金屬焊盤(I/O pad)上，而是被設置在金屬基座200的頂面上。而且，墊塊204的形貌還可以為橢球形、正(長)方體、圓柱形、楔形等。
參見第2C圖，晶片202通常為垂直式的功率裝置，電流由其正面流向其背面或相反，所以在晶片202的背面設置有構成底部電極的背部金屬層202c，以及在和晶片202的背面相對的其正面上也設置有一些構成其頂部電極的金屬焊盤。第2D圖所示的晶片202的一種類型就是金屬氧化物半導體場效應管，其正面設置有構成其頂部電極的金屬焊盤202a、202b，它們分別相對應的構成晶片的柵極和源極，而其背面的背部金屬層202c則構成其漏極。在此實施方式中，晶片202的背面完全被背部金屬層202c所覆蓋住，即背部金屬層202c的面積等於晶片202背面的面積。如第2C圖所示，在獲得前述的陣列之後，便在陣列區上塗覆一層導電的粘合材料201，該層粘合材料201包覆在墊塊204的周圍。只要控制好陣列的形狀 及尺寸，粘合材料201的形狀及尺寸便隨之也很容易得到控制。基於晶片與金屬基座之間粘接牢固度的考慮，一般要求該層粘合材料201的厚度至少是不低於墊塊204的高度，在實際中可能會比墊塊204的高度值稍大，這樣該層粘合材料201就可以將墊塊204剛好覆蓋住，並保障背部金屬層202c與金屬基座200的頂面之間能夠完全充滿粘合材料201。
之後便可進行貼片步驟，將晶片202粘貼至貼片區，也即利用粘合材料201將背部金屬層202c粘貼到金屬基座200上，該陣列以及粘合材料201就剛好位於背部金屬層202c與金屬基座200的頂面之間。粘合材料201的種類有多種選擇，如導電銀漿、軟焊料、含鉛或無鉛的焊錫膏等，值得注意的是，在完成貼片步驟之後，軟焊料、焊錫膏後續還需經回流焊步驟，導電銀漿後續還需經烘烤步驟。該貼片步驟之中，如果粘合材料201的厚度稍大於墊塊204的高度，晶片202在熔融的粘合材料201中會稍有下沉，直至其背部金屬層202c接觸到墊塊204並被其支撐住。如果粘合材料201的厚度幾乎等同於墊塊204的高度，則背部金屬層202c將直接接觸到墊塊204。因此經回流焊步驟後，粘合材料201的厚度不高於墊塊204的高度，其與墊塊204的高度大致相當。
在第2C圖-第2D圖的實施例中，因為晶片202的背面不含外露的電學敏感區，所以理論上允許陣列中的一部分墊塊204超出至背部金屬層202c垂直投影到金屬基座200頂面的投影區域之外(定義金屬基座200所在的平面為水平面)，或者說允許粘合材料201的一部分可以略微的超出至該投影區域之外，但在一個較佳的實施方式中，設定墊塊204構成的陣列的形狀及面積大小與背部金屬層202c完全一致，例如為兩者均為矩形，則粘合材料201的面積大致上等於陣列的面積204a。該陣列的作用，一方面就在於能在初始的貼片步驟或後續的回流步驟中防止晶片202過度下沉，並有效控制背部金屬層202c和金屬基座200的頂面之間的粘合材料201的厚度D3，實質上，該厚度值也即背部金屬層202c與金屬基座200頂面之間的距離，等於墊塊204的高度。另一方面，陣列還用於鎖定粘合材料201，弱化其熔化時的張力影響，並利用背部金屬層202c與粘合材料201之間的吸附作用來固定晶片202，防止其在粘合材料201上發生旋轉。
第2D圖所示的結構，是截取了引線框架的一個基本基座單元的一部分，該基本基座單元包括一個大致為長(正)方體金屬基座200，以及包括通過向下彎曲的連接構件212a而連接在金屬基座200上的一個引腳212，還包括設置在金屬基座200附近的但與金屬基座200斷開的引腳211、213。位於同一平面的引腳211、212、213被設置在金屬基座200的同一側，排成一排，並且引腳211、213分別設置在引腳212相對的兩側並平行於引腳212。引腳211、212、213和金屬基座200分別位於上下兩個錯開的平面上。引腳211、213還分別包含有靠近金屬基座200的焊接區211’、213’，焊接區211’沿著平行於金屬基座200與連接構件212a的連接邊的方向上延伸一段距離，從而垂直於引腳211。以及焊接區213’沿著平行於金屬基座200與連接構件212a的連接邊的方向上延伸一段距離，從而垂直於引腳213，以獲得具有增大面積的焊接區211’、213’而用於承接引線的焊接。另外，基本基座單元還包括直接連接在金屬基座200上的散熱片218，其相對於金屬基座200佈置在引腳211、212、213的相對側上，用於輔助散熱。該金屬基座200、引腳211、212、213通常直接連接在引線框架上或通過圖中未示意出的連筋連接在引線框架上。可以通過鍵合引線220a將金屬焊盤202a電性連接至焊接區211’上，以及利用多條鍵合引線220b將金屬焊盤202b電性連接至焊接區213’上。這之後便可進行本領域所公知的塑封工藝，如第2E圖-第2F圖所示，利用環氧樹脂之類的塑封料，形成覆蓋在基座200頂面的並將晶片202、焊接區211’、213’、鍵合引線220a、220b包覆在內的塑封體230，與金屬基座200的頂面相對的底面則外露在塑封體230之外，作為散熱途徑。引腳211、212、213皆延伸至塑封體之外，從而構成一個插入式的封裝裝置250。
務必注意的是，上述內容雖然是以製備TO220封裝的引線框架為例，對本申請進行一般性的闡釋說明，但這並不意味著本發明僅適用於該封裝形式。設置在金屬基座200附近的引腳數量及它們佈置的位置皆可以依晶片的種類而適當調整，第2D圖後續的第3C圖只是單純用於對本申請進行敍述說明但不構成對本發明的限制。
在於一些特別的晶片類型中，如某些特別的砷化鎵半導體裝 置中，其背部金屬層的尺寸往往要小於晶片自身的尺寸，以致其背面有時會包含有外露的電學敏感區。在第3A圖-第3B圖所示的實施例中，在晶片302的背面設置有構成其底部電極的背部金屬層302c，在晶片302的正面設置有構成其頂部電極的金屬焊盤(未示出)。不同於晶片202，晶片302的背面並沒有完全被背部金屬層302c覆蓋住，此時背部金屬層302c的平面面積比晶片302的背面面積要小。從第3A圖所示的晶片302的背面俯視圖來看，晶片302背面的中間區域覆蓋有背部金屬層302c，晶片302的背面還包含一個未被背部金屬層302c所覆蓋住的環形區域302d，其環繞在背部金屬層302d周邊的外側。基於此，要求環形區域302d不能接觸到粘合材料301，以避免其直接電性連接到金屬基座300而造成不必要的短路，由砷化鎵半導體襯底所製備的半導體裝置，就有此需求，典型的如砷化鎵二極體等。
在此實施方式中，不允許陣列中的任何一個墊塊304超出至背部金屬層302c垂直投影到金屬基座200頂面的投影區域之外，由墊塊304構成的陣列所占的平面面積不得超過背部金屬層304c的面積。詳細而言，該陣列被限制在位於背部金屬層302c的正下方，而不能延伸到晶片302背面的未被背部金屬層302c所覆蓋住的環形區域302d的下方，以避免某些墊塊304將粘合材料301吸附到接觸環形區域302d的位置。只要粘合材料301的劑量適當，其塗覆的範圍不超出至陣列區之外，例如剛好佈滿整個陣列區或僅僅塗覆在陣列區的一部分區域中，粘合材料201便被陣列吸附聚攏在陣列自身的區域範圍之內，相當於限定了粘合材料201的範圍，這一特性在其處於熔融狀態時尤其重要。依上述限制措施，可保障由墊塊304所構成的陣列以及粘合材料301不觸及環形區域302d。第3B圖-第3C圖所示的是具有墊塊304的另一個優勢所在，在該層粘合材料301的周邊處，其側壁表面的張力使其表面趨於收縮得最小，以致其側壁表面向內凹進，構成具有弧形面的側壁301a，這進一步避免了粘合材料301觸及到環形區域302d。在後續利用塑封料形成如第3D圖所示的塑封體330的塑封步驟中，塑封料還填充在環形區域302d與金屬基座300的頂面之間的縫隙之中，相當於使環形區域302d獲得絕緣。
除了可以將各種形狀的墊塊直接安裝在貼片區之外，第4A圖-第4B圖還展示了另外一種製備陣列的方法。如第4A圖所示，在引線鍵合(Wire bonding)設備中廣泛使用的瓷嘴(劈刀)310內部設有中空的管道，俗稱毛細管，以容納金屬材質的鍵合引線3040。鍵合引線3040從瓷嘴310的管道中伸出的一部分，可以通過鍵合設備自身具有的氫氧焰或放電系統產生電火花將伸出的這部分熔化，並呈熔融態，其在表面的張力作用下，便可凝固成一個標準的球形，產生一個球形端部3040’，該球形端部3040’的球徑一般是引線3040線徑的2-3倍。在引線鍵合的步驟中，鍵合設備引導瓷嘴310將引線3040一端的球形端部3040’鍵合在金屬基座300的貼片區上，並利用瓷嘴310向球形端部3040’施加一定的壓力，促進球形端部3040’與金屬基座300之間發生塑性變形和原子間相互擴散(即球鍵合)，從而將球形端部3040’轉變成一個焊接到金屬基座300上的墊塊304(如第4A圖)。之後再迅速控制瓷嘴310抬起並遠離金屬基座300，以拉動鍵合引線3040從墊塊304上斷開。如此迴圈，就能獲得第4B圖所示的包含多個墊塊304的陣列，可認為墊塊304大致上仍然為球形(儘管其形狀不太規則)。以這種方式製備陣列，可以通過改變鍵合引線3040的線徑進一步來改變墊塊304的球徑，以達到控制粘合材料301厚度的目的。當然，球形的端部3040’只是一個典型的例子，如有需要，球形端部3040’還可以被其他任意形狀的端部結構所替代。
以上，通過說明和附圖，給出了具體實施方式的特定結構的典型實施例，上述發明提出了現有的較佳實施例，但這些內容並不作為局限。對於本領域的技術人員而言，閱讀上述說明後，各種變化和修正無疑將顯而易見。因此，所附的權利要求書應看作是涵蓋本發明的真實意圖和範圍的全部變化和修正。在權利要求書範圍內任何和所有等價的範圍與內容，都應認為仍屬本發明的意圖和範圍內。
200‧‧‧金屬基座
204‧‧‧墊塊
204a‧‧‧陣列的面積

Claims (20)

  1. 一種包含有背部金屬層的晶片的貼片方法，該背部金屬層設置在所述晶片的背面，其特徵在於，包括以下步驟：在一金屬基座頂面的貼片區設置多個高度一致的墊塊以構成一個陣列；在陣列區塗覆一層厚度值不低於墊塊高度值的導電的粘合材料；利用所述粘合材料將所述晶片粘貼至金屬基座頂面的貼片區，所述粘合材料及由墊塊所構成的所述陣列位於所述背部金屬層和金屬基座的頂面之間；其中，所述陣列用於控制背部金屬層和金屬基座的頂面之間的所述粘合材料的厚度，以及用於固定所述晶片以防止其在所述粘合材料上發生旋轉。
  2. 如申請專利範圍第1項所述的方法，其特徵在於，所述陣列被佈置成矩形、三角形、四邊形、圓形、橢圓形、扇形或任意多邊形。
  3. 如申請專利範圍第1項所述的方法，其特徵在於，所述陣列的形狀及面積大小均與背部金屬層的形狀及面積大小相同。
  4. 如申請專利範圍第1項所述的方法，其特徵在於，所述墊塊的熔點高於粘合材料的熔點。
  5. 如申請專利範圍第1項所述的方法，其特徵在於，所述墊塊為導體或絕緣體或半導體。
  6. 如申請專利範圍第1項所述的方法，其特徵在於，所述墊塊的材質為銅、 金、銀、鋁，或它們的合金。
  7. 如申請專利範圍第1項所述的方法，其特徵在於，所述墊塊的形狀為球形、橢球形、正方體、長方體、圓柱形或楔形。
  8. 如申請專利範圍第1項所述的方法，其特徵在於，所述粘合材料為導電銀漿、軟焊料或者焊錫膏。
  9. 如申請專利範圍第1項所述的方法，其特徵在於，形成所述墊塊之前，還在所述貼片區塗覆了一層金、銀、鎳或鎳鈀金的金屬塗層。
  10. 如申請專利範圍第1項所述的方法，其特徵在於，形成所述陣列的步驟包括：通過引線鍵合的方式將引線的球形端部鍵合在所述貼片區以產生一個球形墊塊，並控制引線從墊塊上斷開，多次迴圈以在所述貼片區產生多個墊塊從而構成所述的陣列；以及通過改變引線的線徑來改變球形墊塊的球徑，進而來調整背部金屬層和金屬基座的頂面之間的所述粘合材料的厚度。
  11. 如申請專利範圍第1項所述的方法，其特徵在於，所述晶片的背面完全被所述背部金屬層所覆蓋住。
  12. 如申請專利範圍第1項所述的方法，其特徵在於，所述背部金屬層的面積小於所述晶片背面的面積。
  13. 如申請專利範圍第12項所述的方法，其特徵在於，所述陣列中的任何一個墊塊均被限制在位於所述背部金屬層垂直投影到金屬基座頂面的投影區域之內。
  14. 一種功率半導體裝置，其特徵在於，包括： 一金屬基座，其中，在該金屬基座頂面的貼片區設置有由多個高度一致的墊塊所構成的一個陣列；設置在陣列區的一層厚度值不高於墊塊高度值的導電的粘合材料，其中所述墊塊的熔點高於所述粘合材料的熔點；以及利用所述粘合材料粘貼至所述貼片區的一晶片，所述晶片的背面設置有一層背部金屬層，所述粘合材料及所述陣列位於所述背部金屬層和金屬基座的頂面之間；其中，所述陣列控制背部金屬層和金屬基座的頂面之間的所述粘合材料的厚度，以及支撐住所述晶片以防止其在所述粘合材料上發生旋轉。
  15. 如申請專利範圍第14項所述的一種功率半導體裝置，其特徵在於，所述晶片的背面完全被所述背部金屬層所覆蓋住。
  16. 如申請專利範圍第14項所述的一種功率半導體裝置，所述背部金屬層的面積小於所述晶片背面的面積。
  17. 如申請專利範圍第16項所述的一種功率半導體裝置，其特徵在於，所述陣列中的任何一個墊塊均被限制在位於所述背部金屬層垂直投影到金屬基座頂面的投影區域之內。
  18. 如申請專利範圍第15項所述的一種功率半導體裝置，其特徵在於，所述晶片為MOSFET。
  19. 如申請專利範圍第16項所述的一種功率半導體裝置，其特徵在於，所述晶片為砷化鎵半導體裝置。
  20. 如申請專利範圍第19項所述的一種功率半導體裝置，其特徵在於，所述晶片為砷化鎵二極體。
TW101117122A 2012-05-14 2012-05-14 焊球陣列用作高度墊塊及焊料固定物 TWI475655B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW101117122A TWI475655B (zh) 2012-05-14 2012-05-14 焊球陣列用作高度墊塊及焊料固定物

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101117122A TWI475655B (zh) 2012-05-14 2012-05-14 焊球陣列用作高度墊塊及焊料固定物

Publications (2)

Publication Number Publication Date
TW201347118A TW201347118A (zh) 2013-11-16
TWI475655B true TWI475655B (zh) 2015-03-01

Family

ID=49990780

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101117122A TWI475655B (zh) 2012-05-14 2012-05-14 焊球陣列用作高度墊塊及焊料固定物

Country Status (1)

Country Link
TW (1) TWI475655B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6198166B1 (en) * 1999-07-01 2001-03-06 Intersil Corporation Power semiconductor mounting package containing ball grid array
US20030193096A1 (en) * 2002-04-15 2003-10-16 Advanced Semiconductor Engineering, Inc. Wafer-level package with a cavity and fabricating method thereof
US20100140764A1 (en) * 2008-12-04 2010-06-10 Zigmund Ramirez Camacho Wire-on-lead package system and method of manufacture thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6198166B1 (en) * 1999-07-01 2001-03-06 Intersil Corporation Power semiconductor mounting package containing ball grid array
US20030193096A1 (en) * 2002-04-15 2003-10-16 Advanced Semiconductor Engineering, Inc. Wafer-level package with a cavity and fabricating method thereof
US20100140764A1 (en) * 2008-12-04 2010-06-10 Zigmund Ramirez Camacho Wire-on-lead package system and method of manufacture thereof

Also Published As

Publication number Publication date
TW201347118A (zh) 2013-11-16

Similar Documents

Publication Publication Date Title
TWI425667B (zh) Led覆晶結構及其製造方法
TWI478303B (zh) 具有金屬柱之晶片及具有金屬柱之晶片之封裝結構
TWI343084B (en) Semiconductor device having conductive bumps and fabrication methodthereof
CN103426780A (zh) 焊球阵列用作高度垫块及焊料固定物
KR20090103886A (ko) 전기 상호접속 구조물 및 그 형성 방법
TW201241943A (en) Microelectronic flip chip packages with solder wetting pads and associated methods of manufacturing
JP2010157656A (ja) 半導体装置およびその製造方法
JP2010034527A (ja) 実装構造体および実装方法
US8722467B2 (en) Method of using bonding ball array as height keeper and paste holder in semiconductor device package
WO2017041280A1 (zh) 一种具有过渡基板的led器件及其封装方法
TW201630091A (zh) 打線接合的方法以及封裝結構
CN104409434A (zh) 半导体器件封装结构
TWI453881B (zh) 封裝結構及其製法
TWI397164B (zh) 矽穿孔連通延伸之晶片封裝構造
TW201403773A (zh) 半導體結構之製法與導電凸塊
TWI475655B (zh) 焊球陣列用作高度墊塊及焊料固定物
US9929115B2 (en) Device with optimized thermal characteristics
TWM375291U (en) Flip-chip package structure
CN104217969A (zh) 半导体器件封装方法
JP4267549B2 (ja) 半導体装置およびその製造方法ならびに電子機器
TW201403762A (zh) 底部源極的功率裝置及製備方法
TWI536474B (zh) 消弭銲料共平面差異之不等高柱狀凸塊結構
TWI427717B (zh) 一種倒裝晶片的封裝方法
JP2011086743A (ja) 電力用半導体装置、及び該電力用半導体装置の製造方法
TWI515811B (zh) 拉伸焊料凸塊的方法