TWI475642B - 積體電路及其製造方法 - Google Patents

Description

積體電路及其製造方法

本發明是有關於一種積體電路及其製造方法，且特別是有關於一種具有微機電振膜的積體電路及其製造方法。

微機電系統(Micro Electromechanical System，MEMS)技術的發展開闢了一個全新的技術領域和產業，其已被廣泛地應用於各種具有電子與機械雙重特性之微電子裝置中，例如壓力感應器、加速器與微型麥克風等。

以MEMS技術製造的微機電系統麥克風(MEMS microphone)具有重量輕、體積小以及訊號品質佳等特性，故微機電系統麥克風逐漸成為微型麥克風的主流。此外，為降低微機電系統的製作成本，目前大多採用互補金氧半導體(Complementary Metal Oxide Semiconductor,CMOS)製程來製作微機電系統，以整合微機電系統與其驅動電路的製程。圖1為習知微機電系統麥克風的局部剖面示意圖。請參照圖1，微機電系統麥克風100包括半導體基底110、金氧半導體元件120、內連線結構130以及微機電振膜140。其中，金氧半導體元件120與內連線結構130是形成於半導體基底110上，且內連線結構130是由多層導線132、多個介層窗134以及多層介電層136所構成。微機電振膜140則是配置在內連線結構130之任意兩層相鄰之導線132之間，並透過介層窗134電性連接至上、下層的導線132。

由於微機電振膜140是由氮化物142、金屬144及氮化物146依序堆疊而成，因此在形成位於微機電振膜140上方之介層窗134的過程中，必須準確地控制介層窗134的深度，以避免因介電層136與氮化物146的蝕刻選擇比不高而導致對氮化 物146過度蝕刻。然而，在尺寸極小的微機電系統麥克風100的製程中，要將介層窗134的深度準確地控制在適當範圍內相當困難，因此習知尚提出一種解決方法，即是使用金屬氮化物、金屬及金屬氮化物依序堆疊成微機電振膜140，以利用金屬氮化物作為介層窗134之製程中的蝕刻終止層。但是，由金屬氮化物/金屬/金屬氮化物所構成的微機電振膜的膜層應力大，其工作效能低於由氮化物/金屬/氮化物所構成的微機電振膜。

有鑑於此，本發明提供一種積體電路的製造方法，以簡化製程並降低成本。

本發明提供一種積體電路，其製程簡單並具有低應力的微機電振膜。

本發明提出一種積體電路的製造方法，其係先提供具有邏輯電路區與微機電系統區的半導體基底，接著在半導體基底之邏輯電路區上形成金氧半導體元件。然後，在半導體基底上方形成內連線結構，以電性連接至金氧半導體元件。其中，此內連線結構包括多層介電層，其中各層介電層均填有至少一個導電材料。接續，在微機電系統區上之部分內連接結構的任意相鄰的兩層介電層之間形成微機電振膜。其中形成此微機電振膜的方法包括先在內連線結構的任一層介電層中形成多個第一開口，以暴露出對應的導電材料。然後，於介電層上形成底絕緣層，以填入這些第一開口。之後，移除位於這些第一開口底部的部分底絕緣層，以形成至少一個第一溝槽而暴露出對應之部分導線。接續，在底絕緣層上形成第一電極層填入第一溝槽內，以與導電材料電性連接，再形成頂絕緣層以覆蓋此第一電 極層。

在本發明之一實施例中，上述之積體電路的製造方法更包括移除位於微機電振膜上方的部分介電層，以形成音孔而暴露出微機電振膜。

在本發明之一實施例中，上述之積體電路的製造方法更包括移除上述半導體基底之部分微機電系統區，以形成多個通孔而暴露出部分的上述介電層。然後，以這些通孔為蝕刻通道，移除位於微機電振膜下方的介電層，以形成振動腔。

在本發明之一實施例中，於形成上述內連線結構時，更包括在上述半導體基底之微機電系統區上形成保護環，以圍繞欲形成振動腔之處。

在本發明之一實施例中，於形成上述內連線結構時，更包括在上述微機電振膜上方的介電層中填入上述這些導電材料至少其中之一。

在本發明之一實施例中，上述之積體電路的製造方法，更包括先在上述微機電振膜的上方形成與內連線結構電性連接的第二電極層。接著，移除部分之第二電極層，以形成多個通孔而暴露出位於微機電振膜上方的部分介電層。之後，以這些通孔為蝕刻通道，移除位於微機電振膜上方的部分介電層，以於微機電振膜與第二電極層之間形成一個振動腔。

在本發明之一實施例中，上述之積體電路的製造方法更包括移除位於上述微機電振膜下方的介電層以及半導體基底之部分微機電系統區，以形成一個音孔而暴露出部分的微機電振膜。

在本發明之一實施例中，在形成上述內連線結構時，更包括在上述半導體基底之微機電系統區上形成保護環，以圍繞欲 形成上述振動腔之處。

在本發明之一實施例中，上述之第一溝槽可為環狀。

在本發明之一實施例中，在形成上述微機電振膜之前，更包括在上述內連線結構的任一層介電層中形成多個第二開口，且之後形成在此介電層上的微機電振膜是填入這些第二開口內。

本發明還提出一種積體電路，包括半導體基底、金氧半導體元件、內連線結構以及微機電振膜。其中，半導體基底具有邏輯電路區與微機電系統區，且金氧半導體元件是位於邏輯電路區上，而內連線結構則是位於半導體基底上方並與金氧半導體元件電性連接。詳細來說，內連線結構是由多層介電層所構成，其中各層介電層均填有至少一個導電材料。微機電振膜則是位於微機電系統區上之部分內連接結構的任意相鄰的兩層介電層之間，且微機電振膜下方之介電層具有多個第一開口，暴露出對應之部分導電材料。微機電振膜包括底絕緣層、第一電極層以及頂絕緣層。其中，底絕緣層覆蓋這些第一開口的側壁而具有至少一個個第一溝槽，第一電極層是配置於底絕緣層上並填入此第一溝槽而與上述導電材料電性連接。頂絕緣層則是配置於第一電極層上。

本發明又提出一種積體電路，包括半導體基底、內連線結構以及微機電振膜。其中，內連線結構是位於半導體基底上方，並包括多層填有至少一個導電材料的介電層。微機電振膜則是位於部分內連接結構的任意相鄰的兩層介電層之間，且微機電振膜下方之介電層具有多個第一開口，暴露出對應之部分導電材料。微機電振膜包括底絕緣層、第一電極層以及頂絕緣層。其中，底絕緣層覆蓋這些第一開口的側壁而具有至少一個 第一溝槽，第一電極層是配置於底絕緣層上並填入此第一溝槽而與上述導電材料電性連接。頂絕緣層則是配置於第一電極層上。

在本發明之一實施例中，上述之半導體基底具有多個通孔，連通至上述振動腔。

在本發明之一實施例中，上述之內連線結構具有音孔，位於上述振動腔上方，並暴露出部分之微機電振膜。

在本發明之一實施例中，上述之內連線結構更包括一個保護環，位於上述微機電振膜下方並圍繞上述振動腔。

在本發明之一實施例中，上述之積體電路更包括第二電極層，電性連接至上述內連線結構，並位於微機電振膜上方而與其彼此相隔一個振動腔。

在本發明之一實施例中，上述之第二電極層具有多個通孔，連通至上述振動腔，且上述半導體基底係暴露出部分的微機電振膜。

在本發明之一實施例中，上述之內連線結構更包括保護環，位於上述微機電振膜上方並圍繞上述振動腔。

在本發明之一實施例中，上述之第一溝槽可為環狀。

在本發明之一實施例中，上述之微機電振膜可為平板狀或曲線狀。

在本發明之一實施例中，上述導電材料至少其中之一是位於微機電振膜上方。

本發明之積體電路的微機電振膜是透過形成在介電層的開口中而與下層導線電性連接，並且可藉由下層導線透過介層窗電性連接至上層導線。由此可知，本發明之積體電路可使用膜層應力小的堆疊膜層氮化物/金屬/氮化物作為微機電振膜， 以提高其工作效能。而且，在本發明之積體電路的製程中，由於無須在微機電振膜上方形成介層窗，因此可簡化製程，並降低製程成本。

為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。

本發明之積體電路係採用CMOS製程製作而成，以下實施例將舉整合至CMOS電路中的微機電系統麥克風為例做說明，但本發明不限於此。熟習此技藝者應該知道，本發明也可應用於不具有CMOS電路的微機電結構中。

圖2A至圖2E為本發明之一實施例中積體電路在製程中的局部剖面圖。請先參照圖2A，首先提供具有邏輯電路區202與微機電系統區204的半導體基底200，並且在邏輯電路區202上形成金氧半導體元件210。其中，半導體基底200例如是矽基底。接著，在半導體基底200上方形成內連線結構220。其中，內連線結構220是由多層介電層224所構成，且各層介電層224中均填有至少一個導電材料。在本實施例來說，填於介電層224內的導電材料例如是導線222及介層窗226。其中，相鄰之兩層導線222是透過介層窗226而彼此電性連接。此外，本實施例之部分導線222亦透過介層窗226電性連接至金氧半導體元件210。

請繼續參照圖2A，在形成內連線結構220的過程中，於任一層介電層224中形成多個第一開口221，以暴露出對應的導線222。在本實施例中，這些第一開口221可以呈環狀，但本發明不限於此。請參照圖2B，接著在此層介電層224上形成底絕緣層242，以填入第一開口221，其中，底絕緣層242 的材質例如是氮化物。

請參照圖2C，移除底絕緣層242位在第一開口221底部的部分，並留下底絕緣層242位在第一開口221之側壁上的部分，因而形成底絕緣層242的第一溝槽241。其中，第一溝槽241是暴露出對應的部分導線222。值得注意的是，由於本實施例之第一開口221呈環狀，因此位在第一開口221內的第一溝槽241亦為環狀。

請參照圖2D，在底絕緣層242上形成第一電極層244填入第一溝槽241內，以使第一電極層244與對應之導線222電性連接。然後，再於第一電極層244上形成頂絕緣層246。其中，第一電極層244的材質例如是鋁或其他導電性佳的材質，而頂絕緣層246的材質則例如是氮化物。在此，底絕緣層242、第一電極層244及頂絕緣層246即構成氮化物/金屬/氮化物的三明治型之微機電振膜240。

在形成微機電振膜240之後，接著即是在微機電振膜240上形成至少一層介電層224，以完成內連線結構220的製程。也就是說，本發明是在內連線結構220的製程中插入形成微機電振膜240的步驟，以將微機電振膜240形成於內連線結構220的任意兩層相鄰之介電層224之間。值得一提的是，本實施例之微機電振膜240亦是位於任意兩層相鄰之導線222之間，但本發明並不限於此，微機電振膜240也可以是形成於內連線結構220之最上層導線222的上方，如圖3所示。

請參照圖2E，在完成內連線結構220之後，接著即移除位在微機電振膜240上方的部分介電層224，以形成音孔223而暴露出微機電振膜240。另一方面，位在微機電振膜240下方的部分半導體基底200也會被移除，以形成多個通孔232， 然後再以這些通孔232為蝕刻通道來移除位在微機電振膜240下方的部分介電層224。詳細來說，本實施例例如是採用乾式蝕刻(如深反應離子蝕刻(deep reactive ion etching,DRIE))來移除位部分半導體基底200，然後再令氣態的氟化氫通過通孔232，以藉其移除微機電振膜240下方的部分介電層224。如此一來，即可在微機電振膜240與半導體基底200之間形成一個振動腔250，此即大致完成積體電路270的製程，而此積體電路270即為微機電系統麥克風。

值得一提的是，本實施例還在形成內連線結構220的製程中，於半導體基底200之微機電系統區204上形成保護環260，以圍繞欲形成振動腔250之處。具體來說，保護環260是由金屬膜層堆疊而成，如鎢或其他金屬，以於後續利用氟化氫蝕刻微機電振膜240下方的部分介電層224時，避免對介電層224造成過度蝕刻。

承上所述，在本實施例中，音孔223是用以供聲波訊號通過，以使微機電振膜240因承受聲波訊號施予的壓力而產生振動，其中底絕緣層242與頂絕緣層246為主要產生振動的膜層。由於微機電振膜240與半導電基底200 之間的距離會隨著微機電振膜240的振動而改變，因此可藉由微機電振膜240之第一電極層244與半導體基底200之間的電容變化值來推算所接收到的聲波訊號的大小。

特別的是，雖然上述實施例之微機電振膜240呈平板狀，但本發明並不限定其外型輪廓。在另一實施例中，微機電振膜240也可以呈曲線狀。以下將舉例敘述具有曲線狀之微機電振膜的積體電路之製造流程與前述實施例相異之處。

圖4A至圖4C為本發明之另一實施例中積體電路在部分 製造流程中的局部剖面示意圖。請參照圖4A，本實施例是在內連線結構220之介電層224中形成第一開口221的同時，亦於介電層224中形成多個第二開口421。之後，請參照圖4B，在介電層224上形成底絕緣層442，並且將第一開口221底部的部分底絕緣層442移除，以暴露出對應的導線222。然後，在底絕緣層442上依序形成第一電極層444與頂絕緣層446，以構成微機電振膜440。其中，微機電振膜440是填入這些第二開口421內而呈彎曲狀，且微機電振膜440的材質與前述實施例之微機電振膜240相同，此處不再贅述。在完成微機電振膜440之後，接著在微機電振膜440上方形成至少一層介電層224，以完成內連線結構220的製程。

請參照圖4C，移除位在微機電振膜440上方的部分介電層224，以形成音孔223而暴露出微機電振膜440，並且移除微機電振膜440下方的部分介電層224，以於半導體基底200與微機電振膜440之間形成振動腔450。其中，音孔223及振動腔450的形成方法與前述實施例相同或相似，此處不再贅述。

請繼續參照圖4C，外界的聲波訊號是通過音孔223而施予壓力至微機電振膜440使其產生振動，而微機電振膜440之第一電極層444與半導體基底200之間的電容值即會隨著微機電振膜440的振動而改變，並透過內連線結構220的導線222傳送至金氧半導體元件210，以推算出所接收到的聲波訊號。其中，由於呈曲線狀的微機電振膜440具有低應力，因此不易因承受聲波訊號所施予之壓力而損壞。

值得一提的是，前述實施例均是利用半導體基底200作為積體電路270的背板電極(backplate electrode)，但本發明不限 於此。圖5A至圖5C為本發明之另一實施例中積體電路在部分製程中的局部剖面示意圖，以下將針對其與前述實施例之相異處做說明。請參照圖5A，本實施例是在形成微機電振膜240之後，接著在微機電振膜240上方形成第二電極層530，其中第二電極層530是電性連接至內連線結構220，且與微機電振膜240之間相隔至少一層介電層224。以本實施例來說，第二電極層530例如是由氮化物及金屬所構成的複合層，如氮化物/金屬/氮化物。或者，第二電極層530也可以是多晶矽層。

然後，請參照圖5B，移除部分的第二電極層530，以形成多個通孔532而暴露出位在微機電振膜240與第二電極層530之間的部分介電層224。請參照圖5C。以這些通孔532為蝕刻通道，移除位在微機電振膜240上方的部分介電層224，以於微機電振膜240與第二電極層530之間形成振動腔550。另一方面，位於微機電振膜240下方的部分介電層224及半導體基底200之部分微機電系統區204也會被移除，以形成音孔523而暴露出部分的微機電振膜240。

綜上所述，本發明之微機電振膜是形成於內連線結構之任意兩層相鄰的介電層之間，且其製造方法是先於內連線結構的任一層介電層中形成第一開口，以暴露出對應的部分下層導線。然後，於此介電層上形成微機電振膜，以使微機電振膜填入介電層的第一開口內，並令微機電振膜之第一電極層與第一開口所暴露出之下層導線電性連接。

而且，即使微機電振膜需與位於其上方的導線電線連接，也無須在微機電振膜及其上方之導線之間形成介層窗電性連接兩者，而可以令微機電振膜透過形成在介電層中的開口與下層導線電性連接，再藉由下層導線透過介層窗電性連接至上層 導線。由此可知，本發明之積體電路可使用膜層應力小的堆疊膜層氮化物/金屬/氮化物作為微機電振膜，以提高其工作效能。而且，在本發明之積體電路的製程中，由於無須在微機電振膜上方形成介層窗，因此可簡化製程，並降低製程成本。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100‧‧‧微機電系統麥克風

110、200‧‧‧半導體基底

120、210‧‧‧金氧半導體元件

130、220‧‧‧內連線結構

132、222‧‧‧導線

134、224‧‧‧介層窗

136、226‧‧‧介電層

140、240、440‧‧‧微機電振膜

142、146‧‧‧氮化物

144‧‧‧金屬

202‧‧‧邏輯電路區

204‧‧‧微機電系統區

221‧‧‧第一開口

223、523‧‧‧音孔

530‧‧‧第二電極層

232、532‧‧‧通孔

241‧‧‧第一溝槽

242、442‧‧‧底絕緣層

244、444‧‧‧第一電極層

246、446‧‧‧頂絕緣層

250、450、550‧‧‧振動腔

260‧‧‧保護環

270‧‧‧積體電路

421‧‧‧第二開口

圖1為習知微機電系統麥克風的局部剖面示意圖。

圖2A至圖2E為本發明之一實施例中積體電路在部分製程中的局部剖面圖。

圖3為本發明之另一實施例中積體電路的局部剖面圖。

圖4A至圖4C為本發明之另一實施例中積體電路在部分製造流程中的局部剖面示意圖。

圖5A至圖5C為本發明之另一實施例中積體電路在部分製程中的局部剖面示意圖

200‧‧‧半導體基底

210‧‧‧金氧半導體元件

220‧‧‧內連線結構

221‧‧‧第一開口

222‧‧‧導線

223‧‧‧音孔

224‧‧‧介層窗

226‧‧‧介電層

232‧‧‧通孔

240‧‧‧微機電振膜

241‧‧‧第一溝槽

242‧‧‧底絕緣層

244‧‧‧第一電極層

246‧‧‧頂絕緣層

250‧‧‧振動腔

260‧‧‧保護環

270‧‧‧積體電路

Claims (20)

1. 一種積體電路的製造方法，包括：提供一半導體基底，該半導體基底具有一邏輯電路區與一微機電系統(MEMS)區；於該半導體基底之該邏輯電路區上形成一金氧半導體元件；於該半導體基底上方形成一內連線結構，而電性連接至該金氧半導體元件，其中該內連線結構包括多層介電層，其中各該介電層填有至少一導電材料；於該微機電系統區上之部分該內連接結構的任意相鄰的兩層介電層之間形成一微機電振膜，其中形成該微機電振膜的方法包括：於該內連線結構的任一層介電層中形成多個第一開口，以暴露出對應之該些導電材料；於該介電層上形成一底絕緣層，以填入該些第一開口；移除位於該些第一開口底部的部分該底絕緣層，以形成至少一第一溝槽而暴露出對應之部分該導電材料；於該底絕緣層上形成一第一電極層填入該第一溝槽內，以與該導電材料電性連接；以及形成一頂絕緣層以覆蓋該第一電極層。
2. 如申請專利範圍第1項所述之積體電路的製造方法，更包括移除位於該微機電振膜上方的部分該介電層，以形成一音孔而暴露出該微機電振膜。
3. 如申請專利範圍第1項所述之積體電路的製造方法，更包括：移除該半導體基底之部分該微機電系統區，以於該半導體 基底中形成多個通孔而暴露出部分之該些介電層；以及以該些通孔為蝕刻通道，移除位於該微機電振膜下方的該些介電層，以形成一振動腔。
4. 如申請專利範圍第3項所述之積體電路的製造方法，其中在形成該內連線結構時，更包括在該半導體基底之該微機電系統區上形成一保護環，圍繞欲形成該振動腔之處。
5. 如申請專利範圍第1項所述之積體電路的製造方法，其中在形成該內連線結構時，更包括在該微機電振膜上方之介電層中填入該些導電材料至少其中之一。
6. 如申請專利範圍第1項所述之積體電路的製造方法，更包括：在該微機電振膜上方形成一第二電極層，其中該第二電極層與該內連線結構電性連接；移除部分之該第二電極層，以形成多個通孔而暴露出位於該微機電振膜上方的部分該介電層；以該些通孔為蝕刻通道，移除位於該微機電振膜上方的部分該介電層，以於該微機電振膜與該第二電極層之間形成一振動腔；以及移除位於該微機電振膜下方的該些介電層及該半導體基底之部分該微機電系統區，以形成一音孔而暴露出部分之該微機電振膜。
7. 如申請專利範圍第6項所述之積體電路的製造方法，其中在形成該內連線結構時，更包括在該半導體基底之該微機電系統區上形成一保護環，圍繞欲形成該振動腔之處。
8. 如申請專利範圍第1項所述之積體電路的製造方法，其中在形成該微機電振膜之前，更包括在形成有該些第一開口的 該介電層中形成多個第二開口，且該微機電振膜是填入該些第二開口內。
9. 一種積體電路，包括：一半導體基底，具有一邏輯電路區與一微機電系統區；一金氧半導體元件，位於該半導體基底之該邏輯電路區上；一內連線結構，位於該半導體基底上方並與該金氧半導體元件電性連接，其中該內連線結構包括多層介電層，各該介電層填有至少一導電材料；以及一微機電振膜，位於該微機電系統區上之部分該內連接結構的任意相鄰的兩層介電層之間，且該微機電振膜下方之該介電層具有多個第一開口，暴露出對應之部分該導電材料，而該微機電振膜包括：一底絕緣層，覆蓋該些第一開口的側壁而具有至少一第一溝槽；一第一電極層，配置於該底絕緣層上並填入該第一溝槽而與該導電材料電性連接；以及一頂絕緣層，配置於該第一電極層上。
10. 如申請專利範圍第9項所述之積體電路，其中該半導體基底具有多個通孔，連通至該振動腔，且該內連線結構具有一音孔，位於該振動腔上方，並暴露出部分之該微機電振膜。
11. 如申請專利範圍第9項所述之積體電路，其中該內連線結構更包括一保護環，位於該微機電振膜下方並圍繞該振動腔。
12. 如申請專利範圍第9項所述之積體電路，更包括一第二電極層，電性連接至該內連線結構，並位於該微機電振膜上 方而與部分該微機電振膜彼此相隔一振動腔，且該第二電極層具有多個通孔，連通至該振動腔，而該半導體基底係暴露出部分該微機電振膜。
13. 如申請專利範圍第12項所述之積體電路，其中該內連線結構更包括一保護環，位於該微機電振膜上方並圍繞該振動腔。
14. 如申請專利範圍第9項所述之積體電路，其中該微機電振膜為平板狀或曲線狀。
15. 一種積體電路，包括：一半導體基底；一內連線結構，位於該半導體基底上方，且該內連線結構包括多層介電層，各該介電層填有至少一導電材料；以及一微機電振膜，位於部分該內連接結構的任意相鄰的兩層介電層之間，且該微機電振膜下方之該介電層具有多個第一開口，暴露出對應之部分該導電材料，而該微機電振膜包括：一底絕緣層，覆蓋該些第一開口的側壁而具有至少一第一溝槽；一電極層，配置於該底絕緣層上並填入該第一溝槽而與該導電材料電性連接；以及一頂絕緣層，配置於該電極層上。
16. 如申請專利範圍第15項所述之積體電路，其中該半導體基底具有多個通孔，連通至該振動腔，且該內連線結構具有一音孔，位於該振動腔上方，並暴露出部分之該微機電振膜。
17. 如申請專利範圍第15項所述之積體電路，其中該內連線結構更包括一保護環，位於該微機電振膜下方並圍繞該振動腔。
18. 如申請專利範圍第15項所述之積體電路，更包括一第二電極層，電性連接至該內連線結構，並位於該微機電振膜上方而與部分該微機電振膜彼此相隔一振動腔，且該第二電極層具有多個通孔，連通至該振動腔，而該半導體基底係暴露出部分該微機電振膜。
19. 如申請專利範圍第18項所述之積體電路，其中該內連線結構更包括一保護環，位於該微機電振膜上方並圍繞該振動腔。
20. 如申請專利範圍第15項所述之積體電路，其中該微機電振膜為平板狀或曲線狀。