TWI470318B - 液晶顯示面板及其畫素驅動方法 - Google Patents

Description

液晶顯示面板及其畫素驅動方法

本發明是有關於一種顯示面板及其畫素驅動方法，且特別是有關於一種液晶顯示面板及其畫素驅動方法。

一般而言，液晶顯示面板係由兩個對向配置的基板共同挾持液晶分子層所構成。此液晶分子具有雙折射係數(Birefringence)的特性，在不同的電場下，會有不同的排列方式。因此，液晶顯示器即是藉由外加一個共用電場來使液晶顯示面板中的液晶分子轉向，進而改變液晶分子的排列，使液晶顯示面板上各個畫素具有不同的透光率，以達到顯像的目的。

當外加電場關閉時，液晶分子長軸由有電場時之旋轉狀態回到無電場時之原始狀態所需要的時間稱為鬆弛時間(relaxation time)。就向列型(nematic)液晶分子而言，其鬆弛時間遠較資料寫入時間(addressing time)為長，其原因在於液晶分子自然鬆弛時並無外加任何電場來促進其回到原始的狀態。此一效應對場色序法液晶顯示器(field sequential color LCD)會產生深遠的影響。例如，此效應會限制場色序法液晶顯示器的畫面更新率(frame rate)，並造成色分離現象(color breakup)。

因此，提供一個可縮短液晶分子的鬆弛時間，並提升其反應速度的畫素驅動方法有其必要性。

本發明提供一種畫素驅動方法，其可有效縮短液晶分子的鬆弛時間，並提升液晶顯示面板的反應速度。

本發明提供一種液晶顯示面板，其利用上述畫素驅動方法，可有效縮短液晶分子的鬆弛時間，並提升其反應速度。

本發明提出一種液晶顯示面板，其具有多個以陣列方式排列之畫素，且包括一基板、一對向基板以及一液晶層。基板具有共用電極。對向基板配置於基板對向，且具有多個對應於畫素的畫素電極。液晶層配置於基板與對向基板之間，並且具有多個液晶分子。在液晶分子轉態時，畫素電極被施予至少兩種不同準位的電壓，共用電極被施予特定準位的共用電壓(common voltage)，且特定準位的共用電壓介於畫素電極的兩種不同準位的電壓之間。

在本發明之一實施例中，在液晶分子轉態時，同一行畫素的畫素電極被施予相同準位的電壓。

在本發明之一實施例中，在液晶分子轉態時，相鄰兩行畫素的畫素電極其中之一行的畫素電極被施予至少兩種不同準位電壓的其中之一；其中之另一行的畫素電極被施予至少兩種不同準位電壓的其中之另一。

本發明提出一種畫素驅動方法，用以驅動上述之液晶顯示面板。畫素驅動方法包括下列步驟：在液晶層之多個液晶分子轉態時，於對向基板的多個畫素電極上施予至少兩種不同準位的電壓；以及在液晶分子轉態時，於基板的共用電極施予特定準位的共用電壓(common voltage)。其中，特定準位的共用電壓介於畫素電極的兩種不同準位的電壓之間。

在本發明之一實施例中，上述之施予至少兩種不同準位的電壓於畫素電極的步驟包括：在液晶分子轉態時，施予相同準位的電壓於同一行畫素的畫素電極。

在本發明之一實施例中，上述之施予特定準位的共用電壓於共用電極的步驟包括：在液晶分子轉態時，施予至少兩種不同準位電壓的其中之一於相鄰兩行畫素的畫素電極其中之一行的畫素電極；以及施予至少兩種不同準位電壓的其中之另一於其中之另一行的畫素電極。

在本發明之一實施例中，上述之特定準位的共用電壓係至少兩種不同準位的電壓之和的絕對值的一半。

在本發明之一實施例中，上述之液晶層之單元間隙為d，畫素電極之畫素尺寸為p，其中d、p滿足p<4d。

在本發明之一實施例中，上述之至少兩種不同準位的電壓施予畫素電極的時間長短，以及特定準位的共用電壓施予共用電極的時間長短係由下列至少其中之一因素來決定：至少兩種不同準位的電壓、特定準位的共用電壓、液晶層之單元間隙以及畫素電極之畫素尺寸。

基於上述，在本發明之範例實施例中，畫素驅動方法在液晶分子轉態時對液晶顯示面板的畫素電極施予不同準位之電壓，使相鄰畫素間產生一邊際電場，進而提升液晶顯示面板的反應速度。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

在本發明之範例實施例中，畫素驅動方法在低於毫秒(sub-milliseconds)的時間區間內快速地重置液晶分子，其利用相鄰畫素間所產生的邊際電場來加速液晶分子的鬆弛過程，以提升液晶顯示面板的反應速度。據此，液晶顯示器的畫面更新率(frame rate)可被提升，進而改善色分離現象(color breakup)。惟應注意者係，本發明並不限於應用在場色序法液晶顯示器。

圖1繪示本發明一實施例之液晶顯示面板的上視示意圖。圖2繪示本發明一實施例之液晶顯示面板的剖面示意圖。請參考圖1及圖2，本實施例之液晶顯示面板100具有多個畫素P，以一陣列方式排列。液晶顯示面板100包括一基板110、一對向基板120以及一液晶層130。基板110具有至少一共用電極112配置於其上。對向基板120配置於基板110的對向，且具有多個畫素電極122對應於畫素P。各畫素電極之畫素尺寸為p。液晶層130配置於基板110與對向基板120，且具有多個液晶分子LC。液晶層之單元間隙為d。

圖3繪示本發明一實施例之液晶分子的光穿透率隨時間變化的示意圖。請參考圖1至圖3，在本實施例中，液晶顯示面板100例如是一扭曲向列模式(twisted nematic mode，TN mode)的液晶顯示面板，其通常操作於常白模式(normally white mode)。因此，在tb期間，當共用電極112及畫素電極122分別被施予共用電壓Vcom及對應的畫素電壓Vp時，液晶分子LC會被扭轉，部分液晶分子LC的長軸方向實質上會垂直於基板110與對向基板120。此時，光源無法通過液晶分子LC，其光穿透率(transmission)趨近於0%。

接著，在tw期間，當對應的畫素電壓Vp由畫素電極122移除時，即表示液晶分子LC由有電場時之旋轉狀態回到無電場時之原始狀態，其鬆弛時間對液晶顯示面板100的反應時間影響十分顯著。因此，為了加速液晶分子LC鬆弛，提升其反應時間，在本實施例中，在液晶分子LC轉態時(例如tr期間)，相鄰兩行的畫素電極122分別被施予兩種不同準位的電壓Vp1及Vp2。共用電極112被施予特定準位的共用電壓Vcom’，而其準位係介於電壓Vp1及Vp2之間。

詳細而言，圖4繪示圖2實施例之液晶顯示面板的剖面示意圖，其畫素電極與共用電壓被施予特定電壓。請參考圖4，以畫素行P_i-1、P_i及P_i+1為例，在液晶分子LC轉態期間tr，同一行畫素的畫素電極係被施予相同準位的電壓。例如，畫素行P_i-1的畫素電極122_i-1及畫素行P_i+1的畫素電極122_i+1被施予相同準位的電壓Vp1；而畫素行P_i的畫素電極122_i被施予相同準位的電壓Vp2。也就是說，在液晶分子LC轉態期間tr，相鄰兩行畫素的畫素電極122_i及122_i+1其中之一行的畫素電極122_i被施予兩種不同準位電壓Vp1及Vp2的其中之一；其中之另一行的畫素電極122_i+1被施予兩種不同準位電壓Vp1及Vp2的其中之另一。

此時，由於相鄰兩行的畫素電極具有電壓差|Vp1-Vp2|，其可在液晶層130中建立一個如圖4之箭頭所標示的邊際電場E，其橫向分量可加速液晶分子LC的鬆弛，使其較快回到無外加任何電場的原始狀態，進而有效地提升反應時間。在本實施例中，電壓Vp1之準位大於電壓Vp2，以產生邊際電場E。在實務應用上，電壓Vp1例如為5伏特(V)，電壓Vp2例如為0V，但本發明並不限於此。

另一方面，在本實施例中，電壓Vp1及Vp2施予畫素電極122以及共用電壓Vcom’施予共用電極110的時間長短tr係由電壓Vp1及Vp2之準位、共用電壓Vcom’之準位、液晶層之單元間隙d以及畫素電極之畫素尺寸p至少其中之一因素來決定。在此，tr的時間長短例如約為0.5毫秒，亦即本實施例之液晶顯示面板100在低於毫秒(sub-milliseconds)的時間區間內，其液晶分子快速地被重置。另外，在本實施例中，由於共用電壓Vcom’過大或是過小以及畫素電極之畫素尺寸p過大都會造成邊際電場E的衰減，而導致加速液晶分子旋轉的功效減弱。因此，在本實施例中，施加在共用電極110上之共用電壓Vcom’係設定為電壓Vp1及Vp2之和的絕對值的一半，亦即Vcom’=|Vp1+Vp2|/2。並且，畫素電極之畫素尺寸p小於液晶層之單元間隙d的四倍，即d、p滿足p<4d之條件。在此情況下，可以確保邊際電場E能有效加速液晶分子LC轉態，進而提升液晶顯示面板100的反應速度。

圖5繪示本發明一實施例之畫素驅動方法的步驟流程圖。請參考圖4及圖5，本實施例之畫素驅動方法例如適於驅動圖4之液晶顯示面板100，其包括下列步驟。在步驟S500中，在液晶分子LC轉態時，於對向基板120的多個畫素電極122施予至少兩種不同準位的電壓Vp1及Vp2。接著，在步驟S510中，在液晶分子LC轉態時，於基板110的共用電極112施予特定準位的共用電壓Vcom’。其中，共用電壓Vcom’之準位係介於畫素電極的電壓Vp1及Vp2之間。

應注意的是，本實施例雖以兩步驟來描述本實施例之畫素驅動方法，但為達到產生邊際電場E之目的，在實務操作上，步驟S500及S510可同時進行，兩者不具先後關係。亦即，在液晶分子轉態時，電壓Vp1及Vp2及共用電壓Vcom’係同時分別施予畫素電極122及共用電極112。

另外，本發明之實施例的畫素驅動方法可以由圖1至圖4實施例之敘述中獲致足夠的教示、建議與實施說明，因此不再贅述。

綜上所述，在本發明之範例實施例中，畫素驅動方法在相鄰的畫素電極上施予不同準位的電壓，且同一行畫素電極具有相同的電壓準位。因此使得行與行間相鄰的畫素電極在液晶層中產生邊際電場，其可縮短液晶分子的鬆弛時間，進而可有效地加快液晶反應速度，提升液晶顯示面板的顯示品質。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100．．．液晶顯示面板

110．．．基板

112．．．共用電極

120．．．對向基板

122、122_i-1、122_i、122_i+1．．．畫素電極

130．．．液晶層

d．．．液晶層之單元間隙為

p．．．畫素電極之畫素尺寸

P．．．畫素

P_0、P_1、P_i-1、P_i、P_i+1、P_N-1、P_N畫素行

LC．．．液晶分子

S500、S510．．．畫素驅動方法的步驟

Vcom、Vcom’．．．共用電壓

Vp、Vp1、Vp2．．．畫素電壓

tr．．．轉態期間

tw、tb．．．期間

E．．．邊際電場

圖1繪示本發明一實施例之液晶顯示面板的上視示意圖。

圖2繪示本發明一實施例之液晶顯示面板的剖面示意圖。

圖3繪示本發明一實施例之液晶分子的光穿透率隨時間變化的示意圖。

圖4繪示圖2實施例之液晶顯示面板的剖面示意圖，其畫素電極與共用電壓被施予特定電壓。

圖5繪示本發明一實施例之畫素驅動方法的步驟流程圖。

100．．．液晶顯示面板

110．．．基板

112．．．共用電極

120．．．對向基板

122、122_i-1、122_i、122_i+1．．．畫素電極

130．．．液晶層

d．．．液晶層之單元間隙為

p．．．畫素電極之畫素尺寸

Vcom’．．．共用電壓

Vp1、Vp2．．．畫素電壓

E．．．邊際電場

Claims (12)

1. 一種液晶顯示面板，具有多個畫素，以一陣列方式排列，該液晶顯示面板包括：一基板，具有一共用電極；一對向基板，配置於該基板對向，具有多個畫素電極對應於該些畫素；以及一液晶層，配置於該基板與該對向基板之間，具有多個液晶分子，其中在該些液晶分子轉態時，該些畫素電極中相鄰兩行的畫素電極分別被施予兩種不同準位的電壓，該共用電極被施予一特定準位的共用電壓，該特定準位的共用電壓係介於該兩種不同準位的電壓之間。
2. 如申請專利範圍第1項所述之液晶顯示面板，其中在該些液晶分子轉態時，同一行畫素的該些畫素電極被施予相同準位的電壓。
3. 如申請專利範圍第2項所述之液晶顯示面板，其中在該些液晶分子轉態時，相鄰兩行畫素的該些畫素電極其中之一行的畫素電極被施予該兩種不同準位電壓的其中之一；其中之另一行的畫素電極被施予該兩種不同準位電壓的其中之另一。
4. 如申請專利範圍第3項所述之液晶顯示面板，其中該特定準位的共用電壓係該兩種不同準位的電壓之和的絕對值的一半。
5. 如申請專利範圍第1項所述之液晶顯示面板，其中 該液晶層之單元間隙為d，該些畫素電極之畫素尺寸為p，其中d、p滿足p<4d。
6. 如申請專利範圍第1項所述之液晶顯示面板，其中該兩種不同準位的電壓施予該些畫素電極的時間長短，以及該特定準位的共用電壓施予該共用電極的時間長短係由下列至少其中之一因素來決定：該兩種不同準位的電壓、該特定準位的共用電壓、該液晶層之單元間隙以及該些畫素電極之畫素尺寸。
7. 一種畫素驅動方法，用以驅動一液晶顯示面板，該液晶顯示面板具有多個畫素，以一陣列方式排列，該液晶顯示面板包括一基板、一對向基板以及一液晶層，該畫素驅動方法包括：在該液晶層之多個液晶分子轉態時，分別施予兩種不同準位的電壓於該對向基板的多個畫素電極中相鄰兩行的畫素電極；以及在該些液晶分子轉態時，施予一特定準位的共用電壓於該基板的一共用電極，其中該特定準位的共用電壓係介於該兩種不同準位的電壓之間。
8. 如申請專利範圍第7項所述之畫素驅動方法，其中分別施予該兩種不同準位的電壓於該些畫素電極中相鄰兩行的畫素電極的步驟包括：在該些液晶分子轉態時，施予相同準位的電壓於同一行畫素的該些畫素電極。
9. 如申請專利範圍第8項所述之畫素驅動方法，其中施予該特定準位的共用電壓於該共用電極的步驟包括：在該些液晶分子轉態時，施予該兩種不同準位電壓的其中之一於相鄰兩行畫素的該些畫素電極其中之一行的畫素電極；以及施予該兩種不同準位電壓的其中之另一於其中之另一行的畫素電極。
10. 如申請專利範圍第9項所述之畫素驅動方法，其中該特定準位的共用電壓係該兩種不同準位的電壓之和的絕對值的一半。
11. 如申請專利範圍第7項所述之畫素驅動方法，其中該液晶層之單元間隙為d，該些畫素電極之畫素尺寸為p，其中d、p滿足p<4d。
12. 如申請專利範圍第7項所述之畫素驅動方法，其中該兩種不同準位的電壓施予該些畫素電極的時間長短，以及該特定準位的共用電壓施予該共用電極的時間長短係由下列至少其中之一因素來決定：該兩種不同準位的電壓、該特定準位的共用電壓、該液晶層之單元間隙以及該些畫素電極之畫素尺寸。