TWI470235B - 半導體電路測試裝置及其轉接模組 - Google Patents

Description

半導體電路測試裝置及其轉接模組

本發明係關於一種半導體電路測試裝置及其轉接模組，特別是關於一種能轉接不同規格的測試單板的半導體電路測試裝置及其轉接模組。

隨著科技的進步，半導體電路的功能也同樣日新月異，且搭載的功能越來越多樣化。傳統上，半導體電路在出廠前，往往會經過一連串的測試程序，以確定半導體電路中的各項功能均正常。所述一連串的測試程序通常可經透過一台或多台的測試裝置執行，而所述測試裝置可用來批次地測量待測的半導體電路。一般來說，測試裝置會外接一台電腦或者其他適於使用者輸入指令的設備，由使用者設定測試的項目、測試的參數或者其他測試程序的細節。測試裝置受控於所述電腦執行對應的測試程序，並且回報半導體電路中的功能是否正常。

傳統上，測試裝置中會具有若干測試單板，每個測試單板可以執行預設好的測試程序，測試裝置藉著啟動對應的測試單板以測試半導體電路。然而，各家廠商製造的測試單板多半不能通用，原因是硬體規格以及驅動韌體的指令格式不同。當使用者欲使用不同廠商製造的測試裝置與測試單板時，往往需要外接轉接機箱。但是，外接的轉接機箱體 積龐大，且不一定與測試裝置相容，使用上並不便利。此外，若使用者不購置轉接機箱，便需要成套的購買同廠商的測試裝置以及測試單板，缺乏自由選擇的彈性。因此，業界需要一種半導體電路測試裝置及其轉接模組，所述轉接模組能夠直接將不同規格的測試單板直接轉接上半導體電路測試裝置，從而免除使用轉接機箱的不便。

有鑑於此，本發明在於提出一種半導體電路測試裝置，具有可插拔的轉接模組，並經過所述轉接模組控制不同規格的測試單板，提升使用者在測試待測半導體電路時的便利性。

本發明實施例提供一種半導體電路測試裝置，所述半導體電路測試裝置選擇性地連接測試單板，測試單板儲存有測試程序。所述半導體電路測試裝置包括底板(backplane board)以及轉接模組。所述底板具有複數個連接埠，至少用以傳輸一個控制信號。所述轉接模組包括第一電性接腳、第二電性接腳以及控制模組。第一電性接腳可插拔地耦接底板，第二電性接腳用以選擇性地耦接測試單板，第一電性接腳與第二電性接腳具有不同的硬體規格。控制模組耦接底板與測試單板，受控於所述控制信號以驅動測試單板上的測試程序，並將測試程序由可被測試單板辨識的第一指令格式，轉換成可被半導體電路測試裝置辨識的第二指令格式。

於本發明一示範實施例中，轉接模組更具有基板，基板定義有上表面、下表面，以及與上表面和下表面相鄰接的外周緣側面，第一電性接腳設置在所述外周緣側面上。此外，基板的上表面形成有凹陷結構，凹陷結構用以容置測試單板，且凹陷結構的側壁定義為基板的內周緣側面，第二電性接腳設置在所述內周緣側面上。

此外，本發明在於提出一種轉接模組，所述轉接 模組可插拔的裝設於半導體電路測試裝置中，使得半導體電路測試裝置可經過所述轉接模組控制不同規格的測試單板，提升使用者在測試待測半導體電路時的便利性。

本發明實施例提供一種轉接模組，所述轉接模組用於選擇性地電性連接半導體電路測試裝置以及測試單板。半導體電路測試裝置具有底板，測試單板儲存有測試程序。所述轉接模組包括第一電性接腳、第二電性接腳以及控制模組。第一電性接腳可插拔地耦接底板，第二電性接腳用以選擇性地耦接測試單板，第一電性接腳與第二電性接腳具有不同的硬體規格。控制模組耦接底板與測試單板，受控於一個控制信號以驅動測試單板上的測試程序，並將測試程序由可被測試單板辨識的第一指令格式，轉換成可被半導體電路測試裝置辨識的第二指令格式。

綜上所述，本發明實施例提供之半導體電路測試裝置及其轉接模組不須使用外接的轉接機箱，節省設置轉接機箱的空間。此外，所述轉接模組可以轉換不同的指令格式，使得半導體電路測試裝置可以直接控制不同廠商製造的測試單板。另外，不同廠商製造的測試單板可以卡接在轉接模組，並直接設置在半導體電路測試裝置中，提升使用者的操作便利性。因為使用者不需要成套的購買同廠商的半導體電路測試裝置以及測試單板，本發明實施例提供之半導體電路測試裝置及其轉接模組更提高了使用者自由選擇測試單板的彈性。

為使能更進一步瞭解本發明之特徵及技術內容，請參閱以下有關本發明之詳細說明與附圖，但是此等說明與所附圖式僅係用來說明本發明，而非對本發明的權利範圍作任何的限制。

1‧‧‧轉接模組

10‧‧‧基板

10a‧‧‧上表面

10b‧‧‧下表面

10c‧‧‧外周緣側面

102‧‧‧凹陷結構

102a‧‧‧內周緣側面

12‧‧‧第一電性接腳

14‧‧‧第二電性接腳

16‧‧‧控制模組

18‧‧‧第三電性接腳

20‧‧‧開關元件

162‧‧‧變壓器

3‧‧‧半導體電路測試裝置

30‧‧‧底板

32‧‧‧槽體

4‧‧‧測試單板

5‧‧‧載板

6‧‧‧待測半導體電路

圖1係繪示依據本發明一示範實施例之轉接模組的立體示意圖。

圖2係繪示依據本發明一示範實施例之半導體電路測試裝置的立體示意圖。

圖3係繪示依據本發明一示範實施例之半導體電路測試裝置的功能方塊圖。

請參見圖1，圖1係繪示依據本發明一示範實施例之轉接模組的立體示意圖。如圖1所示，轉接模組1具有基板10、第一電性接腳12、第二電性接腳14、控制模組16、第三電性接腳18以及開關元件20。基板10具有上表面10a、下表面10b以及外周緣側面10c，外周緣側面10c係分別與上表面10a以及下表面10b相鄰接。於一個例子中，基板10係一矩形薄板，上表面10a平行於下表面10b，且外周緣側面10c垂直於上表面10a以及下表面10b。由圖1可知，轉接模組1的外周緣側面10c係指基板10外側的側邊，本實施例並不限制第一電性接腳12是設置在基板10外側的長側邊或者短側邊，於所屬技術領域具有通常知識者可自由選擇。

此外，圖1繪示的基板10係承載第一電性接腳12、第二電性接腳14、控制模組16、第三電性接腳18以及開關元件20，但本發明並不限制基板10承載的元件種類或者數量。舉例來說，基板10更可用以承載兩個以上的開關元件20或者其他適當的元件。請注意，雖然圖1並未繪示各個元件之間的電性連接關係，但控制模組16至少能夠分別電性連接第一電性接腳12、第二電性接腳14、第三電性接腳18以及開關元件20。

請繼續參見圖1，基板10的上表面10a形成有凹陷結構102，凹陷結構102用以容置測試單板(未繪示於圖1)。於實務上，所述測試單板至少儲存有一個測試程序，當測 試單板受驅動而啟動時，所述測試程序可以用來測試待測半導體電路(未繪示於圖1)。在此，凹陷結構102至少會凹陷於上表面10a，而所述測試單板可放置在凹陷結構102中。本實施例不限制測試單板必須完全放置在凹陷結構102中，換句話說，凹陷結構102也可以僅容置部分的測試單板。

於一個例子中，凹陷結構102可以定義成基板10的一個中空部分，即凹陷結構102自基板10的上表面10a貫穿至下表面10b。由圖1可知，凹陷結構102的側壁可定義為基板10的內周緣側面102a，而內周緣側面102a與前述的外周緣側面10c不為連續的側面。在此，第二電性接腳14設置在內周緣側面102a上，且第一電性接腳12與第二電性接腳14係具有不同的硬體規格。舉例來說，第一電性接腳12是用來電性連接半導體電路測試裝置的底板(backplane board)(未繪示於圖1)。所述底板具有複數個連接埠，至少可傳輸一個控制信號，而第一電性接腳12可電性連接底板上複數個連接埠其中之一。第二電性接腳14應是對應耦接不同廠商所製造的測試單板。因此，第一電性接腳12與所述連接埠係具有相同硬體規格，且可對應製造半導體電路測試裝置的廠商所預設之硬體規格(例如特殊的、非常見的規格)。第二電性接腳14可對應所欲轉接的測試單板的硬體規格，例如PXI、PCI、PXI-e或PCI-e等硬體規格。當然，本實施例在此不限制第一電性接腳12與第二電性接腳14所對應的硬體規格，只要第一電性接腳12與第二電性接腳14的硬體規格互不相同，即屬本發明實施例所公開之範疇。

控制模組16耦接半導體電路測試裝置的底板與測試單板。此外，控制模組16受控於半導體電路測試裝置以驅動測試單板上的測試程序，並將測試程序由可被測試單板辨識的第一指令格式，轉換成可被半導體電路測試裝置辨識的第二指令格式。於實務上，控制模組16可以預設有一個函式庫，所述函式庫可預設市面上常見的測試單板所應用的指 令格式。從而當不同廠商的測試單板被連接上轉接模組1時，控制模組16可以快速辨識測試單板的類型，並且呼叫出適合控制所述測試單板的函式。藉此，控制模組16便能將各種不同測試單板的指令格式整合成一個可被半導體電路測試裝置辨識的指令格式，使得使用者能下指令給半導體電路測試裝置，而直接驅動或控制測試單板。從實際操作的角度來看，轉接模組1能夠整合第三方的測試單板，並將第三方的測試單板轉換成半導體電路測試裝置的一部分，使得測試的過程更快速、更容易操作。

請注意，雖然本實施例繪示了控制模組16可以是一個晶片，並設置在轉接模組1的基板10上。但是，實際上控制模組16也可以與基板10互相分離。舉例來說，控制模組16也可以是一個設置在半導體電路測試裝置外部的設備，並透過纜線耦接底板與測試單板。據此，只要有一個電子元件能夠轉換在半導體電路測試裝置與測試單板之間轉換指令格式，均應屬本實施例公開之控制模組16的範疇。

請繼續參見圖1，基板10的外周緣側面10c上更可具有第三電性接腳18，第三電性接腳18係用以耦接載板(load board)(未繪示於圖1)，而載板上可設置有至少一個待測半導體電路(未繪示於圖1)。舉例來說，第三電性接腳18可以具有複數個凸出的探針，而所述多個探針可直接抵頂於載板上的金屬導電片，使得轉接模組1能經過載板電性連接待測半導體電路。在此，本實施例不限制第三電性接腳18與載板的耦接方式，所屬技術領域具有通常知識者可自由設計。

另一方面，轉接模組1更可具有至少一個開關元件20，開關元件20係用以選擇是否輸出轉接模組1中的信號給待測半導體電路。於一個例子中，開關元件20可以是繼電器或者其他適當的元件。於實務上，由於一個載板可以同時連接許多的轉接模組1或者不須轉接的測試單板，同時電性連接這些轉接模組1與測試單板可能會對待測半導體電路的 測試結果造成干擾。據此，若轉接模組1所對應的測試程序未被執行，則使用者可以透過控制開關元件20以切斷轉接模組1與待測半導體電路的電性連接，以避免待測半導體電路的測試結果受到冗餘的電路或不同的測試程序干擾。

為了使本所屬技術領域具有通常知識者更容易了解本發明之半導體電路測試裝置各元件之間的相互關係，請一併參見圖1與圖2。圖2係繪示依據本發明一示範實施例之半導體電路測試裝置的立體示意圖。如圖所示，半導體電路測試裝置3可選擇性地經過轉接模組1電性連接測試單板4，半導體電路測試裝置3具有底板30以及至少一個可插拔的轉接模組1。圖2所繪示的轉接模組1大致上與圖1相同，本實施例在此不予贅述。由圖2可知的是，底板30上應具有至少一個與第一電性接腳12相應的連接埠(未繪示)，使得轉接模組1的第一電性接腳12可一對一地插接在其中一個連接埠上。此外，測試單板4也應具有一個第二電性接腳14相應的插槽或插頭，使得測試單板4能耦接轉接模組1。

於實務上，半導體電路測試裝置3可電性連接一台外部的電腦，使用者可藉由操作所述電腦以輸出所述控制信號，藉此控制半導體電路測試裝置3。也就是說，所述電腦可以預設有一套系統程式，所述系統程式係為可被半導體電路測試裝置3辨識的第二指令格式，可用來呼叫內嵌於轉接模組1上的測試單板4。接著，藉由轉接模組1的控制模組16中預設的函式庫，動態地轉換所述第二指令格式成為可被測試單板4辨識的第一指令格式，讓測試單板4能夠便利地被使用者控制。

請繼續參見圖2，半導體電路測試裝置3係具有一個容置轉接模組1的槽體32，而轉接模組1的第三電性接腳18係露出於槽體32的開口處，使得第三電性接腳18適於電性連接載板。大致上，測試單板4的厚度與轉接模組1的基板10厚度相當，使得測試單板4容置在凹陷結構102時， 測試單板4不會凸出於基板10的上表面10a與下表面10b。

為了使本所屬技術領域具有通常知識者更容易了解半導體電路測試裝置、載板以及待測半導體電路的關係，請一併參見圖2與圖3。圖3係繪示依據本發明一示範實施例之半導體電路測試裝置的功能方塊圖。如圖所示，半導體電路測試裝置3係具有底板30以及插接在底板30上的轉接模組1。由於轉接模組1的第三電性接腳18係露出於槽體32，使得載板5可以輕易地耦接各個轉接模組1(或者其他不須轉接的測試單板)，而載板5上可以耦接超過一個的待測半導體電路6。於實務上，載板5可以分配指定的轉接模組1給指定的待測半導體電路6，使得不同的待測半導體電路6可以同時執行測試程序。詳細來說，不同的待測半導體電路6可以同時執行一個相同的測試程序(對應同一個轉接模組1或不須轉接的測試單板)，又或者可以同時執行不同的測試程序(對應不同的轉接模組1或不須轉接的測試單板)。據此，本實施例之半導體電路測試裝置3可以多工地測試兩個以上的待測半導體電路6，以加快測試流程。

綜上所述，本發明實施例提供之半導體電路測試裝置及其轉接模組不須使用外接的轉接機箱，節省設置轉接機箱的空間。此外，所述轉接模組可以轉換不同的指令格式，使得半導體電路測試裝置可以直接控制不同廠商製造的測試單板。另外，不同廠商製造的測試單板可以卡接在轉接模組，並直接設置在半導體電路測試裝置中，提升使用者的操作便利性。因為使用者不需要成套的購買同廠商的半導體電路測試裝置以及測試單板，本發明實施例提供之半導體電路測試裝置及其轉接模組更提高了使用者自由選擇測試單板的彈性。

藉由以上較佳具體實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地，其目的是 希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。

1‧‧‧轉接模組

10‧‧‧基板

10a‧‧‧上表面

10b‧‧‧下表面

10c‧‧‧外周緣側面

102‧‧‧凹陷結構

102a‧‧‧內周緣側面

12‧‧‧第一電性接腳

14‧‧‧第二電性接腳

16‧‧‧控制模組

18‧‧‧第三電性接腳

20‧‧‧開關元件

Claims (6)

1. 一種半導體電路測試裝置，選擇性地電性連接一測試單板，該測試單板儲存有一測試程序，該半導體電路測試裝置包括：一底板，具有複數個連接埠，至少用以傳輸一控制信號；以及至少一轉接模組，包括：一第一電性接腳，可插拔地耦接該些連接埠其中之一；一第二電性接腳，用以選擇性地耦接該測試單板，該第一電性接腳與該第二電性接腳具有不同的硬體規格；一基板，該基板定義有一上表面、一下表面，以及與該上表面和該下表面相鄰接的一外周緣側面，該第一電性接腳設置在該外周緣側面上，其中該基板的該上表面形成有該凹陷結構，該凹陷結構用以容置該測試單板，且該凹陷結構的側壁定義為該基板的一內周緣側面，該第二電性接腳設置在該內周緣側面上；以及一控制模組，耦接該底板與該測試單板，受控於該控制信號以驅動該測試單板上的該測試程序，並將該測試程序由可被該測試單板辨識的一第一指令格式，轉換成可被該半導體電路測試裝置辨識的一第二指令格式。
2. 如申請專利範圍第1項所述的半導體電路測試裝置，其中該凹陷結構自該基板的該上表面貫穿至該下表面。
3. 如申請專利範圍第1項所述的半導體電路測試裝置，其中該轉接模組更包括一第三電性接腳，該第三電性接腳用以耦接一載板，該載板上設置有至少一待測半導體電路。
4. 一種轉接模組，用於選擇性地連接一半導體電路測試裝置以及一測試單板，該半導體電路測試裝置具有一底板，該測試單板儲存有一測試程序，該轉接模組包括：一第一電性接腳，可插拔地耦接該底板； 一第二電性接腳，用以選擇性地耦接該測試單板，該第一電性接腳與該第二電性接腳具有不同的硬體規格；一基板，該基板定義有一上表面、一下表面，以及與該上表面和該下表面相鄰接的一外周緣側面，該第一電性接腳設置在該外周緣側面上，其中該基板的該上表面形成有一凹陷結構，該凹陷結構用以容置該測試單板，且該凹陷結構的側壁定義為該基板的該內周緣側面，該第二電性接腳設置在該內周緣側面上；以及一控制模組，耦接該底板與該測試單板，受控於一控制信號以驅動該測試單板上的該測試程序，並將該測試程序由可被該測試單板辨識的一第一指令格式，轉換成可被該半導體電路測試裝置辨識的一第二指令格式。
5. 如申請專利範圍第4項所述的轉接模組，其中該凹陷結構自該基板的該上表面貫穿至該下表面。
6. 如申請專利範圍第4項所述的轉接模組，更包括一第三電性接腳，該第三電性接腳用以耦接一載板，該載板上設置有至少一待測半導體電路。