TWI469587B - 差分訊號線及差分訊號線偏移量之補償方法 - Google Patents
差分訊號線及差分訊號線偏移量之補償方法 Download PDFInfo
- Publication number
- TWI469587B TWI469587B TW98110957A TW98110957A TWI469587B TW I469587 B TWI469587 B TW I469587B TW 98110957 A TW98110957 A TW 98110957A TW 98110957 A TW98110957 A TW 98110957A TW I469587 B TWI469587 B TW I469587B
- Authority
- TW
- Taiwan
- Prior art keywords
- transmission line
- transmission
- dielectric
- line
- dielectric constant
- Prior art date
Links
Landscapes
- Structure Of Printed Boards (AREA)
Description
本發明涉及一種差分訊號線及差分訊號線偏移量之補償方法。
一般而言,印刷電路板之噪音為共模訊號。藉此,印刷電路板常利用極性相反之訊號,即差分訊號,如PCI-Express、SATA等,實現訊號奇模傳輸,並於訊號接收端使用差分放大器對差分訊號放大以濾除共模雜訊。差分訊號之傳輸線一般由一對傳輸線組成。由於主機板設有各種位置需求之電子元件,使得習知差分訊號線之兩條傳輸線無法等長,進而使得差分訊號無法同時到達接收端並極性相反狀態(如圖4a及5a所示)。為了保證差分訊號同時到達接收端並保持極性相反狀態,於差分訊號傳輸之過程中,差分訊號之傳輸線必須等長。習知技術即透過延遲布線法加長較短一方之長度以保證差分訊號線等長。然,人為操作延遲布線法並不能使得差分訊號傳輸線真正等長,從而造成訊號傳輸品質下降(如圖4b及5b所示)。
鑒於以上內容,有必要提供一種提高訊號傳輸品質之差分訊號線及差分訊號線偏移量之補償方法。
一種差分訊號線偏移量之補償方法,用於補償一差分訊號線中一
第一傳輸線及一第二傳輸線間之偏移量,該補償方法包括以下步驟:計算訊號於該第一傳輸線之傳輸速度;測量該第一傳輸線及第二傳輸線之長度;計算訊號於該第一傳輸線之傳輸時間;以訊號於該第一傳輸線及第二傳輸線之傳輸時間相等為條件,計算得到第一傳輸線與第二傳輸線之介電常數之對應關係;以及改變第一傳輸線或第二傳輸線之介電常數以符合該對應關係。
一種差分訊號線,包括一第一傳輸線及一第二傳輸線,該第一傳輸線之介電常數為一第一介電常數、長度為一第一長度,該第二傳輸線之介電常數為一第二介電常數、長度為一第二長度,且滿
足,其中,S1為該第一傳輸線之長度,ε 1為該
第一介電常數,S2為該第二傳輸線之長度,ε 2為該第二介電常數,C為光速。
相較習知技術,該印刷電路板及補償方法透過該第一電介質及第二電介質於該第一傳輸線與第二傳輸線上之分佈不同,使得該第一傳輸線與第二傳輸線中訊號之傳輸速度不同,以補償因該第二傳輸線與該第一傳輸線長度不同所產生之傳輸時間差,保證差分訊號同時到達接收端以維持差分訊號之反相狀態,提高訊號傳輸之品質。
10‧‧‧布線區域
30‧‧‧防焊漆
112‧‧‧第二傳輸線
11‧‧‧差分訊號線
111‧‧‧第一傳輸線
100‧‧‧印刷電路板
圖1為本發明差分訊號線之較佳實施方式之示意圖。
圖2為沿圖1中II-II線之剖面圖。
圖3為沿圖1中III-III線之剖面圖。
圖4a為習知差分訊號線傳輸之差分訊號於接收端之相位差波形圖。
圖4b為使用延遲布線法之習知差分訊號線傳輸之差分訊號於接收端之相位差波形圖。
圖4c為本發明差分訊號線傳輸之差分訊號於接收端之相位差波形圖。
圖5a為習知差分訊號線傳輸之差分訊號於接收端之時域眼圖。
圖5b為使用延遲布線法之習知差分訊號線傳輸之差分訊號於接收端之時域眼圖。
圖5c為本發明習知差分訊號線傳輸之差分訊號於接收端之時域眼圖。
圖6為本發明差分訊號線偏移量補償方法之較佳實施方式之流程圖。
圖7為本發明差分訊號線偏移量補償方法之另一較佳實施方式之流程圖。
請一併參閱圖1、圖2及圖3,本發明差分訊號線11設置於一印刷電路板100之布線區域10內,其包括一第一傳輸線111及一第二傳輸線112,用於傳輸一對差分訊號。該第一傳輸線111及第二傳輸線112之長度分別為S1及S2,且S1<S2。
訊號於傳輸線中之傳輸速度及傳輸時間分別由以下公式表示:
其中V表示訊號之傳輸速度,C表示光速,ε表示傳輸線之介電常數,t表示訊號之傳輸時間,S表示傳輸線之長度。根據公式(1)及(2)得知,透過改變介電常數ε可相應地改變傳輸速度V,進而可改變傳輸時間t。
為了保證訊號於該第一傳輸線111及該第二傳輸線112之傳輸時間t1及t2相等,本實施方式中,該第一傳輸線111外表面全部塗覆防焊漆30,其介電常數為ε 1,訊號於該第一傳輸線111之傳輸速度為V1。該第二傳輸線112之外表面僅局部塗覆防焊漆30,塗覆防焊漆30部分與未塗覆防焊漆30部分之長度分別占該第二傳輸線112長度S2之百分比x及y(即x=1-y),塗覆防焊漆30部分之介電常數為ε 1(與第一傳輸線111之介電常數ε 1相同),未塗覆防焊漆30部分之介電常數為ε 2,訊號於塗覆防焊漆30部分之傳輸速度為V1(與訊號於該第一傳輸線111之傳輸速度V1相同)),訊號於未塗覆防焊漆30部分之傳輸速度為V2。圖1中a處之剖面圖(如圖2所示)顯示該第一傳輸線111及第二傳輸線112之外表面均塗覆防焊漆30。圖1中b處之剖面圖(如圖3所示)顯示僅該第一傳輸線111之外表面塗覆防焊漆30。根據公式(1)及(2),訊號於該第一傳輸線111及第二傳輸線112之傳輸時間t1及t2相等之條件下,可以得出以下公式:
其中,為訊號於該第二傳輸線112塗覆防焊漆30部分
之傳輸時間,為訊號於該第二傳輸線112未塗覆防
焊漆30部分之傳輸時間。
請一併參閱圖4a、4b及4c,圖4c中本發明差分訊號線11傳輸之差分訊號於接收端之相位差為零,差分訊號於接收端能精確保持反相狀態,其效果明顯好於圖4a習知差分訊號線及圖4b使用延遲布線法之習知差分訊號線。
請一併參閱圖5a、圖5b及圖5c,本發明差分訊號線11傳輸之差分訊號於接收端之時域眼圖於-0.2至-0.1相對時間單位(Unit Interval)之區間內之效果明顯好於圖5a習知差分訊號線及圖5b使用延遲布線法之習知差分訊號線。
本實施方式中,本發明差分訊號線11透過於該第一傳輸線111之外層全部塗覆防焊漆30減小訊號之傳輸速度以延長訊號於該第一傳輸線之傳輸時間t1來使得差分訊號經該第一傳輸線111及第二傳輸線112後同時到達接收端。其他實施方式中,防焊漆30亦可為其他不同種類之電介質,於該第一傳輸線111及第二傳輸線112之外層局部或全部塗覆不同種類之電介質亦可達到本發明之目的。另,於第二傳輸線112不塗覆電介質之情況下,僅於該第一傳輸線111局部塗覆電介質亦可達到本發明之目的。
請參閱圖6,本發明差分訊號線偏移量之補償方法,用於補償該第一傳輸線111及第二傳輸線112間之偏移量,其較佳實施方式包括以下步驟:
步驟S61,透過於該第一傳輸線111之外層塗覆一防焊漆30以使得該第一傳輸線111之介電常數為ε 1。
步驟S62,測量該第一傳輸線111及第二傳輸線112之長度S1及S2。
步驟S63,根據前述公式(1),計算訊號於該第一傳輸線111之傳輸速度V1。
步驟S64,根據前述公式(2),計算訊號於該第一傳輸線111之傳輸時間t1。
步驟S65,根據前述公式(3),計算該第二傳輸線112上塗覆焊漆30及未塗防焊漆30之長度占第二傳輸線112之長度S2之百分比x及y。
步驟S66,根據該百分比x及y將防焊漆30塗於該第二傳輸線112上。
請參閱圖7,本發明差分訊號線偏移量之補償方法,用於補償該第一傳輸線111及第二傳輸線112間之偏移量,其另一較佳實施方式包括以下步驟:
步驟S71,測量該第一傳輸線111及第二傳輸線112之長度S1及S2。
步驟S72,根據前述公式(1),計算訊號於該第二傳輸現線112
之傳輸速度V2。
步驟S73,根據前述公式(2),計算訊號於該第二傳輸線112之傳輸時間t2。
步驟S74,根據前述公式(3),計算該第一傳輸線111上塗覆防焊漆30及未塗防焊漆30部分占第一傳輸線111之長度S1之百分比x及y。
步驟S75,根據該長度百分比x及y,將防焊漆30塗於該第一傳輸線111上。
該差分訊號線11及其偏移量之補償方法透過於該第一傳輸線111及第二傳輸線112上塗防焊漆30,以改變其介電常數,使得訊號於該第一傳輸線111與第二傳輸線112之傳輸速度不同,以補償因該第一傳輸線111與第二傳輸線112長度不同所產生之傳輸時間差,保證差分訊號同時到達接收端以維持差分訊號之反相狀態,提高訊號傳輸之品質。
綜上所述,本發明符合發明專利要件,爰依法提出專利申請。惟,以上所述者僅為本發明之較佳實施方式,舉凡熟悉本案技藝之人士,於爰依本發明精神所作之等效修飾或變化,皆應涵蓋於以下之申請專利範圍內。
10‧‧‧布線區域
30‧‧‧防焊漆
112‧‧‧第二傳輸線
11‧‧‧差分訊號線
111‧‧‧第一傳輸線
100‧‧‧印刷電路板
Claims (7)
- 一種差分訊號線偏移量之補償方法,用於補償一差分訊號線中一第一傳輸線及一第二傳輸線間之偏移量,該補償方法包括以下步驟:計算訊號於該第一傳輸線之傳輸速度;測量該第一傳輸線及第二傳輸線之長度;計算訊號於該第一傳輸線之傳輸時間;以訊號於該第一傳輸線及第二傳輸線之傳輸時間相等為條件,計算得到第一傳輸線與第二傳輸線之介電常數之對應關係;及透過於該第一傳輸線及第二傳輸線之外層全部或局部塗覆不同介電常數之電介質以改變該第一傳輸線及第二傳輸線之介電常數以符合該對應關係,或透過於該第一傳輸線全部塗覆及於第二傳輸線局部塗覆相同介電常數之一電介質來改變該第一傳輸線及第二傳輸線之介電常數以符合該對應關係。
- 如申請專利範圍第1項所述之差分訊號線偏移量之補償方法,其中該電介質為防焊漆。
- 如申請專利範圍第1項所述之差分訊號線偏移量之補償方法,其中透過下 述公式計算訊號於該第一傳輸線之傳輸時間: 其中V1為訊號於該第一傳輸線中之傳輸速度,C為光速,ε 1為該全部塗覆該電介質之第一傳輸線之介電常數,t1為該訊號於第一傳輸線中之傳輸時間,S1為該第一傳輸線之長度。
- 如申請專利範圍第3項所述之差分訊號線偏移量之補償方法,其中透過下述公式計算該第二傳輸線上塗覆電介質及未塗覆電介質之長度: ,其中x為塗覆該電介質之部分 占第二傳輸線長度之百分比,該部分之介電常數為ε 1;y為未塗覆該電介質之部分占第二傳輸線長度之百分比,該部分之介電常數為ε 2,S2為該第二傳輸線之長度;x=1-y。
- 一種差分訊號線,包括一第一傳輸線及一第二傳輸線,其中該第一傳輸線之介電常數為一第一介電常數、長度為一第一長度,該第二傳輸線之介電常數為一第二介電常數、長度為一第二長度,且滿足關係 ,其中,S1為該第一傳輸線之長度,ε 1為該第一 介電常數,S2為該第二傳輸線之長度,ε 2為該第二介電常數,C為光速,該第一傳輸線及第二傳輸線之外層全部或局部塗覆有不同介電常數之電介質使得該第一傳輸線及第二傳輸線之介電常數符合該關係,或該第一傳輸線全部塗覆及於第二傳輸線局部塗覆相同介電常數之一電介質使得該第一傳輸線及第二傳輸線之介電常數符合該關係。
- 如申請專利範圍第5項所述之差分訊號線,其中該第二傳輸線之介電常數還包括一第三介電常數ε 3,該第二傳輸線之第二介電常數ε 2部分及第三介電常數ε 3部分之長度百分比分別為x及y,其中x及y滿足以下公式:
- 如申請專利範圍第6項所述之差分訊號線,其中該第一介電常數ε 1與第三介電常數ε 3相等。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW98110957A TWI469587B (zh) | 2009-04-01 | 2009-04-01 | 差分訊號線及差分訊號線偏移量之補償方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW98110957A TWI469587B (zh) | 2009-04-01 | 2009-04-01 | 差分訊號線及差分訊號線偏移量之補償方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201038026A TW201038026A (en) | 2010-10-16 |
TWI469587B true TWI469587B (zh) | 2015-01-11 |
Family
ID=44856893
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW98110957A TWI469587B (zh) | 2009-04-01 | 2009-04-01 | 差分訊號線及差分訊號線偏移量之補償方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI469587B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6496081B1 (en) * | 2001-09-28 | 2002-12-17 | Lsi Logic Corporation | Transmission equalization system and an integrated circuit package employing the same |
US20060290438A1 (en) * | 2004-02-27 | 2006-12-28 | Micron Technology, Inc. | Microstrip line dielectric overlay |
-
2009
- 2009-04-01 TW TW98110957A patent/TWI469587B/zh not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6496081B1 (en) * | 2001-09-28 | 2002-12-17 | Lsi Logic Corporation | Transmission equalization system and an integrated circuit package employing the same |
US20060290438A1 (en) * | 2004-02-27 | 2006-12-28 | Micron Technology, Inc. | Microstrip line dielectric overlay |
Also Published As
Publication number | Publication date |
---|---|
TW201038026A (en) | 2010-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101841969B (zh) | 差分信号线及差分信号线偏移量的补偿方法 | |
JP5384947B2 (ja) | 多層基板におけるバイア相互接続から平面状伝送線への広帯域遷移部構造 | |
JP5427644B2 (ja) | プリント基板 | |
US7436267B2 (en) | Microstrip line dielectric overlay | |
US7755449B2 (en) | Printed circuit board having impedance-matched strip transmission line | |
US7659791B2 (en) | Double comb guard trace pattern for reducing the far-end cross-talk and printed circuit board including the pattern | |
TWI487434B (zh) | 佈設了差分對之印刷電路板 | |
CN108055760B (zh) | 一种差分对等长补偿阻抗匹配方法 | |
KR102048106B1 (ko) | 방향성 결합식 멀티드롭 버스 | |
JP2012156921A (ja) | 伝送回路、プリント回路基板 | |
US20170156203A1 (en) | Circuit board | |
JP2001015925A (ja) | プリント基板 | |
TWI469587B (zh) | 差分訊號線及差分訊號線偏移量之補償方法 | |
TWI622330B (zh) | 印製電路板及應用該印製電路板的電子裝置 | |
US7521637B2 (en) | Multilayer printed circuit board having via arrangements for reducing crosstalk among vias | |
Jung et al. | A transmitter to compensate for crosstalk-induced jitter by subtracting a rectangular crosstalk waveform from data signal during the data transition time in coupled microstrip lines | |
TWI578861B (zh) | 傳輸線結構 | |
TWI619302B (zh) | 傳輸線的阻抗匹配架構 | |
JP2008294795A (ja) | 差動伝送回路 | |
US10595395B2 (en) | Circuit layout structure comprising a single-ended signal transmission line disposed between first and second differential signal transmission line pairs | |
JP5240828B2 (ja) | 半導体パッケージ基板の設計方法 | |
US9236645B2 (en) | Serpentine delay line structure | |
TW202009950A (zh) | 傳輸線結構 | |
TWI439188B (zh) | 印刷電路板 | |
TWI462538B (zh) | 等化器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |