TWI463739B - Flat helix delay line structure with ground protection line - Google Patents
Flat helix delay line structure with ground protection line Download PDFInfo
- Publication number
- TWI463739B TWI463739B TW099125913A TW99125913A TWI463739B TW I463739 B TWI463739 B TW I463739B TW 099125913 A TW099125913 A TW 099125913A TW 99125913 A TW99125913 A TW 99125913A TW I463739 B TWI463739 B TW I463739B
- Authority
- TW
- Taiwan
- Prior art keywords
- delay line
- flat spiral
- spiral delay
- grounding protection
- line
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P9/00—Delay lines of the waveguide type
- H01P9/02—Helical lines
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Structure Of Printed Boards (AREA)
Description
本發明係關於一種平坦螺旋形延遲線結構,尤指一種具接地防護線之平坦螺旋形延遲線結構。
在高速數位信號中,信號同步是一個必須考慮的議題,故一般會利用延遲線加以增加延遲時間,達到信號同步的要求。
而在有限空間中,延遲線一般都會以彎折方式來佈線,常見的延遲線有數種,平坦螺旋形延遲線(Flat Spiral Delay Line)即是其中相當普遍的一種,請參閱第一圖,第一圖係為習知技術之平坦螺旋形延遲線結構圖。平坦螺旋形延遲線11係朝順時鐘方向向內彎折後,再逆時鐘向外彎折,並設置於基板100之上。
然而,延遲線於彎折時會造成延遲線本身形成耦合線段,使其產生串音雜訊干擾,進而影響接收端信號波形,可能造成數位信號電壓位準判讀錯誤,因此習知技術係利用兩端接地的防護線來降低串音雜訊,請參閱第二圖,第二圖係為習知技術利用兩端接地防護線於平坦螺旋形延遲線之示意圖。平坦螺旋形延遲線11於基板100之上先朝順時鐘方向內彎折,再逆時鐘向外彎折時,會形成呈螺旋狀且各具有開口之耦合空間H1與H2,而防護線12與防護線13則分別安插於耦合空間H1與耦合空間H2內,除此之外,防護線12之兩端必須要利用貫穿孔121與122與基板100的接地層電性連結,而防護線13之兩端必須要利用貫穿孔131與132與基板100的接地層電性連結。
雖然上述利用兩端接地的防護線12與防護線13能夠有效的降低平坦螺旋形延遲線11的串音雜訊,然而若要在平坦螺旋形延遲線11內部置入貫穿孔122與132,則耦合空間H1與耦合空間H2就必須要夠大,且加工上也會有其困難性,也就是因為這個原因,目前業界在實現此一結構之平坦螺旋形延遲線11時,尺寸的小型化仍然是難以實現困難課題;此外,由於兩端接地的防護線12與防護線13僅能應用於微帶線(Mircrostirp Line)結構中,在應用上亦有所限制。
緣此,本發明之主要目的係提供一種具接地防護線之平坦螺旋形延遲線結構,該平坦螺旋形延遲線之目的在於避免於平坦螺旋形延遲線內設置貫穿孔,而同時又必須能夠有效的抑制平坦螺旋形延遲線的串音雜訊干擾。
一種具接地防護線之平坦螺旋形延遲線結構,係用以設置於基板,該基板係具有接地層與佈線層,其中接地層更佈設有接地電路,平坦螺旋形延遲線結構係包含平坦螺旋形延遲線與二條接地防護線。
平坦螺旋形延遲線係自輸入端延伸並朝順時鐘方向向內彎折至迴轉部後,繼續延伸並朝逆時鐘方向向外彎折至輸出端,並藉以形成呈螺旋狀且各具有一開口之二個耦合空間,其中,該平坦螺旋形延遲線係設置於該佈線層。
接地防護線係分別自上述該些耦合空間之開口處朝耦合空間延伸而設置於佈線層,並保持與平坦螺旋形延遲線間隔,該些接地防護線鄰近於耦合空間之開口處更分別利用貫穿孔電性連結於接地電路。
而於本發明之另一較佳實施例中,平坦螺旋形延遲線亦可自輸入端延伸並朝逆時鐘方向向內彎折至迴轉部後,繼續延伸並朝順時鐘方向向外彎折至輸出端,並藉以形成呈螺旋狀且各具有一開口之二個耦合空間。
於本發明之一較佳實施例中,平坦螺旋形延遲線係可以由帶線所構成。
相較於習知之未置入接地防護線之平坦螺旋形延遲線,本發明利用兩條僅一端接地的接地防護線,即可抑制串音雜訊干擾,而相較於置入兩端接地防護線之平坦螺旋形延遲線,由於本發明之平坦螺旋形延遲線內部並不需要設置貫穿孔,因此能夠輕易的解決長久以來無法克服的平坦螺旋形延遲線小型化難題。
本發明所採用的具體實施例,將藉由以下之實施例及圖式作進一步之說明。
本發明係關於一種平坦螺旋形延遲線結構,尤指一種具接地防護線之平坦螺旋形延遲線結構。以下茲列舉一較佳實施例以說明本發明,然熟習此項技藝者皆知此僅為一舉例,而並非用以限定發明本身。有關此較佳實施例之內容詳述如下。
請參閱第三圖與第四圖,第三圖係為本發明之具接地防護線之平坦螺旋形延遲線結構上視圖,第四圖係為帶線所構成之平坦螺旋形延遲線結構沿AA切面之剖視圖。本發明之平坦螺旋形延遲線結構,係用以設置於基板300,基板300係具有接地層32與佈線層31,其中接地層32更佈設有接地電路33,平坦螺旋形延遲線結構係包含平坦螺旋形延遲線21與二條接地防護線22及23。
平坦螺旋形延遲線21係自輸入端211延伸並朝順時鐘方向向內彎折至迴轉部212後,繼續延伸並朝逆時鐘方向向外彎折至輸出端213,並藉以形成呈螺旋狀且具有開口O1與O2之二個耦合空間H3與H4,其中,平坦螺旋形延遲線21係設置於佈線層31;此外,於本發明之較佳實施例當中,平坦螺旋形延遲線21亦可已是先自輸入端211延伸並朝逆時鐘方向向內彎折至迴轉部212後,繼續延伸並朝順時鐘方向向外彎折至輸出端213,其道理係與第三圖所繪之結構相同,故在此即不多做贅述。
接地防護線22與23係分別自上述耦合空間H3與H4之開口O1與O2處朝耦合空間H3與H4延伸而設置於佈線層31,並保持與平坦螺旋形延遲線21間隔,該些接地防護線22與23鄰近於耦合空間H3與H4之開口O1與O2處更分別利用貫穿孔221與231電性連結於接地電路33;其中,於本發明之一較佳實施例中,接地防護線22與23電性連結於該些貫穿孔221與231之一端係可以位於該些開口O1與O2之外側。
除此之外,本發明之具接地防護線之蛇形延遲線結構可以應用於各種基板300形式,例如基板300可以是由複數種介電常數之材質堆疊而成,亦可是由單一介電常數之材質形成,而佈線層31可以是如第四圖所示位於基板300之內部,此外,於本實施例中之較佳者,平坦螺旋形延遲線21可以是帶線所構成,基板300之上下兩側係分別具有接地電路33與33’,在實作時,第一貫穿孔221與第二貫穿孔231只要能夠電性連結至接地電路33與33’中之至少一者即可達到接地防護之效果。
請參閱第五圖,第五圖係為各種傳輸線之時域量測圖(Time Domain Transmit;TDT)。可以清楚觀察到,直線形傳輸線所量測到之波形係符合理想的方波訊號,反觀沒有設置接地防護線之平坦螺旋形延遲線,其所量測到之波形係有多個起伏而與方波訊號有大幅的差異,而本發明之平坦螺旋形延遲線所量測到之波形則大致符合理想的方波訊號,換以言之,本發明之平坦螺旋形延遲線結構係能夠有效的抑制串音雜訊干擾。
請繼續參閱第六圖與第七圖,第六圖係為未設置接地防護線之平坦螺旋形延遲線之輸出端眼圖,第七圖係為本發明之平坦螺旋形延遲線之輸出端眼圖。上述的兩張眼圖係利用台灣安捷倫科技股份有限公司(Agilent Technologies;台北市10492復興南路一段2號7樓)之電子量測暨模擬軟體Advanced Design System(ADS)2006年版本量測而得,可以清楚發現,本發明之平坦螺旋形延遲線所量測到之接收端眼圖,其訊號完整度明顯較未加入接地防護線之平坦螺旋形延遲線結構所量測到之訊號完整度要優良許多。
相較於習知之未置入接地防護線之平坦螺旋形延遲線,本發明利用兩條僅一端接地的接地防護線,即可抑制串音雜訊干擾,而相較於置入兩端接地防護線之平坦螺旋形延遲線,由於本發明之平坦螺旋形延遲線內部並不需要設置貫穿孔,因此能夠輕易的解決長久以來無法克服的平坦螺旋形延遲線小型化難題,且本發明係可以適用於帶線結構,亦使製造者於應用上更具有彈性。
藉由以上較佳具體實施例之詳述,係希望能更加清楚描述本發明之特徵與精神,而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地,其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。
100...基板
11...平坦螺旋形延遲線
12...防護線
121、122...貫穿孔
13...防護線
131、132...貫穿孔
H1...耦合空間
H2...耦合空間
21...平坦螺旋形延遲線
211...輸入端
212...迴轉部
213...輸出端
22、23...接地防護線
221、231...貫穿孔
O1、O2...開口
H3、H4...耦合空間
300...基板
31...佈線層
32...接地層
33、33’...接地電路
第一圖係為習知技術之平坦螺旋形延遲線結構圖;
第二圖係為習知技術利用兩端接地防護線於平坦螺旋形延遲線之示意圖;
第三圖係為本發明之具接地防護線之平坦螺旋形延遲線結構上視圖;
第四圖係為帶線所構成之平坦螺旋形延遲線結構沿AA切面之剖視;第五圖係為各種傳輸線之時域量測圖;
第六圖係為未設置接地防護線之平坦螺旋形延遲線之輸出端眼圖;以及
第七圖係為本發明之平坦螺旋形延遲線之輸出端眼圖。
21...平坦螺旋形延遲線
211...輸入端
212...迴轉部
213...輸出端
22、23...接地防護線
221、231...貫穿孔
O1、O2...開口
H3、H4...耦合空間
300...基板
Claims (10)
- 一種具接地防護線之平坦螺旋形延遲線結構,係用以設置於一基板,該基板係具有一接地層與一佈線層,其中該接地層更佈設有一接地電路,該平坦螺旋形延遲線結構係包含:一平坦螺旋形延遲線,係自一輸入端延伸並朝順時鐘方向向內彎折至一迴轉部後,繼續延伸並朝逆時鐘方向向外彎折至一輸出端,並藉以形成呈螺旋狀且各具有一開口之二個耦合空間,其中,該平坦螺旋形延遲線係設置於該佈線層;以及二條接地防護線,係分別自上述該些耦合空間之該開口處朝該些耦合空間延伸而設置於該佈線層,並保持與該平坦螺旋形延遲線間隔,該些接地防護線鄰近於該些耦合空間之該開口處更分別利用一貫穿孔電性連結於該接地電路。
- 如申請專利範圍第1項所述之具接地防護線之平坦螺旋形延遲線結構,其中該佈線層係位於該基板之內部。
- 如申請專利範圍第1項所述之具接地防護線之平坦螺旋形延遲線結構,其中該平坦螺旋形延遲線係由一帶線所構成。
- 如申請專利範圍第1項所述之具接地防護線之平坦螺旋形延遲線結構,其中該基板係由複數種介電常數之材質堆疊而成。
- 如申請專利範圍第1項所述之具接地防護線之平坦螺旋形延遲線結構,其中該些接地防護線電性連結於該些貫穿孔之一端係位於該些開口之外側。
- 一種具接地防護線之平坦螺旋形延遲線結構,係用以設置於一基板,該基板係具有一接地層與一佈線層,其中該接地層更佈設有一接地電路,該平坦螺旋形延遲線結構係包含:一平坦螺旋形延遲線,係自一輸入端延伸並朝逆時鐘方向向內彎折至一迴轉部後,繼續延伸並朝順時鐘方向向外彎折至一輸出端,並藉以形成呈螺旋狀且各具有一開口之二個耦合空間,其中,該平坦螺旋形延遲線係設置於該佈線層;以及二條接地防護線,係分別自上述該些耦合空間之該開口處朝該些耦合空間延伸而設置於該佈線層,並保持與該平坦螺旋形延遲線間隔,該些接地防護線鄰近於該些耦合空間之該開口處更分別利用一貫穿孔電性連結於該接地電路。
- 如申請專利範圍第6項所述之具接地防護線之平坦螺旋形延遲線結構,其中該佈線層係位於該基板之內部。
- 如申請專利範圍第6項所述之具接地防護線之平坦螺旋形延遲線結構,其中該平坦螺旋形延遲線係由一帶線所構成。
- 如申請專利範圍第6項所述之具接地防護線之平坦螺旋形延遲線結構,其中該基板係由複數種介電常數之材質堆疊而成。
- 如申請專利範圍第6項所述之具接地防護線之平坦螺旋形延遲線結構,其中該些接地防護線電性連結於該些貫穿孔之一端係位於該些開口之外側。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW099125913A TWI463739B (zh) | 2010-08-04 | 2010-08-04 | Flat helix delay line structure with ground protection line |
US13/181,599 US8907743B2 (en) | 2010-08-04 | 2011-07-13 | Delay line structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW099125913A TWI463739B (zh) | 2010-08-04 | 2010-08-04 | Flat helix delay line structure with ground protection line |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201208198A TW201208198A (en) | 2012-02-16 |
TWI463739B true TWI463739B (zh) | 2014-12-01 |
Family
ID=45555721
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW099125913A TWI463739B (zh) | 2010-08-04 | 2010-08-04 | Flat helix delay line structure with ground protection line |
Country Status (2)
Country | Link |
---|---|
US (1) | US8907743B2 (zh) |
TW (1) | TWI463739B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5164692A (en) * | 1991-09-05 | 1992-11-17 | Ael Defense Corp. | Triplet plated-through double layered transmission line |
TW404154B (en) * | 1998-04-13 | 2000-09-01 | Jau Fang Lin | Adjustable spiral delay line |
US6621384B1 (en) * | 2000-12-28 | 2003-09-16 | Nortel Networks Limited | Technology implementation of suspended stripline within multi-layer substrate used to vary time delay and to maximize the reach of signals with high data rates or high frequencies |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4614922A (en) * | 1984-10-05 | 1986-09-30 | Sanders Associates, Inc. | Compact delay line |
US5039964A (en) * | 1989-02-16 | 1991-08-13 | Takeshi Ikeda | Inductance and capacitance noise filter |
US8610515B2 (en) * | 2011-05-09 | 2013-12-17 | Northrop Grumman Systems Corporation | True time delay circuits including archimedean spiral delay lines |
-
2010
- 2010-08-04 TW TW099125913A patent/TWI463739B/zh not_active IP Right Cessation
-
2011
- 2011-07-13 US US13/181,599 patent/US8907743B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5164692A (en) * | 1991-09-05 | 1992-11-17 | Ael Defense Corp. | Triplet plated-through double layered transmission line |
TW404154B (en) * | 1998-04-13 | 2000-09-01 | Jau Fang Lin | Adjustable spiral delay line |
US6621384B1 (en) * | 2000-12-28 | 2003-09-16 | Nortel Networks Limited | Technology implementation of suspended stripline within multi-layer substrate used to vary time delay and to maximize the reach of signals with high data rates or high frequencies |
Also Published As
Publication number | Publication date |
---|---|
TW201208198A (en) | 2012-02-16 |
US8907743B2 (en) | 2014-12-09 |
US20120032754A1 (en) | 2012-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9324478B2 (en) | High-speed data cable with shield connection | |
JP5307088B2 (ja) | 線材に対向可能に滑動して接触する線材巻装構造 | |
US8907739B2 (en) | Differential signal line structure | |
US20140332268A1 (en) | Cable Resisting Noise through Wave Absorption | |
US8420946B2 (en) | Printed circuit board | |
TWI463940B (zh) | 弱耦合結構之差模傳輸線 | |
TWI425890B (zh) | Differential sprite - like delay line structure | |
TW201208193A (en) | Serpentine delay line structure with grounding protection lines | |
TWI463739B (zh) | Flat helix delay line structure with ground protection line | |
US20150236393A1 (en) | Multilayer circuit substrate | |
WO2018040400A1 (zh) | 数据传输线缆 | |
US20190148300A1 (en) | Circuit substrate | |
TWI806146B (zh) | 高速傳輸線纜與具有高速傳輸線纜的線端連接器 | |
TWI606462B (zh) | 數據傳輸線纜 | |
TWI692997B (zh) | 線路基板 | |
US9526165B2 (en) | Multilayer circuit substrate | |
TWI661437B (zh) | 傳輸線結構 | |
TWI477213B (zh) | 換層佈線式差模蛇形延遲線結構 | |
TW201731046A (zh) | 積體電路裝置 | |
TWI614769B (zh) | 蛇行傳輸線結構 | |
JP2013191971A (ja) | 伝送線路、及び、伝送線路の設計方法 | |
TWI612536B (zh) | 纜線 | |
JP6346373B2 (ja) | 電子機器 | |
JP3221403U (ja) | 高シールド性のケーブル | |
CN111315117B (zh) | 印制电路板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |