CN111315117B - 印制电路板 - Google Patents
印制电路板 Download PDFInfo
- Publication number
- CN111315117B CN111315117B CN202010126978.8A CN202010126978A CN111315117B CN 111315117 B CN111315117 B CN 111315117B CN 202010126978 A CN202010126978 A CN 202010126978A CN 111315117 B CN111315117 B CN 111315117B
- Authority
- CN
- China
- Prior art keywords
- speed signal
- layer
- signal line
- printed circuit
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明公开一种印制电路板,包括层叠布置的导电层和绝缘层,任意相邻的两个所述导电层之间设置有所述绝缘层,至少一个所述导电层设置有高速信号线,所述高速信号线的两侧布置有傍地线,所述傍地线与所述高速信号线间隔并同层设置。本发明印制电路板将高速信号线布置于一导电层后,在高速信号线的两侧布置傍地线,傍地线与高速信号线间隔设置,并且,傍地线与高速信号线同层设置。高速信号线两侧傍地线的设置,将高速信号线和与其同层的其他布线隔离,使得高速信号线发出的高速信号不受两侧其他布线的干扰,为高速信号线提供干扰较小的传输环境,保证高速信号的正确传输,提高传输信号的信号质量,从而提高印制电路板的信号完整性。
Description
技术领域
本发明涉及印制电路板设计技术领域,特别涉及一种印制电路板。
背景技术
在电子产品中,随着集成电路输出开关速度提高以及信号传输速率越来越快,信号完整性已经成为高速数字PCB(Printed Circuit Board,印制电路板)设计必须关心的问题。信号不完整可能使系统输出不正确的数据,导致电路工作不正常甚至完全不工作,而PCB作为产品中重要的电子元器件,PCB设计的好坏对产品性能高低至关重要。因此,设计PCB时,尤其是信号传输速率高的PCB时需充分考虑信号完整性的因素,并采取有效地控制措施。如何提高PCB信号完整性已经成为当今PCB设计业界一个亟待解决的问题。
发明内容
本发明的主要目的是提出一种印制电路板,旨在解决如何提高印制电路板信号完整性的技术问题。
为实现上述目的,本发明提出一种印制电路板,包括层叠布置的导电层和绝缘层,任意相邻的两个所述导电层之间设置有所述绝缘层,其特征在于,至少一个所述导电层设置有高速信号线,所述高速信号线的两侧布置有傍地线,所述傍地线与所述高速信号线间隔并同层设置。
优选地,所述傍地线呈环形绕设于所述高速信号线外。
优选地,所述傍地线的宽度大于或等于所述高速信号线的宽度。
优选地,所述傍地线与所述高速信号线相邻设置。
优选地,与设置有所述高速信号线的所述导电层相邻的两个所述导电层均设置有参考地线,所述参考地线与所述高速信号线正对布置。
优选地,所述参考地线的宽度大于或等于所述高速信号线的宽度。
优选地,所述参考地线包括遮挡区和两个延伸区,所述遮挡区与所述高速信号线正对设置,所述延伸区分设于所述遮挡区的两侧,且所述延伸区自所述遮挡区的一侧向远离所述遮挡区的方向延伸。
优选地,所述遮挡区的宽度为W1,所述延伸区的宽度为W2,所述高速信号线的宽度为W,其中,W1≥W,W2≥2W。
优选地,所述参考地线与所述高速信号线之间的距离和所述傍地线与所述高速信号线之间的距离相同。
优选地,与设置有所述高速信号线的所述导电层相邻的两个所述导电层均为参考地层。
本发明的技术方案中,印制电路板将高速信号线布置于一导电层后,在高速信号线的两侧布置傍地线,傍地线与高速信号线间隔设置,并且,傍地线与高速信号线同层设置。高速信号线两侧傍地线的设置,将高速信号线和与其同层的其他布线隔离,使得高速信号线发出的高速信号不受两侧其他布线的干扰,为高速信号线提供干扰较小的传输环境,保证高速信号的正确传输,提高传输信号的信号质量,从而提高印制电路板的信号完整性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图示出的结构获得其他的附图。
图1为本发明一实施例印制电路板的结构示意图;
图2为本发明又一实施例印制电路板的结构示意图;
图3为本发明另一实施例印制电路板的结构示意图;
图4为本发明再一实施例印制电路板的结构示意图;
图5为本发明一实施例印制电路板为六层层叠结构的结构分布图;
图6为本发明一实施例印制电路板为八层层叠结构的结构分布图。
附图标号说明:
本发明目的的实现、功能特点及优点将结合实施例,参照附图做进一步说明。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
需要说明,若本发明实施例中有涉及方向性指示(诸如上、下、左、右、前、后……),则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等,如果该特定姿态发生改变时,则该方向性指示也相应地随之改变。
另外,若本发明实施例中有涉及“第一”、“第二”等的描述,则该“第一”、“第二”等的描述仅用于描述目的,而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外,各个实施例之间的技术方案可以相互结合,但是必须是以本领域普通技术人员能够实现为基础,当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在,也不在本发明要求的保护范围之内。
本发明提出一种印制电路板。
如图1至图4所示,本实施例中,印制电路板100包括层叠布置的导电层10和绝缘层20,任意相邻的两个导电层10之间设置有绝缘层20,可以理解地,导电层10和绝缘层20层叠交叉设置,即,任意相邻的两个导电层10之间设置绝缘层20,而任意相邻的两个绝缘层20之间设置有导电层10。至少一个导电层10设置有高速信号线11,高速信号线11的两侧布置有傍地线12,傍地线12与高速信号线11间隔并同层设置。需要说明的是,图1至图4中的剖面线仅用于区分其所在的结构与其他无剖面线结构。为了方便区分,下述实施例中,高速信号线11、傍地线12、参考地线13以及参考地层14用剖面线表示。
在设计印制电路板100时,确定印制电路板100的整体结构以及各导电层10和各绝缘层20各层的厚度。如图1至图6所示,将印制电路板100设计为N层层叠结构,由上至下依次为L1层、L2层、L3层…LN-2层、LN-1层及LN层,其中,N一般为偶数,优选地,N≥6,L1(TOP)层和LN(BOTTOM)层均为表层,用以安装零件,而除L1层和LN层外的其它层均为内层。如图5所示,当印制电路板100设计为六层层叠结构,由上至下依次为L1(TOP)层、L2(GND)层、L3(SIG)层、L4(SIG)层、L5(POWER)层、L6(BOTTOM)层。如图6所示,当印制电路板100设置为八层层叠结构时,由上至下依次为L1(TOP)层、L2(GND)层、L3(SIG)层、L4(GND)层、L5(SIG)层、L6(POWER)层、L7(GND)层、L8(BOTTOM)层。各导电层10和各绝缘层20的厚度可以根据实际需要进行设置。为高速信号线11挑选层面,优先考虑将高速信号线11设置在内层,优选地,将高速信号线11设置于L3层或LN-2层内。本实施例以将高速信号线11设置于L3层内,以印制电路板100为八层结构为例进行说明。
将高速信号线11布置于L3层后,在高速信号线11的两侧布置傍地线12,傍地线12与高速信号线11间隔设置,并且,傍地线12与高速信号线11同层设置,即,傍地线12也布置于L3层。高速信号线11两侧傍地线12的设置,将高速信号线11和与其同层的其他布线隔离,使得高速信号线11发出的高速信号不受两侧其他布线的干扰,为高速信号线11提供干扰较小的传输环境,保证高速信号的正确传输,提高传输信号的信号质量,从而提高印制电路板100的信号完整性。
具体地,傍地线12呈环形绕设于高速信号线11外。在优选的实施例中,傍地线12近似于闭环结构,围绕在高速信号线11的周围,从而将高速信号线11的周围几乎全部遮挡,为高速信号线11提供干扰更小的传输环境,进一步提高印制电路板100的信号完整性。
进一步地,傍地线12的宽度大于或等于高速信号线11的宽度,使得傍地线12的隔离效果好,防止其他布线的信号干扰高速信号线11的信号,优化高速信号线11的传输环境,更进一步提高印制电路板100的信号完整性。同时,本实施例中,傍地线12与高速信号线11相邻设置,傍地线12与高速信号线11之间无其他布线,不仅防止其他布线的信号干扰高速信号线11的信号,还能防止高速信号线11的信号干扰其他布线的信号,即,其他布线和高速信号线11之间互不干扰,进一步优化了高速信号线11以及其他布线的传输环境。
在一实施例中,与设置有高速信号线11的导电层10相邻的两个导电层10均设置有参考地线13,参考地线13与高速信号线11正对布置。如图1所示,高速信号线11设置在L3层,与L3层相邻的两个导电层10分别为L2层和L4层,其中,L2层位于L3层的上方,L4层位于L3层的下方,L2层和L4层内均布置有参考地线13,且参考地线13与高速信号线11正对布置,即,L2层内的参考地线13位于高速信号线11的正上方,使得高速信号线11发出的高速信号不受上方布线的干扰,L4层内的参考地线13位于高速信号线11的正下方,使得高速信号线11发出的高速信号不受下方布线的干扰。通过L2层内参考地线13以及L4层内参考地线13的协同作用,使得L3层内的高速信号线11的周侧以及上下方均不受干扰,为高速信号线11提供多方位的防护,保证高速信号的正确传输,大大提高传输信号的信号质量,有效提高印制电路板100的信号完整性。
进一步地,参考地线13的宽度大于或等于高速信号线11的宽度。位于L2层内的参考地线13能从上方将高速信号线11完全遮挡,位于L4层内的参考地线13能从下方将高速信号线11完全遮挡,提高对高速信号线11的隔离作用,达到良好的隔离效果,进一步提高印制电路板100的信号完整性。
具体地,参考地线13包括遮挡区131和两个延伸区132,遮挡区131与高速信号线11正对设置,延伸区132分设于遮挡区131的两侧,且延伸区132自遮挡区131的一侧向远离遮挡区131的方向延伸。如图1所示,参考地线13的遮挡区131位于中心区域,并与高速信号线11正对设置,两个延伸区132分别位于遮挡区131的左侧和右侧,其中,位于遮挡区131左侧的延伸区132自遮挡区131的左边缘向左延伸,位于遮挡区131右侧的延伸区132自遮挡区131的右边缘向右延伸,从而将是遮挡区131的左右两侧得到拓展,增加了参考地线13的宽度,使得参考地线13对高速信号线11的遮挡效果更好,进一步提高对高速信号线11的隔离作用。
遮挡区131的宽度为W1,延伸区132的宽度为W2,高速信号线11的宽度为W,其中,W1≥W,W2≥2W。即,参考地线13的遮挡区131的宽度大于或等于高速信号线11的宽度,而延伸区132的宽度大于或等于2倍的高速信号线11的宽度,使得参考地线13具有足够的宽度,将高速信号线11完全遮挡,保证对高度信号线的隔离作用。在优选的实施例中,W1=W,W2=2W。在其他实施例中,W1>W,W2>2W。
需要说明的是,本发明印制电路板100中傍地线12的宽度和参考地线13的宽度可根据高速信号线11的宽度作出适应性调整,即,高速信号线11较宽时,傍地线12的宽度和参考地线13的宽度也越宽,高速信号线11较窄时,傍地线12的宽度和参考地线13的宽度也越窄。
在该实施例中,参考地线13与高速信号线11之间的距离和傍地线12与高速信号线11之间的距离相同。具体地,如图1所示,参考地线13的厚度为d1,而位于L2层和L3层之间的绝缘层20的厚度,以及位于L4层和L3层之间的绝缘层20的厚度均为d2,使得L2层及L4层内参考地线13与L3层内的高度信号线的距离d=d1+d2。傍地线12与高速信号线11之间的距离为d3,d3=d,使得高速信号线11和与其周侧的傍地线12之间的距离与高速信号线11和与其上下方的参考地线13之间的距离相同,空间布局合理,进而使得高速信号线11周侧和上下方不受干扰的程度接近一致或一致,进一步保证高速信号的正确传输,较大程度提高传输信号的信号质量。
如图3所示,在另一实施例中,与设置有高速信号线11的导电层10相邻的两个导电层10均为参考地层14。当高速信号线11设置于L3层内时,L2层和L4层均为参考地层14,使得高速信号线11上下方的隔离作用更加宽泛,全面的防止高速信号线11受到干扰,大大提高印制电路板100的信号完整性。
需要说明的是,基于上述实施例中,在该实施例中,将上述实施例中的参考地线13替换为参考地层14,其余结构不变,参考地层14与高速信号线11之间的距离和傍地线12与高速信号线11之间的距离相同。具体地,如图3所示,参考地层14的厚度也为d1,使得L2层及L4层内参考地层14与L3层内的高度信号线的距离d=d1+d2。傍地线12与高速信号线11之间的距离为d3,d3=d,使得高速信号线11和与其周侧的傍地线12之间的距离与高速信号线11和与其上下方的参考地层14之间的距离相同,空间布局合理,进而使得高速信号线11周侧和上下方不受干扰的程度接近一致或一致,进一步保证高速信号的正确传输,较大程度提高传输信号的信号质量。
如图2和图4所示,在其他实施例中,将高速信号线11设置于LN-2层内时,在高速信号线11的同层,即在LN-2层内设置傍地线12,而在LN-1层和LN-3层设置参考地线13或将LN-1层和LN-3层设置为参考地层14,将高速信号线11设置于LN-2层内与将高速信号线11设置于L3层内,其印制电路板100的结构沿上下方向互为对称结构,两者的效果相同,在此不再赘述。
以上仅为本发明的优选实施例,并非因此限制本发明的专利范围,凡是在本发明的发明构思下,利用本发明说明书及附图内容所作的等效结构变换,或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。
Claims (6)
1.一种印制电路板,包括层叠布置的导电层和绝缘层,任意相邻的两个所述导电层之间设置有所述绝缘层,其特征在于,至少一个所述导电层设置有独立的高速信号线,所述高速信号线的两侧布置有傍地线,所述傍地线与所述高速信号线间隔并同层设置,且所述傍地线与所述高速信号线相邻设置,以使所述傍地线与所述高速信号线之间无其他布线,
与设置有所述高速信号线的所述导电层相邻的两个所述导电层均设置有参考地线,所述参考地线与所述高速信号线正对布置;
所述参考地线的宽度大于或等于所述高速信号线的宽度;
所述参考地线与所述高速信号线之间的距离和所述傍地线与所述高速信号线之间的距离相同。
2.如权利要求1所述的印制电路板,其特征在于,所述傍地线呈环形绕设于所述高速信号线外。
3.如权利要求1所述的印制电路板,其特征在于,所述傍地线的宽度大于或等于所述高速信号线的宽度。
4.如权利要求1所述的印制电路板,其特征在于,所述参考地线包括遮挡区和两个延伸区,所述遮挡区与所述高速信号线正对设置,所述延伸区分设于所述遮挡区的两侧,且所述延伸区自所述遮挡区的一侧向远离所述遮挡区的方向延伸。
5.如权利要求4所述的印制电路板,其特征在于,所述遮挡区的宽度为W1,所述延伸区的宽度为W2,所述高速信号线的宽度为W,其中,W1≥W,W2≥2W。
6.如权利要求1-3中任一项所述的印制电路板,其特征在于,与设置有所述高速信号线的所述导电层相邻的两个所述导电层均为参考地层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010126978.8A CN111315117B (zh) | 2020-02-27 | 2020-02-27 | 印制电路板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010126978.8A CN111315117B (zh) | 2020-02-27 | 2020-02-27 | 印制电路板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111315117A CN111315117A (zh) | 2020-06-19 |
CN111315117B true CN111315117B (zh) | 2023-04-25 |
Family
ID=71161985
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010126978.8A Active CN111315117B (zh) | 2020-02-27 | 2020-02-27 | 印制电路板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111315117B (zh) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016225513A (ja) * | 2015-06-01 | 2016-12-28 | 住友電工プリントサーキット株式会社 | プリント配線板 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101384129B (zh) * | 2007-09-06 | 2010-06-09 | 鸿富锦精密工业(深圳)有限公司 | 印刷电路板 |
CN101861050A (zh) * | 2009-04-13 | 2010-10-13 | 鸿富锦精密工业(深圳)有限公司 | 软性电路板 |
CN102238797A (zh) * | 2010-04-20 | 2011-11-09 | 鸿富锦精密工业(深圳)有限公司 | 软性电路板 |
US9655231B2 (en) * | 2014-05-12 | 2017-05-16 | Fujitsu Limited | Compensating for intra-pair skew in differential signaling |
JP2016034049A (ja) * | 2015-12-11 | 2016-03-10 | 住友電工プリントサーキット株式会社 | フレキシブルプリント配線板及び電子部品 |
CN105848409B (zh) * | 2016-05-11 | 2019-03-19 | 昆山龙朋精密电子有限公司 | 一种低损耗高柔性高频传输的fpc板 |
CN106772835B (zh) * | 2016-12-23 | 2019-06-04 | 青岛海信宽带多媒体技术有限公司 | 光模块 |
US10256519B2 (en) * | 2016-12-30 | 2019-04-09 | Intel Corporation | Stranded transmission line and uses thereof |
-
2020
- 2020-02-27 CN CN202010126978.8A patent/CN111315117B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016225513A (ja) * | 2015-06-01 | 2016-12-28 | 住友電工プリントサーキット株式会社 | プリント配線板 |
Also Published As
Publication number | Publication date |
---|---|
CN111315117A (zh) | 2020-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3307597B2 (ja) | 印刷配線装置 | |
EP3242535B1 (en) | Printed circuit board design for high speed application | |
US20130215587A1 (en) | Multilayer wiring board and electronic device | |
US7851709B2 (en) | Multi-layer circuit board having ground shielding walls | |
US20070158797A1 (en) | Circuit board and electronic assembly | |
US6265672B1 (en) | Multiple layer module structure for printed circuit board | |
JP2016219553A (ja) | 回路基板 | |
CN111315117B (zh) | 印制电路板 | |
JP6946776B2 (ja) | 回路基板 | |
US9041482B2 (en) | Attenuation reduction control structure for high-frequency signal transmission lines of flexible circuit board | |
JP2007335618A (ja) | プリント回路基板 | |
JP2008072022A (ja) | 信号伝送ケーブルのコネクタ、信号伝送ケーブルに信号を出力する信号伝送装置 | |
JP2005123520A (ja) | プリント配線板 | |
CN111385965B (zh) | 印制电路板 | |
US20070075418A1 (en) | Emi shielding device for pcb | |
US11791576B2 (en) | Electrical connector assembly and electrical connector thereof | |
US20050083312A1 (en) | Method for improving EMC of keyboard soft board | |
CN103874402A (zh) | 具有电磁干扰遮蔽结构的电子装置 | |
JP3799949B2 (ja) | プリント基板 | |
US20080165514A1 (en) | Printed circuit board | |
JP2007158243A (ja) | 多層プリント回路基板 | |
CN206402522U (zh) | 电路板及其移动终端 | |
CN211378359U (zh) | 一种高柔韧性的抗电磁干扰覆盖膜 | |
US10729003B2 (en) | Anti-electromagnetic interference circuit board | |
US20060184911A1 (en) | Labeling method and software utilizing the same, and PCB and electronic device utilizing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
TA01 | Transfer of patent application right | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20201014 Address after: 261031, north of Jade East Street, Dongming Road, Weifang hi tech Zone, Shandong province (GoerTek electronic office building, Room 502) Applicant after: GoerTek Optical Technology Co.,Ltd. Address before: 261031 Dongfang Road, Weifang high tech Industrial Development Zone, Shandong, China, No. 268 Applicant before: GOERTEK Inc. |
|
GR01 | Patent grant | ||
GR01 | Patent grant |