TWI463503B - 字元線升壓電路 - Google Patents

Description

字元線升壓電路

本發明是有關於一種升壓電路，且特別是有關於一種字元線升壓電路。

圖1為習知記憶單元在讀取時的偏壓示意圖。參照圖1，習知記憶單元100包括選擇電晶體MS1與記憶胞(memory cell)MC1。在進行讀取時，字元線驅動器(未繪示)會提供-1.2伏特的選擇電壓至字元線WL1，且源極線SL1將被施加1.8伏特，以藉此導通選擇電晶體MS1。此外，控制線CL1與位元線(bit line)BL1將分別被施加1.8伏特與0.3伏特。藉此，記憶體裝置中的感測電路將可依據感測電流101的大小來判定記憶胞MC1的狀態。

再者，在未進行讀取之前，字元線驅動器是提供1.8伏特的操作電壓至字元線WL1。換言之，在進行讀取時，字元線驅動器必須提供低於操作電壓(1.8伏特)的選擇電壓(-1.2伏特)至字元線WL1。因此，在實際操作上，記憶體裝置包括一字元線升壓電路，且字元線升壓電路利用負升壓(negative boosting)的方式來產生選擇電壓。一般而言，習知字元線升壓電路是透過一位址轉換偵測器(address transfer detector)來偵測一行列位址訊號的變化。其中，當行列位址訊號產生改變時，習知字元線升壓電路中的升壓器將產生-1.2V的升壓電壓，以致使習知字元線升壓電路可以利用升壓電壓來產生選擇電壓。

舉例來說，圖2為用以說明習知字元線升壓電路的波形示意圖，其中行列位址訊號PA1為12位元，且圖2僅標示出行列位址訊號PA1中的前4位元PAY<0>~PAY<3>與第12位元PAX<11>。此外，行列位址訊號PA1中的前5位元用以表示位元線位址，且其餘的7位元用以表示字元線位址。再者，KICKB用以表示由升壓脈衝所組成的升壓時脈訊號且升壓脈衝是用以決定升壓操作的時機，VBB用以表示在習知字元線升壓電路中升壓器的輸出訊號，ZWL為字元線WL1所接收的訊號，且ENBOOST為由致能脈衝所構成的訊號且致能脈衝是用以決定切換操作的時機。

如圖2所示，在時間點t21與t22之間，所選定之記憶單元的列位址並未改變(即皆選擇至相同的字元線WL1)。然而，儘管所選定之記憶單元的列位址並未改變，但是隨著記憶單元之行位址的改變，習知字元線升壓電路依舊會依據升壓脈衝P21~P25不斷地進行升壓操作，並不斷地產生訊號ENBOOST中的致能脈衝，以藉此將輸出訊號VBB不斷地從0伏特切換至-1.2伏特。因此，在實際操作上，習知字元線升壓電路的功率耗損將非常地高。

本發明提供一種字元線升壓電路，依據第一偵測脈衝與第二偵測脈衝而選擇性地進行升壓操作，並藉此降低電路的功率消耗。

本發明提供一種字元線升壓電路，藉由升壓操作次數的降低，來降低電路的功率消耗。

本發明提供一種字元線升壓電路，藉由禁能升壓時脈訊號來降低電路的功率消耗。

本發明提出一種字元線升壓電路，包括第一位址轉換偵測器、第二位址轉換偵測器與升壓操作單元。其中，第一位址轉換偵測器響應於列位址訊號的改變而產生第一偵測脈衝。第二位址轉換偵測器響應於行位址訊號的改變而產生第二偵測脈衝。此外，升壓操作單元依據第一偵測脈衝而利用升壓電壓來產生選擇電壓，並依據第一偵測脈衝與第二偵測脈衝之間的延遲時間而決定是否利用升壓電壓來產生選擇電壓。

在本發明之一實施例中，上述之升壓操作單元包括控制器、升壓器以及切換元件。其中，控制器依據第一偵測脈衝依序產生升壓脈衝與致能脈衝，並依據延遲時間而決定是否依序產生升壓脈衝與致能脈衝。升壓器依據升壓脈衝產生升壓電壓。切換元件依據致能脈衝將選擇電壓切換至升壓電壓。

在本發明之一實施例中，當延遲時間大於預設時間時，上述之控制器依序產生升壓脈衝與致能脈衝。此外，當延遲時間小於或等於預設時間時，上述之控制器依序不產生升壓脈衝與致能脈衝。

在本發明之一實施例中，當延遲時間大於預設時間時，上述之升壓操作單元會利用升壓電壓來產生選擇電壓。此外，當延遲時間小於或等於預設時間時，上述之升壓操作單元停止產生選擇電壓。

本發明提出一種字元線升壓電路，包括第一位址轉換偵測器、第二位址轉換偵測器與升壓操作單元。其中，第一位址轉換偵測器依據列位址訊號而決定是否產生第一偵測脈衝。第二位址轉換偵測器依據行位址訊號而決定是否產生第二偵測脈衝。此外，升壓操作單元依據第一偵測脈衝而將選擇電壓切換至升壓電壓，並依據第一偵測脈衝與第二偵測脈衝之間的延遲時間而決定是否將選擇電壓切換至升壓電壓。

在本發明之一實施例中，當延遲時間大於預設時間時，上述之升壓操作單元將選擇電壓切換至升壓電壓。此外，當延遲時間小於或等於預設時間時，升壓操作單元停止產生升壓電壓。

本發明提出一種字元線升壓電路，用以升壓在記憶體陣列中的升壓電壓，記憶體陣列利用字元線位址與位元線位址指定選定記憶胞，且字元線升壓電路包括第一位址轉換偵測器、第二位址轉換偵測器以及升壓操作單元。第一位址轉換偵測器偵測字元線位址的改變。第二位址轉換偵測器偵測位元線位址的改變。升壓操作單元根據第一位址轉換偵測器與第二位址轉換偵測器的偵測結果產生升壓時脈訊號。其中，當選定記憶胞是被指定在相同的字元線位址時，升壓時脈訊號被禁能。

基於上述，本發明是利用第一位址轉換偵測器與第二位址轉換偵測器來產生第一偵測脈衝與第二偵測脈衝。此外，升壓操作單元會依據第一偵測脈衝與第二偵測脈衝而決定是否進行升壓操作。藉此，當所選定之記憶單元的行位址改變時，升壓操作單元將可以選擇性地進行升壓操作，進而降低字元線升壓電路的功率消耗。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖3為依據本發明之一實施例之字元線升壓電路的方塊示意圖。參照圖3，在實際應用上，字元線升壓電路300用以提供一選擇電壓VBW至字元線驅動器301，且字元線驅動器301更接收一操作電壓VPP。藉此，字元線驅動器301將可依據列位址訊號PAX與行位址訊號PAY，選擇性地提供選擇電壓VBW或是操作電壓VPP至字元線WL(i)。此外，列位址訊號PAX用以表示字元線位址，行位址訊號PAY用以表示位元線位址，且位元線位址與字元線位址是用以指定在記憶體陣列中的一選定記憶胞。

請繼續參照圖3，字元線升壓電路300包括第一位址轉換偵測器310、第二位址轉換偵測器320以及升壓操作單元330。其中，第一位址轉換偵測器310與第二位址轉換偵測器320電性連接至升壓操作單元330。

在操作上，第一位址轉換偵測器310會依據列位址訊號PAX而決定是否產生第一偵測脈衝ATDX。舉例來說，當列位址訊號PAX產生改變時，第一位址轉換偵測器310將響應於列位址訊號PAX的改變而產生第一偵測脈衝ATDX。換言之，第一位址轉換偵測器310會偵測字元線位址的改變。此外，當列位址訊號PAX是用以選擇不同條的字元線(word line)時，亦即字元線位址產生改變時，第一位址轉換偵測器310將偵測到字元線位址的改變，進而產生第一偵測脈衝ATDX。

另一方面，第二位址轉換偵測器320是依據行位址訊號PAY而決定是否產生第二偵測脈衝ATDY。舉例來說，當行位址訊號PAY產生改變時，第二位址轉換偵測器320將響應於行位址訊號PAY的改變而產生第二偵測脈衝ATDY。換言之，第二位址轉換偵測器320會偵測位元線位址的改變。此外，當行位址訊號PAY是用以選擇不同條的位元線(bit line)時，亦即位元線位址產生改變時，第二位址轉換偵測器320將偵測到位元線位址的改變，進而產生第二偵測脈衝ATDY。

再者，升壓操作單元330會依據第一偵測脈衝ATDX而利用一升壓電壓來產生選擇電壓VBW。此外，升壓操作單元330是藉由致能一升壓時脈訊號來進行升壓操作，以產生升壓電壓。舉例來說，當列位址訊號PAX是選擇至不同條的字元線時，升壓操作單元330將致能升壓時脈訊號，以進行升壓操作並產生升壓電壓。此外，此時的升壓操作單元330會將選擇電壓VBW切換至升壓電壓，以提供高於或是低於操作電壓VPP的選擇電壓VBW。換言之，在一較佳實施例中，當列位址訊號PAX是選擇至不同條的字元線時，升壓操作單元330會依據第一偵測脈衝ATDX而將選擇電壓VBW切換至升壓電壓。

另一方面，當列位址訊號PAX與行位址訊號PAY依序產生變動時，升壓操作單元330會依據第一偵測脈衝ATDX與第二偵測脈衝ATDY之間的延遲時間，而決定是否利用升壓電壓來產生選擇電壓VBW。舉例來說，倘若行位址訊號PAY接續在列位址訊號PAX之後產生改變，亦即第二偵測脈衝ATDY接續在第一偵測脈衝ATDX之後被產生的話，則升壓操作單元330會計算偵測脈衝ATDX與ATDY之間的延遲時間，也就是偵測脈衝ATDX與ATDY之間的時間差。

此外，當延遲時間大於一預設時間(例如1微秒)時，升壓操作單元330則會致能升壓時脈訊號以產生升壓電壓，並利用升壓電壓來產生選擇電壓VBW。亦即，在一較佳實施例中，此時的升壓操作單元330會將選擇電壓VBW切換至升壓電壓。反之，當延遲時間小於或等於預設時間時，升壓操作單元330則會禁能升壓時脈訊號，以停止產生升壓電壓。亦即，在一較佳實施例中，此時的升壓操作單元330不會切換選擇電壓VBW。

如此一來，當列位址訊號PAX選擇至不同條的字元線時，亦即當所選定之記憶單元的列位址改變時，升壓操作單元330會進行升壓操作。然而，當行位址訊號PAY選擇至不同條的位元線時，亦即當所選定之記憶單元的行位址改變時，升壓操作單元330則是選擇性地進行升壓操作，以藉此降低字元線升壓電路300的功率消耗。

舉例來說，圖4為依據本發明之一實施例之用以說明字元線升壓電路的時序圖，其中行位址訊號PAY為5位元，且圖4僅標示出行位址訊號PAY中的前4位元PAY<0>~PAY<3>。列位址訊號PAX為7位元，且圖4僅標示出列位址訊號PAX中的第1位元PAX<0>。此外，KICKB用以表示由升壓脈衝所組成的升壓時脈訊號，VBB用以表示升壓操作單元330中之升壓器的輸出訊號，ZWL為字元線WL(i)所接收的訊號，且ENBOOST為由致能脈衝所構成的訊號且致能脈衝是用以決定切換操作的時機。

如圖4所示，在時間點t41與t42之間，列位址訊號PAX並未產生變動且皆選擇至相同的字元線WL(i)。此外，在時間點t41與t42之間，行位址訊號PAY中的前三位元PAY<0>~PAY<2>產生變動，因此第二位址轉換偵測器320將依序產生多個第二偵測脈衝ATDY。此外，升壓操作單元330會將所述多個第二偵測脈衝ATDY逐一與之前的第一偵測脈衝ATDX進行比對，以取得相應的多個延遲時間。再者，由於所述多個延遲時間皆小於預設時間，因此在時間點t41與t42之間，升壓時脈訊號KICKB中皆未出現升壓脈衝，以致使升壓操作單元330中的升壓器在此期間內皆未進行升壓操作。此外，在時間點t41與t42之間，訊號ENBOOST中皆未出現致能脈衝，亦即訊號ENBOOST的準位未產生變動，以致使升壓操作單元330不會對選擇電壓VBW進行切換。藉此，將有助於降低字元線升壓電路300的功率消耗。

之後，列位址訊號PAX中的第1位元PAX<0>於時間點t42產生變動。此時，第一位址轉換偵測器310將產生新的第一偵測脈衝ATDX，且升壓操作單元330將依據新的第一偵測脈衝ATDX產生升壓脈衝P41。因此，在時間點t42與t43之間，升壓操作單元330中的升壓器將依據升壓脈衝P41進行負升壓操作，以將其輸出訊號VBB從接地電壓VSS切換至升壓電壓VB4。此外，由於此時的列位址訊號PAX並非是定址至字元線WL(i)，故此時的字元線驅動器301會提供操作電壓VPP至字元線WL(i)。

為了致使本領域具有通常知識者更了解本發明，圖5為依據本發明之一實施例之升壓操作單元的方塊圖，且圖6為用以說明升壓操作單元的波形圖。以下請同時參照圖5與圖6來看，升壓操作單元的細部操作。

升壓操作單元330更包括控制器510、升壓器520以及切換元件530，且控制器510包括一計數元件511。其中，控制器510電性連接升壓器520，且切換元件530電性連接升壓器520與控制器510。在操作上，當列位址訊號PAX產生變動時，控制器510會依據第一偵測脈衝ATDX依序產生升壓脈衝P41與致能脈衝P42。其中，圖6中的STDX用以表示由第一偵測脈衝ATDX所構成的第一偵測訊號，KICKB用以表示由升壓脈衝P41所構成的升壓時脈訊號，且ENBOOST用以表示由致能脈衝P42所構成的訊號。

此外，升壓器520會依據升壓脈衝P41進行升壓操作，以產生一升壓電壓VB4。以下將先就升壓器520的細部結構作進一步地說明。圖7為依據本發明之一實施例之升壓器的電路圖。參照圖7，升壓器520包括PMOS電晶體MP71、PMOS電晶體MP72、由NMOS電晶體MN71所構成的電容C71、由NMOS電晶體MN72所構成的電容C72、反相器710以及反相器720。在此，PMOS電晶體MP71與MP72的源極接收接地電壓VSS，且PMOS電晶體MP71與MP72的汲極分別電性連接電容C71與C72的第一端。

此外，PMOS電晶體MP71的閘極電性連接PMOS電晶體MP72的汲極，且PMOS電晶體MP72的閘極電性連接PMOS電晶體MP71的汲極。再者，反相器710的輸入端接收升壓時脈訊號KICKB，且反相器710的輸出端電性連接電容C71的第二端。反相器720的輸入端電性連接反相器710的輸出端，且反相器720的輸出端電性連接電容C72的第二端。在操作上，當升壓時脈訊號KICKB中的升壓脈衝輸入時，反相器710與720會分別將電容C71與C72之第二端拉升至不同的電壓位準。此時，電容C71與C72之第一端的電壓位準將產生相應的變化，進而產生升壓電壓VB4。

請繼續參照圖6，升壓器520是進行負升壓操作，因此升壓器520的輸出訊號VBB會從接地電壓VSS切換至升壓電壓VB4。再者，切換元件530則是會依據致能脈衝P42將選擇電壓VBW切換至升壓電壓VB4。藉此，施加至列位址訊號PAX所指定之字元線的訊號ZWLj，將可透過字元線驅動電路從操作電壓VPP切換至升壓電壓VB4。此外，之前列位址訊號PAX所指定之字元線的訊號ZWLi將從升壓電壓VB4切換至操作電壓VPP。

在一較佳實施例中，切換元件530更用以接收第一偵測脈衝ATDX與第二偵測脈衝ATDY。藉此，當控制器510是依據第一偵測脈衝ATDX產生升壓脈衝P41與致能脈衝P42時，切換元件530更可在選擇電壓VBW切換至升壓電壓VB4之前，根據第一偵測脈衝ATDX將選擇電壓VBW先切換至參考電壓VREF。藉此，如圖6所示，字元線的訊號ZWLj在從操作電壓VPP切換至升壓電壓VB4的過程中，會先切換至參考電壓VREF，進而有助於提高記憶單元的操作性能。

另一方面，當列位址訊號PAX與行位址訊號PAY依序產生變動時，控制器510將依據第一偵測脈衝ATDX與第二偵測脈衝ATDY之間的延遲時間，而決定是否依序產生升壓脈衝P41與致能脈衝P42。舉例來說，控制器510會透過計數元件511所產生的計數值來判別延遲時間的大小。其中，計數元件511會在接收到第一偵測脈衝ATDX時重新計數，並在接收到第二偵測脈衝ATDY時產生一計數值。因此，計數元件511所產生的計數值將正比於延遲時間的大小。

再者，當延遲時間大於預設時間時，控制器510將產生升壓脈衝P41並重置致能脈衝P42。亦即，此時的控制器510將致能升壓時脈訊號KICKB，且訊號ENBOOST的準位從低準位切換至高準位，以形成致能脈衝P42。當延遲時間小於或等於預設時間時，控制器510則不會產生升壓脈衝P41，並也不會重置致能脈衝P42。亦即，此時的控制器510將禁能升壓時脈訊號KICKB，且訊號ENBOOST的準位將維持在高準位，以停止產生致能脈衝P42。相似地，升壓器520與切換元件530將依據升壓脈衝P41與致能脈衝P42進行如前述所述的操作，以將選擇電壓VBW切換至升壓電壓VB4。此外，在一較佳實施例中，當控制器510是依據延遲時間而產生升壓脈衝P41與致能脈衝P42時，切換元件530更可在選擇電壓VBW切換至升壓電壓VB4之前，利用第二偵測脈衝ATDY將選擇電壓VBW先切換至參考電壓VREF。

上述各實施例是將位址轉換偵測器所產生的偵測脈衝應用在字元線升壓電路上，以藉此降低字元線升壓電路的功率消耗。此外，在實際應用上，位址轉換偵測器所產生的偵測脈衝也可應用在記憶胞之感測電流的讀取上，以避免記憶胞之狀態的誤判。

舉例來說，圖8為依據本發明之一實施例之記憶體裝置的局部電路圖。參照圖8，記憶體裝置800包括選擇電晶體MS81~MS82、記憶胞MC81~MC82、NMOS電晶體MN81~MN89、PMOS電晶體MP81、感測放大器810、運算放大器820、電流源830以及電流源840。其中，記憶胞MC81透過選擇電晶體MS81電性連接源極線SL8，且記憶胞MC81與選擇電晶體MS81的閘極分別電性連接控制線CL8與字元線WL8。此外，記憶胞MC82與選擇電晶體MS82具有相似的連接架構。

再者，選擇電晶體MS81、記憶胞MC81與NMOS電晶體MN81~MN83相互串接，且選擇電晶體MS82、記憶胞MC82與NMOS電晶體MN84~MN86相互串接。藉此，將可透過位址訊號PA8中的前4位元PA8<0>~PA8<3>來控制NMOS電晶體MN81~MN86的導通狀態，以定址至不同的記憶胞。此外，位元線BL8耦接至記憶胞MC82，因此可透過來自位元線BL8的感測電流來判定記憶胞MC82的狀態。

在判定記憶胞MC82之狀態的過程中，運算放大器820接收電壓V81並用以穩定位在節點N81上的電壓。藉此，當位元線BL8完全開啟時，感測放大器810將可依據來自位元線BL8的感測電流以及電流源830所產生的參考電流I81產生相應的感測訊號S81，以藉此判別記憶胞MC82的狀態。然而，當位元線BL8還沒有完全開啟時，來自位元線BL8的感測電流將非常地小。此時，倘若不提供些許電流至位元線BL8，則運算放大器820將無法穩定位在節點N81上的電壓，進而導致感測放大器810產生錯誤的感測訊號S81。

因此，為了避免上述情況，當位元線BL8還沒有完全開啟時，由NMOS電晶體MN89與PMOS電晶體MP81所構成的傳輸閘，將會依據偵測脈衝ATD8將電流源840所產生的預充電流I82先暫時提供至位元線BL8。其中，偵測脈衝ATD8是由記憶體裝置800中位址轉換偵測器(未繪示出)所產生的訊號。如此一來，在位元線BL8還沒有完全開啟的期間，運算放大器820將可先利用預充電流I82來穩定位在節點N81上的電壓。在一較佳實施例中，電流源840所產生的預充電流I82為參考電流I81的0.5倍。

綜上所述，本發明是利用第一位址轉換偵測器來產生相關於列位址訊號的第一偵測脈衝，並利用第二位址轉換偵測器來產生相關於行位址訊號的第二偵測脈衝。此外，升壓操作單元更會依據第一偵測脈衝與第二偵測脈衝之間的延遲時間而決定是否進行升壓操作。因此，當所選定之記憶單元的行位址改變時，升壓操作單元將可以選擇性地進行升壓操作，進而降低字元線升壓電路的功率消耗。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100．．．習知記憶單元

MS1、MS81~MS82．．．選擇電晶體

MC1、MC81~MC82．．．記憶胞

SL1、SL8．．．源極線

WL1、WL8、WL(i)．．．字元線

CL1、CL8．．．控制線

BL1、BL8．．．位元線

PAY<0>~PAY<3>、PAX<11>．．．行列位址訊號PA1中的位元

KICKB．．．由升壓脈衝所組成的訊號

VBB．．．升壓器的輸出訊號

ZWL、ZWLi、ZWLj．．．字元線所接收的訊號

P21~P25、P41．．．升壓脈衝

t21、t22、t41、t42、t43．．．時間點

300．．．字元線升壓電路

301．．．字元線驅動器

310．．．第一位址轉換偵測器

320．．．第二位址轉換偵測器

330．．．升壓操作單元

PAX．．．列位址訊號

PAY．．．行位址訊號

ATDX．．．第一偵測脈衝

ATDY．．．第二偵測脈衝

VBW．．．選擇電壓

VPP．．．操作電壓

PAY<0>~PAY<3>．．．行位址訊號PAY的前4位元

PAX<0>．．．列位址訊號PAX中的第1位元

VB4．．．升壓電壓

VSS．．．接地電壓

510．．．控制器

511．．．計數元件

520．．．升壓器

530．．．切換元件

P42．．．致能脈衝

VREF．．．參考電壓

STDX．．．由第一偵測脈衝所構成的訊號

ENBOOST．．．由致能脈衝所構成的訊號

MP71、MP72、MP81．．．PMOS電晶體

MN71、MN72、MN81~MN89．．．NMOS電晶體

C71、C72．．．電容

710、720．．．反相器

800．．．記憶體裝置

810．．．感測放大器

820．．．運算放大器

830、840．．．電流源

PA8．．．位址訊號

PA8<0>~PA8<3>．．．位址訊號PA8中的前4位元

V81．．．電壓

N81．．．節點

S81．．．感測訊號

I81．．．參考電流

ATD8．．．偵測脈衝

I82．．．預充電流

圖1為習知記憶單元在讀取時的偏壓示意圖。

圖2為用以說明習知字元線升壓電路的波形示意圖。

圖3為依據本發明之一實施例之字元線升壓電路的方塊示意圖。

圖4為依據本發明之一實施例之用以說明字元線升壓電路的時序圖。

圖5為依據本發明之一實施例之升壓操作單元的方塊圖。

圖6為用以說明升壓操作單元的波形圖。

圖7為依據本發明之一實施例之升壓器的電路圖。

圖8為依據本發明之一實施例之記憶體裝置的局部電路圖。

300．．．字元線升壓電路

310．．．第一位址轉換偵測器

320．．．第二位址轉換偵測器

330．．．升壓操作單元

PAX．．．列位址訊號

ATDX．．．第一偵測脈衝

PAY．．．行位址訊號

ATDY．．．第二偵測脈衝

VBW．．．選擇電壓

301．．．字元線驅動器

WL(i)．．．字元線

VPP．．．操作電壓

Claims (20)

1. 一種字元線升壓電路，包括：一第一位址轉換偵測器，響應於一列位址訊號的改變而產生一第一偵測脈衝；一第二位址轉換偵測器，響應於一行位址訊號的改變而產生一第二偵測脈衝；以及一升壓操作單元，依據該第一偵測脈衝而利用一升壓電壓來產生一選擇電壓，並依據該第一偵測脈衝與該第二偵測脈衝之間的一延遲時間而決定是否利用該升壓電壓來產生該選擇電壓。
2. 如申請專利範圍第1項所述之字元線升壓電路，其中該升壓操作單元包括：一控制器，依據該第一偵測脈衝依序產生一升壓脈衝與一致能脈衝，並依據該延遲時間而決定是否依序產生該升壓脈衝與該致能脈衝；一升壓器，依據該升壓脈衝產生該升壓電壓；以及一切換元件，依據該致能脈衝將該選擇電壓切換至該升壓電壓。
3. 如申請專利範圍第2項所述之字元線升壓電路，其中該切換元件更依據該第一偵測脈衝或是該第二偵測脈衝，而將該選擇電壓切換至一參考電壓。
4. 如申請專利範圍第2項所述之字元線升壓電路，其中當該延遲時間大於一預設時間時，該控制器依序產生該升壓脈衝與該致能脈衝，且當該延遲時間小於或等於該預設時間時，該控制器不產生該升壓脈衝。
5. 如申請專利範圍第2項所述之字元線升壓電路，其中該控制器包括：一計數元件，在接收到該第一偵測脈衝時重新計數，並在接收到該第二偵測脈衝時產生一計數值，其中該控制器依據該計數值判別該延遲時間的大小。
6. 如申請專利範圍第2項所述之字元線升壓電路，其中該升壓器包括：一第一PMOS電晶體，其源極接收一接地電壓；一第二PMOS電晶體，其源極接收該接地電壓，該第二PMOS電晶體的閘極電性連接該第一PMOS電晶體的汲極，該第二PMOS電晶體的汲極電性連接該第一PMOS電晶體的閘極，並用以產生該升壓電壓；一第一電容，其第一端電性連接該第一PMOS電晶體的汲極；一第二電容，其第一端電性連接該第二PMOS電晶體的汲極；一第一反相器，其輸入端接收一升壓時脈訊號，該第一反相器的輸出端電性連接該第一電容的第二端；以及一第二反相器，其輸入端電性連接該第一反相器的輸出端，該第二反相器的輸出端電性連接該第二電容的第二端。
7. 如申請專利範圍第1項所述之字元線升壓電路，其中當該延遲時間大於一預設時間時，該升壓操作單元會利用該升壓電壓來產生該選擇電壓，且當該延遲時間小於或等於該預設時間時，該升壓操作單元將不會重新產生該升壓電壓。
8. 一種字元線升壓電路，包括：一第一位址轉換偵測器，依據一列位址訊號而決定是否產生一第一偵測脈衝；一第二位址轉換偵測器，依據一行位址訊號而決定是否產生一第二偵測脈衝；以及一升壓操作單元，依據該第一偵測脈衝而將一選擇電壓切換至一升壓電壓，並依據該第一偵測脈衝與該第二偵測脈衝之間的一延遲時間而決定是否將該選擇電壓切換至該升壓電壓。
9. 如申請專利範圍第8項所述之字元線升壓電路，其中該升壓操作單元包括：一控制器，依據該第一偵測脈衝依序產生一升壓脈衝與一致能脈衝，並依據該延遲時間而決定是否依序產生該升壓脈衝與該致能脈衝；一升壓器，依據該升壓脈衝產生該升壓電壓；以及一切換元件，依據該致能脈衝將該選擇電壓切換至該升壓電壓。
10. 如申請專利範圍第9項所述之字元線升壓電路，其中該切換元件更依據該第一偵測脈衝或是該第二偵測脈衝，而將該選擇電壓切換至一參考電壓。
11. 如申請專利範圍第9項所述之字元線升壓電路，其中當該延遲時間大於一預設時間時，該控制器依序產生該升壓脈衝與該致能脈衝，且當該延遲時間小於或等於該預設時間時，該控制器不產生該升壓脈衝。
12. 如申請專利範圍第9項所述之字元線升壓電路，其中該控制器包括：一計數元件，在接收到該第一偵測脈衝時重新計數，並在接收到該第二偵測脈衝時產生一計數值，其中該控制器依據該計數值判別該延遲時間的大小。
13. 如申請專利範圍第9項所述之字元線升壓電路，其中該升壓器包括：一第一PMOS電晶體，其源極接收一接地電壓；一第二PMOS電晶體，其源極接收該接地電壓，該第二PMOS電晶體的閘極電性連接該第一PMOS電晶體的汲極，該第二PMOS電晶體的汲極電性連接該第一PMOS電晶體的閘極，並用以產生該升壓電壓；一第一電容，其第一端電性連接該第一PMOS電晶體的汲極；一第二電容，其第一端電性連接該第二PMOS電晶體的汲極；一第一反相器，其輸入端接收一升壓時脈訊號，該第一反相器的輸出端電性連接該第一電容的第二端；以及一第二反相器，其輸入端電性連接該第一反相器的輸出端，該第二反相器的輸出端電性連接該第二電容的第二端。
14. 如申請專利範圍第8項所述之字元線升壓電路，其中當該延遲時間大於一預設時間時，該升壓操作單元將該選擇電壓切換至該升壓電壓，且當該延遲時間小於或等於該預設時間時，該升壓操作單元停止重新產生該升壓電壓。
15. 一種字元線升壓電路，用以升壓在一記憶體陣列中的一升壓電壓，該記憶體陣列利用一字元線位址與一位元線位址指定一選定記憶胞，且該字元線升壓電路包括：一第一位址轉換偵測器，偵測該字元線位址的改變；一第二位址轉換偵測器，偵測該位元線位址的改變；以及一升壓操作單元，根據該第一位址轉換偵測器與該第二位址轉換偵測器的偵測結果產生一升壓時脈訊號，其中當該選定記憶胞是被指定在相同的該字元線位址時，該升壓時脈訊號被禁能。
16. 如申請專利範圍第15項所述之字元線升壓電路，其中當該字元線位址的改變被偵測到時，該第一位址轉換偵測器產生一第一偵測脈衝，當該位元線位址的改變被偵測到時，該第二位址轉換偵測器產生一第二偵測脈衝。
17. 如申請專利範圍第16項所述之字元線升壓電路，其中該升壓操作單元包括：一控制器，依據該第一偵測脈衝致能該升壓時脈訊號並產生一致能脈衝，該控制器更依據該第一偵測脈衝與該第二偵測脈衝之間的一延遲時間而決定是否致能該升壓時脈訊號並產生該致能脈衝；一升壓器，依據該升壓時脈訊號產生該升壓電壓；以及一切換元件，依據該致能脈衝將一選擇電壓切換至該升壓電壓，其中該選擇電壓被供應至該選定記憶胞。
18. 如申請專利範圍第17項所述之字元線升壓電路，其中該切換元件更依據該第一偵測脈衝或是該第二偵測脈衝，而將該選擇電壓切換至一參考電壓。
19. 如申請專利範圍第17項所述之字元線升壓電路，其中當該延遲時間大於一預設時間時，該控制器致能該升壓時脈訊號並產生該致能脈衝，且當該延遲時間小於或等於該預設時間時，該控制器禁能該升壓時脈訊號。
20. 如申請專利範圍第17項所述之字元線升壓電路，其中該控制器包括：一計數元件，在接收到該第一偵測脈衝時重新計數，並在接收到該第二偵測脈衝時產生一計數值，其中該控制器依據該計數值判別該延遲時間的大小。