TWI458674B - 製作筆直氧化鋅微奈米柱之方法與其應用 - Google Patents

製作筆直氧化鋅微奈米柱之方法與其應用 Download PDF

Info

Publication number
TWI458674B
TWI458674B TW101131537A TW101131537A TWI458674B TW I458674 B TWI458674 B TW I458674B TW 101131537 A TW101131537 A TW 101131537A TW 101131537 A TW101131537 A TW 101131537A TW I458674 B TWI458674 B TW I458674B
Authority
TW
Taiwan
Prior art keywords
zinc oxide
nano column
producing
straight
oxide micro
Prior art date
Application number
TW101131537A
Other languages
English (en)
Other versions
TW201408586A (zh
Inventor
Ching Fuh Lin
hua long Su
Original Assignee
Univ Nat Taiwan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Nat Taiwan filed Critical Univ Nat Taiwan
Priority to TW101131537A priority Critical patent/TWI458674B/zh
Priority to US13/934,087 priority patent/US20140065766A1/en
Publication of TW201408586A publication Critical patent/TW201408586A/zh
Application granted granted Critical
Publication of TWI458674B publication Critical patent/TWI458674B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)

Description

製作筆直氧化鋅微奈米柱之方法與其應用
本發明係關於一種製作筆直氧化鋅微奈米柱之方法與其應用，特別是有關一種利用水熱法於一般基板上製作筆直氧化鋅微奈米柱之方法與其應用。
目前，雖然已經發展出許多在一般基板上製作導向良好與大尺寸的氧化鋅微奈米柱的方法，但是大多數的方法都是採用有機金屬化學氣相沈積法(MOCVD)或是其他長晶製程製作氧化鋅微奈米柱。這些方法大多需要高溫、低壓、或是真空等較嚴苛的製程條件，所以不但在製程上較為複雜與困難，且需要能提供這些嚴苛製程條件的裝置，這些裝置往往是很昂貴的，因此，使得製程成本過高而無法降低。
另外，這些方法所製作的氧化鋅微奈米柱往往因為種子層的表面產生條紋或是顆粒，導致種子層表面不夠平整，造成後續製作的氧化鋅微奈米柱會因此產生歪斜或彎曲，甚至會產生氧化鋅微奈米柱彼此相靠的情形。由於這些氧化鋅微奈米柱不夠筆直，不但會影 響氧化鋅微奈米柱的品質，甚至後續以氧化鋅微奈米柱製作的光學元件或光電元件的品質。另外，由於種子層表面不夠平整，導致後續製作氧化鋅微奈米柱步驟的製程條件較為嚴苛，而需要精密地控制製程條件控制，以確保所製作的氧化鋅微奈米柱筆直而不歪斜與彎曲，因此，增加了製作氧化鋅微奈米柱的難度。
因此，亟需要一種製程簡單且成本低廉的氧化鋅微奈米柱製作方法，可以降低在一般基板上製作筆直氧化鋅微奈米柱的難度，而以較寬鬆的製程條件製作氧化鋅微奈米柱，並且不需要昂貴的裝置，從而降低在一般基板上製作筆直氧化鋅微奈米柱的成本，並且可以增加直氧化鋅微奈米柱的筆直度。
本發明之一目的為提供一種製作筆直氧化鋅微奈米柱之方法，可以取代成本較高、製程條件較苛刻、以及需要昂貴裝置的有機金屬化學氣相沈積法(MOCVD)或是其他長晶製程等傳統方法，而降低製作氧化鋅微奈米柱於一般基板上的困難與製作成本，並且可以有效地增加直氧化鋅微奈米柱的筆直度。另外，藉由應用本發明之製作筆直氧化鋅微奈米柱之方法所製作的氧化鋅微奈米柱做為磊晶中心，可以製作出高品質的光學元件或光電元件。
根據本發明之一目的，本發明提供一種於製作筆直氧化鋅微奈米柱之方法，其包含下列步驟：(1)提供一基板；(2)於基板上製作一氧化鋅薄膜；(3)藉由溫度控制而對氧化鋅薄膜進行預烤；(4)於氧化 鋅薄膜形成一壓制層，接著，對氧化鋅薄膜與基板進行高溫退火；(5)退火後，移除此壓制層；以及(6)利用水熱法成長或製作氧化鋅微奈米柱於氧化鋅薄膜上。
因此，本發明提供了一種於製作筆直氧化鋅微奈米柱之方法，可以製程要求低、困難度低、以及低成本的方法取代傳統製程要求高、困難度高、以及高成本的製作方法，而在一般基板上製作出更為筆直的筆直氧化鋅微奈米柱，並且應用該方法製作於一般基板上的筆直氧化鋅微奈米柱，可以做為磊晶中心，而製作出高品質的光學元件或光電元件。
100‧‧‧基板
102‧‧‧氧化鋅薄膜
102A‧‧‧預烤過的氧化鋅薄膜
102B‧‧‧高溫退火過的氧化鋅薄膜
104‧‧‧壓制層
106‧‧‧容器
108‧‧‧化學溶液
110‧‧‧氧化鋅微奈米柱
第一A圖至第一G圖為本發明之一實施例之製作筆直氧化鋅微奈米柱之方法的剖面流程圖。
第二A圖與第二B圖分別為未經過預烤的氧化鋅薄膜與經過預烤的氧化鋅薄膜的俯面SEM照片。
第三A圖與第三B圖分別為僅經過高溫退火的氧化鋅薄膜與經過預烤與高溫退火的氧化鋅薄膜的俯面SEM照片。
第四A圖與第四B圖分別為本發明之一實施例之氧化鋅微奈米柱的俯視與剖面SEM照片。
本發明的一些實施例詳細描述如下。然而，除了該詳細描述外，本發明還可以廣泛地在其他的實施例施行。亦即，本發明的範圍不受已提出之實施例的限制，而以本發明提出之申請專利範圍為準。其次，當本發明之實施例圖示中的各元件或步驟以單一元件或步驟描述說明時，不應以此作為有限定的認知，即如下之說明未特別強調數目上的限制時本發明之精神與應用範圍可推及多數個元件或結構並存的結構與方法上。再者，在本說明書中，各元件之不同部分並沒有完全依照尺寸繪圖，某些尺度與其他相關尺度相比或有被誇張或是簡化，以提供更清楚的描述以增進對本發明的理解。而本發明所沿用的現有技藝，在此僅做重點式的引用，以助本發明的闡述。
第一A圖至第一G圖為本發明之製作筆直氧化鋅微奈米柱之方法的一個實施例，其以剖面結構圖顯示整個製程與各個製程步驟。參照第一A圖，首先，提供一基板100，基板100為金屬基板、矽基板、石英基板、玻璃基板、藍寶石基板、或軟性塑膠基板。接著，執行一洗淨步驟，先以丙酮或甲醇洗淨基板100，再以去離子水洗淨吹乾基板100。
然後，參照第一B圖，製作一氧化鋅薄膜102於基板100上，以做為製作氧化鋅微奈米柱的種子層。氧化鋅薄膜102係藉由溶膠凝膠法(sol-gel)而製作於基板100上，其中，以單乙醇胺、醋酸鋅、與乙二醇甲醚所組成的混合溶液或其他可以經由化學反應而析出混合溶液做為溶膠凝膠法(sol-gel)的化學溶液，藉由旋轉塗佈法或 其他塗佈法將此化學溶液塗佈於基板100的表面上，而在基板100表面上形成氧化鋅薄膜102。
接著，參照第一C圖，藉由溫度控制而對氧化鋅薄膜102進行預烤，而平整氧化鋅薄膜102的表面，形成一表面平整且無條紋與顆粒的預烤過的氧化鋅薄膜102A。在此一預烤步驟中，以每分鐘5℃至20℃之間的溫度變化速率，將預烤溫度控制於100℃至300℃之間而對氧化鋅薄膜102進行10分鐘至1小時的預烤。其中，在本發明一較佳的實施例，係將預烤溫度控制於150℃至300℃之間而對氧化鋅薄膜102進行30分鐘左右的預烤。由於氧化鋅薄膜102上產生條紋與顆粒為其內的有機分子的羥基(-OH)與鋅結合所造成，因此，此一溫度控制預烤步驟有助於移除氧化鋅薄膜102內的有機分子，使得其內的鋅可以直接於氧原子結合，而產生均勻的氧化鋅薄膜，即藉由此溫度控制預烤步驟使得不平整的氧化鋅薄膜102轉換為平整的預烤過的氧化鋅薄膜102A。
請參考實際實驗結果，如第二A圖所示，未經過溫度控制預烤的氧化鋅薄膜表面具有許多條紋或顆粒，使得氧化鋅薄膜表面不平整，而影響後續成長的氧化鋅微奈米柱的筆直度與品質。如第二B圖所示，經過溫度控制預烤的氧化鋅薄膜表面則沒有條紋或顆粒，使得氧化鋅薄膜表面平整，而不會對後續成長的氧化鋅微奈米柱品質造成影響，而可以獲得更筆直的氧化鋅微奈米柱，且可以採用較寬鬆的製程條件進行後續的氧化鋅微奈米柱成長製程。
然後，參照第一D圖，在預烤過的氧化鋅薄膜102A上形成一壓制層104。壓制層104一金屬，例如金、銀、鎳、或鉻等金屬，或是氧化物，可以電鍍、濺鍍、沈積或其他類似方法形成或沈積於預烤過的氧化鋅薄膜102A上。接著，對預烤過的氧化鋅薄膜102A與基板100進行高溫退火，而形成一高溫退火過的氧化鋅薄膜102B。
請參考實際實驗結果，如第三A圖所示，未經過溫度控制預烤即進行高溫退火的氧化鋅薄膜表面，雖然會因為高溫退火使得氧化鋅薄膜表面較為平整，但是因原本的氧化鋅薄膜表面具有許多條紋或顆粒，所以既使經過高溫退火，氧化鋅薄膜表面仍然不夠平整，而影響後續成長的氧化鋅微奈米柱的筆直度與品質。如第三B圖所示，經過溫度控制預烤與高溫退火的氧化鋅薄膜表面則因經過溫度控制預烤後的氧化鋅薄膜表面沒有條紋或顆粒，使得氧化鋅薄膜表面平整，所以既使在經過高溫退火後，相較於未經過溫度控制預烤即進行高溫退火的氧化鋅薄膜表面仍然較為平整，所以不會對後續成長的氧化鋅微奈米柱品質造成影響，而有助於獲得更筆直的氧化鋅微奈米柱，且可以採用較寬鬆的製程條件進行後續的氧化鋅微奈米柱成長製程。
接著，參照第一E圖，在高溫退火後，將壓制層104由高溫退火過的氧化鋅薄膜102B上移除。此一步驟係以碘/碘化鉀混合水溶液、氫氟酸、硫酸、或硝酸、或其混合溶液做為蝕刻液，而利用蝕刻法移除壓制層104。
然後，參照第一F圖，將基板100(包含其上高溫退火過的氧化鋅薄膜102B)置入或浸入一裝有化學溶液108的容器106中，而以經過溫度控制預烤與高溫退火的氧化鋅薄膜102B為磊晶中心或種子層，利用水熱法(hydrothermal method)於經過溫度控制預烤與高溫退火的氧化鋅薄膜102B上製作或成長氧化鋅微奈米柱110。化學溶液108為硝酸鋅/六甲基四胺水溶液或任何可以經由化學反應析出氧化鋅的混合水溶液，而化學溶液108的濃度在50mM至220mM之間，其可依照製程需求，例如所需的沈積速率，而採取不同的化學溶液或不同濃度的化學溶液。製作氧化鋅薄膜的溫度在60℃至150℃之間，其較佳的製程溫度在65℃至90℃之間，而製程時間在1小時至數10小時之間，例如1小時至24小時，其可以依照不同的製程條件來決定，例如製程溫度，化學溶液成分與濃度等。另外，雖然在第一F圖所示之步驟中是以倒置的方式將基板100(包含其上高溫退火過的氧化鋅薄膜102B)置入或浸入一裝有化學溶液108的容器106中，但是在本發明其他實施例中，也可以高溫退火過的氧化鋅薄膜102B朝上的方式，將基板100(包含其上高溫退火過的氧化鋅薄膜102B)直接置入或浸入一裝有化學溶液108的容器106中。
最後，參照第一G圖，在化學溶液108反應一段時間後，已經在高溫退火過的氧化鋅薄膜102B上形成許多具有預定直徑與高度的氧化鋅微奈米柱110，然後，將基板100由化學溶液108中取出，即完成氧化鋅微奈米柱110的製作。藉由本發明所製作的氧化鋅微奈米柱110的直徑在300奈米(nm)至2微米(μm)之間，而長度 在1微米(μm)至10微米(μm)之間，但不以此為限，而是可以依照不同的需求與設計而決定。
請參考實際實驗結果，如第四A圖與第四B圖所示，藉由本發明之製作筆直氧化鋅微奈米柱之方法所製作的氧化鋅微奈米柱具有良好的筆直度。在本發明中，由於做為種子層或磊晶中心的氧化鋅薄膜經過溫度控制預烤而平整化，使得氧化鋅薄膜上沒有條紋與顆粒存在，而不會影響後續的氧化鋅微奈米柱成長。相反的，提供了一個平整的氧化鋅薄膜做為種子層或磊晶中心，使得氧化鋅微奈米柱可以於其上筆直地成長，而有助於獲得相較於傳統方法而言更筆直的氧化鋅微奈米柱，且可以採用較寬鬆的製程條件進行後續的氧化鋅微奈米柱成長製程。
另外，由於本發明之製作筆直氧化鋅微奈米柱之方法，係以全液相化學法於一般基板上製作氧化鋅微奈米柱，其不需要在高溫、低壓、或真空等嚴苛的製程條件下進行，也不需要提供這些嚴苛製程條件的昂貴裝置，所以不僅可以簡化製程以及降低製作的困難度與成本，更可以進行大面積的製作而不會傷害基板。
另外，應用本發明之製作筆直氧化鋅微奈米柱之方法(第一A圖至第一G圖所示之方法)所製作之氧化鋅微奈米柱，更可以應用於光學元件或光電元件之製作。在藉由第一A圖至第一G圖所示之步驟製作氧化鋅微奈米柱後，藉由一元件製作步驟，而在氧化鋅微奈米柱上，利用原子層沈積法(atomic layer deposition)、電化學沈積法(electrochemical deposition)、脈衝雷射沈積法(pulsed laser deposition)、或金屬有機化學沈積法(metalorganic chemical vapor deposition)製作一氮化物半導體晶體或磊晶體，而形成光學元件或光電元件。由於藉由本發明之製作筆直氧化鋅微奈米柱之方法(第一A圖至第一G圖所示之方法)所製作之氧化鋅微奈米柱，較為筆直而少有歪斜與彎曲，因此，將有助於製作高品質的氮化物半導體晶體或磊晶體，從而形成高品質的光學元件或光電元件。
有鑑於上述實施例，本發明提供一種製作筆直氧化鋅微奈米柱之方法與其應用，利用步驟簡單、製程條件(或要求)低、以及成本低廉的全液相化學法取代成本較高與製程條件較苛刻的電化學沈積法、脈衝雷射沈積法、金屬有機化學沈積法、或分子束磊晶法等傳統方法，於一般基板上製作氧化鋅微奈米柱，而降低製作氮化鎵的困難與降低至製作成本，從而簡化製程與降低製程要求和製作成本。其次，本發明藉由溫度控制預烤而平整化氧化鋅薄膜，而提供一沒有條紋與顆粒存在的平整種子層或磊晶中心有助於提升後續成長的氧化鋅微奈米柱的筆直度，以及放寬後續的氧化鋅微奈米柱成長的製程條件。更進一步，本發明應用於氮化鎵上製作氧化鋅之方法，而提出一種步驟簡單、製程條件(或要求)低、以及成本低廉的高品質光學元件或光電元件製作方法。
100‧‧‧基板
102‧‧‧氧化鋅薄膜
102A‧‧‧預烤過的氧化鋅薄膜
102B‧‧‧高溫退火過的氧化鋅薄膜
104‧‧‧壓制層
106‧‧‧容器
108‧‧‧化學溶液
110‧‧‧氧化鋅微奈米柱

Claims (23)

  1. 一種製作筆直氧化鋅微奈米柱之方法，包含：(1)提供一基板；(2)於該基板上製作一氧化鋅薄膜；(3)藉由溫度控制而預烤該氧化鋅薄膜，以移除該氧化鋅薄膜內的有機分子，使得其該氧化鋅薄膜內的鋅可以直接於氧原子結合，而避免因該氧化鋅薄膜內的有機分子的羥基(-OH)與鋅結合而在該氧化鋅薄膜上產生條紋與顆粒的功效，而平整該氧化鋅薄膜的表面；(4)於該氧化鋅薄膜上形成一壓制層，接著，對該氧化鋅薄膜與該基板進行高溫退火；(5)退火後，移除該壓制層；以及(6)利用水熱法成長氧化鋅微奈米柱於該氧化鋅薄膜上。
  2. 申請專利範圍第1項所述之製作筆直氧化鋅微奈米柱之方法，其中該基板為金屬基板、矽基板、石英基板、玻璃基板、藍寶石基板、或軟性塑膠基板。
  3. 申請專利範圍第1項所述之製作筆直氧化鋅微奈米柱之方法，其中該步驟(1)係以溶膠凝膠法(sol-gel)製作該氧化鋅薄膜。
  4. 申請專利範圍第3項所述之製作筆直氧化鋅微奈米柱之方法，其中該溶膠凝膠法所使用之化學溶液，係為單乙醇胺、醋酸鋅、與乙二醇甲醚所組成的混合溶液或其他可以經由化學反應而析出混合溶液。
  5. 申請專利範圍第4項所述之製作筆直氧化鋅微奈米柱之方法，其中該化學溶液係以旋轉塗佈法塗佈於該基板上。
  6. 申請專利範圍第1項所述之製作筆直氧化鋅微奈米柱之方法，其中該步驟(3)用以使該氧化鋅薄膜的表面平整而不會有條紋或顆粒產生。
  7. 申請專利範圍第1項所述之製作筆直氧化鋅微奈米柱之方法，其中該步驟(3)之溫度控制範圍為100℃至300℃之間。
  8. 申請專利範圍第1項所述之製作筆直氧化鋅微奈米柱之方法，其中該步驟(3)之溫度控制的溫度變化速率為每分鐘5℃至20℃之間。
  9. 申請專利範圍第1項所述之製作筆直氧化鋅微奈米柱之方法，其中在該步驟(3)中，預烤的時間在10分鐘至1小時之間。
  10. 申請專利範圍第1項所述之製作筆直氧化鋅微奈米柱之方法，其中該壓制層為一金屬或是氧化物。
  11. 申請專利範圍第10項所述之製作筆直氧化鋅微奈米柱之方法，其中該金屬為金、銀、鎳、或鉻。
  12. 申請專利範圍第1項所述之製作筆直氧化鋅微奈米柱之方法，其中該步驟(5)係以蝕刻法將該壓制層移除。
  13. 申請專利範圍第12項所述之製作筆直氧化鋅微奈米柱之方法，其中該步驟(5)係以碘/碘化鉀混合水溶液、氫氟酸、硫酸、或硝酸、或其混合溶液為蝕刻液，而蝕刻移除該壓制層。
  14. 申請專利範圍第1項所述之製作筆直氧化鋅微奈米柱之方法，其中該步驟(6)係以經過預烤與退火之該氧化鋅薄膜為磊晶中心，而長出筆直的該氧化鋅微奈米柱。
  15. 申請專利範圍第1項所述之製作筆直氧化鋅微奈米柱之方法，其中該氧化鋅微奈米柱的直徑在300奈米(nm)至2微米(μm)之間。
  16. 申請專利範圍第1項所述之製作筆直氧化鋅微奈米柱之方法，其中該氧化鋅微奈米柱的長度在1微米(μm)至10微米(μm)之間。
  17. 申請專利範圍第1項所述之製作筆直氧化鋅微奈米柱之方法，其中該步驟(6)係以硝酸鋅/六甲基四胺水溶液或可以經由化學反應析出氧化鋅的混合水溶液做為水熱法所使用化學溶液，而於該氧化鋅薄膜上成長該氧化鋅微奈米柱。
  18. 申請專利範圍第17項所述之製作筆直氧化鋅微奈米柱之方法，其中該化學溶液的濃度在50mM至220mM之間。
  19. 申請專利範圍第1項所述之製作筆直氧化鋅微奈米柱之方法，其中該步驟(6)係在60℃至150℃之間進行。
  20. 申請專利範圍第1項所述之製作筆直氧化鋅微奈米柱之方法，其中該步驟(6)的製程時間在1小時至數10小時之間。
  21. 申請專利範圍第1項所述之製作筆直氧化鋅微奈米柱之方法，其中更包含一洗淨步驟於步驟(2)之前實施，其包含： 以丙酮或甲醇洗淨該基板；以及以去離子水洗淨吹乾該基板。
  22. 申請專利範圍第1項所述之製作筆直氧化鋅微奈米柱之方法，其中更包含一元件製作步驟，用以於該氧化鋅微奈米柱上製作一氮化物半導體晶體或磊晶體，而製作光學元件或光電元件。
  23. 申請專利範圍第22項所述之製作筆直氧化鋅微奈米柱之方法，其中該元件製作步驟係以原子層沈積法(atomic layer deposition)、電化學沈積法(electrochemical deposition)、脈衝雷射沈積法(pulsed laser deposition)、或金屬有機化學沈積法(metalorganic chemical vapor deposition)製作該半導體晶體或磊晶體於該氧化鋅微奈米柱上。
TW101131537A 2012-08-30 2012-08-30 製作筆直氧化鋅微奈米柱之方法與其應用 TWI458674B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101131537A TWI458674B (zh) 2012-08-30 2012-08-30 製作筆直氧化鋅微奈米柱之方法與其應用
US13/934,087 US20140065766A1 (en) 2012-08-30 2013-07-02 Method for fabricating well-aligned zinc oxide microrods and nanorods and application thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101131537A TWI458674B (zh) 2012-08-30 2012-08-30 製作筆直氧化鋅微奈米柱之方法與其應用

Publications (2)

Publication Number Publication Date
TW201408586A TW201408586A (zh) 2014-03-01
TWI458674B true TWI458674B (zh) 2014-11-01

Family

ID=50188118

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101131537A TWI458674B (zh) 2012-08-30 2012-08-30 製作筆直氧化鋅微奈米柱之方法與其應用

Country Status (2)

Country Link
US (1) US20140065766A1 (zh)
TW (1) TWI458674B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107527962B (zh) * 2017-08-07 2019-02-26 北京工业大学 一种高感光面积的斜向ZnO纳米线/GaN异质结太阳能电池
WO2019145284A1 (en) * 2018-01-23 2019-08-01 Universite D'aix-Marseille Process for forming an organized network of semi-conducting nanoparticles or nanowires onto a silicon substrate
KR102177980B1 (ko) * 2018-05-15 2020-11-13 광주과학기술원 양자 기반 물리적 복제 방지 장치
CN113549273B (zh) * 2021-08-13 2023-09-29 南京冠旭新材料科技有限公司 一种吸波塑料及其制备方法
CN114180616A (zh) * 2021-12-23 2022-03-15 海南聚能科技创新研究院有限公司 氧化锌粉体的制备方法及在制备气体传感器中的应用
CN114314639A (zh) * 2021-12-30 2022-04-12 湘潭大学 一种二维材料层状氧化锌纳米片的制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05262524A (ja) * 1992-03-19 1993-10-12 Idemitsu Kosan Co Ltd 酸化亜鉛薄膜の製造方法
US20070194467A1 (en) * 2003-06-20 2007-08-23 Peidong Yang Nanowire array and nanowire solar cells and methods for forming the same
CN101219804A (zh) * 2008-01-22 2008-07-16 北京科技大学 一种制备浸润性可控的氧化锌纳米棒阵列薄膜的方法
US20080191191A1 (en) * 2005-06-27 2008-08-14 Seoul Opto Device Co., Ltd. Light Emitting Diode of a Nanorod Array Structure Having a Nitride-Based Multi Quantum Well
CN100463859C (zh) * 2007-02-13 2009-02-25 天津大学 一种垂直生长的氧化锌薄膜的制备工艺
TW201111563A (en) * 2009-09-17 2011-04-01 Univ Nat Taiwan Method for maintaining a smooth surface of crystallizable material
TW201121097A (en) * 2009-12-10 2011-06-16 Walsin Lihwa Corp Light emitting device and method for enhancing light extraction thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3489576B2 (ja) * 2001-01-12 2004-01-19 株式会社村田製作所 レジストパターンの形成方法、電極パターンの形成方法および弾性表面波装置の製造方法
KR100554155B1 (ko) * 2003-06-09 2006-02-22 학교법인 포항공과대학교 금속/반도체 나노막대 이종구조를 이용한 전극 구조물 및그 제조 방법
KR101304491B1 (ko) * 2011-07-18 2013-09-05 광주과학기술원 나노구조체 어레이 기판, 그 제조방법 및 이를 이용한 염료감응 태양전지

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05262524A (ja) * 1992-03-19 1993-10-12 Idemitsu Kosan Co Ltd 酸化亜鉛薄膜の製造方法
US20070194467A1 (en) * 2003-06-20 2007-08-23 Peidong Yang Nanowire array and nanowire solar cells and methods for forming the same
US20080191191A1 (en) * 2005-06-27 2008-08-14 Seoul Opto Device Co., Ltd. Light Emitting Diode of a Nanorod Array Structure Having a Nitride-Based Multi Quantum Well
CN100463859C (zh) * 2007-02-13 2009-02-25 天津大学 一种垂直生长的氧化锌薄膜的制备工艺
CN101219804A (zh) * 2008-01-22 2008-07-16 北京科技大学 一种制备浸润性可控的氧化锌纳米棒阵列薄膜的方法
TW201111563A (en) * 2009-09-17 2011-04-01 Univ Nat Taiwan Method for maintaining a smooth surface of crystallizable material
TW201121097A (en) * 2009-12-10 2011-06-16 Walsin Lihwa Corp Light emitting device and method for enhancing light extraction thereof

Also Published As

Publication number Publication date
TW201408586A (zh) 2014-03-01
US20140065766A1 (en) 2014-03-06

Similar Documents

Publication Publication Date Title
TWI458674B (zh) 製作筆直氧化鋅微奈米柱之方法與其應用
DE69225650T2 (de) Verfahren zur Herstellung eines Halbleitersubstrates
TWI472477B (zh) 矽奈米結構與其製造方法及應用
EP0663688A2 (en) Semiconductor substrate and process for producing same
JPH05217827A (ja) 半導体基体及びその作製方法
US20100129993A1 (en) Method for manufacturing soi wafer
WO2007032598A1 (en) Methods for fabricating zno nanostructure and devices thereof
CN112820768A (zh) 一种半导体外延结构及其应用与制造方法
JPH05217821A (ja) 半導体基板の作製方法
CN103858219A (zh) 半导体器件的制造方法、半导体器件的制造装置、半导体器件、半导体器件的制造程序、半导体用处理剂以及转印用部件
JPH05217823A (ja) 半導体基材の作製方法
TWI429795B (zh) 於氮化鎵上製作氧化鋅之方法與其應用thereof
US9773670B2 (en) Method of preparation of III-V compound layer on large area Si insulating substrate
TW201404709A (zh) 圖形化矽奈米線陣列及矽微結構之製作方法
JP2011258947A (ja) テクスチャー化単結晶
CN111128688B (zh) n型氮化镓自支撑衬底的制作方法
CN113113512A (zh) 定向异质外延方法及硅基锗锡合金材料
JP3262470B2 (ja) 半導体基板およびその作製方法
JP2002057139A (ja) 凹凸基板の製造方法、凹凸構造形成用界面活性剤並びに光起電力素子の製造方法
TW201324838A (zh) 具有空氣介質層之半導體光電元件及空氣介質層之製作方法
TWI455186B (zh) Fabrication of metal - induced crystals by ion implantation
JPH08213316A (ja) 半導体薄膜の作製方法
CN110517948B (zh) 一种硅衬底上外延InP半导体的方法及制得的半导体器件
JP2014532191A (ja) 周期的結晶シリコンナノ構造の製造方法
CN111916347A (zh) 一种用于soi片的磷扩散掺杂方法