TWI458263B - 全差動電路的電壓振幅限制電路 - Google Patents

Description

全差動電路的電壓振幅限制電路

本發明是有關於一種電壓振幅限制電路，且特別是有關於一種全差動電路(full differential circuit)的電壓振幅限制電路(voltage amplitude limiting circuit)。

振幅限制電路是常見的一種類比電路，可以用限制輸出電壓的振幅以防止操作電壓超出系統所能承受的電壓範圍。限制電路(clipper)是振幅限制電路的一種，主要是用來選擇性的調整輸出波形，可以移除超出設定電位的電壓波形，並且不會影響到保留部份的電壓波形。

最常見的限制電路是由電阻與非線性元件所組成，其中非線性元件例如是二極體。二極體具有內建電位(build-in)的特性，當其兩端的順向偏壓(forward biased)大於內建電位時便會導通。電子與二極體串聯便可作為限制電路使用，可以將輸出電壓的波形限制在二極體的內建電位之內，其中輸出電壓的限制準位可以利用多個二極體的串聯來調整其電位大小。

在全差動電路的振幅限制電路中，利用兩個反相設置的二極體與差動放大器便可以作為振幅限制電路使用。這樣的方式具有電路簡單與成本低等優點，但是其振幅限制電位無法任意調整，而且二極體為非線性元件，振幅愈接近二極體(串連)的導通電壓時線性度會愈差。

本發明提出一種全差動電路的電壓振幅限制電路，利用參考電壓來取代超出設定準位的信號波形，並且在輸出端設置低通濾波電路以降低開關切換時的高頻雜訊。此外，本電路由開關與數位電路組成，可以使用CMOS製程來實現電路本發明提出一種全差動電路的電壓振幅限制電路，用以限制自一第一輸入端與一第二輸入端所接收的一差動電壓信號，包括參考電壓產生單元與取代電路。參考電壓產生單元用以產生一高參考電壓與一低參考電壓。取代電路耦接於參考電壓產生單元、第一輸入端與第二輸入端，其中當第一輸入端的電壓大於高參考電壓時，取代電路以高參考電壓取代第一輸入端的電壓作為輸出。當第一輸入端的電壓小於低參考電壓時，取代電路以低參考電壓取代第一輸入端的電壓作為輸出。當第二輸入端的電壓大於該參考電壓時，取代電路以高參考電壓取代第二輸入端的電壓作為輸出；當第二輸入端的電壓小於低參考電壓時，取代電路以低參考電壓取代第二輸入端的電壓作為輸出。如果第一第二輸入端電壓輸入介於高低參考電壓之間時，則取代電路不作用，會讓此二輸入直接導通至緩衝器。電壓振幅限制電路更包括有設置在輸出端低通濾波電路，可消除取代電路訊號切換時的雜訊。

綜合上述，本發明所提出的電壓振幅限制電路，根據輸入端的電壓變化，當超出預設的電壓範圍時就使用參考電壓來取代輸入電壓以作為輸出，藉此可以避免輸出電壓超出電壓範圍。參考電壓可以依據設計需求而定，不會被二極體的內建電位所限制。電壓振幅限制電路內部電路可直接由CMOS製程實現，其電路面積小且設計成本較低。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。

在下文中，將藉由圖式說明本發明之實施例來詳細描述本發明，而圖式中的相同參考數字可用以表示類似的元件。

(第一實施例)

圖1繪示本發明第一實施例的全差動電路的電壓振幅限制電路的功能方塊圖。電壓振幅限制電路100包括參考電壓產生單元110與取代電路120。參考電壓產生單元110輸出高參考電壓VH與低參考電壓VL至取代電路120。取代電路120耦接於第一輸入端PIN1與第二輸入端PIN2，並自第一輸入端PIN1與第二輸入端PIN2接收一差動電壓信號。第一輸入端PIN1的電壓以電壓VIP表示，而第二輸入端PIN2的電壓以電壓VIN表示，電壓VIP與電壓VIN之間的電壓差即為輸入的差動電壓信號。取代電路120具有輸出差動信號的第一輸出端POUT1與第二輸出端POUT2，這兩個輸出端的電壓VOP、VON會在輸出端形成差動電壓信號，然後經由緩衝器130、140輸出至下一級的電路。

取代電路120會根據電壓VIP與電壓VIN的電壓準位選擇性用高參考電壓VH與低參考電壓VL來取代電壓VIP與電壓VIN以輸出至第一輸出端POUT1與第二輸出端POUT2。在本實施例中，高參考電壓VH大於低參考電壓VL，這兩個電壓所形成電壓範圍會用來限制輸出至第一輸出端POUT1與第二輸出端POUT2的電壓。舉例來說，當取代電路120偵測到電壓VIP大於高參考電壓VH時，就會使用高參考電壓VH取代電壓VIP以輸出至第一輸出端POUT1；當電壓VIP小於低參考電壓VL時，取代電路120就會使用低參考電壓VL取代電壓VIP以輸出至第一輸出端POUT1。當電壓VIP位於高參考電壓VH與低參考電壓VL之間時，取代電路120會直接將電壓VIP輸出至第一輸出端POT1以作為輸出電壓VOP。換句話說，如果電壓VIP電壓輸入介於高參考電壓VH與低參考電壓VL之間時，則取代電路120不作用，會讓輸入直接導通至緩衝器130、140。

同理，當取代電路120偵測到電壓VIN大於高參考電壓VH時，就會使用高參考電壓VH取代電壓VIN以輸出至第二輸出端POUT2；當電壓VIN小於低參考電壓VL時，取代電路120就會使用低參考電壓VL取代電壓VIN以輸出至第二輸出端POUT2。當電壓VIN位於高參考電壓VH與低參考電壓VL之間時，取代電路120會直接將電壓VIN輸出至第二輸出端POT2以作為輸出電壓VON。如果輸入的電壓VIN介於高參考電壓VH與低參考電壓VL之間時，則取代電路120不作用，會讓輸入直接導通至緩衝器130、140。

取代電路120的內部電路如圖2所示，圖2繪示本發明第一實施例的取代電路120的功能方塊圖。取代電路120包括電壓比較單元122、通道切換單元124、低濾波單元126與開關131、132。開關131、132為壓控開關，可以根據電壓比較單元122的輸出導通或關閉。電壓比較單元122耦接於參考電壓產生單元110的輸出與第一輸入端PIN1與第二輸入端PIN2以比較電壓VIP、VIN與高參考電壓VH與低參考電壓VL。然後，根據比較結果控制開關131、132與通道切換單元124。通道切換單元124耦接於參考電壓產生單元110與低通濾波單元126之間，其具有四個通道CH1~CH4，可以分別將高參考電壓VH與低參考電壓VL傳送至第一輸出端POUT1與第二輸出端POUT2。舉例來說，通道CH1與CH3對應於高參考電壓VH，可以將高參考電壓VH提供至第一輸出端POUT1或第二輸出端POUT2。通道CH2與CH4對應於低參考電壓VL，可以將低參考電壓VL提供至第一輸出端POUT1或第二輸出端POUT2。通道CH1~CH4與高參考電壓VH、低參考電壓VL的對應關係並不受限制，主要是高參考電壓VH與低參考電壓VL可以對應於比較結果傳送至第一輸出端POUT1與第二輸出端POUT2。

當電壓比較單元122偵測到電壓VIP或VIN超出高參考電壓VH與低參考電壓VL所形成的電壓範圍時，電壓比較單元122關閉對應的開關131、132，同時控制通道切換單元124導通對應的通道CH1~CH4(其中之一或其中之二)以取代超出範圍的電壓VIP或電壓VIN以作為輸出。如果所輸入的電壓VIP、VIN介於高參考電壓VH與低參考電壓VL之間時，則通道CH1~CH4關閉。開關131、132此時會導通，即所輸入的電壓VIP、VIN可直通至緩衝器130、140，不會被限幅。藉由這樣的操作，第一輸出端POUT1與第二輸出端POU2的電壓VOP、VON就不會超出預設的電壓範圍以達到限制電壓位準的功效。低通濾波單元126耦接於通道切換單元124與輸出端(POUT1、POUT2)之間，可以用來濾除通道CH1~CH4上的高頻雜訊，也可以降低開關131、132切換時所產生的彈跳(bounce)雜訊。由於電壓比較單元122中不具有非線性元件(二極體)，所以電壓比較單元122可以使用相同的CMOS製程來實現整個電路，可以縮小電路面積與製程成本。另外，輸出電壓的限制位準可以由高參考電壓VH與低參考電壓VL設定，不受二極體的內建電位的倍數限制。

接下來，進一步說明電壓振幅限制電路100的各單元電路實施細節，請參照圖3A與圖3B，其繪示本發明第一實施例的參考電壓產生單元110的內部電路與輸出波形。參照圖3A，參考電壓產生單元110包括全差動運算放大器112、電壓源114、116與電阻R1~R4。全差動運算放大器112的正輸入端經由電阻R1耦接於電壓源114，共模電壓端CM耦接於電壓源114，負輸入端經由電阻R2耦接於電壓源116。電阻R3耦接全差動運算放大器112的正輸入端與負輸出端之間，電阻R4耦接於全差動運算放大器112的負輸入端與正輸出端之間。電壓源114的輸出電壓為V1，而電壓源116的輸出電壓為V2。全差動運算放大器112的正、負輸出端會產生高參考電壓VH與低參考電壓VL。如圖3B所示，高參考電壓VH與低參考電壓VL的中間值為電壓V1，其高參考電壓VH與低參考電壓VL的電壓值則由電壓V2與電阻R1~R4決定。在經由上述實施例之說明後，本技術領域具有通常知識者應可推知其電壓的設定方式，在此不加累述。

請參照圖4，圖4繪示本發明第一實施例的取代電路120的內部電路示意圖。電壓比較單元122包括比較器412~418與兩個非或閘421、422。通道切換單元124包括四個通道開關441~444以形成四個通道CH1~CH4。低通濾波單元126包括四個阻抗元件451~454與兩個電容C1、C2。比較器412的正輸入端耦接於第一輸入端PIN1，負輸入端耦接於高參考電壓VH，輸出端耦接於非或閘421的輸入端。比較器414的正輸入端耦接於低參考電壓VL，負輸入端耦接於第一輸入端PIN1，輸出端耦接於非或閘421的輸入端。比較器416的正輸入端耦接於第二輸入端PIN2，負輸入端耦接於高參考電壓VH，輸出端耦接於非或閘422的輸入端。比較器418的正輸入端耦接於低參考電壓VL，負輸入端耦接於第二輸入端PIN2，輸出端耦接於非或閘422的輸入端。非或閘421的輸出端耦接於開關131，而非或閘422的輸出端耦接於開關132。

也就是說，比較器412用以比較第一輸入端PIN1的電壓VIP與高參考電壓VH；比較器414用以比較第一輸入端PIN1的電壓VIP與低參考電壓VL；比較器416用以比較第二輸入端PIN2的電壓VIN與高參考電壓VH；比較器418用以比較第二輸入端PIN2的電壓VIN與低參考電壓VL。當開關131的致能端E接收到正電壓時，A端與B端就會導通；當致能端E接收到低電壓時，A端與B端會開路(open)。開關132的操作與開關132相同，不再累述。

通道開關441耦接於高參考電壓VH與阻抗元件451之間，並受控於比較器412的輸出。通道開關442耦接於低參考電壓VL與阻抗元件452之間，並受控於比較器414的輸出。通道開關443耦接於高參考電壓VH與阻抗元件453之間，並受控於比較器416的輸出。通道開關444耦接於低參考電壓VL與阻抗元件454之間，並受控於比較器418的輸出。通道開關441~444與開關131、132皆屬壓控開關，可使用相同的電路架構實現，在此不加累述。

電容C1耦接於第一輸出端POUT1與接地端GND之間。電容C2耦接於第二輸出端POUT2與接地端GND之間。電容C1、C2會與阻抗元件451~454形成低通濾波電路以濾除通道CH1~CH4上的高頻雜訊以及降低通道開關441~444切換時所產生的雜訊。電容C1、C2對於開關131、132的切換雜訊也具有抑制的效果。

在操作時，當電壓V1P大於高參考電壓VH時，開關131會關閉，而通道開關441會導通以輸出高參考電壓VH至第一輸出端POUT1。當電壓VIP小於低參考電壓VL時，開關131會關閉，而通道開關442會導通以輸出低參考電壓VL至第一輸出端POUT1。同理，當電壓VIN大於高參考電壓VH時，開關132會關閉，而通道開關443會導通以輸出高參考電壓VH至第二輸出端POUT2。當電壓VIN小於低參考電壓VL時，開關132會關閉，而通道開關444會導通以輸出低參考電壓VL至第二輸出端POUT2。藉此，第一輸出端POUT1與第二輸出端POUT2的輸出電壓就會被限制在高參考電壓VH與低參考電壓VL之間以避免輸出電壓超出後端電路的工作電壓範圍。低通濾波單元126則可以降低開關131、132與通道開關441~444切換時所產生的高頻雜訊。

開關131、132與通道開關441~444為壓控開關，其實施方式如圖5A所示，圖5A繪示本發明第一實施例的壓控開關電路圖。以開關131為例，開關131包括PMOS電晶體513、NMOS電晶體514與反相器511、512。PMOS電晶體513與NMOS電晶體514並聯於A端與B端。反相器511的輸入端耦接於致能端E，輸出端耦接於PMOS電晶體513的閘極。反相器512耦接於反相器511的輸出與NMOS電晶體514的閘極。阻抗元件451~454係可由電晶體實現，如圖5B所示，圖5B繪示本發明第一實施例的阻抗元件的電路圖。以阻抗元件451為例，阻抗元件451包括四個PMOS電晶體521~524，其耦接關係如圖5B所示，形成四個類二極體架構以作為高阻抗電阻使用。因為這四個PMOS電晶體521~524所構成的電路架構可以形成10E9等級的高阻抗元件。由於這種電路架構的阻抗大，所以電容C1、C2的數值僅需要pF等級的電容值即可以形成3dB頻率小於100Hz的低通濾波器，幾乎是只有直流的限幅電壓可以通過。

緩衝器130、140則可以使用單位增益放大器來實現，因為前級有用到高阻抗型的濾波裝置，所以緩衝器使用上的限制條件是須符合高輸入阻抗的要求，才不會有負載效應，不致使輸出訊號衰減。如圖5C所示，圖5C繪示本發明第一實施例的緩衝器電路圖。緩衝器130係利用負迴授的運算放大器531實現，而緩衝器130則利用負迴授的運算放大器532實現。上述各電路單元或元件的實施電路僅為本發明的實施方式之一，本發明並不限制其實施方式。在經由上述實施例之說明後，本技術領域具有通常知識者應可推知其實施方式，在此不加累述。

圖6A與圖6B為電壓VOP與電壓VON的波形示意圖，圖6A繪示未設置低通濾波器的輸出波形示意圖，圖6B繪示本發明第一實施例的輸出波形示意圖。在沒有低通濾波單元126下，輸出波形會因為開關切換而產生尖波(spike)或短暫突波(glitch)，如圖6A所示。當設置有低通濾波單元126時，尖波(spike)或短暫突波(glitch)便會被消除。

(第二實施例)

上述圖4中的取代電路120可以採用不同的實施方式實現。請參照圖7，圖7繪示本發明第二實施例的取代電路的電路示意圖。圖7與圖4主要差異在於電壓比較單元722，電壓比較單元722包括比較器412、416與非或閘421。比較器412、416的耦接關係如上述圖4的說明，在此不加累述。開關131與開關132的致能端E皆耦接於非或閘421的輸出。由於電壓VIP與VIN是差動信號，所以是上下振幅對稱、相位相差180度的信號，所以電壓比較單元722僅使用高參考電壓VH來比較電壓VIP與VIN，只要發現電壓VIP與VIN其中之一大於高參考電壓VH。電壓比較單元722會關閉開關131、132並導通對應的通道開關441~444其中兩個，讓高參考電壓VH與低參考電壓VL來取代電壓VH與VL以分別輸出至第一輸出端POUT1與第二輸出端POUT2。

通道切換單元124會根據比較器412、414的輸出決定所要導通的通道開關441~444。當比較器412的輸出為正電壓時，通道開關441、444導通。導通的通道開關441、444會讓高參考電壓VH輸出至第一輸出端POUT1，讓低參考電壓VL輸出至第二輸出端POUT2。反之，當比較器416的輸出為正電壓時，通道開關442、443會導通，讓高參考電壓VH輸出至第二輸出端POUT2，讓低參考電壓VL輸出至第一輸出端POUT1。當開關131、132導通時表示非或閘421、422的輸入皆為0，開關441~444皆關閉，即輸入電壓VIP與VIN是介於高參考電壓VH與低參考電壓VL之間，此時不做限幅。由於電壓比較單元722所使用的電路元件較少，因此可降低電路面積與設計成本.。圖7中的其餘電路實施方式與上述圖1的說明相似，在此不加累述。

(第三實施例)

同理，利用差動訊號上下振幅對稱、相位相差180度的特性，取代電路120也可以僅偵測電壓VIP，如圖8所示，圖8繪示本發明第三實施例的取代電路的電路示意圖。圖8與圖4主要差異在於電壓比較單元822，電壓比較單元822包括比較器412與比較器416。這兩個比較器412、416主要是用來偵測電壓VIP是否超出高參考電壓VH與低參考電壓VL的電壓範圍。當電壓VIP大於高參考電壓VH時，電壓比較單元822會關閉開關131、132並導通通道開關441、444，讓高參考電壓VH輸出至第一輸出端POUT1，讓低參考電壓VL輸出至第二輸出端POUT2。當電壓VIP小於低參考電壓VL時，電壓比較單元822會關閉開關131、132並導通通道開關442、443，讓高參考電壓VH輸出至第二輸出端POUT1，讓低參考電壓VL輸出至第一輸出端POUT1。圖8的其餘電路實施細節如同上述圖4的說明所述，本技術領域具有通常知識者應可由上述第一實施例的說明中推知，在此不加累述。

另外，利用相同的方式，由於電壓VIP、VIN為對稱的電壓，所以取代電路120可以僅比較電壓VIP、VIN其中之一，或是僅利用高參考電壓VH或低參考電壓VL來與電壓VIP、VIN比較以判斷電壓VIP、VIN是否超出預設的範圍。在經由上述實施例之說明後，本技術領域具有通常知識者應可推知其實施方式，在此不加累述。上述開關131、通道開關441~444與阻抗元件451~454的實施方式並不限制於圖5A~圖5C的電路。電壓比較單元122主要是用來監控所接收到的電壓VIP、VIN是否超出預設範圍，其電路並不限制於上述圖4中的比較器412~418。本技術領域具有通常知識者應可由上述實施例的說明中推知其他電路實施方式，在此不再累述。

此外，值得注意的是，上述元件之間的耦接關係包括直接或間接的電性連接，只要可以達到所需的電信號傳遞功能即可，本發明並不受限。上述實施例中的技術手段可以合併或單獨使用，其元件可依照其功能與設計需求增加、去除、調整或替換，本發明並不受限。在經由上述實施例之說明後，本技術領域具有通常知識者應可推知其實施方式，在此不加累述。

綜上所述，本發明利用兩個可變的參考電壓來取代超出工作範圍的輸入電壓，可以依據需求調整所需的工作電壓範圍。另外，本發明在輸出端設置低通濾波電路，可以降低開關切換時所產生的雜訊。本發明的電路係採用電晶體與數位電路元件組成，可以利用CMOS製程實現，其面積較小，成本也較低。

雖然本發明之較佳實施例已揭露如上，然本發明並不受限於上述實施例，任何所屬技術領域中具有通常知識者，在不脫離本發明所揭露之範圍內，當可作些許之更動與調整，因此本發明之保護範圍應當以後附之申請專利範圍所界定者為準。

100．．．電壓振幅限制電路

110．．．參考電壓產生單元

112．．．全差動運算放大器

114、116．．．電壓源

120．．．取代電路

122、722、822．．．電壓比較單元

124．．．通道切換單元

126．．．低濾波單元

130、140．．．緩衝器

131、132．．．開關

412~418．．．比較器

421、422．．．非或閘

441~444．．．通道開關

451~454．．．阻抗元件

511、512．．．反相器

513、521~524．．．PMOS電晶體

514．．．NMOS電晶體

531、532．．．運算放大器

PIN1．．．第一輸入端

PIN2．．．第二輸入端

POUT1．．．第一輸出端

POUT2．．．第二輸出端

VIP、VIN、VOP、VON．．．電壓

VH．．．高參考電壓

VL．．．低參考電壓

CH1~CH4．．．通道

R1~R4．．．電阻

V1．．．電壓

V2．．．電壓

CM．．．共模電壓端

C1、C2．．．電容

A、B、E．．．開關的端點

GND．．．接地端

圖1繪示本發明第一實施例的全差動電路的電壓振幅限制電路的功能方塊圖。

圖2繪示本發明第一實施例的取代電路120的功能方塊圖。

圖3A繪示本發明第一實施例的參考電壓產生單元110的內部電路。

圖3B繪示本發明第一實施例的參考電壓產生單元110的輸出波形。

圖4繪示本發明第一實施例的取代電路120的內部電路示意圖。

圖5A繪示本發明第一實施例的壓控開關電路圖。

圖5B繪示本發明第一實施例的阻抗元件的電路圖。

圖5C繪示本發明第一實施例的緩衝器電路圖。

圖6A繪示未設置低通濾波器的輸出波形示意圖。

圖6B繪示本發明第一實施例的輸出波形示意圖。

圖7繪示本發明第二實施例的取代電路的電路示意圖。

圖8繪示本發明第三實施例的取代電路的電路示意圖。

110．．．參考電壓產生單元

120．．．取代電路

122．．．電壓比較單元

124．．．通道切換單元

126．．．低濾波單元

131、132．．．開關

130、140．．．緩衝器

VH．．．高參考電壓

VL．．．低參考電壓

CH1~CH4．．．通道

PIN1．．．第一輸入端

PIN2．．．第二輸入端

POUT1．．．第一輸出端

POUT2．．．第二輸出端

VIP、VIN、VOP、VON．．．電壓

Claims (12)

1. 一種全差動電路的電壓振幅限制電路，用以限制自一第一輸入端與一第二輸入端所接收的一差動電壓信號，包括：一參考電壓產生單元，用以產生一高參考電壓與一低參考電壓；以及一取代電路，耦接於該參考電壓產生單元、該第一輸入端與該第二輸入端，其中當該第一輸入端的電壓大於該高參考電壓時，該取代電路以該高參考電壓取代該第一輸入端的電壓作為輸出；當該第一輸入端的電壓小於該低參考電壓時，該取代電路以該低參考電壓取代該第一輸入端的電壓作為輸出。
2. 如申請專利範圍第1項所述的電壓振幅限制電路，其中當該第二輸入端的電壓大於該高參考電壓時，該取代電路以該高參考電壓取代該第二輸入端的電壓作為輸出；當該第二輸入端的電壓小於該低參考電壓時，該取代電路以該低參考電壓取代該第二輸入端的電壓作為輸出。
3. 如申請專利範圍第1項所述的電壓振幅限制電路，其中該取代電路包括：一第一開關，耦接於該第一輸入端與一第一輸出端之間；一第二開關，耦接於該第二輸入端與一第二輸出端之間；一電壓比較單元，耦接於該第一開關、該第二開關與該參考電壓產生單元，用以判斷該差動電壓信號是否位於該高參考電壓與該低參考電壓之間，並據此控制該第一開關與該第二開關；以及一通道切換單元，耦接於該參考電壓產生單元、該電壓比較單元、該第一輸出端與該第二輸出端，根據該電壓比較單元的比較結果選擇性提供該高參考電壓與該低參考電壓至該第一輸出端與該第二輸出端。
4. 如申請專利範圍第3項所述的電壓振幅限制電路，其中該取代電路更包括：一低通濾波單元，耦接於該通道切換單元的輸出與該第一輸出端與該第二輸出端。
5. 如申請專利範圍第4項所述的電壓振幅限制電路，其中該低通濾波單元包括：一第一阻抗元件，耦接於該通道切換單元的一第一通道與該第一輸出端之間；一第二阻抗元件，耦接於該通道切換單元的一第二通道與該第一輸出端之間；一第三阻抗元件，耦接於該通道切換單元的一第三通道與該第二輸出端之間；一第四阻抗元件，耦接於該通道切換單元的一第四通道與該第二輸出端之間；一第一電容，耦接於該第一輸出端與一接地端之間；以及一第二電容，耦接於該第二輸出端與該接地端之間。
6. 如申請專利範圍第3項所述的電壓振幅限制電路，其中該電壓比較單元包括：一第一比較器，用以比較該第一輸入端的電壓與該高參考電壓；一第二比較器，用以比較該第一輸入端的電壓與該低參考電壓；一第三比較器，用以比較該第二輸入端的電壓與該高參考電壓；一第四比較器，用以比較該第二輸入端的電壓與該低參考電壓；一第一非或閘，其輸入端分別耦接於該第一比較器的輸出端與該第二比較器的輸出端，其輸出端耦接於該第一開關；以及一第二非或閘，其輸入端分別耦接於該第三比較器的輸出端與該第四比較器的輸出端，其輸出端耦接於該第二開關。
7. 如申請專利範圍第6項所述的電壓振幅限制電路，其中該通道切換單元包括：一第一通道開關，耦接於該高參考電壓與該第一輸出端之間，並受控於該第一比較器的輸出；一第二通道開關，耦接於該低參考電壓與該第一輸出端之間，並受控於該第二比較器的輸出；一第三通道開關，耦接於該高參考電壓與該第二輸出端之間，並受控於該第三比較器的輸出；以及一第四通道開關，耦接於該低參考電壓與該第二輸出端之間，並受控於該第四比較器的輸出。
8. 如申請專利範圍第3項所述的電壓振幅限制電路，其中該電壓比較單元包括：一第一比較器，用以比較該第一輸入端的電壓與該高參考電壓；一第二比較器，用以比較該第一輸入端的電壓與該低參考電壓；以及一第一非或閘，其輸入端分別耦接於該第一比較器的輸出端與該第二比較器的輸出端，其輸出端耦接於該第一開關與該第二開關。
9. 如申請專利範圍第8項所述的電壓振幅限制電路，其中該通道切換單元包括：一第一通道開關，耦接於該高參考電壓與該第一輸出端之間，並受控於該第一比較器的輸出；一第二通道開關，耦接於該低參考電壓與該第一輸出端之間，並受控於該第二比較器的輸出；一第三通道開關，耦接於該高參考電壓與該第二輸出端之間，並受控於該第二比較器的輸出；以及一第四通道開關，耦接於該低參考電壓與該第二輸出端之間，並受控於該第一比較器的輸出。
10. 如申請專利範圍第3項所述的電壓振幅限制電路，其中該電壓比較單元包括：一第一比較器，用以比較該第一輸入端的電壓與該高參考電壓；一第二比較器，用以比較該第二輸入端的電壓與該高參考電壓；以及一第一非或閘，其輸入端分別耦接於該第一比較器的輸出端與該第二比較器的輸出端，其輸出端耦接於該第一開關與該第二開關。
11. 如申請專利範圍第10項所述的電壓振幅限制電路，其中該通道切換單元包括：一第一通道開關，耦接於該高參考電壓與該第一輸出端之間，並受控於該第一比較器的輸出；一第二通道開關，耦接於該低參考電壓與該第一輸出端之間，並受控於該第二比較器的輸出；一第三通道開關，耦接於該高參考電壓與該第二輸出端之間，並受控於該第二比較器的輸出；以及一第四通道開關，耦接於該低參考電壓與該第二輸出端之間，並受控於該第一比較器的輸出。
12. 如申請專利範圍第3項所述的電壓振幅限制電路，更包括：一第一緩衝器，耦接於該第一輸出端；以及一第二緩衝器，耦接於該第二輸出端。