TWI457979B - 掩蔽半導體襯底的方法 - Google Patents

掩蔽半導體襯底的方法 Download PDF

Info

Publication number
TWI457979B
TWI457979B TW099119443A TW99119443A TWI457979B TW I457979 B TWI457979 B TW I457979B TW 099119443 A TW099119443 A TW 099119443A TW 99119443 A TW99119443 A TW 99119443A TW I457979 B TWI457979 B TW I457979B
Authority
TW
Taiwan
Prior art keywords
mask
semiconductor substrate
masking
nozzle
sacrificial material
Prior art date
Application number
TW099119443A
Other languages
English (en)
Other versions
TW201108301A (en
Inventor
Holger Neuhaus
Andreas Krause
Bernd Bitnar
Frederick Bamberg
Reinhold Schlosser
Original Assignee
Solarworld Innovations Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Solarworld Innovations Gmbh filed Critical Solarworld Innovations Gmbh
Publication of TW201108301A publication Critical patent/TW201108301A/zh
Application granted granted Critical
Publication of TWI457979B publication Critical patent/TWI457979B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)

Description

掩蔽半導體襯底的方法
本發明涉及掩蔽半導體襯底的方法。本發明還涉及製造半導體部件的接觸結構的方法以及在製造半導體部件期間的中間產品。
在半導體技術中，經常使用掩蔽工藝來製造小結構。在掩蔽工藝期間，使用掩模，所述掩模覆蓋半導體襯底且僅僅在預定的位置具有開口。這樣的掩模用於在進一步的處理中保護半導體襯底。然而，結構尺寸在小於100μm的範圍內的掩模的製造是精細且昂貴的。此外，只要掩模材料沒有完全乾燥，掩模的邊緣會拖尾(smear)。這使得更加難以製造極小的精確結構。為了避免拖尾的問題，部分地使用光刻方法。該方法涉及這樣的光致抗蝕劑，首先將橫過半導體襯底的表面施加該光致抗蝕劑，然後對其進行乾燥。接下來，通過對光掩模進行曝光且隨後顯影來製造希望的結構。然而，這樣的方法是非常費時且昂貴的。
因此，本發明基於改進用於製造小結構的掩蔽方法的目的。本發明還基於產生一種用於製造具有小結構尺寸的接觸結構的方法的目的。
通過一種掩蔽半導體襯底的方法來實現這些目的，該方法包括以下步驟：提供具有第一側面和與所述第一側面相反的第二側面的平面半導體襯底；將掩模施加到所述側面中的至少一個側面；以及通過擠出印刷方法(extrusion printing method)施加所述掩模。還可以通過使用用於製造摻雜掩模的方法來實現這些目的。此外，通過在製造半導體部件期間的中間產品來實現這些目的，所述中間產品包括：平面設計的半導體襯底，其具有第一側面以及與所述第一側面相反的第二側面；掩模，其在所述側面中的至少一個上；所述掩模呈現出具有不同掩模材料的至少兩個鄰近區域。本發明的核心在於使用擠出印刷方法來施加掩模。
在施加期間，優選地，所述掩模呈現出高的黏度。特別地，在所述印刷期間，用犧牲材料填充被開口的結構。這樣，即使在施加期間所述掩模材料是黏性的，也可以防止所述結構分散開(run apart)。因此，所述掩模有利地包含至少兩種不同的材料，這兩種材料呈現出至多也是可忽略的可混性。
在單一的步驟中，將所述不同的掩模材料施加到所述半導體襯底。有利地，所述擠出印刷方法為共擠出(co-extrusion)印刷方法。
優選地，使用一方面在加熱到工藝溫度期間固化的有機材料和另一方面在加熱到工藝溫度期間蒸發的犧牲材料作為掩模材料。
還可以將蝕刻漿糊設想作為犧牲材料，所述蝕刻漿糊在加熱到所述工藝溫度期間蝕刻在預定區域中位於其下方的所述半導體襯底。相應地，還可以通過2部件掩模來實現對所述半導體襯底的選擇性摻雜。
特別地，所述方法用於製造摻雜的掩模。
圖式簡單說明
此外，通過根據本發明的掩蔽方法，可以容易地製造接觸結構。通過基於附圖對幾個實施例的描述，可以瞭解本發明的特徵和細節。
第1圖示出了本發明的第一實施例的示意性表示；第2圖示出了本發明的第二實施例的示意性表示；第3圖示出了設置有根據本發明的掩模的半導體襯底的截面圖；以及第4圖示出了在對鈍化層開口之後根據第3圖的半導體襯底的表示。
在下面，參考第1圖描述本發明的第一實施例。首先，提供半導體襯底1。半導體襯底1具有平面設計。半導體襯底1呈現出第一側面2和與其相反的第二側面3。然後，將掩模4施加到側面2、3中的至少一個，可以通過擠出印刷方法來施加掩模4。
為此，預期的壓力裝置5包括壓力頭6。壓力頭6呈現多個噴嘴7。噴嘴7優選彼此平行對準。在壓力頭6中，噴嘴7沿排列方向15按線型排列。噴嘴7呈現不同的直徑。噴嘴7優選呈現錐形形狀。每一個噴嘴7都具有直徑為D的噴嘴開口8。直徑D的範圍為1μm到1cm。優選地，小於1mm，特別地，最大為100μm，特別地，最大為20μm。噴嘴開口8優選呈現四邊形、特別地為矩形，優選為方形截面。這有助於均勻施加掩蔽。噴嘴7用於擠出掩模材料。在對半導體襯底1施加期間，掩模材料的黏度至少為1Pa‧s，特別地為至少10Pa‧s，優選為至少30Pa‧s。
掩模4呈現出具有不同掩模材料的至少兩個鄰近的區域9和10。這兩個鄰近區域9和10被理解為在側面2和3中的一個側面上的橫向鄰接的區域9和10。換言之，在側面2和3中的一個側面上，區域9和10是並排的。不同的掩模材料呈現至多也是可忽略的可混性。掩模材料一方面為掩蔽材料11，另一方面為犧牲材料12。可以使用有機材料，特別地，樹脂，優選地，環氧樹脂，例如，表氯醇或雙酚A或聚甲基丙烯酸甲酯(PMMA)，作為掩蔽材料11。還可以使用蠟，特別地，熱熔蠟，作為掩蔽材料11。掩蔽材料11對用於進一步處理半導體襯底的蝕刻溶液有抵抗力。特別地，掩蔽材料11可以對氫氟酸和/或包含氟化物的漿糊和/或電化電解液(galvanic electrolyte)有抗蝕性。掩蔽材料在加熱到工藝溫度Tp 期間固化。工藝溫度Tp 在50℃到500℃的範圍。優選地，犧牲材料12包括溶劑和/或清漆(varnish)原材料和/或纖維素衍生物的混合物。犧牲材料12在加熱到工藝溫度Tp 期間蒸發。將各掩模材料同時施加到半導體襯底1。在施加期間，犧牲材料12防止掩蔽材料11分散開。特別地，通過共擠出印刷方法來施加掩模材料。
通過從壓力裝置5的存儲罐14到各噴嘴7的供給線路13，輸送掩蔽材料11和犧牲材料12。
優選地，用於犧牲材料12的噴嘴7呈現小於用於掩蔽材料11的噴嘴7的直徑D。特別地，用於犧牲材料12的噴嘴7的直徑D不大於用於掩蔽材料11的噴嘴7的直徑的一半。
將掩模4按跡線(in tracks)施加到半導體襯底1。為此，使壓力頭6和半導體襯底1相對於彼此移位。優選地，垂直於噴嘴7的排列方向15而進行該移位。
為了施加掩模4，優選地，在半導體襯底1之上導引壓力頭6。因此，半導體襯底1可以被設置為靜止。這尤其有利於高精度地施加掩模4。然而，原則上，還可以導引半導體襯底1經過靜止的壓力頭6。對於這一點，例如，可以使用在附圖中未示出的傳送帶。如果用相對簡單的、特別是直線結構來設置大量半導體襯底1，那麼這種設置是尤其有利的。
在施加掩模4之後，具有掩模4的半導體襯底1被加熱到工藝溫度Tp 。這導致掩蔽材料11的固化和/或犧牲材料12的蒸發。
在犧牲材料12蒸發之後，使用掩模4可以被用作濕法化學和/或等離子體蝕刻的蝕刻掩模。在蝕刻期間，僅僅蝕刻半導體襯底1上的原先施加有犧牲材料12的第二區域10，而被掩模材料11覆蓋的第一區域9受到保護，因此沒有被蝕刻。特別地，可以使用掩模4來蝕刻穿過半導體襯底的孔。因此，借助於掩模4，可以製造用於所謂的發射極環繞穿通(emitter wrap through)(EWT)太陽能電池的孔。為製造半導體部件的接觸結構，向原先施加了犧牲材料12的第二區域10施加導電金屬化。特別地，設想利用電化方法施加金屬化。在這期間，掩模4限定了電鍍金屬化的側面(flank)並防止了生長中的金屬化的加寬。因此，設想掩模4沿與半導體襯底1的表面垂直的方向具有的厚度至少與將要施加的接觸結構的厚度一樣。從DE 10 2007 038 744可得到施加金屬化的細節，這裡將其引作參考。
在可替代的實施例中，掩模4作為摻雜掩模。在隨後的離子注入步驟中，在蒸發犧牲材料12之後，具有掩模4的半導體襯底1的表面被暴露到摻雜劑的離子束，特別地，用於p型摻雜的硼和/或用於n型摻雜的鋁或磷。掩蔽材料11吸收入射的離子束，使得摻雜僅僅發生在原先施加了犧牲材料12的第二區域10中。在該實施例的優選的變體中，掩蔽材料11僅僅部分地吸收的摻雜劑束，使得在第二區域10獲得比被掩蔽材料11覆蓋的第一區域9中高的摻雜。使用該方法，可以製造用於太陽能電池的選擇性發射極。
在又一實施例中，掩模4自身用於選擇性地蝕刻位於其下方的、在半導體襯底1上的層，特別地，鈍化層16。特別地，將被蝕刻的層可以為二氧化矽層或氮化矽層。為了蝕刻該層，替代犧牲材料12，在半導體襯底1的第一區域9中施加蝕刻漿糊，在該區域9中將對將被蝕刻的層開口。在隨後的具有掩模4的半導體襯底1被加熱到工藝溫度Tp 的加熱步驟期間，該蝕刻漿糊選擇性地蝕刻位於其下的層。在隨後的清洗步驟中，清洗掉蝕刻漿糊。根據本發明，在弱鹼性溶液中進行該清洗步驟。特別地，在製造太陽能電池的局部背接觸期間應用該方法。在對太陽能電池背側上的鈍化層16開口之後，還去除掩模4的掩蔽材料11。此後，跨過整個表面蒸發沉積金屬接觸。金屬接觸產生與在第一區域9中的半導體襯底1的選擇性接觸。
在施加掩模4之後，半導體襯底1和掩模4一起形成了在製造半導體部件期間的中間產品。
在可替代的實施例中，使用共擠出印刷方法施加掩模4。這裏，通過壓力頭6a中的共用噴嘴7擠出掩蔽材料11和犧牲材料12。為了向噴嘴7提供不同的掩模材料，壓力頭6a在其內部呈現被設置為彼此鄰近的至少兩個、特別地至少三個通道17。優選地，通道17彼此分離。多個，特別地，所有的通道17被提供到共用噴嘴7中。對於該實施例，當然，還可以設想設置多個噴嘴7。優選地，與前面實施例中的噴嘴7相應地沿排列方向15彼此鄰近地排列各通道17。優選地，噴嘴開口8呈現出四邊形截面，特別地為矩形截面，優選地為方形截面。這有助於掩蔽的均勻施加。
用於犧牲材料12的通道17沿排列方向15在兩個側面與用於掩蔽材料11的通道17的側面相接。除了壓力頭6a的備選設計之外，該實施例對應於上述的實施例，並在這裏引用上述描述。
1．．．半導體襯底
2,3．．．側面
4．．．掩模
5．．．壓力裝置
6,6a．．．壓力頭
7．．．噴嘴
8．．．噴嘴開口
9,10．．．區域
11．．．掩蔽材料
12．．．犧牲材料
13．．．供給線路
14．．．存儲罐
15．．．排列方向
16．．．鈍化層
17．．．通道
D．．．直徑
Tp ．．．工藝溫度
第1圖示出了本發明的第一實施例的示意性表示；
第2圖示出了本發明的第二實施例的示意性表示；
第3圖示出了設置有根據本發明的掩模的半導體襯底的截面圖；以及
第4圖示出了在對鈍化層開口之後根據第3圖的半導體襯底的表示。
1．．．半導體襯底
2,3．．．側面
4．．．掩模
5．．．壓力裝置
6．．．壓力頭
7．．．噴嘴
8．．．噴嘴開口
9,10．．．區域
11．．．掩蔽材料
12．．．犧牲材料
13．．．供給線路
14．．．存儲罐
D．．．直徑

Claims (3)

  1. 一種掩蔽半導體襯底的方法，該方法包括以下步驟：提供一平面半導體襯底，該平面半導體襯底具有第一側面及位在與該第一側面相反的第二側面；及將一掩模施加到該第一側面及第二側面中的至少一者，其中使用一擠出印刷方法來施加該掩模，該掩模包含具有不同掩模材料的至少兩個鄰近區域，其中使用一蝕刻漿糊做為該等不同掩模材料中之一者俾用於蝕刻該半導體襯底上的一層。
  2. 一種掩蔽半導體襯底的方法，該方法包括以下步驟：提供一平面半導體襯底，該平面半導體襯底具有第一側面及位在與該第一側面相反的第二側面；及將一掩模施加到該第一側面及第二側面中的至少一者，其中使用一擠出印刷方法來施加該掩模，該掩模包含具有不同掩模材料的至少兩個鄰近區域，其中在施加該掩模之後，進行一摻雜步驟，該等不同掩模材料中之一者至少部分地吸收一摻雜劑束。
  3. 一種掩蔽半導體襯底的方法，該方法包括以下步驟：提供一平面半導體襯底，該平面半導體襯底具有第一側面及位在與該第一側面相反的第二側面；及將一掩模施加到該第一側面及第二側面中的至少一者，其中使用一擠出印刷方法來施加該掩模，該掩模包含具有不同掩模材料的至少兩個鄰近區域，其中在施加該掩模之後，進行一離子注入步驟，其中該第 一掩模材料至少部分地吸收一摻雜劑束。
TW099119443A 2009-06-16 2010-06-15 掩蔽半導體襯底的方法 TWI457979B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102009024982A DE102009024982B4 (de) 2009-06-16 2009-06-16 Maskierungsverfahren, Verwendung des Verfahrens und Zwischenprodukt und Verfahren zur Herstellung einer Kontakt-Struktur für ein Halbleiter-Bauelement

Publications (2)

Publication Number Publication Date
TW201108301A TW201108301A (en) 2011-03-01
TWI457979B true TWI457979B (zh) 2014-10-21

Family

ID=43217579

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099119443A TWI457979B (zh) 2009-06-16 2010-06-15 掩蔽半導體襯底的方法

Country Status (4)

Country Link
US (1) US8551883B2 (zh)
CN (1) CN101924032B (zh)
DE (1) DE102009024982B4 (zh)
TW (1) TWI457979B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2654090B1 (en) 2012-04-17 2020-07-08 LG Electronics, Inc. Solar cell

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6475555B2 (en) * 1999-10-29 2002-11-05 International Business Machines Corporation Process for screening features on an electronic substrate with a low viscosity paste
EP2056352A2 (en) * 2007-10-29 2009-05-06 Palo Alto Research Center Incorporated Co-extruded compositions for high aspect ratio structures

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11340129A (ja) * 1998-05-28 1999-12-10 Seiko Epson Corp パターン製造方法およびパターン製造装置
US6528145B1 (en) * 2000-06-29 2003-03-04 International Business Machines Corporation Polymer and ceramic composite electronic substrates
WO2005112530A1 (en) * 2004-05-17 2005-11-24 Matsushita Electric Industrial Co., Ltd. Screen printing apparatus and screen printing method
DE102007038744A1 (de) * 2007-08-16 2009-02-19 Deutsche Cell Gmbh Verfahren zur Herstellung eines Halbleiter-Bauelements, Halbleiter-Bauelement sowie Zwischenprodukt bei der Herstellung desselben

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6475555B2 (en) * 1999-10-29 2002-11-05 International Business Machines Corporation Process for screening features on an electronic substrate with a low viscosity paste
EP2056352A2 (en) * 2007-10-29 2009-05-06 Palo Alto Research Center Incorporated Co-extruded compositions for high aspect ratio structures

Also Published As

Publication number Publication date
US20100317192A1 (en) 2010-12-16
DE102009024982B4 (de) 2013-01-10
US8551883B2 (en) 2013-10-08
CN101924032B (zh) 2013-01-02
DE102009024982A1 (de) 2010-12-30
CN101924032A (zh) 2010-12-22
TW201108301A (en) 2011-03-01

Similar Documents

Publication Publication Date Title
US8507828B2 (en) Method for producing a contact structure of a semiconductor component
JP5226255B2 (ja) 太陽電池の製造方法
JP2016197742A (ja) バックコンタクト型太陽電池のエミッタの製造方法
US20100317148A1 (en) Methods for manufacturing a contact grid on a photovoltaic cell
KR20110063546A (ko) 직접 패턴식 핀 홀 없는 마스킹 층을 사용하여 태양 전지를 제조하기 위한 방법
CN101588988A (zh) 通过自我组装的嵌段共聚物形成二维阵列的具有亚光刻直径的孔洞
US20110100443A1 (en) Photovoltaic solar cell device manufacture
US20160141492A1 (en) Memristor and methods for making the same
DE112014004469T5 (de) Elektropolieren und Porosierung
CN103999230A (zh) 具有由脊分隔的掺杂的沟槽区域的太阳能电池
TWI457979B (zh) 掩蔽半導體襯底的方法
CN105304730A (zh) 一种具有背钝化膜的mwt电池及其制备方法
KR101093008B1 (ko) 태양전지의 제조 방법
US20140162458A1 (en) Methods of Forming A Pattern On A Substrate
DE102010042383B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
EP2671258B1 (de) Mehrfachsolarzelle sowie verfahren zur herstellung einer solchen
CN106504975B (zh) 提高关键尺寸精确性的方法
JP6063825B2 (ja) パターン形成方法
CN107622940B (zh) 一种易去胶的高能离子注入多层掩膜的制备方法
CN106298507A (zh) 图案化方法
EP2353194A2 (de) Verfahren zur herstellung monokristalliner n-silizium-rückseitenkontakt-solarzellen
DE112010003152T5 (de) Photoelektrische Umwandlungseinrichtung
US10818508B2 (en) Semiconductor structure and method for preparing the same
US9601648B2 (en) Method of manufacturing pattern using trench structure and pattern manufactured thereby, and method of manufacturing solar battery using the manufacturing method and solar battery manufactured thereby
KR101625466B1 (ko) 그라비아 롤 조립체 및 이를 이용한 그라비아 코팅 방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees